JPH09181617A - ビタビ復号回路 - Google Patents
ビタビ復号回路Info
- Publication number
- JPH09181617A JPH09181617A JP34006195A JP34006195A JPH09181617A JP H09181617 A JPH09181617 A JP H09181617A JP 34006195 A JP34006195 A JP 34006195A JP 34006195 A JP34006195 A JP 34006195A JP H09181617 A JPH09181617 A JP H09181617A
- Authority
- JP
- Japan
- Prior art keywords
- likelihood
- path
- circuit
- state
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ビタビ復号回路において、パス推定の動作を
高速化し、なお且つ誤り訂正能力も向上させることによ
り、誤り率特性の良い復号データを得ることのできるビ
タビ復号回路を実現する。 【解決手段】 各時刻毎の入力データを元に、送信側で
用いている畳み込み符号のトレリス上の各枝に対する尤
度から算出される各状態の尤度の最大値と最小値の差に
対応して、打ち切り符号長を変えるように構成する。す
なわち、尤度の差が大きいときには、打ち切り符号長を
短くし、尤度の差が小さいときには、打ち切り符号長を
長くすることによって、システムの高速化並びに信頼性
向上を図ることができる。
高速化し、なお且つ誤り訂正能力も向上させることによ
り、誤り率特性の良い復号データを得ることのできるビ
タビ復号回路を実現する。 【解決手段】 各時刻毎の入力データを元に、送信側で
用いている畳み込み符号のトレリス上の各枝に対する尤
度から算出される各状態の尤度の最大値と最小値の差に
対応して、打ち切り符号長を変えるように構成する。す
なわち、尤度の差が大きいときには、打ち切り符号長を
短くし、尤度の差が小さいときには、打ち切り符号長を
長くすることによって、システムの高速化並びに信頼性
向上を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、誤り訂正復号を行
うビタビ復号方式に関するものである。
うビタビ復号方式に関するものである。
【０００２】
【従来の技術】ビタビ復号方式は、各時刻毎の入力デー
タを元に、送信側で用いている畳み込み符号のトレリス
上の各枝に対する尤度（パス尤度）を算出し、データを
復号する方式である。この枝メトリック情報とトレリス
の各状態に対するその１時刻前における生き残りパスの
パスメトリック情報（状態尤度）を元に、各状態の新し
い生き残りパスを状態尤度加算・比較・選択（ＡＣＳ：
Ａｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔ）回路で選択す
る。選択された各生き残りパスのメトリックと、そのパ
スに対応する符号器入力データ系列の内容は、復号器内
のメモリに収容されるが、このとき、打ち切り符号長の
分だけさかのぼった時点のデータビットが復号データと
して出力される。
タを元に、送信側で用いている畳み込み符号のトレリス
上の各枝に対する尤度（パス尤度）を算出し、データを
復号する方式である。この枝メトリック情報とトレリス
の各状態に対するその１時刻前における生き残りパスの
パスメトリック情報（状態尤度）を元に、各状態の新し
い生き残りパスを状態尤度加算・比較・選択（ＡＣＳ：
Ａｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔ）回路で選択す
る。選択された各生き残りパスのメトリックと、そのパ
スに対応する符号器入力データ系列の内容は、復号器内
のメモリに収容されるが、このとき、打ち切り符号長の
分だけさかのぼった時点のデータビットが復号データと
して出力される。
【０００３】従来のビタビ復号回路の一例について、図
２のブロック図を用いて詳細を説明する。図２におい
て、入力端子２０１で受信した信号は量子化され、それ
に対応するパス尤度がパス尤度算出回路２０２で算出さ
れる。次に、ＡＣＳ回路２０３によって、１時刻ステッ
プ前の正規化された２つの状態尤度と、パス尤度算出回
路２０２で求めたパス尤度とから候補尤度を算出し、両
者を比較する。ここで、ＡＣＳ回路は、大きい値の尤度
を選択し、その選択された値が正規化前状態尤度として
正規化前状態尤度記憶ＲＡＭ２０７に記憶される。この
とき、両者の比較で上のパス（状態位置番号の若い方）
を選択した場合、生き残りパス情報データを０とし、下
のパスを選択した場合、生き残りパス情報データを１と
して、生き残りパス記憶ＲＡＭ２０８に記憶する。これ
を状態数分繰り返す。
２のブロック図を用いて詳細を説明する。図２におい
て、入力端子２０１で受信した信号は量子化され、それ
に対応するパス尤度がパス尤度算出回路２０２で算出さ
れる。次に、ＡＣＳ回路２０３によって、１時刻ステッ
プ前の正規化された２つの状態尤度と、パス尤度算出回
路２０２で求めたパス尤度とから候補尤度を算出し、両
者を比較する。ここで、ＡＣＳ回路は、大きい値の尤度
を選択し、その選択された値が正規化前状態尤度として
正規化前状態尤度記憶ＲＡＭ２０７に記憶される。この
とき、両者の比較で上のパス（状態位置番号の若い方）
を選択した場合、生き残りパス情報データを０とし、下
のパスを選択した場合、生き残りパス情報データを１と
して、生き残りパス記憶ＲＡＭ２０８に記憶する。これ
を状態数分繰り返す。
【０００４】また、時刻ステップ毎に、全状態の正規化
前状態尤度の最大値を最大値探索回路２０４で求める。
さらに、状態尤度正規化回路２０５において、前記の正
規化前の最大値を表現ビット数で表現できる最大値にな
るように正規化を行う。すなわち、正規化前の最大値と
表現ビット数の最大値の差をとり、全状態の正規化前状
態尤度から上記の差の数だけ引く処理を行う。ここで、
正規化後の状態尤度が０より小さくなった場合は、０に
設定するものとする。これを新たな状態尤度として、
（正規化後）状態尤度記憶ＲＡＭ２０６に記憶する。こ
の値は、次時刻ステップにおいて再び新値としてＡＣＳ
回路２０３に入力される。
前状態尤度の最大値を最大値探索回路２０４で求める。
さらに、状態尤度正規化回路２０５において、前記の正
規化前の最大値を表現ビット数で表現できる最大値にな
るように正規化を行う。すなわち、正規化前の最大値と
表現ビット数の最大値の差をとり、全状態の正規化前状
態尤度から上記の差の数だけ引く処理を行う。ここで、
正規化後の状態尤度が０より小さくなった場合は、０に
設定するものとする。これを新たな状態尤度として、
（正規化後）状態尤度記憶ＲＡＭ２０６に記憶する。こ
の値は、次時刻ステップにおいて再び新値としてＡＣＳ
回路２０３に入力される。
【０００５】このようにして、過去のＮ時刻まで、生き
残りパスがＲＡＭ２０８に記憶されると、現時刻ステッ
プから過去Ｎ時刻分の生き残りパス情報がパス推定回路
２０９に入力される。このパス推定回路２０９では、現
時刻ステップにおける最大尤度状態の位置番号と、その
状態のパス情報データから１時刻ステップ前の状態位置
を求める。これを打ち切り符号長Ｎ時刻分繰り返し、そ
の状態位置から復号データを算出し、出力端子２１０に
データが出力され、次のデータの復号動作が同様に繰り
返される。
残りパスがＲＡＭ２０８に記憶されると、現時刻ステッ
プから過去Ｎ時刻分の生き残りパス情報がパス推定回路
２０９に入力される。このパス推定回路２０９では、現
時刻ステップにおける最大尤度状態の位置番号と、その
状態のパス情報データから１時刻ステップ前の状態位置
を求める。これを打ち切り符号長Ｎ時刻分繰り返し、そ
の状態位置から復号データを算出し、出力端子２１０に
データが出力され、次のデータの復号動作が同様に繰り
返される。
【０００６】
【発明が解決しようとする課題】前述の従来技術では、
打ち切り符号長Ｎが所定長の長さとして固定であるた
め、処理量は毎回一定であるが、処理の高速化を実現で
きない点で問題があった。また、伝送する際に、大きな
雑音が付加されると、各状態の尤度が互いに接近してし
まう現象が生じる。これは、相関が悪くなることを意味
するが、打ち切り符号長Ｎが固定であるため、誤り率が
増大する問題を招来していた。
打ち切り符号長Ｎが所定長の長さとして固定であるた
め、処理量は毎回一定であるが、処理の高速化を実現で
きない点で問題があった。また、伝送する際に、大きな
雑音が付加されると、各状態の尤度が互いに接近してし
まう現象が生じる。これは、相関が悪くなることを意味
するが、打ち切り符号長Ｎが固定であるため、誤り率が
増大する問題を招来していた。
【０００７】本発明は、このような状況に鑑み、上記の
問題点を解決するためになされたもので、パス推定の動
作を高速化し、かつ誤り訂正能力も著しく向上させ、誤
り率特性の優れたビタビ復号回路を実現することを目的
とする。
問題点を解決するためになされたもので、パス推定の動
作を高速化し、かつ誤り訂正能力も著しく向上させ、誤
り率特性の優れたビタビ復号回路を実現することを目的
とする。
【０００８】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、ビタビ復号回路において、各状態の尤度
の最大値・最小値の差によって打ち切り符号長Ｎが可変
するように、構成したものである。すなわち、尤度の差
が大きいときは打ち切り符号長Ｎを短くし、尤度の差が
小さいときは打ち切り符号長Ｎを長くして、復号データ
を出力するように構成したものである。その結果、パス
推定の動作が高速化でき、なおかつ誤り訂正能力も向上
するようになる。
達成するため、ビタビ復号回路において、各状態の尤度
の最大値・最小値の差によって打ち切り符号長Ｎが可変
するように、構成したものである。すなわち、尤度の差
が大きいときは打ち切り符号長Ｎを短くし、尤度の差が
小さいときは打ち切り符号長Ｎを長くして、復号データ
を出力するように構成したものである。その結果、パス
推定の動作が高速化でき、なおかつ誤り訂正能力も向上
するようになる。
【０００９】
【実施例】以下、本発明の一実施例を図１を用いて詳細
に説明する。図１において、入力端子１０１で受信した
信号は量子化され、それに対応するパス尤度がパス尤度
算出回路１０２で算出される。次に、ＡＣＳ回路１０３
によって、１時刻ステップ前の正規化された２つの状態
尤度と、パス尤度算出回路１０２で求めたパス尤度とか
ら候補尤度を算出し、両者を比較する。ここで、ＡＣＳ
回路は、例えば、大きい値の尤度を選択し、その値を正
規化前状態尤度として、正規化前状態尤度記憶ＲＡＭ１
０７に記憶する。このとき、両者の比較で、上のパス
（状態位置番号の若い方）を選択した場合は、生き残り
パス情報データを０とし、反対に、下のパスを選択した
場合は、生き残りパス情報データを１として、生き残り
パス記憶ＲＡＭ１０８に記憶する。この処理を状態数分
繰り返す。
に説明する。図１において、入力端子１０１で受信した
信号は量子化され、それに対応するパス尤度がパス尤度
算出回路１０２で算出される。次に、ＡＣＳ回路１０３
によって、１時刻ステップ前の正規化された２つの状態
尤度と、パス尤度算出回路１０２で求めたパス尤度とか
ら候補尤度を算出し、両者を比較する。ここで、ＡＣＳ
回路は、例えば、大きい値の尤度を選択し、その値を正
規化前状態尤度として、正規化前状態尤度記憶ＲＡＭ１
０７に記憶する。このとき、両者の比較で、上のパス
（状態位置番号の若い方）を選択した場合は、生き残り
パス情報データを０とし、反対に、下のパスを選択した
場合は、生き残りパス情報データを１として、生き残り
パス記憶ＲＡＭ１０８に記憶する。この処理を状態数分
繰り返す。
【００１０】また、時刻ステップ毎に、全状態の正規化
前状態尤度の最大値を最大値探索回路１０４で求め、最
小値を最小値探索回路１１１で求める。これらの値を状
態尤度の最大値と最小値の差の算出回路１１２に入力
し、最大値と最小値の差を算出する。算出された値は、
パス推定回路１０９に入力される。また、尤度正規化回
路１０５において、前記の正規化前の最大値を表現ビッ
ト数で表現できる最大値になるように正規化を行う。即
ち、正規化前の最大値と表現ビット数の最大値の差をと
り、全状態の正規化前状態尤度から上記の差の数だけ減
算する。ここで、正規化後の状態尤度が０より小さくな
った場合は０に設定するものとする。次に、これを新た
な状態尤度として、（正規化後）状態尤度記憶ＲＡＭ１
０６に記憶する。この値は、次時刻ステップにおいて再
び新値としてＡＣＳ回路１０３に入力される。
前状態尤度の最大値を最大値探索回路１０４で求め、最
小値を最小値探索回路１１１で求める。これらの値を状
態尤度の最大値と最小値の差の算出回路１１２に入力
し、最大値と最小値の差を算出する。算出された値は、
パス推定回路１０９に入力される。また、尤度正規化回
路１０５において、前記の正規化前の最大値を表現ビッ
ト数で表現できる最大値になるように正規化を行う。即
ち、正規化前の最大値と表現ビット数の最大値の差をと
り、全状態の正規化前状態尤度から上記の差の数だけ減
算する。ここで、正規化後の状態尤度が０より小さくな
った場合は０に設定するものとする。次に、これを新た
な状態尤度として、（正規化後）状態尤度記憶ＲＡＭ１
０６に記憶する。この値は、次時刻ステップにおいて再
び新値としてＡＣＳ回路１０３に入力される。
【００１１】このようにして、過去Ｎ時刻まで生き残り
パスがＲＡＭに記憶されると、現時刻ステップから過去
Ｎ時刻分の生き残りパス情報がパス推定回路１０９に入
力される。この時、上記状態尤度の最大値と最小値の差
の算出回路１１２で算出された値によって、打ち切り符
号長Ｎが可変するものとする。すなわち、尤度の差が大
きい時はＮを短くし、尤度の差が小さいときはＮを長く
するようにＮを設定する。パス推定回路１０９では、現
時刻ステップにおける最大尤度状態の位置番号と、その
状態のパス情報データから、１時刻ステップ前の状態位
置を求める。これを打ち切り符号長Ｎ時刻分繰り返し、
その状態位置から復号データを算出し、出力端子１１０
にデータが出力され、次のデータの復号動作が同様に繰
り返される。
パスがＲＡＭに記憶されると、現時刻ステップから過去
Ｎ時刻分の生き残りパス情報がパス推定回路１０９に入
力される。この時、上記状態尤度の最大値と最小値の差
の算出回路１１２で算出された値によって、打ち切り符
号長Ｎが可変するものとする。すなわち、尤度の差が大
きい時はＮを短くし、尤度の差が小さいときはＮを長く
するようにＮを設定する。パス推定回路１０９では、現
時刻ステップにおける最大尤度状態の位置番号と、その
状態のパス情報データから、１時刻ステップ前の状態位
置を求める。これを打ち切り符号長Ｎ時刻分繰り返し、
その状態位置から復号データを算出し、出力端子１１０
にデータが出力され、次のデータの復号動作が同様に繰
り返される。
【００１２】以上のようにして、データの復号処理が行
われるが、各状態の尤度の最大値と最小値の差によっ
て、尤度の差が大きいときには打ち切り符号長Ｎを短く
し、反対に、尤度の差が小さいときは打ち切り符号長Ｎ
を長くするように構成しているため、パス推定の動作を
高速化することができ、かつ誤り訂正能力を著しく向上
させることが可能となる。
われるが、各状態の尤度の最大値と最小値の差によっ
て、尤度の差が大きいときには打ち切り符号長Ｎを短く
し、反対に、尤度の差が小さいときは打ち切り符号長Ｎ
を長くするように構成しているため、パス推定の動作を
高速化することができ、かつ誤り訂正能力を著しく向上
させることが可能となる。
【００１３】
【発明の効果】本発明によれば、パス推定の動作を高速
化でき、誤り訂正能力も著しく向上するので、復号器と
してビタビ復号回路を使用するシステムの高速化並びに
信頼性向上に極めて有効である。
化でき、誤り訂正能力も著しく向上するので、復号器と
してビタビ復号回路を使用するシステムの高速化並びに
信頼性向上に極めて有効である。
【図１】本発明によるビタビ復号回路の構成を示すブロ
ック図である。
ック図である。
【図２】従来のビタビ復号回路の構成を示すブロック図
である。
である。
１０１，２０１…入力端子、 １０２，２０２…パス尤度算出回路、 １０３，２０３…状態尤度加算・比較・選択回路（ＡＣ
Ｓ回路）、 １０４，２０４…尤度の最大値探索回路、 １０５，２０５…状態尤度正規化回路、 １０６，２０６…正規化後状態尤度記憶ＲＡＭ、 １０７，２０７…正規化前状態尤度記憶ＲＡＭ、 １０８，２０８…生き残りパス記憶ＲＡＭ、 １０９，２０９…パス推定回路、 １１０，２１０…出力端子、 １１１…尤度の最小値探索回路、 １１２…尤度の最大値・最小値の差の算出回路。
Ｓ回路）、 １０４，２０４…尤度の最大値探索回路、 １０５，２０５…状態尤度正規化回路、 １０６，２０６…正規化後状態尤度記憶ＲＡＭ、 １０７，２０７…正規化前状態尤度記憶ＲＡＭ、 １０８，２０８…生き残りパス記憶ＲＡＭ、 １０９，２０９…パス推定回路、 １１０，２１０…出力端子、 １１１…尤度の最小値探索回路、 １１２…尤度の最大値・最小値の差の算出回路。
Claims (3)
- 【請求項１】 畳み込み符号器の拘束長Ｋに対して、長
さＫ−１ビットのデータ列に含まれる情報ビットの組み
合わせを表す各状態に対応して、尤度を算出するパス尤
度算出回路と、該算出された尤度の加算・比較・選択を
行うＡＣＳ（Ａｄｄ Ｃｏｍｐａｒｅ Ｓｅｌｅｃｔ）
回路と、該ＡＣＳ回路より得られるパスデータを過去の
時刻ステップについて打ち切り符号長Ｎ時刻ステップま
で記憶するパスメモリ回路と、該記憶されたパスデータ
によりＮ時刻ステップ逆戻りして、送信された情報デー
タを復号算出するパス推定回路とからなるビタビ復号回
路において、 各状態の尤度の最大値と最小値の差に対応して打ち切り
符号長Ｎを可変しながらパスを推定し、復号データを出
力するパス推定回路を具備することを特徴とするビタビ
復号回路。 - 【請求項２】 請求項１に記載のビタビ復号回路におい
て、 各状態に対応した尤度の最大値を検出する第１の検出手
段と、最小値を検出する第２の検出手段と、該第１と第
２の検出手段によって検出されたそれぞれの尤度の値か
ら差を検出する手段とが設けられていることを特徴とす
るビタビ復号回路。 - 【請求項３】 請求項１または請求項２に記載のビタビ
復号回路において、 パスを推定する際に、上記尤度の差により打ち切り符号
長Ｎが可変する手段が設けられていることを特徴とする
ビタビ復号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34006195A JPH09181617A (ja) | 1995-12-27 | 1995-12-27 | ビタビ復号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34006195A JPH09181617A (ja) | 1995-12-27 | 1995-12-27 | ビタビ復号回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181617A true JPH09181617A (ja) | 1997-07-11 |
Family
ID=18333355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34006195A Pending JPH09181617A (ja) | 1995-12-27 | 1995-12-27 | ビタビ復号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181617A (ja) |
-
1995
- 1995-12-27 JP JP34006195A patent/JPH09181617A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3261109B2 (ja) | 加算／比較／選択回路、最尤シーケンス検出器、及び加算／比較／選択機能実行方法 | |
| US4606027A (en) | Error correction apparatus using a Viterbi decoder | |
| JP4701343B2 (ja) | トレリスに基づく受信器 | |
| US5802116A (en) | Soft decision Viterbi decoding with large constraint lengths | |
| JP3120511B2 (ja) | ビタビ復号装置 | |
| EP1127411B1 (en) | Efficient trellis state metric normalization | |
| KR19990028216A (ko) | 테일-바이팅 트렐리스 코드용 최적 소프트-출력 디코더 | |
| US4797887A (en) | Sequential decoding method and apparatus | |
| JP3506713B2 (ja) | 所要メモリ容量が低減されている場合のソフト・アウトプット・デコード化が行われる伝送系 | |
| JP2755045B2 (ja) | ビタビ復号器 | |
| JPH0316046B2 (ja) | ||
| US7165210B2 (en) | Method and apparatus for producing path metrics in trellis | |
| US7085992B2 (en) | Method and device for decoding a sequence of physical signals, reliability detection unit and viterbi decoding unit | |
| JPH06284018A (ja) | ビタビ復号方法および誤り訂正復号化装置 | |
| JPH09181617A (ja) | ビタビ復号回路 | |
| US7096411B2 (en) | Method and apparatus for reliable resynchronization of sequential decoders | |
| US7263653B2 (en) | Algorithm for a memory-based Viterbi decoder | |
| GB2315000A (en) | Detecting sync./async. states of Viterbi decoded data using trace-back | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| JPH11112361A (ja) | データ復号装置及びデータ復号方法 | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| CN1656695B (zh) | 用于增强对网格的搜索的方法和装置 | |
| JPH08251144A (ja) | 信頼度情報生成方法および信頼度情報生成装置 | |
| JPH08279765A (ja) | 畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置 | |
| JP3229047B2 (ja) | ビタビ復号器 |