CN113162633A - 极化码的译码方法及装置、译码器、设备、存储介质 - Google Patents

Abstract

本申请实施例公开了极化码的译码方法及装置、译码器、设备、存储介质；其中，所述方法包括：获取当前保存的S′条幸存路径；保存所述S′条幸存路径的2^K×S′条扩展路径中满足第一选择条件的S″条扩展路径；其中，K为并行译码比特数，K大于或等于1；从所述S″条扩展路径中，选出满足第二选择条件的扩展路径作为新的幸存路径；利用所述选出的新的幸存路径，更新所述当前保存的S′条幸存路径。

Description

极化码的译码方法及装置、译码器、设备、存储介质

技术领域

本申请实施例涉及通信技术，涉及但不限于极化码的译码方法及装置、设备、存储介质。

背景技术

在通信系统中，通常采用信道编码提高数据传输的可靠性，以保证通信的质量。极化码(即Polar码)是一种近年来日益受到重视的编码技术，它通过构造复合信道，改变原始信道特性，使得复合信道的容量更多地接近高、低两极。由于这种特性，极化码通过合适的编码设计，可以适合随机分布的原始信道，在很多不同的信道实现下，均达到很好的性能，并逼近信道容量。而且，它可以通过干扰消除译码，极大地降低接收机复杂度，非常有利于实现。然而，相关的译码方法，却存在较大的译码时延。

发明内容

有鉴于此，本申请实施例提供的极化码的译码方法及装置、设备、存储介质，能够降低译码时延，改善通信性能。本申请实施例提供的极化码的译码方法及装置、设备、存储介质是这样实现的：

本申请实施例提供的极化码的译码方法，包括：获取当前保存的S′条幸存路径；保存所述S′条幸存路径的2^K×S′条扩展路径中满足第一选择条件的S″条扩展路径；其中，K为并行译码比特数，K大于或等于1；从所述S″条扩展路径中，选出满足第二选择条件的扩展路径作为新的幸存路径；利用所述选出的新的幸存路径，更新所述当前保存的S′条幸存路径。

本申请实施例提供的极化码的译码方法，包括：获取当前保存的S′条幸存路径；确定所述S′条幸存路径的2^K×S′条扩展路径中的第s条路径的路径度量值；其中s大于0且小于或等于2^K×S′，K为并行译码比特数，K大于或等于1；如果所述路径度量值小于度量门限值，确定所述第s条路径为新的幸存路径；如果所述新的幸存路径的数目等于预设的允许保存的最大路径数S_max，利用所述新的幸存路径，更新所述当前保存的S′条幸存路径。

本申请实施例提供的一种极化码的译码装置，包括：获取模块，用于获取当前保存的S′条幸存路径；保存模块，用于保存所述S′条幸存路径的2^K×S′条扩展路径中满足第一选择条件的S″条扩展路径；其中，K为并行译码比特数，K大于或等于1；选择模块，用于从所述S″条扩展路径中，选出满足第二选择条件的扩展路径作为新的幸存路径；更新模块，用于利用所述选出的新的幸存路径，更新所述当前保存的S′条幸存路径。

本申请实施例提供的一种极化码的译码器，包括处理器和存储器；其中，所述处理器，用于获取所述存储器当前保存的S′条幸存路径；所述存储器，用于保存所述S′条幸存路径的2^K×S′条扩展路径中满足第一选择条件的S″条扩展路径；其中，K为并行译码比特数，K大于或等于1；所述处理器，用于从所述存储器保存的所述S″条扩展路径中，选出满足第二选择条件的扩展路径作为新的幸存路径；所述处理器，用于利用所述选出的新的幸存路径，更新所述存储器当前保存的S′条幸存路径。

本申请实施例提供的一种极化码的译码装置，包括：获取模块，用于获取当前保存的S′条幸存路径；确定模块，用于确定所述S′条幸存路径的2^K×S′条扩展路径中的第s条路径的路径度量值；其中s大于0且小于或等于2^K×S′，K为并行译码比特数，K大于或等于1；所述确定模块，用于如果所述路径度量值小于度量门限值，确定所述第s条路径为新的幸存路径；更新模块，用于如果所述新的幸存路径的数目等于预设的允许保存的最大路径数S_max，利用所述新的幸存路径，更新所述当前保存的S′条幸存路径。

本申请实施例提供的一种极化码的译码器，包括处理器和存储器；其中，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如下过程：获取所述存储器当前保存的S′条幸存路径；确定所述S′条幸存路径的2^K×S′条扩展路径中的第s条路径的路径度量值；其中s大于0且小于或等于2^K×S′，K为并行译码比特数，K大于或等于1；如果所述路径度量值小于度量门限值，确定所述第s条路径为新的幸存路径；如果所述新的幸存路径的数目等于预设的允许保存的最大路径数S_max，利用所述新的幸存路径，更新所述存储器中当前保存的S′条幸存路径。

本申请实施例提供的一种电子设备，包括存储器和处理器，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述程序时实现本申请实施例所述的极化码的译码方法。

本申请实施例提供的一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现本申请实施例所述的极化码的译码方法。

在本申请实施例中，对幸存路径的所有扩展路径先进行一次筛选，得到S″条扩展路径，仅保存这些扩展路径；然后基于此选出幸存路径；如此，使得设备在选择幸存路径时，减少处理的扩展路径数，从而快速选出幸存路径，降低译码时延和存储量，进而提高通信性能。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本申请的实施例，并与说明书一起用于说明本申请的技术方案。

图1为本申请实施例可能适用的一种网络架构示意图；

图2为现代数字通信系统的基本结构示意图；

图3A为N＝2的情况下的联合信道示意图；

图3B为N＝4的情况下的联合信道示意图；

图3C为N＝8的情况下的联合信道示意图；

图4为N＝8的情况下的信道联合和信道分裂过程的逻辑图；

图5为N＝4的情况下的译码树的示意图；

图6为本申请实施例提供的极化码的译码方法的实现流程示意图；

图7为本申请实施例提供的极化码的译码方法的实现流程示意图；

图8为本申请实施例极化码的译码方法的实现流程示意图；

图9为SCL译码算法和一次搜索多比特算法的组合的译码流程示意图；

图10为本申请实施例极化码的译码方法的实现流程示意图；

图11为5G系统中控制信道Polar采用现有方法和本申请实施例所提方法在性能以及平均所需比较的候选子路径的路径数量的对比图；

图12为本申请实施例极化码的译码装置的结构示意图；

图13为本申请实施例极化码的译码装置的结构示意图；

图14为本申请实施例极化码的译码器的结构示意图；

图15为本申请实施例极化码的译码器的结构示意图；

图16为本申请实施例的电子设备的硬件实体示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。

需要指出，本申请实施例所涉及的术语“第一\第二\第三”用以区别类似或不同的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

本申请实施例描述的网络架构以及业务场景是为了更加清楚的说明本申请实施例的技术方案，并不构成对于本申请实施例提供的技术方案的限定。本领域普通技术人员可知，随着网络架构的演变和新业务场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。

图1示出了本申请实施例可能适用的一种网络架构。如图1所示，本实施例提供的网络架构包括：网络设备101和终端102。本申请实施例所涉及到的终端可以包括各种具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其他处理设备，以及各种形式的用户终端设备(terminal device)或移动台(MobileStation，MS)等等。本申请实施例所涉及到的网络设备是一种部署在无线接入网中用以为终端提供无线通信功能的设备。在本申请实施例中，该网络设备例如可以为图1所示的基站，该基站可以包括各种形式的宏基站、微基站、中继站或接入点等等。

本申请实施例提供的极化码的译码方法，可以应用在网络设备与终端之间的信息交互过程中的译码侧，即接收端既可以是终端也可以是网络设备。可选的，该方法也可以应用在终端之间的信息交互过程中的接收端，对此本申请实施例不做限制。

本申请实施例的极化码的译码方法可以应用第四代移动通信系统(the 4thgeneration mobile communication system，4G)、第五代移动通信技术(5th-Generationwireless communication technology，5G)新空口(New Radio，NR)系统或未来的通信系统，也可以用于其他各种无线通信系统，例如：窄带物联网(Narrow Band-Internet ofThings，NB-IoT)系统、全球移动通讯系统(Global System of Mobilecommunication，GSM)、增强型数据速率GSM演进(Enhanced Data rate for GSM Evolution，EDGE)系统、宽带码分多址(Wideband Code Division Multiple Access，WCDMA)系统、码分多址2000(Code Division Multiple Access，CDMA2000)系统、时分同步码分多址(Time Division-Synchronization Code Division Multiple Access，TD-SCDMA)系统、通用分组无线业务(General Packet Radio Service，GPRS)、长期演进(Long Term Evolution，LTE)系统、LTE频分双工(Frequency Division Duplex，FDD)系统、LTE时分双工(Time Division Duplex，TDD)、通用移动通信系统(Universal Mobile Telecommunication System，UMTS)等。

图2示出了现代数字通信系统的基本结构，如图2所示，在发送端，信源依次经过信源编码器、信道编码器和调制器后发出。在接收端，依次经过解调器、信道译码器和信源解码输出信宿；其中，

信源：产生待传输信息的二进制比特流。

信道编码器：数字信号在信道的传输过程中，由于实际信道的数字传输特性不理想以及存在加性噪声，在接收端可能产生误码。为了控制差错，现代数字通信系统的信道编码器通常将自动请求重发(Automatic Request，ARQ)检错技术和前向纠错(Forward ErrorCorrection，FEC)编码技术相结合，接收端经过信道译码，提高通信系统信息传输的可靠性。现代数字通信系统最常用FEC编码技术有：卷积码、TURBO码、低密度奇偶校验(LowDensity Parity Check，LDPC)码、Polar码等。

调制器：调制器将信道编码后的二进制比特流映射到(承载于)载波上，其目的是为了提高频谱效率。现代数字通信系统通常采用同相正交(In-phase Quadrature，IQ)调制技术，常用的调制方式包括：二进制相移键控(Binary Phase Shift Keying，BPSK)、正交相移键控(Quadrature Phase Shift Keying，QPSK)、正交幅度调制(Quadrature AmplitudeModulation，QAM)等。

信道：信道即电磁波传播的媒介。无线通信系统的信道即自由空间。

噪声源：噪声源按其来源一般可以分为外部噪声和内部噪声两大类。外部噪声包括自然界存在的各种电磁波干扰；内部噪声指电子器件本身产生的各种噪声。

解调器：解调器根据发送端调制器的调制方式，利用一定的准则，检测出发送端所发送的二进制比特。现代数字通信系统通常采用软解调，从而得到发送比特对应的软比特，即发送比特的对数似然比(Log Likelihood Ratio，LLR)，其定义如下式(1)所示：

其中：LLR(c_i)表示发送比特c_i对应的软比特；p_r(y_i|c_i＝a)表示发送比特c_i＝a时接收到符号y_i的条件概率，a∈{0,1}；ln(·)表示取对数操作。

信道译码器：信道译码器根据发送端信道编码器所采用的FEC编码技术，采用一定的译码准则，利用解调得到的软比特信息，进行译码，得到发送端发送的二进制比特信息。常见的译码算法包括：最大似然(Maximum Likelihood，ML)译码、最大后验概率(Maximum APriori Probability，MAP)译码以及置信传播(Belief Propagation，BP)译码等。

Polar码作为目前唯一一种可以被严格证明性能趋近于香农极限的线性分组码，被3GPP采用为5G增强移动宽带(Enhanced Mobile Broadband，eMBB)场景下控制信道的编码方案。Polar码的理论基础是信道极化理论，信道极化过程包括信道联合和信道分裂。

信道联合：对于任意的二进制输入离散无记忆信道W，其可以用转移概率完全描述，转移概率记为：p_r(W(x))＝p_r(y|x)，其中：x∈X＝{0,1}表示信道的输入，X表示输入集合；y表示信道的输出，其输出集合记为Y。将N＝2ⁿ个完全独立的信道W按照一种特定的迭代方式联合起来，形成联合信道W_N：记其输入序列为

其中U^N表示输入序列集合；输出序列为

联合信道W_N的转移概率如下式(2)所示：

其中：G_N即为所述的特定的迭代方式，3GPP标准中定义为：

其中，

表示矩阵F的n次克罗內积(Kronecker product)，P×Q维矩阵A与R×S维矩阵B的克罗內积定义如下式(3)所示：

其中：a_p,q表示矩阵A的第p行第q列元素。

图3A示出了N＝2的情况下的联合信道，图3B示出了N＝4的情况下的联合信道，图3C示出了N＝8的情况下的联合信道。

信道分裂：将联合信道W_N分裂成N个逻辑信道集合

分裂信道

的输入为u_i∈U，输出为

其转移概率如下式(4)：

通过理论分析各个分裂信道的信道容量发现，当N→∞时，分裂信道出现了极化现象，即：一些分裂信道趋近于完美信道，而另外一些信道则趋近于纯噪声信道，而所有分裂信道的总信道容量保持不变，即等于N倍的信道W的容量。那么，如此可以在完美信道上传输信息比特，而在纯噪声信道上传输一些收发双方都已知的固定比特，从而达到香农极限。

同时，分裂信道

与

的转移概率之间存在如下的迭代关系如下式(5)所示：

其中：

表示模二加法。若定义分裂信道

的对数似然比

如下式(6)所示：

那么，可以得到分裂信道对数似然比的迭代关系如下式(7)所示：

以N＝8为例，上述所描述的信道联合和信道分裂过程，可以用图4所示的一个逻辑图来表示。

其中：根据分裂信道的迭代关系，将信道联合和分裂的过程分层，总共分为n+1层，从左往右分别为第0,1,…,n层；第l层的分裂信道集合为

一个分裂信道集合称为一个分支，总共包含2^n-l个分支。

串行抵消(Successive Cancellation，SC)译码算法是Polar码最基础的译码算法，其译码过程是由输入的信道软比特信息{LLR(x_i),i＝0,1,…,N-1}，依据分裂信道的迭代关系，串行计算

而后通过硬判决得到每个输入比特

的译码结果，所述硬判决为：

根据各个比特判决之间的依赖关系，以N＝4为例，可以得到如图5所示的一棵译码树。

SC译码算法实质上是在译码树上寻找合适的路径，SC译码算法在每一个节点处仅保存(即保留和存储)了最好的一条路径，性能较差，因此，串行抵消列表(SuccessiveCancellation List，SCL)译码算法这一译码算法被提出，其与SC译码算法的区别在于每一个节点处不再仅保存最好的一条路径，而是保存了最好的S条路径(也称为幸存路径)，当S＝2^N时，SCL译码算法即为ML译码算法；当S＝1时，SCL译码算法则退化为SC译码算法。为了衡量路径的好坏，引入了路径度量值

其中：s表示该路径是由u_i-1比特译码结束后保存下来的第s条路径衍生而来，即其父路径索引；i表示当前所需译码的比特u_i的索引，

的定义与计算如下公式(8)所示：

其中：

表示由第s条父路径译码得到的

计算得到的分裂信道对数似然比；

从

的定义中我们知道，

越小表示该路径越好。当译码u_i时保存了S条路径，那么在译码u_i+1时，将会有2S条候选路径(每一条父路径衍生出两条候选子路径，分别对应u_i+1＝0和u_i+1＝1)，需要对2S条候选路径的路径度量值进行排序，从而选出最好的S条路径保存，若S较大时，排序所带来的复杂度和译码时延将会很大。

为了降低译码时延，一种K＝2^m比特同时搜索算法被提出，N＝2ⁿ个输入比特被分成2^n-m个K比特块，记为i′＝0,1,…,2^n-m-1，同时，不再需要计算

仅需要计算2^m个分支的分裂信道对应的LLR集合

为了便于区分，我们把第j∈{0,1,…,2^m-1}个分支的分裂信道对应的LLR记为：

同时，通过理论推导可以得到路径度量值的计算公式(9)：

其中：G_{i′K～(i′+1)K-1,j}表示矩阵G中的第i′K行至(i′+1)K-1行的第j列。当译码

时保存了S条路径(也称为幸存路径)，那么在译码

时，将会有2^K·S条候选子路径(也称为扩展路径，每一条父路径衍生出2^K条候选子路径，对应不同的

需要对2^K·S条候选子路径的路径度量值进行排序，从而选出最好的S路径保存，然而这种方法排序所带来的复杂度和译码时延将会更大。

有鉴于此，本申请实施例提供一种极化码的译码方法，旨在降低译码时延，图6为本申请实施例提供的极化码的译码方法的实现流程示意图，如图6所示，该方法可以包括以下步骤601至步骤604：

步骤601，获取当前保存(即保留和存储)的S′条幸存路径；

步骤602，保存所述S′条幸存路径的2^K×S′条扩展路径中满足第一选择条件的S″条扩展路径；其中，K为并行译码比特数，K大于或等于1；S″小于2^K×S′；

需要说明的是，在本申请中，S′中的符号撇并无数学含义，S″中的两个符号撇也无数学含义，仅仅是为了区分前者是筛选前的幸存路径的数目，后者是筛选后保存的扩展路径的数目。也就是说，筛选前的幸存路径的数目可以用其他任意字母表示，比如M，筛选后的扩展路径的数目也可以用其他不同的字母表示，比如N，N为M条幸存路径的2^K×M条扩展路径中满足第一选择条件的N条扩展路径。

在一些实施例中，在并行地对K个比特进行译码时，每条幸存路径按照添加比特0和1进行路径扩展，从而得到2^K×S′条扩展路径。需要说明的是，K可以是预先设置的任意值。例如，K＝1，又如，K为大于1的整数。

在一些实施例中，第一选择条件为扩展路径的路径度量值小于度量门限值，即保存2^K×S′条扩展路径中路径度量值小于度量门限值的路径。

步骤603，从所述S″条扩展路径中，选出满足第二选择条件的扩展路径作为新的幸存路径。

在一些实施例中，如果S″小于或等于允许保存的最大路径数S_max，则将S″条扩展路径作为新的幸存路径；如果S″大于S_max，则对这S″条扩展路径的路径度量值进行排序，将路径度量值最小的S_max条扩展路径作为新的幸存路径。

步骤604，利用所述选出的新的幸存路径，更新所述当前保存的S′条幸存路径。

在一些实施例中，可以这样实现步骤604：删除所述当前保存的S′条幸存路径，保存所述选出的新的幸存路径，此时将S′更新为所述新的幸存路径数。

在本申请实施例中，对幸存路径的所有扩展路径先进行一次筛选，得到S″条扩展路径，仅保存这些扩展路径；然后基于此选出幸存路径；如此，使得设备在选择幸存路径时，减少处理的扩展路径数，从而快速选出幸存路径，降低译码时延和存储量，进而提高通信性能。

本申请实施例再提供一种极化码的译码方法，图7为本申请实施例提供的极化码的译码方法的实现流程示意图，如图7所示，该方法可以包括以下步骤701至步骤710：

步骤701，获取当前保存的S′条幸存路径；

步骤702，确定所述2^K×S′条扩展路径的路径度量值；其中，K为并行译码比特数，K大于或等于1。

例如，K＝1时，可以根据上述公式(8)确定每条扩展路径的路径度量值

又如，K＞1时，可以根据上述公式(9)确定每条扩展路径的路径度量值

步骤703，确定所述路径度量值的度量门限值；

在一些实施例中，可以这样实现步骤703：确定所述路径度量值的数学特征值；其中，所述数学特征值用于表征所述2^K×S′条扩展路径的路径度量值的分布情况；根据所述数学特征值，确定所述度量门限值；如此，根据所有扩展路径的路径度量值的分布情况，能够确定出更准确的度量门限值。即，在保证译码准确性的同时，使得筛选出的扩展路径更少，从而在选择幸存路径时，进一步降低处理的扩展路径数，进而缩短译码时延。

在本申请实施例中，数学特征值可以是多种多样的。例如，数学特征值可以包括以下至少之一：均值、标准差以及方差。

在一些实施例中，可以这样确定数学特征值：利用分裂信道的对数似然比的迭代关系，对所述S′条幸存路径分别计算对应的对数似然比集合；确定所述对数似然比集合的对数似然比的绝对值均值；根据所述S′条幸存路径分别对应的绝对值均值，预测所述数学特征值。

例如，所述数学特征值包括均值和方差；相应地，所述根据所述数学特征值，确定所述度量门限值，包括：确定预设参数值与所述方差的乘积；将所述均值与所述乘积之和确定为所述度量门限值。即：度量门限值PM_th的计算公式如下式(9)所示：

PM_th＝f(μ,σ)＝μ+α·σ (9)；

其中：μ为均值，σ为方差，α为预设参数值，例如

步骤704，将所述2^K×S′条扩展路径中，所述路径度量值小于或等于所述度量门限值的S″条扩展路径进行保存。

在一些实施例中，确定2^K×S′条扩展路径中的每一路径组中路径度量值小于度量门限值的保存路径数目；其中，K大于1；如果所有路径组的所述保存路径数目之和大于预设的允许保存的最大路径数S_max时，丢弃所述保存路径数目大于组内允许保存的最大路径数的路径组中度量值最大的至少一条扩展路径，使得组内剩余的扩展路径数小于组内允许保存的最大路径数；如此，能够进一步减少在选择幸存路径时需要处理的扩展路径数，从而进一步缩短译码时延。

例如，从最后一组开始，若该组中保存下来的扩展路径数超过允许的组内保存的最大路径数，则丢弃度量值最大的一些扩展路径，使得组内的剩余路径数不超过组内允许保存的最大路径数；若本组处理完之后所有扩展路径组的保存下来的子路径总数超过需要保存的路径数目，依次按照上述方法往前处理前面各组。

步骤705，确定S″是否小于或等于预设的允许保存的最大路径数S_max；如果是，执行步骤706；否则，执行步骤707；

步骤706，将所述S″条扩展路径作为新的幸存路径，然后进入步骤708；

步骤707，对所述S″条扩展路径按照路径度量值的大小进行排序，将路径度量值最小的S_max条扩展路径作为新的幸存路径；然后进入步骤708；

步骤708，利用作为新的幸存路径的所述S″条扩展路径，更新当前保存的S′条幸存路径；然后进入步骤709；

步骤709，确定是否有待译码的比特；如果有，返回执行步骤701；否则，执行步骤710；

确定是否有待译码的比特的方式可以是多种多样的。在一些实施例中，如果当前译码的比特或比特块是最后一个，则确定没有待译码的比特；否则，确定有待译码的比特。在另一些实施例中，如果当前幸存路径的译码比特数等于极化码的码长，则确定没有待译码的比特；否则，确定有待译码的比特。

步骤710，从当前保存的S′条幸存路径中选出一条幸存路径作为译码结果。

在一些实施例中，将当前保存的S′条幸存路径中路径度量值最小的一条幸存路径作为译码结果。

本申请实施例再提供一种极化码的译码方法，图8为本申请实施例极化码的译码方法的实现流程示意图，如图8所示，所述方法包括以下步骤801至步骤80

步骤801，获取当前保存的S′条幸存路径；

步骤802，确定所述S′条幸存路径的2^K×S′条扩展路径中的第s条路径的路径度量值；其中s大于0且小于或等于2^K×S′，K为并行译码比特数，K大于或等于1；；

步骤803，确定所述第s条路径的路径度量值是否小于度量门限值；如果是，执行步骤804；否则，令s＝s+1，返回执行步骤802；

步骤804，确定所述第s条扩展路径为新的幸存路径；然后，进入步骤805；

步骤805，确定所述新的幸存路径的总数是否等于预设的允许保存的最大路径数S_max；如果是，执行步骤806；否则，令s＝s+1，返回执行步骤802；

步骤806，舍弃剩余的扩展路径，利用所述新的幸存路径，更新所述当前保存的S′条幸存路径；然后进入步骤807；

步骤807，确定是否有待译码的比特；如果有，返回执行步骤801；否则，执行步骤808；

步骤808，从当前保存的S′条幸存路径中选出一条幸存路径作为译码结果。

在本申请实施例中，当小于度量门限值的扩展路径数目达到允许保存的最大路径数时，则将后面所有的扩展路径丢弃；如此，大大节约了译码时延。

Polar码译码的常用方法是SCL译码算法和一次搜索多比特算法的组合，其译码流程如图9所示，包括以下步骤901至步骤908：

步骤901，初始化，配置允许保存的最大路径数S_max和并行译码比特数K；设置当前保存的幸存路径数S′＝1，当前将要译码的比特块指示i′＝0，s＝0；

步骤902，从当前保存的S′条父路径(即幸存路径)中取出第s条父路径；

步骤903，根据该路径的i′·K个译码比特计算

需要说明的是，在该算法中，N＝2ⁿ个输入比特被分成2^n-m个K比特块，记为i′＝0,1,…,2^n-m-1。相应地，不再需要计算

仅需要计算2^m个分支的分裂信道对应的LLR集合

为了便于区分，我们把第j∈{0,1,…,2^m-1}个分支的分裂信道对应的LLR记为：

步骤904，对所有可能的2^K个

计算候选子路径(即扩展路径)的路径度量值；例如，根据上述公式(9)确定每条候选子路径的路径度量值。

步骤905，确定s是否大于或等于S′-1；如果是，执行步骤906；否则，s＝s+1，返回执行步骤902；

步骤906，对2^K·S′条候选子路径的路径度量值排序，保存最好的S′＝min(2^K·S′,S_max)条候选子路径；然后进入步骤907；

步骤907，确定i′是否大于或等于2^n-m-1；如果是，执行步骤908；否则，i′＝i′+1,s＝0，然后返回执行步骤902；

步骤908，从保存的S′条路径中取出最优的路径作为输出；结束。

然而，图9所示的SCL译码算法每次需要对2^K·S′个路径度量值进行保存和排序，其所带来的复杂度和译码时延会很大。

基于此，下面将说明本申请实施例在一个实际的应用场景中的示例性应用。

本申请实施例提供一种Polar码译码方法，其流程图如图10所示，包括以下步骤1001至步骤1011：

步骤1001，初始化。配置同时译码比特数K(即并行译码比特数)和允许保存的最大路径数S_max，同时将当前保存的路径数S′置1，当前将要译码的比特块指示i′置0；

步骤1002，从当前保存的S′条父路径(即幸存路径)中取出第s条父路径；

步骤1003，分裂信道对数似然比计算。利用分裂信道对数似然比的迭代关系，对当前保存的S′条父路径分别计算

步骤1004，

的绝对值均值的计算。对当前保存的S′条父路径分别计算

的绝对值均值，计算公式如下式(10)所示：

步骤1005，候选子路径的度量门限值的计算。首先根据步骤1004中计算的{ρ_s,s＝0,1,…,S′-1}预测2^K·S′条候选子路径(即扩展路径)的路径度量值的均值和方差，分别按下式(11)计算：

其中：

表示从K个数种取出k个数的所有可能组合数目；当K确定后，

即为一个常数。接着，根据μ,σ，即可根据下式(12)计算候选子路径的度量门限值PM_th：

PM_th＝f(μ,σ) (12)；

其中：f(·)表示函数，一种建议的函数关系如下式(14)所示：

PM_th＝f(μ,σ)＝μ+α·σ (14)；

其中：α是一个参数，其可以在译码性能和候选子路径的路径度量值比较中取折衷，可通过仿真得到，这里建议

步骤1006，候选子路径的度量值的计算。对当前保存的S′条父路径分别计算其各自可能衍生出来的2^K条候选子路径的路径度量值；

步骤1007，将每个候选子路径的路径度量值与度量门限值PM_th比较，仅保存那些路径度量值小于该度量门限值的候选子路径，记其总数为S″，并设置S′＝S″；

步骤1008，确定S″是否大于S_max；如果是，执行步骤1009；否则，执行步骤1010；

步骤1009，候选路径度量值排序。对S″条候选子路径的路径度量值进行排序，选择其中最好的S_max条路径，令S′＝S_max，然后执行步骤1010；

步骤1010，当前是否为最后一个需要译码的比特块，即确定i′是否大于或等于2^{n -m}-1；如果是，执行步骤1011；否则，令i′＝i′+1,s＝0，然后返回执行步骤1002；

步骤1011，从保存的S′条候选子路径选择一条最优的路径作为输出，译码结束。

本申请实施例提供的译码方法可以有效克服相关技术方案的缺点，具体来说，通过预测所有候选子路径的路径度量值的均值和方差，得到度量门限值，只有路径度量值优于度量门限值的子路径才保存和保存，从而大幅度减少后续对候选子路径的排序，大大降低译码时延和保存量。

图11是5G系统中控制信道Polar采用现有方法和本申请实施例所提方法在性能以及平均所需比较的候选子路径的路径数量的对比图。仿真参数设置如下：信息比特长度为64，N＝128,n＝7,K＝4,S＝16,

仿真次数10000次，加性高斯白噪声(AWGN)信道。如图11所示，在获得相同或相近的误块率的情况下，现有方法中需要保存和保存的平均候选子路径数均大于150，也就是说，每次译码需要对150多条候选子路径进行排序，而在本申请实施例所提的方法中，需要保存和保存的平均候选子路径低于50条，远远小于150，而如果允许保存的最大路径数为50条，那么就无需对这些候选子路径进行排序，直接保存这些候选子路径即可；即使允许保存的最大路径数小于50，在需要对这些候选子路径进行排序时，排序处理的路径数目也是远远小于150的。可见，相比于现有方法，本申请实施例提供的译码方法能够减少保存量和排序工作量，从而缩短译码时延，提高通信性能。

需要说明的是：图11中现有方法的平均候选子路径数量小于2^K·S′的原因是：当待译码的比特块i′中存在收发双方已知的固定比特时，则候选的子路径数为

其中：K_f表示固定比特数。

在本申请实施例中，能够大幅度降低平均需要排序的候选子路径数，但该候选子路径数通常还是会比需要保存的路径数目大，为了进一步降低平均需要排序的候选子路径数，使其小于等于需要保存的路径数目：

在一些实施例中，当低于度量门限值的候选子路径数目达到需要保存的路径数目时，则将后面所有的子路径丢弃；

在一些实施例中，设置允许保存的具有同一个父路径的候选子路径(我们称之为子路径组)的最大数目(称之为组内保存的最大子路径数)，记录每个子路径组中的路径度量值小于度量门限值的子路径数目，当所有子路径组的保存下来的子路径总数超过需要保存的路径数目时，从最后一组开始，若该组中保存下来的子路径数超过允许的组内保存的最大子路径数，则丢弃度量值较大的一些子路径，使得剩余子路径数不超过允许的组内保存的最大子路径数，若本组处理完之后所有子路径组的保存下来的子路径总数超过需要保存的路径数目，依次按照上述方法往前处理前面各组。

基于前述的实施例，本申请实施例提供一种极化码的译码装置，该装置包括所包括的各模块、以及各模块所包括的各单元，可以通过处理器来实现；当然也可通过具体的逻辑电路实现；在实施的过程中，处理器可以为中央处理器(CPU)、微处理器(MPU)、数字信号处理器(DSP)或现场可编程门阵列(FPGA)等。

图12为本申请实施例极化码的译码装置的结构示意图，如图12所示，极化码的译码装置120包括获取模块121、保存模块122、选择模块123和更新模块124，其中：

获取模块121，用于获取当前保存的S′条幸存路径；

保存模块122，用于保存所述S′条幸存路径的2^K×S′条扩展路径中满足第一选择条件的S″条扩展路径；其中，K为并行译码比特数，K大于或等于1；

选择模块123，用于从所述S″条扩展路径中，选出满足第二选择条件的扩展路径作为新的幸存路径；

更新模块124，用于利用所述选出的新的幸存路径，更新所述当前保存的S′条幸存路径。

在一些实施例中，选择模块123还用于：在更新模块124更新所述当前保存的S′条幸存路径之后，在无待译码比特的情况下，从当前保存的S′条幸存路径中选出一条幸存路径作为译码结果；在有待译码比特的情况下，触发获取模块121执行所述获取当前保存的S′条幸存路径的步骤。

在一些实施例中，保存模块122，包括第一确定单元、第二确定单元和保存单元，其中，所述第一确定单元，用于确定所述2^K×S′条扩展路径的路径度量值；其中，K为并行译码比特数，K大于或等于1；所述第二确定单元，用于确定所述路径度量值的度量门限值；所述保存单元，用于将所述2^K×S′条扩展路径中，所述路径度量值小于或等于所述度量门限值的S″条扩展路径进行保存。

在一些实施例中，所述第二确定单元，用于：确定所述路径度量值的数学特征值；其中，所述数学特征值用于表征所述2^K×S′条扩展路径的路径度量值的分布情况；根据所述数学特征值，确定所述度量门限值。

在一些实施例中，所述第二确定单元，用于：利用分裂信道的对数似然比的迭代关系，对所述S′条幸存路径分别计算对应的对数似然比集合；确定所述对数似然比集合的对数似然比的绝对值均值；根据所述S′条幸存路径对应的绝对值均值，预测所述数学特征值。

在一些实施例中，所述数学特征值包括均值和方差；所述第二确定单元，用于：确定预设参数值与所述方差的乘积；将所述均值与所述乘积之和确定为所述度量门限值。

在一些实施例中，所述保存单元，用于：确定2^K×S′条扩展路径中的每一路径组中路径度量值小于度量门限值的保存路径数目；其中，K大于1，在同一幸存路径的扩展路径为一组；如果所有路径组的所述保存路径数目之和大于预设的允许保存的最大路径数S_max时，丢弃所述保存路径数目大于组内允许保存的最大路径数的路径组中度量值最大的至少一条扩展路径，使得组内剩余的扩展路径数小于组内允许保存的最大路径数。

在一些实施例中，选择模块123，用于在所述S″小于或等于预设的允许保存的最大路径数S_max时，将所述S″条扩展路径作为新的幸存路径；在所述S″大于所述S_max时，从所述S″条扩展路径中选出路径度量值最小的S_max条扩展路径作为新的幸存路径。

本申请实施例再提供一种极化码的译码装置，图13为本申请实施例极化码的译码装置的结构示意图，如图13所示，极化码的译码装置130包括：获取模块131、确定模块132、获取模块131，用于获取当前保存的S′条幸存路径；

确定模块132，用于确定所述S′条幸存路径的2^K×S′条扩展路径中的第s条路径的路径度量值；其中s大于0且小于或等于2^K×S′，K为并行译码比特数，K大于或等于1；

所述确定模块132，用于如果所述路径度量值小于度量门限值，确定所述第s条路径为新的幸存路径；

更新模块133，用于如果所述新的幸存路径的数目等于预设的允许保存的最大路径数S_max，利用所述新的幸存路径，更新所述当前保存的S′条幸存路径。

在一些实施例中，确定模块132还用于：确定所述路径度量值的数学特征值；其中，所述数学特征值用于表征所述2^K×S′条扩展路径的路径度量值的分布情况；根据所述数学特征值，确定所述度量门限值。

在一些实施例中，确定模块132还用于：利用分裂信道的对数似然比的迭代关系，对所述S′条幸存路径分别计算对应的对数似然比集合；确定所述对数似然比集合的对数似然比的绝对值均值；根据所述S′条幸存路径对应的绝对值均值，预测所述数学特征值。

在一些实施例中，所述数学特征值包括均值和方差；确定模块132还用于：确定预设参数值与所述方差的乘积；将所述均值与所述乘积之和确定为所述度量门限值。

以上装置实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请装置实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。

需要说明的是，本申请实施例中的极化码的译码装置对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。也可以采用软件和硬件结合的形式实现。

需要说明的是，本申请实施例中，如果以软件功能模块的形式实现上述的方法，并作为独立的产品销售或使用时，也可以保存在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品保存在一个存储介质中，包括若干指令用以使得电子设备执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以保存程序代码的介质。这样，本申请实施例不限制于任何特定的硬件和软件结合。

本申请实施例提供一种极化码的译码器，图14为本申请实施例极化码的译码器的结构示意图，如图14所示，极化码的译码器140包括处理器141和存储器142；其中，

处理器141，用于获取存储器142当前保存的S′条幸存路径；

存储器142，用于保存所述S′条幸存路径的2^K×S′条扩展路径中满足第一选择条件的S″条扩展路径；其中，K为并行译码比特数，K大于或等于1；

处理器141，用于从存储器142保存的所述S″条扩展路径中，选出满足第二选择条件的扩展路径作为新的幸存路径；

处理器141，用于利用所述选出的新的幸存路径，更新存储器142当前保存的S′条幸存路径。

本申请实施例再提供一种极化码的译码器，图15为本申请实施例极化码的译码器的结构示意图，如图15所示，极化码的译码器150包括处理器151和存储器152；其中，

存储器152存储有可在处理器151上运行的计算机程序，处理器151执行所述程序时实现如下过程：获取存储器152当前保存的S′条幸存路径；确定所述S′条幸存路径的2^K×S′条扩展路径中的第s条路径的路径度量值；其中s大于0且小于或等于2^K×S′，K为并行译码比特数，K大于或等于1；如果所述路径度量值小于度量门限值，确定所述第s条路径为新的幸存路径；如果所述新的幸存路径的数目等于预设的允许保存的最大路径数S_max，利用所述新的幸存路径，更新存储器152中当前保存的S′条幸存路径。

以上译码器实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请译码器实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。

本申请实施例提供一种电子设备，图16为本申请实施例的电子设备的硬件实体示意图，如图16所示，所述电子设备160包括存储器161和处理器162，所述存储器161保存有可在处理器162上运行的计算机程序，所述处理器162执行所述程序时实现上述实施例中提供的方法中的步骤。

需要说明的是，存储器161配置为保存由处理器162可执行的指令和应用，还可以缓存待处理器162以及电子设备160中各模块待处理或已经处理的数据(例如，图像数据、音频数据、语音通信数据和视频通信数据)，可以通过闪存(FLASH)或随机访问存储器(RandomAccess Memory，RAM)实现。

本申请实施例提供一种计算机可读存储介质，其上保存有计算机程序，该计算机程序被处理器执行时实现上述实施例中提供的方法中的步骤。

本申请实施例提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述方法实施例提供的方法中的步骤。

这里需要指出的是：以上存储介质和设备实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请存储介质、存储介质和设备实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”或“一些实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”或“在一些实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考，为了简洁，本文不再赘述。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如对象A和/或对象B，可以表示：单独存在对象A，同时存在对象A和对象B，单独存在对象B这三种情况。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个模块或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或模块的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的模块可以是、或也可以不是物理上分开的，作为模块显示的部件可以是、或也可以不是物理模块；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部模块来实现本实施例方案的目的。

另外，在本申请各实施例中的各功能模块可以全部集成在一个处理单元中，也可以是各模块分别单独作为一个单元，也可以两个或两个以上模块集成在一个单元中；上述集成的模块既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以保存于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动保存设备、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以保存程序代码的介质。

或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以保存在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品保存在一个存储介质中，包括若干指令用以使得电子设备执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：移动保存设备、ROM、磁碟或者光盘等各种可以保存程序代码的介质。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。

本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种极化码的译码方法，其特征在于，所述方法包括：

获取当前保存的S′条幸存路径；

保存所述S′条幸存路径的2^K×S′条扩展路径中满足第一选择条件的S″条扩展路径；其中，K为并行译码比特数，K大于或等于1；

从所述S″条扩展路径中，选出满足第二选择条件的扩展路径作为新的幸存路径；

利用所述选出的新的幸存路径，更新所述当前保存的S′条幸存路径。

2.根据权利要求1所述的方法，其特征在于，在所述更新所述当前保存的S′条幸存路径之后，所述方法还包括：

在无待译码比特的情况下，从当前保存的S′条幸存路径中选出一条幸存路径作为译码结果；

在有待译码比特的情况下，返回所述获取当前保存的S′条幸存路径的步骤。

3.根据权利要求1所述的方法，其特征在于，所述保存所述S′条幸存路径的2^K×S′条扩展路径中满足第一选择条件的S″条扩展路径，包括：

确定所述2^K×S′条扩展路径的路径度量值；其中，K为并行译码比特数，K大于或等于1；

确定所述路径度量值的度量门限值；

将所述2^K×S′条扩展路径中，所述路径度量值小于或等于所述度量门限值的S″条扩展路径进行保存。

4.根据权利要求3所述的方法，其特征在于，所述确定所述路径度量值的度量门限值，包括：

确定所述路径度量值的数学特征值；其中，所述数学特征值用于表征所述2^K×S′条扩展路径的路径度量值的分布情况；

根据所述数学特征值，确定所述度量门限值。

5.根据权利要求4所述的方法，其特征在于，所述确定所述路径度量值的数学特征值，包括：

利用分裂信道的对数似然比的迭代关系，对所述S′条幸存路径分别计算对应的对数似然比集合；

确定所述对数似然比集合的对数似然比的绝对值均值；

根据所述S′条幸存路径对应的绝对值均值，预测所述数学特征值。

6.根据权利要求5所述的方法，其特征在于，所述数学特征值包括均值和方差；相应地，所述根据所述数学特征值，确定所述度量门限值，包括：

确定预设参数值与所述方差的乘积；

将所述均值与所述乘积之和确定为所述度量门限值。

7.根据权利要求3所述的方法，其特征在于，所述将所述2^K×S′条扩展路径中，所述路径度量值小于或等于所述度量门限值的S″条扩展路径进行保存，包括：

确定2^K×S′条扩展路径中的每一路径组中路径度量值小于度量门限值的保存路径数目；其中，K大于1，在同一幸存路径的扩展路径为一组；

如果所有路径组的所述保存路径数目之和大于预设的允许保存的最大路径数S_max时，丢弃所述保存路径数目大于组内允许保存的最大路径数的路径组中度量值最大的至少一条扩展路径，使得组内剩余的扩展路径数小于组内允许保存的最大路径数。

8.根据权利要求1所述的方法，其特征在于，所述从所述S″条扩展路径中，选出满足第二选择条件的扩展路径作为新的幸存路径，包括：

在所述S″小于或等于预设的允许保存的最大路径数S_max时，将所述S″条扩展路径作为新的幸存路径；

在所述S″大于所述S_max时，从所述S″条扩展路径中选出路径度量值最小的S_max条扩展路径作为新的幸存路径。

9.一种极化码的译码方法，其特征在于，所述方法包括：

获取当前保存的S′条幸存路径；

确定所述S′条幸存路径的2^K×S′条扩展路径中的第s条路径的路径度量值；其中s大于0且小于或等于2^K×S′，K为并行译码比特数，K大于或等于1；

如果所述路径度量值小于度量门限值，确定所述第s条路径为新的幸存路径；

如果所述新的幸存路径的数目等于预设的允许保存的最大路径数S_max，利用所述新的幸存路径，更新所述当前保存的S′条幸存路径。

10.根据权利要求9所述的方法，其特征在于，根据权利要求4至6任一项所述的方法确定所述度量门限值。

11.一种极化码的译码装置，其特征在于，包括：

获取模块，用于获取当前保存的S′条幸存路径；

保存模块，用于保存所述S′条幸存路径的2^K×S′条扩展路径中满足第一选择条件的S″条扩展路径；其中，K为并行译码比特数，K大于或等于1；

选择模块，用于从所述S″条扩展路径中，选出满足第二选择条件的扩展路径作为新的幸存路径；

更新模块，用于利用所述选出的新的幸存路径，更新所述当前保存的S′条幸存路径。

12.一种极化码的译码器，其特征在于，包括处理器和存储器；其中，

所述处理器，用于获取所述存储器当前保存的S′条幸存路径；

所述存储器，用于保存所述S′条幸存路径的2^K×S′条扩展路径中满足第一选择条件的S″条扩展路径；其中，K为并行译码比特数，K大于或等于1；

所述处理器，用于从所述存储器保存的所述S″条扩展路径中，选出满足第二选择条件的扩展路径作为新的幸存路径；

所述处理器，用于利用所述选出的新的幸存路径，更新所述存储器当前保存的S′条幸存路径。

13.一种极化码的译码装置，其特征在于，包括：

获取模块，用于获取当前保存的S′条幸存路径；

确定模块，用于确定所述S′条幸存路径的2^K×S′条扩展路径中的第s条路径的路径度量值；其中s大于0且小于或等于2^K×S′，K为并行译码比特数，K大于或等于1；

所述确定模块，用于如果所述路径度量值小于度量门限值，确定所述第s条路径为新的幸存路径；

更新模块，用于如果所述新的幸存路径的数目等于预设的允许保存的最大路径数S_max，利用所述新的幸存路径，更新所述当前保存的S′条幸存路径。

14.一种极化码的译码器，包括处理器和存储器；其中，所述存储器存储有可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如下过程：

获取所述存储器当前保存的S′条幸存路径；

确定所述S′条幸存路径的2^K×S′条扩展路径中的第s条路径的路径度量值；其中s大于0且小于或等于2^K×S′，K为并行译码比特数，K大于或等于1；

如果所述路径度量值小于度量门限值，确定所述第s条路径为新的幸存路径；

如果所述新的幸存路径的数目等于预设的允许保存的最大路径数S_max，利用所述新的幸存路径，更新所述存储器中当前保存的S′条幸存路径。

15.一种电子设备，包括存储器和处理器，所述存储器存储有可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1至8任一项所述的方法，或者，所述处理器执行所述程序时实现权利要求9或10所述的方法。

16.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1至8任一项所述的方法，或者，计算机程序被处理器执行时实现如权利要求9或10所述的方法。

Images