KR101141535B1 - Forming method electrode pattern and method of fabricating liquid crystal display device using the same - Google Patents

Forming method electrode pattern and method of fabricating liquid crystal display device using the same Download PDF

Info

Publication number
KR101141535B1
KR101141535B1 KR1020050057395A KR20050057395A KR101141535B1 KR 101141535 B1 KR101141535 B1 KR 101141535B1 KR 1020050057395 A KR1020050057395 A KR 1020050057395A KR 20050057395 A KR20050057395 A KR 20050057395A KR 101141535 B1 KR101141535 B1 KR 101141535B1
Authority
KR
South Korea
Prior art keywords
film
region
photoresist
mask
pattern
Prior art date
Application number
KR1020050057395A
Other languages
Korean (ko)
Other versions
KR20070001759A (en
Inventor
이정일
양명수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050057395A priority Critical patent/KR101141535B1/en
Publication of KR20070001759A publication Critical patent/KR20070001759A/en
Application granted granted Critical
Publication of KR101141535B1 publication Critical patent/KR101141535B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명의 전극패턴의 형성방법 및 이를 이용한 액정표시장치의 제조방법은 화소영역 내에 미세한 전극패턴을 형성함으로써 개구율을 향상시키기 위한 것으로, 절연막이 형성된 기판을 제공하는 단계; 상기 절연막 위에 제 1 감광막을 형성하는 단계; 마스크를 통해 제 1 노광량으로 상기 제 1 감광막의 제 1 영역을 노광하는 단계; 상기 마스크를 일 방향으로 이동하는 단계; 상기 마스크를 통해 제 2 노광량으로 상기 제 1 감광막의 제 2 영역을 노광하는 단계; 상기 노광된 제 1 감광막을 현상하여 상기 제 1 영역과 제 2 영역이 중첩하는 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴을 형성하는 단계; 상기 제 1 감광막패턴을 마스크로 상기 제 3 영역에 대응하는 부분의 절연막을 제거하는 단계; 상기 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴과 상기 제 3 영역에 대응하는 부분이 제거된 절연막이 남아있는 상태에서, 상기 기판 전면에 도전막을 형성하는 단계; 상기 도전막이 형성된 기판 위에 제 2 감광막을 형성하는 단계; 상기 제 2 감광막의 두께를 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막만을 남기는 단계; 및 상기 도전막을 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막 하부에 상기 도전막으로 이루어진 전극패턴을 형성하는 단계를 포함한다.A method of forming an electrode pattern and a method of manufacturing a liquid crystal display device using the same according to an embodiment of the present invention provide a substrate having an insulating film formed thereon, by forming a fine electrode pattern in a pixel area to improve an aperture ratio; Forming a first photosensitive film on the insulating film; Exposing a first region of the first photosensitive film with a first exposure dose through a mask; Moving the mask in one direction; Exposing a second region of the first photosensitive film with a second exposure amount through the mask; Developing the exposed first photoresist film to form a first photoresist pattern in which a first photoresist film of a third region overlapping the first region and the second region is removed; Removing an insulating film of a portion corresponding to the third region by using the first photoresist pattern as a mask; Forming a conductive film on the entire surface of the substrate in a state in which a first photoresist film pattern from which the first photoresist film of the third region is removed and an insulating film from which a portion corresponding to the third region is removed remain; Forming a second photosensitive film on the substrate on which the conductive film is formed; Selectively removing a thickness of the second photoresist film to leave only a second photoresist film of a portion corresponding to the third region; And selectively removing the conductive film to form an electrode pattern formed of the conductive film under the second photosensitive film in a portion corresponding to the third region.

액정표시장치, 횡전계방식, 선폭, 노광장비 LCD, transverse electric field, line width, exposure equipment

Description

전극패턴의 형성방법 및 이를 이용한 액정표시장치의 제조방법{FORMING METHOD ELECTRODE PATTERN AND METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY DEVICE USING THE SAME}Forming method of electrode pattern and manufacturing method of liquid crystal display device using the same {{FORMING METHOD ELECTRODE PATTERN AND METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY DEVICE USING THE SAME}

도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도.1 is an exploded perspective view schematically illustrating a structure of a general liquid crystal display device.

도 2a 내지 도 2d는 일반적인 전극패턴의 형성방법을 순차적으로 나타내는 단면도.2A to 2D are cross-sectional views sequentially illustrating a method of forming a general electrode pattern.

도 3a 내지 도 3h는 본 발명의 실시예에 따른 전극패턴의 형성방법을 순차적으로 나타내는 단면도.3A to 3H are cross-sectional views sequentially illustrating a method of forming an electrode pattern according to an exemplary embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.4 is a plan view schematically illustrating a portion of an array substrate of a liquid crystal display according to an exemplary embodiment of the present invention.

도 5a 내지 도 5c는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 단면도.5A through 5C are cross-sectional views sequentially illustrating a manufacturing process along line IV-IV ′ of the array substrate illustrated in FIG. 4.

도 6a 내지 도 6f는 도 5c에 도시된 제 3, 제 4 마스크공정을 통해 화소전극과 공통전극을 형성하는 과정을 구체적으로 나타내는 단면도.6A to 6F are cross-sectional views illustrating in detail a process of forming a pixel electrode and a common electrode through the third and fourth mask processes illustrated in FIG. 5C.

** 도면의 주요부분에 대한 부호의 설명 **DESCRIPTION OF REFERENCE NUMERALS

108 : 공통전극 108: : 공통전극라인108: common electrode 108: common electrode line

110 : 어레이 기판 116 : 게이트라인110: array substrate 116: gate line

117 : 데이터라인 118 : 화소전극117 data line 118 pixel electrode

118L : 화소전극라인 170,270 : 감광막118L: pixel electrode line 170,270: photoresist

170',270' : 감광막패턴170 ', 270': Photoresist pattern

본 발명은 전극패턴의 형성방법에 관한 것으로, 보다 상세하게는 미세하게 전극패턴을 형성할 수 있는 전극패턴의 형성방법 및 이를 이용한 액정표시장치의 제조방법에 관한 것이다.The present invention relates to a method of forming an electrode pattern, and more particularly, to a method of forming an electrode pattern capable of forming an electrode pattern finely and a method of manufacturing a liquid crystal display device using the same.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information display and increasing demand for using a portable information carrier, a lightweight flat panel display (FPD), which replaces a conventional display device, a cathode ray tube (CRT), is used. The research and commercialization of Korea is focused on. In particular, the liquid crystal display (LCD) of the flat panel display device is an image representing the image using the optical anisotropy of the liquid crystal, is excellent in resolution, color display and image quality, and is actively applied to notebooks or desktop monitors have.

일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.In general, a liquid crystal display device displays a desired image by individually supplying data signals according to image information to liquid crystal cells arranged in a matrix form to adjust a light transmittance of the liquid crystal cells. to be.

이하, 도 1을 참조하여 액정표시장치에 대해서 상세히 설명한다.Hereinafter, a liquid crystal display will be described in detail with reference to FIG. 1.

도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도이다.1 is an exploded perspective view schematically illustrating a structure of a general liquid crystal display device.

도면에 도시된 바와 같이, 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판(5)과 제 2 기판인 어레이(array) 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.As shown in the figure, the liquid crystal display device is largely a color filter substrate 5 as a first substrate and an array substrate 10 as a second substrate, and the color filter substrate 5 and an array substrate. It consists of a liquid crystal layer 30 formed between (10).

상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G), 청(Blue; B)의 색상을 구현하는 서브컬러필터(7)로 구성되는 컬러필터와 상기 서브컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The color filter substrate 5 includes a color filter composed of a sub color filter 7 for implementing red (R), green (G), and blue (B) colors and the sub color filter ( 7) a black matrix 6 that separates and blocks light passing through the liquid crystal layer 30, and a transparent common electrode 8 that applies a voltage to the liquid crystal layer 30.

상기 어레이 기판(10)에는 상기 기판(10) 위에 종횡으로 배열되어 화소영역(P)을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있다. 이때, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터(T)가 형성되어 있으며, 상기 각 화소영역(P)에는 화소전극(18)이 형성되어 있다.In the array substrate 10, gate lines 16 and data lines 17 are formed on the substrate 10 to be vertically and horizontally defined to define the pixel region P. In this case, a thin film transistor T, which is a switching element, is formed in an intersection region of the gate line 16 and the data line 17, and a pixel electrode 18 is formed in each pixel region P.

상기 화소영역(P)은 컬러필터 기판(5)의 하나의 서브컬러필터(7)에 대응하는 서브화소(sub pixel)로 컬러화상은 상기 적, 녹, 청의 세 종류의 서브컬러필터(7)를 조합하여 얻어진다. 즉, 적, 녹, 청의 세 개의 서브화소가 모여서 한 개의 화소를 이루며, 박막 트랜지스터(T)는 상기 적, 녹 청의 서브화소에 각각 연결되어 있다.The pixel region P is a sub pixel corresponding to one sub color filter 7 of the color filter substrate 5. The color image is a sub-color filter 7 of the red, green, and blue colors. It is obtained by combining. That is, three subpixels of red, green, and blue are gathered to form one pixel, and the thin film transistor T is connected to the red and green subpixels, respectively.

이와 같이 구성되는 일반적인 액정표시장치는 상기 화소전극(18)과 같은 전 극패턴을 형성할 때 포토리소그래피(photolithography)공정을 이용하게 된다.A general liquid crystal display configured as described above uses a photolithography process when forming an electrode pattern such as the pixel electrode 18.

도 2a 내지 2d는 일반적인 전극패턴의 형성방법을 순차적으로 나타내는 단면도로써, 일반적인 포토리소그래피공정을 이용하여 전극패턴을 형성하는 방법을 나타내고 있다.2A through 2D are cross-sectional views sequentially illustrating a method of forming a general electrode pattern, and illustrate a method of forming an electrode pattern using a general photolithography process.

이때, 상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어져 있다.In this case, the photolithography process is a series of processes for transferring a pattern drawn on a mask onto a substrate on which a thin film is deposited to form a desired pattern. The photolithography process includes a plurality of processes such as photoresist coating, exposure, and development.

도 2a에 도시된 바와 같이, 화소전극과 같은 투명전극을 패터닝하기 위해 기판(10) 위에 도전막(50)을 형성한다.As shown in FIG. 2A, a conductive film 50 is formed on the substrate 10 to pattern a transparent electrode such as a pixel electrode.

상기 도전막(50)은 화소전극을 형성하는 경우에는 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명 도전물질로 이루어지며, 상기 도전막(50)을 원하는 형태로 패터닝하기 위해 도 2b에 도시된 바와 같이, 상기 도전막(50)이 형성된 기판(10) 전면에 감광막(70)을 형성한다.The conductive layer 50 is formed of a transparent conductive material such as indium tin oxide (ITO) when forming a pixel electrode, and in order to pattern the conductive layer 50 into a desired shape, FIG. As shown in FIG. 1, a photosensitive film 70 is formed on the entire surface of the substrate 10 on which the conductive film 50 is formed.

다음으로, 소정의 노광 폭(W)을 가진 마스크(80)를 적용하여 하부의 감광막(70)에 빛을 조사한 후 현상공정을 진행하게 되면, 도 2c에 도시된 바와 같이 상기 마스크(80) 형태대로 현상된 감광막패턴(70')이 도전막(50) 위에 형성되게 된다.Next, when the mask 80 having a predetermined exposure width (W) is applied to irradiate light to the lower photoresist layer 70 and then develop the process, the mask 80 may be shaped as shown in FIG. 2C. The photosensitive film pattern 70 ′ developed as described above is formed on the conductive film 50.

이때, 상기 마스크(80)는 포지티브 감광막(70)을 사용하는 경우에는 입사되는 광을 모두 차단하는 차단영역(80A)과 광을 모두 투과시키는 투광영역(80B)을 구비하게 되며, 상기 차단영역의 폭(W)에 따라 형성될 전극패턴의 선폭이 결정되게 된다.In this case, when the positive photoresist film 70 is used, the mask 80 includes a blocking area 80A for blocking all incident light and a light transmitting area 80B for transmitting all of the light. The line width of the electrode pattern to be formed is determined according to the width W.

다음으로, 도 2d에 도시된 바와 같이, 상기 감광막패턴(70')을 마스크로 하부의 도전막(50)을 선택적으로 패터닝함으로써 기판(10) 위에 소정의 선폭(W')을 가진 전극패턴(50')이 형성되게 된다.Next, as shown in FIG. 2D, an electrode pattern having a predetermined line width W 'is formed on the substrate 10 by selectively patterning the lower conductive layer 50 using the photosensitive layer pattern 70' as a mask. 50 ') is formed.

이와 같이 일반적인 포토리소그래피공정을 통해 형성된 전극패턴(50')은 마스크(80)의 설계를 포함하여 노광장비의 조건에 따라 선폭(W')이 결정되게 되며, 그 결과 미세하게 구현할 수 있는 전극패턴(50')의 선폭(W')에는 일정한 한계를 가지게 된다.As described above, the electrode pattern 50 'formed through the general photolithography process includes the design of the mask 80 to determine the line width W' according to the conditions of the exposure apparatus, and as a result, the electrode pattern that can be minutely realized. The line width (W ') of (50') has a certain limit.

본 발명은 상기한 문제를 해결하기 위한 것으로, 두 번의 노광을 이용함으로써 미세한 전극패턴을 형성할 수 있는 전극패턴의 형성방법 및 이를 이용한 액정표시장치의 제조방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a method of forming an electrode pattern capable of forming a fine electrode pattern by using two exposures, and a method of manufacturing a liquid crystal display device using the same.

또한, 본 발명의 다른 목적은 상기 미세한 전극패턴을 화소영역에 구현함으로써 개구율을 향상시킬 수 있는 액정표시장치의 제조방법을 제공하는데 있다.In addition, another object of the present invention is to provide a method of manufacturing a liquid crystal display device which can improve the aperture ratio by implementing the fine electrode pattern in the pixel region.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the configuration and claims of the invention described below.

상기한 목적을 달성하기 위하여, 본 발명의 전극패턴의 형성방법은 절연막이 형성된 기판을 제공하는 단계; 상기 절연막 위에 제 1 감광막을 형성하는 단계; 마스크를 통해 제 1 노광량으로 상기 제 1 감광막의 제 1 영역을 노광하는 단계; 상기 마스크를 일 방향으로 이동하는 단계; 상기 마스크를 통해 제 2 노광량으로 상기 제 1 감광막의 제 2 영역을 노광하는 단계; 상기 노광된 제 1 감광막을 현상하여 상기 제 1 영역과 제 2 영역이 중첩하는 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴을 형성하는 단계; 상기 제 1 감광막패턴을 마스크로 상기 제 3 영역에 대응하는 부분의 절연막을 제거하는 단계; 상기 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴과 상기 제 3 영역에 대응하는 부분이 제거된 절연막이 남아있는 상태에서, 상기 기판 전면에 도전막을 형성하는 단계; 상기 도전막이 형성된 기판 위에 제 2 감광막을 형성하는 단계; 상기 제 2 감광막의 두께를 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막만을 남기는 단계; 및 상기 도전막을 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막 하부에 상기 도전막으로 이루어진 전극패턴을 형성하는 단계를 포함한다.In order to achieve the above object, the method of forming an electrode pattern of the present invention comprises the steps of providing a substrate with an insulating film formed; Forming a first photosensitive film on the insulating film; Exposing a first region of the first photosensitive film with a first exposure dose through a mask; Moving the mask in one direction; Exposing a second region of the first photosensitive film with a second exposure amount through the mask; Developing the exposed first photoresist film to form a first photoresist pattern in which a first photoresist film of a third region overlapping the first region and the second region is removed; Removing an insulating film of a portion corresponding to the third region by using the first photoresist pattern as a mask; Forming a conductive film on the entire surface of the substrate in a state in which a first photoresist film pattern from which the first photoresist film of the third region is removed and an insulating film from which a portion corresponding to the third region is removed remain; Forming a second photosensitive film on the substrate on which the conductive film is formed; Selectively removing a thickness of the second photoresist film to leave only a second photoresist film of a portion corresponding to the third region; And selectively removing the conductive film to form an electrode pattern formed of the conductive film under the second photosensitive film in a portion corresponding to the third region.

또한, 본 발명의 액정표시장치의 제조방법은 기판 위에 게이트전극, 게이트라인, 액티브층, 소오스전극, 드레인전극 및 데이터라인으로 구성되는 스위칭소자를 형성하는 단계; 상기 스위칭소자가 형성된 기판 위에 보호막을 형성하는 단계; 상기 보호막 위에 제 1 감광막을 형성하는 단계; 마스크를 통해 제 1 노광량으로 상기 제 1 감광막의 제 1 영역을 노광하는 단계; 상기 마스크를 일 방향으로 이동하는 단계; 상기 마스크를 통해 제 2 노광량으로 상기 제 1 감광막의 제 2 영역을 노광하는 단계; 상기 노광된 제 1 감광막을 현상하여 상기 제 1 영역과 제 2 영역이 중첩하는 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴을 형성하는 단계; 상기 제 1 감광막패턴을 마스크로 상기 제 3 영역에 대응하는 부분의 보호막을 제거하는 단계; 상기 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴과 상기 제 3 영역에 대응하는 부분이 제거된 보호막이 남아있는 상태에서, 상기 기판 전면에 도전막을 형성하는 단계; 상기 도전막이 형성된 기판 위에 제 2 감광막을 형성하는 단계; 상기 제 2 감광막의 두께를 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막만을 남기는 단계; 및 상기 도전막을 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막 하부에 상기 도전막으로 이루어진 전극패턴을 형성하는 단계를 포함한다.In addition, the manufacturing method of the liquid crystal display device of the present invention comprises the steps of forming a switching element consisting of a gate electrode, a gate line, an active layer, a source electrode, a drain electrode and a data line on a substrate; Forming a protective film on the substrate on which the switching element is formed; Forming a first photoresist film on the passivation film; Exposing a first region of the first photosensitive film with a first exposure dose through a mask; Moving the mask in one direction; Exposing a second region of the first photosensitive film with a second exposure amount through the mask; Developing the exposed first photoresist film to form a first photoresist pattern in which a first photoresist film of a third region overlapping the first region and the second region is removed; Removing a protective film of a portion corresponding to the third region using the first photoresist pattern as a mask; Forming a conductive film on the entire surface of the substrate in a state in which a first photosensitive film pattern from which the first photoresist film of the third region is removed and a protective film from which a portion corresponding to the third region is removed remain; Forming a second photosensitive film on the substrate on which the conductive film is formed; Selectively removing a thickness of the second photoresist film to leave only a second photoresist film of a portion corresponding to the third region; And selectively removing the conductive film to form an electrode pattern formed of the conductive film under the second photosensitive film in a portion corresponding to the third region.

이하, 상기와 같이 구성되는 본 발명의 전극패턴의 형성방법 및 이를 이용한 액정표시장치의 제조방법의 바람직한 실시예를 도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of a method of forming an electrode pattern and a method of manufacturing a liquid crystal display device using the same according to the present invention configured as described above will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3h는 본 발명의 실시예에 따른 전극패턴의 형성방법을 순차적으로 나타내는 단면도이다.3A to 3H are cross-sectional views sequentially illustrating a method of forming an electrode pattern according to an exemplary embodiment of the present invention.

먼저, 도 3a에 도시된 바와 같이, 절연막(115)이 형성된 기판(110) 상부에 포토레지스트(photo resist)와 같은 감광성물질로 이루어진 제 1 감광막(170)을 형성한다.First, as shown in FIG. 3A, a first photosensitive layer 170 made of a photosensitive material such as a photoresist is formed on the substrate 110 on which the insulating layer 115 is formed.

이때, 상기 절연막(115)은 실리콘질화막 또는 실리콘산화막과 같은 무기절연막을 포함하며, 상기 무기절연막(115)은 액정표시장치의 게이트절연막 또는 보호막을 구성할 수 있다.In this case, the insulating film 115 may include an inorganic insulating film such as a silicon nitride film or a silicon oxide film, and the inorganic insulating film 115 may form a gate insulating film or a protective film of the liquid crystal display device.

이와 같이 본 실시예에서는 절연막(115) 위에 전극패턴을 형성하는 경우를 예를 들어 설명하고 있으나 본 발명이 이에 한정되는 것은 아니다.As described above, the case in which the electrode pattern is formed on the insulating film 115 is described as an example, but the present invention is not limited thereto.

다음으로, 소정의 노광 폭(W)을 가진 마스크(180)를 적용하여 하부의 제 1 감광막(170)에 빛을 조사하여(1차 노광공정) 상기 제 1 감광막(170)의 소정영역에 제 1 노광영역(A)을 형성시킨다.Next, a mask 180 having a predetermined exposure width W is applied to irradiate light onto the lower first photoresist layer 170 (first exposure process), thereby applying a mask 180 having a predetermined exposure width W to a predetermined region of the first photoresist layer 170. 1 The exposure area A is formed.

이때, 상기 마스크(180)는 포지티브 포토레지스트를 사용하는 경우에는 광을 모두 투과시키는 투과영역(180A)과 입사되는 광을 모두 차단하는 차단영역(180B)을 구비하게 되며, 상기 투과영역(180A)의 폭(W)에 따라 상기 제 1 노광영역(A)의 폭이 결정되게 된다.In this case, when the positive photoresist is used, the mask 180 includes a transmission region 180A for transmitting all light and a blocking region 180B for blocking all incident light, and the transmission region 180A. The width of the first exposure area A is determined according to the width W of.

이때, 본 실시예에서는 상기 1차 노광공정에서 일반적인 노광시의 노광량에 비해 작은, 예를 들면 1/2이하 정도의 노광량으로 상기 제 1 감광막(170)에 빛을 조사함으로써, 상기 1차 노광에 의한 제 1 노광영역(A)은 상기 제 1 감광막(170)의 하부에까지 미치지 못하게 된다.At this time, in the first embodiment, the first photosensitive film 170 is irradiated with light at an exposure amount smaller than, for example, about 1/2 or less in general in the first exposure process. The first exposure area A may not reach the lower portion of the first photosensitive film 170.

다음으로, 도 3b에 도시된 바와 같이, 현상공정을 진행하지 않은 상태에서 상기 마스크(180)를 일방향으로 소정거리(D)만큼 이동시킨다. 이때, 상기 이동거리 D는 미세 선폭의 전극패턴을 형성하기 위해 노광장비에서 이동시킬 수 있는 최소 단위, 예를 들면 1~2㎛정도로 가져가게 된다.Next, as shown in FIG. 3B, the mask 180 is moved by a predetermined distance D in one direction without developing. In this case, the movement distance D is taken as a minimum unit, for example, about 1 to 2 μm, which can be moved in the exposure apparatus to form an electrode pattern having a fine line width.

그리고, 상기 이동된 마스크(180)를 적용하여 하부의 제 1 감광막(170)에 빛을 조사하여(2차 노광공정) 상기 제 1 감광막(170)의 제 1 노광영역(A)과 일부 중첩하도록 제 2 노광영역(B)을 형성시킨다.In addition, by applying the shifted mask 180 to irradiate light to the lower first photoresist layer 170 (second exposure process) to partially overlap the first exposure area A of the first photoresist layer 170. The second exposure area B is formed.

이때, 상기 2차 노광공정에서도 상기 1차 노광공정에서와 같이 일반적인 노광시의 노광량에 비해 작은 노광량으로 상기 제 1 감광막(170)에 빛을 조사하게 되며, 상기 1차 노광과 2차 노광에 의해 중첩하여 빛이 조사되는 제 3 노광영역(C)은 제 1 감광막(170)의 하부에까지 형성되게 된다.In this case, in the second exposure process, the first photosensitive film 170 is irradiated with a light exposure amount smaller than that of a general exposure process as in the first exposure process. The third exposure area C to which the light is overlapped and overlapped is formed even under the first photosensitive film 170.

즉, 상기와 같이 일반적인 노광량보다 적은 노광량으로 1차 및 2차 노광을 실시하게 되면 상기 1차 노광과 2차 노광이 중첩되는, 즉 상기 제 1 노광영역(A)과 제 2 노광영역(B)이 중첩되어 형성되는 제 3 노광영역(C)은 실질적으로 적정 노광량이 입사되게 되어 상기 제 1 감광막(170) 하부에까지 미치게 된다.That is, when the first and second exposures are performed at an exposure amount less than the general exposure amount as described above, the first and second exposures overlap, that is, the first exposure area A and the second exposure area B. The overlapping third exposure region C is formed to substantially enter an appropriate exposure amount and extends to the lower portion of the first photosensitive film 170.

이때, 상기 1차 및 2차 노광에 의해 형성된 제 3 노광영역(C)의 폭(W')은 상기 마스크(180)의 투과영역(180A)의 폭(W)보다 작게 되게 되며, 실질적으로 상기 노광장치의 이동거리(D)에 대응하는 미세한 선폭을 가지게 된다.In this case, the width W ′ of the third exposure area C formed by the first and second exposures is smaller than the width W of the transmission area 180A of the mask 180. It has a fine line width corresponding to the moving distance D of the exposure apparatus.

다음으로, 상기 노광된 감광막(170)을 현상하게 되면, 도 3c에 도시된 바와 같이 상기 제 1 노광영역(A)과 제 2 노광영역(B) 및 제 3 노광영역(C)의 감광막이 제거된 형태의 제 1 감광막패턴(170')이 형성되게 된다.Next, when the exposed photosensitive film 170 is developed, the photosensitive film of the first exposure area A, the second exposure area B, and the third exposure area C is removed as illustrated in FIG. 3C. The first photoresist pattern 170 ′ of the shape is formed.

이후, 도 3d에 도시된 바와 같이, 상기 제 1 감광막패턴(170')을 마스크로 하부의 절연막(115)을 선택적으로 패터닝함으로써 상기 절연막(115)의 일부영역(b)이 소정의 폭(W')을 가지도록 오픈(open)되게 된다.Subsequently, as shown in FIG. 3D, the partial insulating layer 115 of the insulating layer 115 may be formed to have a predetermined width W by selectively patterning the lower insulating layer 115 using the first photoresist layer pattern 170 ′ as a mask. Open to have ')'

이때, 상기 절연막(115)의 오픈된 소정영역(b)은 후술할 공정들을 통해 미세한 선폭(W')을 가진 전극패턴이 형성될 영역에 해당한다.In this case, the open predetermined region b of the insulating layer 115 corresponds to a region where an electrode pattern having a fine line width W 'is to be formed through the processes described below.

즉, 도 3e에 도시된 바와 같이, 상기 제 1 감광막패턴(170')이 형성된 기판(110) 전면에 ITO와 같은 투명한 도전물질로 이루어진 도전막(150)을 형성한다.That is, as illustrated in FIG. 3E, a conductive film 150 made of a transparent conductive material such as ITO is formed on the entire surface of the substrate 110 on which the first photoresist film pattern 170 ′ is formed.

다음으로, 상기 기판(110) 전면에 감광성물질로 제 2 감광막(270)을 형성한다. 이때, 상기 제 2 감광막(270)은 b영역의 단차에도 불구하고 기판(110) 전면에 평탄하게 형성되게 된다.Next, a second photosensitive layer 270 is formed of a photosensitive material on the entire surface of the substrate 110. In this case, the second photoresist layer 270 is formed flat on the entire surface of the substrate 110 despite the step difference in the region b.

이후, 도 3f에 도시된 바와 같이, 상기 제 2 감광막(270)의 일부를 제거하는 애슁공정을 진행하여 상기 b영역 이외 영역의 상기 도전막(150)이 외부로 노출되도록 한다. 이때, 상기 애슁공정을 통해 그 두께의 일부가 제거된 제 2 감광막패턴(270')은 상기 b영역 상부에만 남아있게 된다.Thereafter, as shown in FIG. 3F, an ashing process of removing a part of the second photoresist layer 270 is performed to expose the conductive layer 150 outside the region b. In this case, the second photoresist pattern 270 ′ having a portion of the thickness removed through the ashing process remains only in the upper portion of the b region.

그리고, 상기 도전막(150)의 식각공정을 진행하게 되면, 도 3g에 도시된 바와 같이 b영역 이외의 도전막(150)만이 선택적으로 제거되게 되어 상기 b영역에 상기 도전막(150)으로 이루어진 전극패턴(150')이 형성되게 된다.When the etching process of the conductive film 150 is performed, only the conductive film 150 other than the b region is selectively removed as shown in FIG. 3G, so that the conductive film 150 is formed in the b region. The electrode pattern 150 'is formed.

이때, 상기 b영역 상부에 남아있는 제 2 감광막패턴(270')은 하부의 도전막(150)의 식각을 방해하는 역할을 하게 된다.In this case, the second photoresist layer pattern 270 ′ remaining on the upper portion of b region may interfere with the etching of the lower conductive layer 150.

이후, 도 3h에 도시된 바와 같이, 남아있는 감광막패턴(170', 270')을 스트립(strip)공정을 통해 완전히 제거되게 되면, 상기 제 3 노광영역(C)의 폭과 실질적으로 동일한 선폭(W')을 가진 미세 전극패턴(150')이 형성되게 된다.3H, when the remaining photoresist patterns 170 ′ and 270 ′ are completely removed through a strip process, a line width substantially equal to the width of the third exposure area C may be formed. The fine electrode pattern 150 'having W') is formed.

이와 같이 본 실시예는 두 번의 노광공정을 진행하고 상기 노광공정을 통해 형성된 감광막패턴을 이용하여 전극패턴을 형성함으로써 추가적인 마스크공정 없이 미세한 선폭을 가진 전극패턴을 형성할 수 있게 된다. 이때, 상기 노광은 적정량의 노광량보다 적은 노광량으로 진행되게 되며, 상기와 같은 공정을 통해 형성된 전극패턴은 노광장비에서 이동할 수 있는 최소 단위만큼의 미세 선폭을 가지게 된다.As described above, in the present exemplary embodiment, the electrode pattern is formed using the photoresist pattern formed through the exposure process and the electrode pattern having the fine line width without additional mask process. In this case, the exposure is carried out with an exposure amount less than the appropriate amount of exposure, and the electrode pattern formed through the above process has a fine line width of the minimum unit that can move in the exposure equipment.

한편, 이와 같이 미세 선폭을 가지며 투명한 도전물질로 형성된 전극패턴은 횡전계(In Plane Switching; IPS)방식 액정표시장치의 화소전극 및 공통전극으로 이용될 수 있으며, 이 경우에는 미세 선폭의 화소전극 및 공통전극의 구현으로 개구율을 향상시킬 수 있는 이점이 있게 되는데, 이를 도면을 참조하여 상세히 설명한다.Meanwhile, the electrode pattern having a fine line width and formed of a transparent conductive material may be used as a pixel electrode and a common electrode of an in-plane switching (IPS) type liquid crystal display device. In this case, a pixel electrode having a fine line width and The implementation of the common electrode has the advantage of improving the aperture ratio, which will be described in detail with reference to the drawings.

도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 특히 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.FIG. 4 is a plan view showing a portion of an array substrate of a liquid crystal display according to an exemplary embodiment of the present invention, in particular one pixel including a thin film transistor.

실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 한 화소 만을 나타내었다.In an actual liquid crystal display device, N gate lines and M data lines cross each other and there are M × N pixels. However, only one pixel is shown in the figure for simplicity.

이때, 본 실시예에서는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나 본 발명이 이에 한정되는 것은 아니며, 박막 트랜지스터의 액티브층으로 다결정 실리콘 박막을 이용할 수도 있다.In this embodiment, an amorphous silicon thin film transistor using an amorphous silicon thin film as an active layer has been described as an example, but the present invention is not limited thereto, and a polycrystalline silicon thin film may be used as the active layer of the thin film transistor.

또한, 본 실시예는 횡전계방식의 액정표시장치를 예를 들어 설명하고 있으나 본 발명이 이에 한정되는 것은 아니며, 본 발명은 트위스티드 네마틱(Twisted Nematic; TN)방식의 액정표시장치에도 적용될 수 있다.In addition, the present embodiment describes a transverse electric field type liquid crystal display device by way of example, but the present invention is not limited thereto, and the present invention may be applied to a twisted nematic liquid crystal display device. .

도면에 도시된 바와 같이, 투명한 유리기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있으며, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.As shown in the drawing, a gate line 116 and a data line 117 are formed on the transparent glass substrate 110 to be arranged horizontally and horizontally to define a pixel area. The gate line 116 and the data line 117 are formed. The thin film transistor which is a switching element is formed in the cross | intersection area | region of ().

이때, 상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극라인(118L)에 연결된 드레인전극(123)으로 구성된다. 또한, 상기 박막 트랜지스터는 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트전압에 의해 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브층(미도시)을 포함한다.In this case, the thin film transistor includes a gate electrode 121 connected to the gate line 116, a source electrode 122 connected to the data line 117, and a drain electrode 123 connected to the pixel electrode line 118L. In addition, the thin film transistor includes a first insulating film (not shown) for insulating the gate electrode 121 and the source / drain electrodes 122 and 123 and a source electrode 122 by a gate voltage supplied to the gate electrode 121. ) And a conductive channel between the drain electrode 123 and the drain electrode 123.

상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다. 이때, 상기 화소전극(118)은 화소전극라인(118L)과 제 1 콘택홀(140A)을 통해 전기적으로 접속하며, 상기 공통전극(108)은 게이트라인(116)과 평행하게 배치된 공통전극라인(108L)과 제 2 콘택홀(140B)을 통해 전기적으로 접속하게 된다.The common electrode 108 and the pixel electrode 118 for generating a transverse electric field are alternately arranged in the pixel region. In this case, the pixel electrode 118 is electrically connected to the pixel electrode line 118L through the first contact hole 140A, and the common electrode 108 is disposed in parallel with the gate line 116. Electrical connection is made through the 108L and the second contact hole 140B.

이때, 본 실시예에서는 상기 공통전극(108)과 화소전극(118)을 모두 투명 도전물질로 형성한 2ITO 구조의 액정표시장치를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 공통전극(108)을 게이트배선, 즉 게이트전극(121)과 게이트라인(116)을 형성할 때 상기 게이트배선용 불투명 도전물질로 형성하고 ITO와 같은 투명한 도전물질로 화소전극(118)을 형성한 경우에도 적용될 수 있다.At this time, in the present embodiment, a liquid crystal display device having a 2ITO structure in which both the common electrode 108 and the pixel electrode 118 are formed of a transparent conductive material is described as an example, but the present invention is not limited thereto. When the electrode 108 is formed of the gate wiring, that is, the gate electrode 121 and the gate line 116, the opaque conductive material for the gate wiring is formed, and the pixel electrode 118 is formed of a transparent conductive material such as ITO. Can be applied.

이때, ITO로 이루어진 본 실시예의 공통전극(108)과 화소전극(118)은 미세한 선폭을 가지도록 패터닝되게 되는데, 이를 다음의 어레이 기판의 제조공정을 통해 상세히 설명한다.At this time, the common electrode 108 and the pixel electrode 118 of the present embodiment made of ITO is patterned to have a fine line width, which will be described in detail through the following manufacturing process of the array substrate.

도 5a 내지 도 5c는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.5A through 5C are cross-sectional views sequentially illustrating a manufacturing process along line IV-IV ′ of the array substrate illustrated in FIG. 4.

이때, 본 실시예는 4번의 마스크공정, 즉 4번의 포토리소그래피공정을 이용하여 어레이 기판을 형성하는 4마스크공정을 예로 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 마스크공정의 수에 관계없이 적용될 수 있다.In this case, the present embodiment has been described using four mask processes, that is, four mask processes for forming an array substrate using four photolithography processes, but the present invention is not limited thereto. It can be applied regardless.

먼저, 도 5a에 도시된 바와 같이, 유리와 같이 투명한 절연물질로 이루어진 기판(110) 위에 게이트전극(121)을 형성한다.First, as shown in FIG. 5A, a gate electrode 121 is formed on a substrate 110 made of a transparent insulating material such as glass.

이때, 상기 게이트전극(121)은 제 1 도전물질을 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 패터닝하여 형성하게 된다.In this case, the gate electrode 121 is formed by depositing a first conductive material on the entire surface of the substrate 110 and then patterning it through a photolithography process (first mask process).

여기서, 상기 제 1 도전물질로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 게이트전극(121)은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.Here, the first conductive material may be aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), chromium (Cr), molybdenum (Mo), or the like. The same low resistance opaque conductive material can be used. In addition, the gate electrode 121 may be formed in a multilayer structure in which two or more low resistance conductive materials are stacked.

그리고, 도 5b에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판(110) 전면에 차례대로 제 1 절연막(115A), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전물질을 증착한다. 이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전물질을 선택적으로 패터닝함으로써 비정질 실리콘 박막으로 이루어진 액티브층(124)과 제 2 도전물질로 이루어진 소오스전극(122)과 드레인전극(123) 및 데이터라인(117)을 형성한다.As illustrated in FIG. 5B, the first insulating layer 115A, the amorphous silicon thin film, the n + amorphous silicon thin film, and the second conductive material are sequentially deposited on the entire surface of the substrate 110 on which the gate electrode 121 is formed. Subsequently, the active layer 124 made of the amorphous silicon thin film and the second conductive material are selectively patterned by selectively patterning the amorphous silicon thin film, the n + amorphous silicon thin film and the second conductive material through a photolithography process (second mask process). The electrode 122, the drain electrode 123, and the data line 117 are formed.

상기 소오스전극(122)과 드레인전극(123)은 상기 액티브층(124) 위에 n+ 비정질 실리콘 박막으로 형성된 오믹-콘택층(ohmic contact layer)(125)과 전기적으로 접속하여 상기 액티브층(124)의 소정영역과 오믹 콘택을 이루게 된다. 또한, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 데이터라인(117)을 구성하게 되며, 상기 드레인전극(123)의 일부는 다른 일방향으로 연장되어 화소전극라인(118L)을 구성하게 된다.The source electrode 122 and the drain electrode 123 are electrically connected to an ohmic contact layer 125 formed of an n + amorphous silicon thin film on the active layer 124 to form an active layer 124. An ohmic contact is made with a predetermined region. A portion of the source electrode 122 extends in one direction to form the data line 117, and a portion of the drain electrode 123 extends in another direction to form the pixel electrode line 118L.

이때, 상기 제 2 마스크공정은 회절노광을 이용함으로써 한번의 마스크공정으로 액티브층(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)을 동시에 형성할 수 있다.In this case, in the second mask process, the active layer 124, the source / drain electrodes 122 and 123, and the data line 117 may be simultaneously formed in one mask process by using diffraction exposure.

그러나, 본 발명이 이에 한정되는 것은 아니며, 상기 소오스/드레인전극(122, 123) 및 데이터라인(117)을 상기 액티브층(124)과는 다른 별도의 마스크공정, 즉 두 번의 마스크공정을 통해 상기 액티브층(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117) 형성할 수도 있다.However, the present invention is not limited thereto, and the source / drain electrodes 122 and 123 and the data line 117 may be formed through a separate mask process, that is, two mask processes different from the active layer 124. The active layer 124, the source / drain electrodes 122 and 123, and the data line 117 may be formed.

이때, 상기 데이터라인(117)의 하부에는 데이터라인(117)과 동일한 형태로 패터닝되며, 비정질 실리콘 박막으로 이루어진 제 1 데이터라인패턴(124')과 n+ 비정질 실리콘 박막으로 이루어진 제 2 데이터라인패턴(125')이 형성되어 있다.In this case, the first data line pattern 124 ′ formed of an amorphous silicon thin film and the second data line pattern formed of an n + amorphous silicon thin film are patterned under the data line 117 in the same shape as the data line 117. 125 ') is formed.

다음으로, 도 5c에 도시된 바와 같이, 상기 기판(110) 전면에 제 2 절연막(115B)을 형성한다. 그리고, 포토리소그래피공정(제 3, 제 4 마스크공정)을 이용하여 상기 기판(110) 위에 제 3 도전물질로 화소전극(118)과 공통전극(108)을 형성한다.Next, as shown in FIG. 5C, a second insulating film 115B is formed on the entire surface of the substrate 110. The pixel electrode 118 and the common electrode 108 are formed on the substrate 110 by using a photolithography process (third and fourth mask processes) as a third conductive material.

이때, 상기 화소전극(118)은 제 1 콘택홀을 통해 상기 화소전극라인(118L)과 전기적으로 접속하게 되며, 상기 제 3 도전물질은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등과 같은 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.In this case, the pixel electrode 118 is electrically connected to the pixel electrode line 118L through a first contact hole, and the third conductive material is indium tin oxide (ITO) or indium- It may be formed of a transparent conductive material having excellent transmittance such as indium zinc oxide (IZO).

이때, 본 실시예의 화소전극(118)과 공통전극(118)은 두 번의 노광공정을 통해 미세한 선폭을 가지도록 패터닝되게 되는데, 이를 도면을 참조하여 상세히 설명 한다.In this case, the pixel electrode 118 and the common electrode 118 of the present exemplary embodiment are patterned to have a fine line width through two exposure processes, which will be described in detail with reference to the drawings.

도 6a 내지 도 6f는 도 5c에 도시된 제 3, 제 4 마스크공정을 통해 화소전극과 공통전극을 형성하는 과정을 구체적으로 나타내는 단면도이다.6A through 6F are cross-sectional views illustrating in detail a process of forming the pixel electrode and the common electrode through the third and fourth mask processes illustrated in FIG. 5C.

도 6a에 도시된 바와 같이, 제 2 절연막(115B) 형성된 기판(110) 상부에 포토레지스트와 같은 감광성물질로 이루어진 제 1 감광막(170)을 형성한다.As shown in FIG. 6A, a first photosensitive layer 170 made of a photosensitive material such as a photoresist is formed on the substrate 110 on which the second insulating layer 115B is formed.

다음으로, 소정의 마스크(180)를 적용하여 하부의 제 1 감광막(170)에 빛을 조사하여(1차 노광공정) 상기 제 1 감광막(170)의 소정영역에 제 1 노광영역(A)을 형성시킨다(제 3 마스크공정).Next, light is applied to the lower first photosensitive layer 170 by applying a predetermined mask 180 (primary exposure step) to form a first exposure area A in a predetermined region of the first photosensitive layer 170. To form (third mask step).

이때, 본 실시예에서는 상기 1차 노광공정에서 일반적인 노광시의 노광량에 비해 작은, 예를 들면 1/2이하 정도의 노광량으로 상기 제 1 감광막(170)에 빛을 조사함으로써, 상기 1차 노광에 의한 제 1 노광영역(A)은 상기 제 1 감광막(170)의 하부에까지 미치지 못하게 된다.At this time, in the first embodiment, the first photosensitive film 170 is irradiated with light at an exposure amount smaller than, for example, about 1/2 or less in general in the first exposure process. The first exposure area A may not reach the lower portion of the first photosensitive film 170.

다음으로, 도 6b에 도시된 바와 같이, 현상공정을 진행하지 않은 상태에서 상기 마스크(180)를 일방향으로 소정거리만큼 이동시킨다. 이때, 상기 이동거리는 전술한 바와 같이 미세 선폭의 전극패턴을 형성하기 위해 노광장비에서 이동시킬 수 있는 최소 단위, 예를 들면 1~2㎛정도로 가져가게 된다.Next, as shown in FIG. 6B, the mask 180 is moved by a predetermined distance in one direction without developing. At this time, the movement distance is to be taken as the minimum unit that can be moved in the exposure equipment, for example, about 1 ~ 2㎛ to form an electrode pattern of fine line width as described above.

그리고, 상기 이동된 마스크(180)를 적용하여 하부의 제 1 감광막(170)에 빛을 조사하여(2차 노광공정) 상기 제 1 감광막(170)의 제 1 노광영역(A)과 일부 중첩하도록 제 2 노광영역(B)을 형성시킨다(제 4 마스크공정).In addition, by applying the shifted mask 180 to irradiate light to the lower first photoresist layer 170 (second exposure process) to partially overlap the first exposure area A of the first photoresist layer 170. The second exposure area B is formed (fourth mask step).

이때, 상기 2차 노광공정에서도 상기 1차 노광공정에서와 같이 일반적인 노 광시의 노광량에 비해 작은 노광량으로 상기 제 1 감광막(170)에 빛을 조사하게 되며, 상기 1차 노광과 2차 노광에 의해 중첩하여 빛이 조사되는 제 3 노광영역(C)은 제 1 감광막(170)의 하부에까지 형성되게 된다.In this case, in the second exposure process, the first photosensitive film 170 is irradiated with a light exposure amount smaller than that of a general exposure time, as in the first exposure process. The third exposure area C to which the light is overlapped and overlapped is formed even under the first photosensitive film 170.

다음으로, 상기 노광된 감광막(170)을 현상하게 되면, 도 6c에 도시된 바와 같이 상기 제 1 노광영역(A)과 제 2 노광영역(B) 및 제 3 노광영역(C)의 감광막이 제거된 형태의 제 1 감광막패턴(170')이 형성되게 된다.Next, when the exposed photosensitive film 170 is developed, the photosensitive film of the first exposure area A, the second exposure area B, and the third exposure area C is removed as shown in FIG. 6C. The first photoresist pattern 170 ′ of the shape is formed.

이후, 상기 제 1 감광막패턴(170')을 마스크로 하부의 제 2 절연막(115B)을 선택적으로 패터닝함으로써 상기 화소전극라인(118L)의 일부를 노출시키는 제 1 콘택홀(140A)과 공통전극라인(미도시)의 일부를 노출시키는 제 2 콘택홀(미도시) 및 상기 제 3 노광영역(C) 하부의 제 2 절연막(115B)을 제 3 노광영역(C)과 동일한 폭으로 오픈시키는 오픈홀(140H)을 형성시킨다.The first contact hole 140A and the common electrode line exposing a portion of the pixel electrode line 118L by selectively patterning a lower second insulating layer 115B using the first photoresist pattern 170 ′ as a mask. A second contact hole (not shown) exposing a portion of the (not shown) and an open hole opening the second insulating film 115B under the third exposure area (C) to the same width as the third exposure area (C) 140H is formed.

이때, 상기 제 3 노광영역(C) 하부의 제 2 절연막(115B)의 오픈된 오픈홀(140H)은 후술할 공정들을 통해 미세한 선폭을 가진 전극패턴이 형성될 영역에 해당한다.In this case, the open open hole 140H of the second insulating layer 115B under the third exposure area C corresponds to a region where an electrode pattern having a fine line width is to be formed through the processes described below.

즉, 도 6d에 도시된 바와 같이, 상기 제 1 감광막패턴(170')이 형성된 기판(110) 전면에 ITO와 같은 투명한 도전물질로 이루어진 도전막(150)을 형성한다.That is, as illustrated in FIG. 6D, the conductive film 150 made of a transparent conductive material such as ITO is formed on the entire surface of the substrate 110 on which the first photoresist film pattern 170 ′ is formed.

다음으로, 상기 기판(110) 전면에 감광성물질로 제 2 감광막(270)을 형성한다. 이때, 상기 제 2 감광막(270)은 제 1 콘택홀(140A)과 제 2 콘택홀 및 오픈홀(140H)영역의 단차에도 불구하고 기판(110) 전면에 평탄하게 형성되게 된다.Next, a second photosensitive layer 270 is formed of a photosensitive material on the entire surface of the substrate 110. In this case, the second photoresist layer 270 is formed flat on the entire surface of the substrate 110 despite the step difference between the first contact hole 140A, the second contact hole, and the open hole 140H.

이후, 도 6e에 도시된 바와 같이, 상기 제 2 감광막(270)의 일부를 제거하는 애슁공정을 진행하여 상기 제 1 콘택홀(140A)과 제 2 콘택홀 및 오픈홀(140H)영역 이외 영역의 상기 도전막(150)이 외부로 노출되도록 한다. 이때, 상기 애슁공정을 통해 그 두께의 일부가 제거된 제 2 감광막패턴(270')은 상기 제 1 콘택홀(140A)과 제 2 콘택홀 및 오픈홀(140H)영역 상부에만 남아있게 된다.Thereafter, as illustrated in FIG. 6E, an ashing process of removing a part of the second photoresist layer 270 may be performed to remove the portions of the first contact hole 140A, the second contact hole, and the open hole 140H. The conductive film 150 is exposed to the outside. In this case, the second photoresist layer pattern 270 ′ whose part of the thickness is removed through the ashing process remains only on the first contact hole 140A, the second contact hole, and the open hole 140H.

그리고, 상기 도전막(150)의 식각공정을 진행하게 되면, 도 6f 및 도 5c에 도시된 바와 같이 제 1 콘택홀(140A)과 제 2 콘택홀 및 오픈홀(140H)영역 이외의 도전막(150)만이 선택적으로 제거되게 되어 상기 제 1 콘택홀(140A)과 제 2 콘택홀 및 오픈홀(140H)영역에 상기 도전막(150)으로 이루어진 화소전극(118)과 공통전극(108)이 형성되게 된다.When the etching process of the conductive layer 150 is performed, conductive layers other than the first contact hole 140A, the second contact hole, and the open hole 140H may be formed as illustrated in FIGS. 6F and 5C. Only 150 is selectively removed so that the pixel electrode 118 and the common electrode 108 formed of the conductive layer 150 are formed in the first contact hole 140A, the second contact hole, and the open hole 140H. Will be.

이때, 상기 화소전극(118)과 공통전극(108)은 상기 제 3 노광영역(C)의 폭과 실질적으로 동일한 미세한 선폭을 가지게 된다.In this case, the pixel electrode 118 and the common electrode 108 have a fine line width substantially the same as the width of the third exposure area C.

이때, 본 실시예는 4번의 마스크공정을 이용하여 어레이 기판을 제작한 4마스크공정을 예를 들어 설명하고 있으나, 전술한 바와 같이 본 발명이 이에 한정되는 것은 아니며 본 발명은 마스크공정의 수에 관계없이 적용된다.At this time, the present embodiment has been described using an example of a four mask process for fabricating the array substrate using the four mask process, as described above, the present invention is not limited to this, the present invention is related to the number of mask process Is applied without.

또한, 상기 실시예에서는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터를 구비한 액정표시장치에도 적용된다.In addition, in the above embodiment, an amorphous silicon thin film transistor using an amorphous silicon thin film as an active layer has been described as an example, but the present invention is not limited thereto, and the present invention is not limited thereto. The present invention also applies to a liquid crystal display device having a.

또한, 본 발명은 액정표시장치의 모드, 즉 트위스티드 네마틱 모드, 횡전계 모드 및 수직배향(Vertical Alignment; VA) 모드 등 모드에 관계없이 적용 가능하 다.In addition, the present invention can be applied regardless of the mode of the liquid crystal display device, that is, the twisted nematic mode, the transverse electric field mode, and the vertical alignment (VA) mode.

또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.In addition, the present invention can be used not only in liquid crystal display devices but also in other display devices fabricated using thin film transistors, for example, organic light emitting display devices in which organic light emitting diodes (OLEDs) are connected to driving transistors. have.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.

상술한 바와 같이, 본 발명에 따른 전극패턴의 형성방법 및 이를 이용한 액정표시장치의 제조방법은 추가적인 마스크공정 없이 미세한 전극패턴을 형성할 수 있으며, 이를 화소영역 내의 화소전극과 공통전극에 구현시 개구율이 향상되는 효과를 제공한다.As described above, the method of forming the electrode pattern and the method of manufacturing the liquid crystal display using the same according to the present invention can form a fine electrode pattern without an additional mask process, the aperture ratio when implemented in the pixel electrode and the common electrode in the pixel region This gives the effect of being improved.

Claims (28)

절연막이 형성된 기판을 제공하는 단계;Providing a substrate having an insulating film formed thereon; 상기 절연막 위에 제 1 감광막을 형성하는 단계;Forming a first photosensitive film on the insulating film; 마스크를 통해 제 1 노광량으로 상기 제 1 감광막의 제 1 영역을 노광하는 단계;Exposing a first region of the first photosensitive film with a first exposure dose through a mask; 상기 마스크를 일 방향으로 이동하는 단계;Moving the mask in one direction; 상기 마스크를 통해 제 2 노광량으로 상기 제 1 감광막의 제 2 영역을 노광하는 단계;Exposing a second region of the first photosensitive film with a second exposure amount through the mask; 상기 노광된 제 1 감광막을 현상하여 상기 제 1 영역과 제 2 영역이 중첩하는 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴을 형성하는 단계;Developing the exposed first photoresist film to form a first photoresist pattern in which a first photoresist film of a third region overlapping the first region and the second region is removed; 상기 제 1 감광막패턴을 마스크로 상기 제 3 영역에 대응하는 부분의 절연막을 제거하는 단계;Removing an insulating film of a portion corresponding to the third region by using the first photoresist pattern as a mask; 상기 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴과 상기 제 3 영역에 대응하는 부분이 제거된 절연막이 남아있는 상태에서, 상기 기판 전면에 도전막을 형성하는 단계;Forming a conductive film on the entire surface of the substrate in a state in which a first photoresist film pattern from which the first photoresist film of the third region is removed and an insulating film from which a portion corresponding to the third region is removed remain; 상기 도전막이 형성된 기판 위에 제 2 감광막을 형성하는 단계;Forming a second photosensitive film on the substrate on which the conductive film is formed; 상기 제 2 감광막의 두께를 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막만을 남기는 단계; 및Selectively removing a thickness of the second photoresist film to leave only a second photoresist film of a portion corresponding to the third region; And 상기 도전막을 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막 하부에 상기 도전막으로 이루어진 전극패턴을 형성하는 단계를 포함하는 전극패턴의 형성방법.Selectively removing the conductive film to form an electrode pattern formed of the conductive film under the second photosensitive film in a portion corresponding to the third region. 제 1 항에 있어서, 상기 제 1 노광량은 상기 제 1 감광막의 하부에까지 노광시키는 적정 노광량보다 적은 노광량인 것을 특징으로 하는 전극패턴의 형성방법.The method of forming an electrode pattern according to claim 1, wherein the first exposure amount is less than an appropriate exposure amount exposed to the lower portion of the first photosensitive film. 제 2 항에 있어서, 상기 제 2 노광량은 상기 적정 노광량보다 적은 노광량인 것을 특징으로 하는 전극패턴의 형성방법.The method of forming an electrode pattern according to claim 2, wherein the second exposure amount is an exposure amount less than the appropriate exposure amount. 삭제delete 제 1 항에 있어서, 상기 제 3 영역은 상기 제 1 감광막의 하부에까지 노광되어 있는 것을 특징으로 하는 전극패턴의 형성방법.The method of claim 1, wherein the third region is exposed to the lower portion of the first photosensitive film. 삭제delete 제 1 항에 있어서, 상기 제 3 영역은 상기 마스크가 이동할 수 있는 최소 거리인 1㎛ ~ 2㎛만큼의 폭을 가지도록 형성하는 것을 특징으로 하는 전극패턴의 형성방법.The method of claim 1, wherein the third region is formed to have a width of 1 μm to 2 μm, which is a minimum distance that the mask can move. 제 1 항에 있어서, 애슁공정을 통해 상기 제 2 감광막의 두께를 선택적으로 제거하여 제 2 감광막패턴을 형성하는 것을 특징으로 하는 전극패턴의 형성방법.The method of claim 1, wherein the second photosensitive film pattern is formed by selectively removing the thickness of the second photosensitive film through an ashing process. 제 8 항에 있어서, 스트립공정을 통해 상기 제 1 감광막패턴과 제 2 감광막패턴을 완전히 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 전극패턴의 형성방법.The method of claim 8, further comprising completely removing the first photoresist pattern and the second photoresist pattern through a stripping process. 기판 위에 게이트전극, 게이트라인, 액티브층, 소오스전극, 드레인전극 및 데이터라인으로 구성되는 스위칭소자를 형성하는 단계;Forming a switching element including a gate electrode, a gate line, an active layer, a source electrode, a drain electrode, and a data line on the substrate; 상기 스위칭소자가 형성된 기판 위에 보호막을 형성하는 단계;Forming a protective film on the substrate on which the switching element is formed; 상기 보호막 위에 제 1 감광막을 형성하는 단계;Forming a first photoresist film on the passivation film; 마스크를 통해 제 1 노광량으로 상기 제 1 감광막의 제 1 영역을 노광하는 단계;Exposing a first region of the first photosensitive film with a first exposure dose through a mask; 상기 마스크를 일 방향으로 이동하는 단계;Moving the mask in one direction; 상기 마스크를 통해 제 2 노광량으로 상기 제 1 감광막의 제 2 영역을 노광하는 단계;Exposing a second region of the first photosensitive film with a second exposure amount through the mask; 상기 노광된 제 1 감광막을 현상하여 상기 제 1 영역과 제 2 영역이 중첩하는 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴을 형성하는 단계;Developing the exposed first photoresist film to form a first photoresist pattern in which a first photoresist film of a third region overlapping the first region and the second region is removed; 상기 제 1 감광막패턴을 마스크로 상기 제 3 영역에 대응하는 부분의 보호막을 제거하는 단계;Removing a protective film of a portion corresponding to the third region using the first photoresist pattern as a mask; 상기 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴과 상기 제 3 영역에 대응하는 부분이 제거된 보호막이 남아있는 상태에서, 상기 기판 전면에 도전막을 형성하는 단계;Forming a conductive film on the entire surface of the substrate in a state in which a first photosensitive film pattern from which the first photoresist film of the third region is removed and a protective film from which a portion corresponding to the third region is removed remain; 상기 도전막이 형성된 기판 위에 제 2 감광막을 형성하는 단계;Forming a second photosensitive film on the substrate on which the conductive film is formed; 상기 제 2 감광막의 두께를 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막만을 남기는 단계; 및Selectively removing a thickness of the second photoresist film to leave only a second photoresist film of a portion corresponding to the third region; And 상기 도전막을 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막 하부에 상기 도전막으로 이루어진 전극패턴을 형성하는 단계를 포함하는 액정표시장치의 제조방법.Selectively removing the conductive film to form an electrode pattern formed of the conductive film under the second photosensitive film in a portion corresponding to the third region. 제 10 항에 있어서, 상기 제 1 노광량은 상기 제 1 감광막의 하부에까지 노광시키는 적정 노광량보다 적은 노광량인 것을 특징으로 하는 액정표시장치의 제조방법.The method of manufacturing a liquid crystal display device according to claim 10, wherein the first exposure amount is less than an appropriate exposure amount exposed to the lower portion of the first photosensitive film. 제 11 항에 있어서, 상기 제 2 노광량은 상기 적정 노광량보다 적은 노광량인 것을 특징으로 하는 액정표시장치의 제조방법.12. The manufacturing method of a liquid crystal display device according to claim 11, wherein the second exposure amount is an exposure amount less than the appropriate exposure amount. 삭제delete 제 10 항에 있어서, 상기 제 3 영역은 상기 제 1 감광막의 하부에까지 노광되어 있는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 10, wherein the third region is exposed to the lower portion of the first photosensitive film. 삭제delete 제 10 항에 있어서, 상기 제 3 영역은 상기 마스크가 이동할 수 있는 최소 거리인 1㎛ ~ 2㎛만큼의 폭을 가지도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 10, wherein the third region is formed to have a width of 1 μm to 2 μm, which is a minimum distance that the mask can move. 삭제delete 제 10 항에 있어서, 애슁공정을 통해 상기 제 2 감광막의 두께를 선택적으로 제거하여 제 2 감광막패턴을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 10, wherein the second photoresist pattern is formed by selectively removing the thickness of the second photoresist layer through an ashing process. 제 18 항에 있어서, 스트립공정을 통해 상기 제 1 감광막패턴과 제 2 감광막패턴을 완전히 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.19. The method of claim 18, further comprising completely removing the first photoresist pattern and the second photoresist pattern through a stripping process. 제 10 항에 있어서, 상기 제 1 기판과 제 2 기판을 합착하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.11. The method of claim 10, further comprising the step of bonding the first substrate and the second substrate. 삭제delete 삭제delete 제 10 항에 있어서, 상기 전극패턴은 화소전극을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 10, wherein the electrode pattern comprises a pixel electrode. 삭제delete 제 10 항에 있어서, 상기 전극패턴은 공통전극을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 10, wherein the electrode pattern comprises a common electrode. 삭제delete 제 10 항에 있어서, 상기 도전막은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 10, wherein the conductive film is formed of a transparent conductive material such as indium tin oxide or indium zinc oxide. 제 23 항 또는 제 25 항에 있어서, 상기 제 3 영역은 상기 공통전극 또는 화소전극이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.26. The method of claim 23 or 25, wherein the third region is a region where the common electrode or the pixel electrode is formed.
KR1020050057395A 2005-06-29 2005-06-29 Forming method electrode pattern and method of fabricating liquid crystal display device using the same KR101141535B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050057395A KR101141535B1 (en) 2005-06-29 2005-06-29 Forming method electrode pattern and method of fabricating liquid crystal display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057395A KR101141535B1 (en) 2005-06-29 2005-06-29 Forming method electrode pattern and method of fabricating liquid crystal display device using the same

Publications (2)

Publication Number Publication Date
KR20070001759A KR20070001759A (en) 2007-01-04
KR101141535B1 true KR101141535B1 (en) 2012-05-04

Family

ID=37869095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057395A KR101141535B1 (en) 2005-06-29 2005-06-29 Forming method electrode pattern and method of fabricating liquid crystal display device using the same

Country Status (1)

Country Link
KR (1) KR101141535B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105259723A (en) * 2015-11-24 2016-01-20 武汉华星光电技术有限公司 Array substrate for liquid crystal display panel and manufacture method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007105B1 (en) * 1993-12-10 1997-05-02 재단법인 한국전자통신연구소 Fabricating method of t-gate using double exposure
KR970049060A (en) * 1995-12-28 1997-07-29 김주용 Micro pattern formation method by multiple exposure
KR100230351B1 (en) * 1991-09-18 1999-11-15 윤종용 Pattern forming method
KR20020021533A (en) * 2000-09-15 2002-03-21 구본준, 론 위라하디락사 Liquid Crystal Display Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230351B1 (en) * 1991-09-18 1999-11-15 윤종용 Pattern forming method
KR970007105B1 (en) * 1993-12-10 1997-05-02 재단법인 한국전자통신연구소 Fabricating method of t-gate using double exposure
KR970049060A (en) * 1995-12-28 1997-07-29 김주용 Micro pattern formation method by multiple exposure
KR20020021533A (en) * 2000-09-15 2002-03-21 구본준, 론 위라하디락사 Liquid Crystal Display Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105259723A (en) * 2015-11-24 2016-01-20 武汉华星光电技术有限公司 Array substrate for liquid crystal display panel and manufacture method thereof

Also Published As

Publication number Publication date
KR20070001759A (en) 2007-01-04

Similar Documents

Publication Publication Date Title
KR100978263B1 (en) Liquid crystal display device and method of fabricating the same
KR100978266B1 (en) Liquid crystal display device and method of fabricating the same
KR100983716B1 (en) Liquid crystal display device and method of fabricating the same
KR101201707B1 (en) Liquid crystal display device and method of fabricating the same
KR20100069432A (en) Liquid crystal display device and method of fabricating the same
KR101680134B1 (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR101234215B1 (en) Liquid crystal display device and method of fabricating thereof
KR101333594B1 (en) Liquid crystal display device and method of fabricating the same
KR101141535B1 (en) Forming method electrode pattern and method of fabricating liquid crystal display device using the same
KR101697587B1 (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR101369258B1 (en) Method of fabricating in plane switching mode liquid crystal display device
KR20090053609A (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR101186513B1 (en) Liquid crystal display device and method of fabricating the same
KR20100010286A (en) Liquid crystal display device and method of fabricating the same
KR101856209B1 (en) Tft of liquid crystal display device and method of fabricating the same
KR101206286B1 (en) Method of fabricating liquid crystal display device
KR101849572B1 (en) Method of fabricating liquid crystal display device
KR101358221B1 (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR101432571B1 (en) Liquid crystal display device and method of fabricating the same
KR20080057034A (en) Liquid crystal display device and method of fabricating the same
KR20070072204A (en) Liquid crystal display device and method for fabricating liquid crystal dispaly device
KR102494781B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR101266274B1 (en) Liquid crystal display device and method of fabricating the same
KR101234212B1 (en) Liquid crystal display device and method of fabricating the same
KR101358219B1 (en) Method of fabricating liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8