KR101139009B1 - 응력 감응 요소를 포함하는 반도체 구조 및 반도체 구조 내에서의 응력을 측정하는 방법 - Google Patents

Abstract

반도체 구조는 응력 감응 요소를 포함한다. 상기 응력 감응 요소의 특성은 반도체 구조(100) 내의 응력을 나타낸다. 추가적으로, 상기 반도체 구조는 전기적 요소(110)를 포함할 수 있다. 상기 응력 감응 요소 및 상기 전기적 요소는 공통 층 구조(107)의 부분들을 포함한다. 분석기들은 상기 반도체 구조(100) 내의 응력을 나타내는 응력 감응 요소의 특성 및 상기 전기적 요소(110)의 특성을 결정할 수 있다. 상기 응력 감응 요소의 특성은 결정될 수 있으며, 그리고 제조 공정은 상기 응력 감응 요소의 결정된 특성에 기초하여 수정될 수 있다. 상기 전기적 요소(110)의 특성은 상기 전기적 요소에 대한 응력의 영향을 조사하기 위하여 상기 응력 감응 요소의 특성과 관련될 수 있다.

응력 감응 요소, 반도체 구조 내의 응력

Description

응력 감응 요소를 포함하는 반도체 구조 및 반도체 구조 내에서의 응력을 측정하는 방법{SEMICONDUCTOR STRUCTURE COMPRISING A STRESS SENSITIVE ELEMENT AND METHOD OF MEASURING A STRESS IN A SEMICONDUCTOR STRUCTURE}

본 발명은 반도체 장치의 제조 영역과 관련되며, 더 특별하게는, 반도체 구조들의 응력 측정과 관련된다.

집적 회로들은 예를 들어 트랜지스터들, 캐패시터들, 및 저항들과 같은 많은 수의 개별적인 회로 구성요소들을 포함한다. 이러한 구성요소들은 메모리 장치들, 논리 장치들 및 마이크로프로세서들과 같은 복잡한 회로들을 형성하기 위해서 전기적 도전 라인들을 통하여 내부적으로 연결된다. 집적 회로들의 성능의 향상은 피처(feature) 사이즈의 감소를 요구한다. 신호 전파의 감소된 시간으로 인하여 동작 속도가 증가하는 것과 더불어, 피처 사이즈 감소로 회로 내에 기능적 구성요소들의 수가 증가될 수 있어, 회로의 기능이 확장된다. 오늘날, 개선된 반도체 구조들은 0.1㎛ 또는 그 보다 작은 사이즈를 가지는 피처들을 포함할 수 있다.

회로 구성요소 및 전기적 도전 라인과 같은 구조상의 구성요소의 사이즈가 감소함에 따라서, 응력의 영향은 점점 더 중요해진다. 전기적 도전 라인들은 전형적으로 층간 유전체(interlayer dielectric) 내에 내장된다. 만약 응력이 층간 유전체 내에서 발생하면, 다른 전기적 도전 라인들 및 회로 구성요소들과 같이 그것들이 연결되어 있는 전기적 도전 라이들 및 층간 유전체 및/또는 구조상의 구성요소들 사이의 기계적인 연결이 약해질 수 있다. 이것은 집적 회로의 안정성에 악영향을 미치고 전기적 도전 라인들 사이의 접촉 저항을 증가시키도록 유도한다. 또한 증가된 접촉 저항은 집적 회로의 기능에 악영향을 미칠 수 있으며, 과도한 열 형성으로 인하여 빠른 악화를 초래한다. 또한 응력은 전기적 도전 라인들이 자신이 연결되어 있는 구조상의 구성요소들로부터 분리되게 할 수 있으며, 이것은 집적 회로를 파손시킬 수 있다.

층간 유전체 내의 응력은, 만약 층간 유전체가 기생 용량들(parasitic capacitances)로 인하여 신호 전파가 지연되는 것을 감소시키 위해서 이용되는 로우(low)-k 물질을 포함한다면 특히 불리해질수 있다. 이러한 물질들은 비교적 약한 결합들을 가지기 때문에, 응력은 균열도 형성하며 및/또는 층간 유전체로부터 전기적 도전 라인들을 분리시킬 수 있다.

역으로, 응력은 회로 구성요소들의 성능을 개선시키기 위해서 의도적으로 사용될 수 있다. 반도체 물질 내의 인장 또는 압축 응력은 전자들 및 정공의 이동성을 변형시킬 수 있다. 인장 응력을 생성하는 것은 전자들의 이동성을 증가시키고, 여기서 인장 응력의 크기에 의존하여 약 20%까지 증가하며, 직접적으로 도전성에 대응하는 증가로 변형된다. 전하들의 이동성에서 유도 응력의 증가는 채널 영역 내의 전하 캐리어들의 이동성을 증가시킴으로써 N형 전계 효과 트랜지스터의 성능을 개선시키는데 이용될 수 있다. 반면에, P형 전계 효과 트랜지스터의 채널 영역 내의 압축 응력은 정공들의 이동성을 증가시키며, 이것은 트랜지스터의 성능을 개선하는데 이용될 수 있다.

트랜지스터의 채널 영역 내에서 인장 또는 압축 응력을 증가시키기 위해서, 예를 들어 채널 영역 내에 또는 아래에, 실리콘/게르마늄층 또는 실리콘/탄소층을 도입하는 것이 제안되었다. 대안적으로, 채널 영역에서의 응력은 게이트 전극에 근접하여 인장 또는 압축 응력을 가지는 스페이서(spacer) 구성요소를 생성하기 위하여 변형된 스페이서층을 증착하거나 변형된 스페이서층을 에칭함으로써 생성될 수 있다.

그래서, 집적 회로 내의 응력은 회로 성능에 상당히 영향을 미칠 수 있다. 그러므로, 반도체 구조 내의 응력의 측정은 집적 회로 또는 거기의 구조상 구성요소들의 디자인에 있어서 중요하다.

당해 기술의 상태에 따라서, 반도체 구조 내의 응력을 측정하는 방법이 지금 설명될 것이다. 전형적으로, 기판의 곡률은 프로파일러(profiler)(프로필로미터(profilometer))를 사용하여 측정되며, 이것은 스타일러스(stylus)에 의해서 기판의 표면을 스캔하는 기구이다. 후속하여, 물질층이 기판 상에 증착된다. 만약 물질층의 증착이 응력을 발생시키면, 상기 기판은 휘어진다. 그러므로 상기 기판의 곡률이 변화된다. 층의 증착 후에, 기판의 곡률은 다시 한번 측정된다. 그러면, 필름 내의 응력은 탄성 이론에 의해서 유도된 방정식에 의해서 층의 증착 전후에서 측정된 곡률들로부터 계산될 수 있다.

반도체 구조 내의 응력의 통상적인 측정에서 하나의 문제는 기판의 두께가 응력의 계산에 관여된다는 것이다. 기판이 두꺼워 질수록, 특정 응력으로 인한 곡률 변경은 작아져, 측정의 감도가 저하된다. 반대로, 얇은 기판들은 중력에 의해서 쉽게 변형되며, 또한 정확한 측정에 악영향을 미칠 수 있다.

반도체 구조 내의 응력의 통상적인 측정에서 다른 문제는 기판의 곡률이 수 센티미터까지의 범위에 걸쳐 측정되어야 한다는 것이며, 그 결과 기판 및/또는 증착된 층의 불균일성(inhomogeneities)으로 인해 측정시 잘못된 결과가 나올 수 있다.

게다가, 반도체 구조 내의 응력의 통상적인 측정에서 다른 문제는 제1 물질과 제2 물질 사이에서 응력을 측정하기 위해서, 물질들의 하나를 포함하는 기판이 제공되어야 한다는 것이다. 이것은 측정 공정의 비용을 상당히 증가시킬 수 있으며, 특히 만약 비싸고 및/또는 다루기 힘든 물질들이 조사되어야 한다면 더욱 그러하다.

게다가, 반도체 구조 내의 응력의 통상적인 측정에서 다른 문제는 반도체 구조가 처리되는 동안에, 측정이 제자리(in-situ)에서 수행될 수 없다는 것이다.

상기 언급한 문제의 관점에서, 반도체 구조 내의 응력을 정확하게 측정하는 시스템 및 방법에 대한 요구가 존재한다.

아래는 본 발명의 어떤 양상들의 기본적인 이해를 제공하기 위해서 본 발명의 간략한 요약을 나타낸다. 상기 요약은 완전한 개요는 아니다. 그것은 본 발명의 핵심적 또는 중요한 구성요소를 식별하거나, 또는 본 발명의 범주를 묘사하기 위한 의도가 아니다. 그것의 유일한 목적은 후에 논의할 더 세부적인 설명의 서두로서 간략한 형태로 개념을 나타내는 것이다.

본 발명의 예시적인 실시예에 따라, 반도체 구조는 응력 감응 요소(stress sensitive element)를 포함한다. 응력 감응 요소의 특성은 반도체 구조 내에서의 응력 상태(stress condition)를 나타낸다. 추가적으로, 상기 반도체 구조는 전기적 요소를 포함한다. 상기 응력 감응 요소 및 상기 전기적 요소는 공통 층 구조의 부분들을 포함한다.

본 발명의 다른 예시적인 실시예에 따라, 반도체 구조 내의 응력을 측정하는 시스템은 상기 반도체 구조 내에 형성된 응력 감응 요소 및 상기 반도체 구조 내에 형성된 전기적 요소를 포함한다. 상기 응력 감응 요소 및 전기적 요소는 공통 층 구조의 부분을 포함한다. 상기 시스템은 상기 반도체 구조 내에서의 응력 상태를 나타내는 상기 응력 감응 요소의 특성을 결정하는 제1 분석기 및 상기 전기적 요소의 특성을 결정하는 제2 분석기를 포함한다.

본 발명의 추가적인 다른 예시적인 실시예에 따라, 반도체 구조 내의 응력을 측정하기 위한 시스템은 반도체 구조 내에 형성된 응력 감응 요소 및 분석기를 포함한다. 상기 분석기는 광 소스(light source) 및 광 검출기를 포함한다. 상기 분석기는 상기 응력 감응 요소의 특성을 결정하며, 상기 특성은 상기 반도체 구조 내의 응력 상태를 나타낸다.

본 발명의 추가적인 다른 예시적인 실시예에 따라, 반도체 구조에 대한 제조 공정을 조정하는 방법은 제조 공정에 의해 제1 반도체 구조를 형성하는 것을 포함한다. 더불어, 상기 방법은 상기 제1 반도체 구조 내에 응력 감응 요소를 형성하는 것을 포함한다. 상기 응력 감응 요소의 특성은 결정된다. 상기 특성은 제1 반도체 구조 내의 응력 상태를 나타낸다. 상기 제조 공정은 상기 응력 감응 요소의 결정된 특성에 기초하여 수정된다. 제2 반도체 구조는 수정된 제조 공정에 의해 형성되며, 그리고 전기적 요소는 상기 제2 반도체 구조 내에 형성된다.

본 발명의 추가적인 다른 예시적 실시예에 따라, 반도체 구조 내의 전기적 요소에 응력의 영향을 조사하는 방법은 상기 반도체 구조 내의 응력 감응 요소를 형성하는 것과 그리고 상기 반도체 구조 내에 전기적 요소를 형성하는 것을 포함한다. 상기 응력 감응 요소의 특성은 결정된다. 상기 특성은 상기 반도체 구조 내의 응력 상태를 나타낸다. 상기 전기적 요소의 특성은 결정된다. 상기 전기적 요소의 특성은 상기 응력 감응 요소의 특성과 관련된다.

본 발명은 첨부한 도면에 대하여 아래 설명을 참조하여 이해될 수 있으며, 유사한 참조 번호들은 유사한 구성요소들을 식별하며, 그리고:

도1은 본 발명의 일 실시예에 따른, 반도체 구조를 도식적으로 나타내며;

도2는 본 발명의 일 실시예에 따라, 반도체 구조 내의 응력을 측정하기 위한 시스템을 도식적으로 나타내며;

도3은 본 발명의 일 실시예에 따라, 반도체 구조 내에 응력 감응 요소를 형성하기 위한 레이저 장치를 도식적으로 나타내며;

도4는 본 발명의 일 실시예에 따라, 반도체 구조 내의 응력을 측정하기 위한 시스템을 도식적으로 나타내며;

도5는 본 발명의 일 실시예에 따라, 반도체 구조를 도식적으로 나타내며;

도6a-6c는 본 발명의 일 실시예에 따라, 반도체 구조를 제조하는 단계를 도시하며;

도7은 본 발명의 일 실시예에 따라, 반도체 구조를 도식적으로 나타내며;

도8-10은 본 발명의 일 실시예에 따라, 반도체 구조 내의 응력을 측정하기 위한 시스템들의 스케치를 도시하며; 그리고

도11a-11c는 본 발명의 일 실시예에 따라, 반도체 구조의 제조 단계를 도시한다.

본 발명이 여러가지 수정들과 대체적인 형태로 받아들여질 수 있지만, 특정 실시예들이 도면들의 예로 도시되었으며, 본원에서 상세하게 설명되었다. 그러나 본원의 특정 실시예들의 설명이 본 발명을 개시된 특별한 형태로 제한할 것을 의도하지 않으며, 오히려 반대로, 본 발명은 첨부된 청구항에 정의되는 것과 같이 본 발명의 사상 및 범주 내에서 모든 수정물, 균등물, 및 대안물을 포함한다.

본 발명의 예시적인 실시예가 아래에서 설명되었다. 명확성을 위해서, 실시예의 모든 특징들이 본 명세서에 설명되지는 않았다. 물론 임의의 그런 실제 실시예의 전개에서, 많은 실행-특정 결정들이 시스템 및 사업과 관련된 제약에 순응하 는 것과 같은 개발자의 특정 목표들을 달성하기 위해서 이루어져야 하고, 이것은 하나의 실행에서 다른 실행에 이르기까지 다양하다는 것이 이해될 것이다. 더욱이 그러한 개발 노력은 복잡하며, 많은 시간이 소비된다는 것을 이해하여야 하며, 그럼에도 불구하고 본원의 개시에 이점을 가지는 당해 기술분야에서 통상의 지식을 가진 자를 위해서는 평범하게 착수될 수 있음이 이해될 것이다.

이제 첨부된 도면들을 참조하여 본 발명을 설명할 것이다. 여러 가지 구조들, 시스템들, 장치들이 단지 설명의 목적과 당해 기술분야에서 숙련된 자에게 잘 알려진 세부적인 사항으로 본 발명을 불명확하지 않게하기 위해서 도면에 대략적으로 도시되었다. 그럼에도 불구하고, 첨부된 도면은 본 발명의 예시적인 보기들을 묘사하거나 설명하는 것을 포함한다. 여기에서 사용된 단어들과 구절들은 관련된 기술분야에서 사용하는 단어들과 구절들의 의미와 일치하는 의미로 이해되고 해석되어야 한다. 용어 또는 구절에 대한 어떤 특별한 정의는, 즉 당해 기술분야에서 숙련된 자에 의해서 이해되는 보통적이고 관례적인 의미와 다른 정의는 본원에서의 일관하여 사용하는 용어 또는 구절에 의해 내포되는 것으로 의도하지 않는다. 용어 또는 구절이 특별한 의미, 즉 숙련된 기술자에 의해 이해되는 것과 다른 의미를 가질 것을 의도하는 경우라면 용어 또는 구절에 대해 직접적이고 명백하게 특별한 정의를 제공하는 정의 방법으로 명시하여 명확하게 발표할 것이다.

본 발명은, 반도체 구조 내의 기계적 응력을 측정하여, 기계적 응력이 전기적 요소(electrical element)(예를 들어, 전기적 도전 라인(electrically conductive line) 또는 전계 효과 트랜지스터(Field Effect Transistor)가 될 수 있음)에 미치는 영향을 결정하고 아울러 반도체 구조에 대한 제조 공정을 조정할 수 있도록 할 수 있다. 상기 응력 감응 요소는 반도체 제조에서 사용되는 공정 단계에 의해서 웨이퍼 레벨 제조 공정 동안에 실행될 수 있다. 상기 측정은 반도체 구조 내의 응력의 강화 및/또는 완화를 모니터하는 반도체 구조의 측정 동안에 제자리에서 수행될 수 있으며, 및/또는 반도체 구조의 완결 후에 수행될 수 있다. 본 발명은 반도체 구조의 응력 특성들을 모니터하는데 사용될 수 있으며, 상기 반도체 구조는 예들 들어 산업적 생산 공정 동안에 제자리(in situ)에서 또는 즉시 처리되는 하나 또는 그 이상의 집적 회로들을 포함하는 웨이퍼일 수 있으며, 그리고 본 발명은 제조된 반도체 구조 내의 응력을 제어하기 위한 생산 공정을 수정하기 위해서 사용될 수 있다.

예시적인 실시예에 따라, 반도체 구조는 응력 감응 요소를 포함하며, 이것의 특성은 반도체 구조 내의 응력 상태를 나타낸다. 추가적으로 반도체 구조는 전기적 요소를 포함할 수 있다. 상기 응력 감응 요소 및 상기 전기적 요소는 공통 층 구조의 부분들을 포함할 수 있다. 상기 응력 감응 요소의 특성을 결정함으로써, 상기 전기적 요소에 영향을 미치는 반도체 구조 내의 응력을 측정할 수 있다. 상기 전기적 요소의 특성은 결정될 수 있고 응력 감응 요소의 특성과 관련될 수 있어, 응력이 전기적 요소의 성능에 미치는 영향이 조사될 수 있다.

본 발명의 다른 실시예들에서, 응력 감응 요소는 제1 반도체 구조 내에 형성되며, 그리고 상기 제1 반도체 구조 내의 응력 상태를 나타내는 응력 감응 요소의 특성이 결정된다. 다음으로, 상기 제1 반도체 구조의 제조에 사용되는 제조 공정은 응력 감응 요소의 특성으로부터 추정되는 상기 제1 반도체 구조 내의 응력 상태들을 고려하여 수정된다. 제2 반도체 구조는 수정된 제조 공정에 의해서 제조되며, 그리고 전기적 요소는 상기 제2 반도체 구조에서 형성된다. 그러므로 상기 제2 반도체 구조 내의 전기적 요소는 잘 정의된 응력 상태들에 노출될 수 있다.

반도체 구조에서 응력을 측정하기 위한 시스템은 반도체 구조 내에서 형성된 응력 감응 요소를 포함할 수 있으며, 그리고 분석기가 상기 응력 감응 요소의 특성을 결정한다. 특히, 상기 분석기는 광 수단에 의해 특성을 결정하도록 구성될 수 있다. 추가적으로 상기 반도체 구조 내에 형성된 전기적 요소의 특성을 결정하는 제2 분석기가 제공될 수 있다.

도1은 본 발명의 일 예시적 실시예에 따라, 반도체 구조(100)의 개략적인 모습을 도시한다. 상기 반도체 구조(100)는 기판(101)을 포함한다. 층 구조(107)는 상기 기판(101) 위에서 형성된다. 상기 층구조(107)는 제1 물질층(102), 제2 물질층(104) 및 제3 물질층(105)을 포함한다. 응력 감응 요소는 길이 방향(x)으로 반도체 구조(100) 내의 층(102)을 통하여 확장된 투명 물질 라인(103)을 형성하는데 제공된다. 상기 층(105)은 전기적 도전 라인(110)의 형성에 제공된 전기적 요소를 포함한다. 상기 전기적 도전 라인(110)은 절연 부분들(106)에 의해서 상기 층(105)의 다른 부분들과 분리된다.

상기 라인(103)의 투명 물질은 빛에 대한 고 투과율을 가지는 유리,폴리머, 세라믹 물질 또는 임의의 다른 물질을 포함할 수 있다. 이것에 의하여, 빛이라는 용어는 적외선 및 자외선 빛 뿐만 아니라 가시빔 파장 영역을 포함하여 이해될 수 있다. 상기 세라믹 물질은 산화알리미늄(Al₂O₃)을 포함할 수 있다. 상기 층(102)는 예를 들어 이산화규소를 포함할 수 있는 제1 유전체 물질을 포함할 수 있다. 상기 층(103)은 수소화 실리콘 옥시카바이드(SiCOH)와 같은 로우(low)-케이(k) 물질인 제2 유전체 물질을 포함할 수 있다. 상기 제3의 물질은 예들 들어 구리와 같은 금속을 포함할 수 있다. 본 발명의 다른 실시예에 있어서, 상기 제1 및 제2 물질들은 예를 들어 이산화규소와 같이 본질적으로 동일한 유전체 물질을 포함할 수 있다.

본 발명의 추가적 실시예에서는, 상기 반도체 구조(100)는 전기적 도전 라인과는 다른 전기적 요소를 포함할 수 있다. 특히, 상기 전기적 요소는 전계 효과 트랜지스터를 포함할 수 있다.

그러한 실시예들에서는, 상기 층(102) 및 상기 층(105)은 실리콘을 포함할 수 있다. 상기 층(104)은 상기 층(105) 내의 압축 또는 인장 응력을 생성할 수 있으며, 예를 들어 실리콘 및 게르마늄 합금 또는 실리콘 및 탄소 합금을 포함할 수 있다. 전계 효과 트랜지스터의 채널 영역은 상기 층(105) 내에 형성될 수 있다. 상기 기판(101)은 이산화규소와 같은 절연체 물질을 포함할 수 있다. 그러므로, 상기 전계 효과 트랜지스터들은 절연체 구성 상에 실리콘으로 형성된다. 대안적으로, 상기 기판(101)은 예를 들어 실리콘과 같은 반도체 물질을 포함할 수 있다.

응력 감응 요소(103)의 특성은 상기 반도체 구조(100) 내의 응력 상태를 나타낸다.

상기 특성은 투명 물질 라인(103)을 통하여 통과하는 빛의 광학적 경로의 길이가 될 수 있다. 만약 반도체 구조(100) 내에 응력이 존재한다면, 상기 라인(103)은 변형된다. 층 구조(107)가 인장성 응력을 받는지 혹은 압축성 응력을 받는지에 따라, 상기 라인(103)이 길이 방향(x)으로 신장되어 상기 라인(103)의 길이가 길이 방향(x)으로 증가할 수 있거나, 혹은 상기 라인(103)이 길이 방향(x)으로 압축되어 상기 라인(103)의 길이가 길이 방향(x)으로 감소할 수 있다.

상기 라인(103)의 길이가 증가하거나 감소함에 따라, 투명 물질 라인(103)을 통과하는 빛의 광학적 경로의 길이는 각각 증가하거나 감소한다. 그래서 투명물질의 상기 라인(103)을 통과하는 빛의 광학적 경로의 길이는 반도체 구조(100) 내의 응력 상태를 나타내는 상기 라인(103)의 특성이 된다.

본 발명의 다른 실시예에서는, 반도체 구조(100) 내의 응력 상태를 나타내는 투명 물질 라인(103)의 특성은 투명 물질 라인(103)에서의 반사되는 빛의 파장이 된다.

이러한 목적을 위해서, 상기 라인(103)은 격자 영역(grating region)을 포함하며, 여기서 굴절률은 길이 방향(x)으로 주기적으로 변화한다. 상기 격자 영역은 투명 물질의 굴절률이 상기 라인(103)의 다른 부분들 보다도 큰 구역을 포함한다. 상기 고 굴절률 구역은 예정된 간격을 가진다.

굴절률 변화 때문에, 빛은 브레그 효과로 인하여 산란된다. 만약 파장을 가지는 빛이 본질적으로 길이 방향(x)에 평행한 전파 방향으로 투명 물질 라인(103)을 통과한다면, 상기 빛의 부분은 고 굴절률의 각 구역들에서 전파 방향과는 반대 방향으로 산란된다.

만약 투명 물질 내의 빛의 파장이 고 굴절률 구역의 두 배 간격과 본질적으로 동일하다면, 고 굴절률 구역에서 반사된 상기 빛의 부분들은 보강하여 간섭한다. 이것은 상기 빛의 대부분이 상기 격자 부분에 의해서 반사되도록 하며, 그리고 투명 물질 라인(103)의 투과율을 낮춘다.

역으로, 만약 투명 물질 내의 상기 빛의 파장이 고 굴절률 구역들의 두 배 간격과 상당히 다른 경우라면, 고 굴절률 구역에서 반사된 상기 빛의 부분들은 상쇄 간섭한다. 그러므로 상기 빛은 상기 격자 영역에서 반사되지 않으며, 상기 격자 영역을 통해 투과된다.

만약 연속 파장들을 가지는 빛이 투명 물질 라인(103)을 통과한다면, 고 굴절률 구역들의 두 배 간격과 본질적으로 동일한 투명 물질 내의 파장을 가진 빛의 부분은 반사된다. 상기 빛의 나머지는 투명 물질 라인(103)을 통하여 본질적으로 투과된다. 그러므로 상기 반사된 빛의 스펙트럼은 고 귤절률 구역들의 간격을 나타내는 특성 파장에서 피크(peak)를 포함한다. 상기 투과된 빛의 스펙트럼은 특성 파장에서 최소값을 포함한다.

만약 상기 반도체 구조(100) 내에 응력이 존재하면, 투명 물질 라인(103)은 신장되거나 압축된다. 그럼으로써, 고 굴절률 구역들 사이의 간격들이 증가되거나 감소하게 된다. 이것은 상기 라인(103)의 특성 파장을 증가시키거나 감소시킨다. 그래서 상기 특성 파장은 상기 반도체 구조(100) 내의 응력 상태를 나타내는 특징이 된다.

상기 라인(103)은 반도체 구조(100)의 상당한 부분으로 확장될 수 있다. 본 발명의 어떤 실시예에서는, 상기 반도체 구조(100)는 복수의 칩들을 포함하는 웨이퍼를 포함한다. 복수의 칩들은 상술한 상기 전기적 요소와 더불어 전기적 요소들을 포함한다. 상기 라인(103)은 제조 공정 후에 웨이퍼를 절단하기 위해서 제공되는 칩들 사이의 공간들(스크라이브 라인(scribe lines)들) 내에서 형성될 수 있다. 유리하게, 이것은 본질적으로 추가적인 웨이퍼 영역을 요구하지 않고 상기 반도체 구조 내에 응력 감응 요소를 준비할 수 있게 한다. 본 발명의 다른 실시예에서는, 상기 웨이퍼는 상기 라인(103)이 형성된 테스트 구조를 포함한다.

상기 격자 영역은 투명 물질 라인(103)의 상당한 부분을 포함할 수 있다. 그래서, 상기 반도체 구조(100)의 평균 응력이 측정될 수 있다. 본 발명의 다른 실시예에서는, 상기 격자 영역은 단지 반도체 구조(100)의 일부를 포함한다. 상기 격자 영역은 400㎛ 보다 작은 길이를 가질 수 있다. 본 발명의 다른 실시예에서는, 상기 격자 영역은 200㎛ 또는 100㎛ 보다 작은 길이를 가질 수 있다. 유리하게, 이것은 반도체 구조(100)의 좁은 영역 내에서 응력의 특정한 측정을 허용한다.

본 발명의 다른 실시예에서, 상기 반도체 구조(100) 내의 응력 상태를 나타내는 투명 물질 라인(103)의 특성은 투명 물질 내의 빛의 복굴절에 있다. 이러한 실시예에서, 상기 투명 물질은 당해 기술 분야에서 숙련된 자에게 알려져 있는 응력 유발 복굴절을 나타내는 유리, 폴리머, 임의의 다른 투명 물질을 포함할 수 있다.

만약 상기 반도체 구조(100) 내에 응력이 존재하면, 또한 투명 물질 라인(103)은 응력의 적용을 받는다. 상기 응력은 상기 투명 물질의 복굴절을 유도한다. 복굴절에서, 물질의 굴절률은 당해 기술 분야에서 숙련된 자에게 잘 알려진 것과 같이 투명 물질 라인(103)을 통과한 빛의 편광 방향에 의존한다. 그래서, 상기 라인(103)을 통과한 빛의 편광 상태는 변경될 수 있다.

도5는 본 발명의 다른 실시예에에 따른, 반도체 구조를 도시한다. 상기 반도체 구조(500)은 층 구조(507)가 형성된 기판(501)을 포함한다. 상기 층(507)은 제1 물질층(502), 제2 물질층(504), 제3 물질층(505)을 포함한다. 도1과 관련하여 설명된 상기 반도체 구조(100) 내의 층 구조(107)과 유사하게, 층 구조(507)는 절연 부분들(506)에 의해서 상기 층(505)의 다른 부분들로부터 분리된 전기적인 도전 라인(510)의 형태로 제공되는 전기적 요소를 포함한다. 대안적으로, 상기 전기적인 도전적 구성요소는 전계 효과 트랜지스터 내에서 제공될 수 있다.

추가적으로, 상기 반도체 구조(500)는 탄성 소자(509)를 포함한다. 상기 탄성 소자(509)는 트랜치(513)를 가로질러 스패닝(spanning)되는 빔(beam)(520)을 포함하며, 상기 트랜치(513)의 측벽들(511,512)에 고정된다. 상기 측벽들(511,512)은 상기 빔(520)과 상기 트랜치(513)의 바닥 표면 사이에서 공간 h를 제공하는 마운트들(mounts)이다. 상기 빔(520)은 상기 층(504)의 부분 및 상기 층(505)의 부분을 포함한다.

빔(520)은 두개의 물질 층을 포함할 필요는 없다. 본 발명의 다른 실시예에서, 상기 빔(520)은 단지 하나의 물질 층 또는 3개 또는 그 이상의 층을 포함한다.

만약 상기 층 구조(507) 내에 압축 응력이 존재한다면, 상기 빔(520)은 상기 측벽(511,512)로부터 상기 빔(520)의 굴절을 유도하는 상기 빔(520)의 중앙 부분을 향하여 가해지는 힘의 적용을 받는다. 상기 힘의 영향 아래에서 상기 빔(520)의 행동은 당해 기술 분야에서 숙련된 자에게 알려진 탄성 이론에 의해서 결정될 수 있다. 만약 상기 힘이 작다면, 상기 빔은 직선을 유지한다. 일단 상기 힘이 임계적 세기를 초과하면, 상기 빔은 구부러진다. 그래서, 상기 빔의 중앙 부분은 구부러진 높이(buckling height) d까지 상승한다. 상기 빔(520)의 구부러짐 및 상기 구부러진 높이 d는 상기 반도체 구조(500) 내의 응력 상태를 나타낸다. 상기 반도체 구조(500) 내의 응력은 구부러진 높이 d로부터 계산될 수 있다.

본 발명에 따른 상기 반도체 구조(500) 내의 상기 빔(520)은 도5에서 보여진 것과 같이 위쪽으로 구부러질 필요가 없다. 본 발명의 다른 실시예들에서는, 상기 빔(520)은 아래쪽으로 구부러질 수 있으며, 그 결과 상기 빔(520)의 중앙 부분들은 상기 구부러진 높이 d의 음수값에 대응하여 상기 측벽(511,512)과 근접한 부분들 보다도 상기 트랜치(513)의 바닥 표면 위에서 더 작은 높이를 가진다.

만약 상기 반도체 구조(500) 내에 인장 변형이 존재하면, 상기 빔은 상기 측벽들(511,512) 쪽으로 작용하는 힘의 적용을 받는다. 이러한 힘들은 상기 빔(520)을 신장시키는 경향이 있다. 상기 빔(520)이 신장되면, 상기 빔에 가해진 힘들에 대하여 상기 빔(520)의 강성(stiffness)은 증가한다. 그래서, 상기 빔(520)의 강성은 상기 반도체 구조(500) 내의 응력 상태를 나타내는 빔(520)의 특성이 된다. 상기 반도체 구조(500) 내의 응력은 탄성이론을 통하여 상기 빔(520)의 강성으로부터 계산될 수 있다.

도7은 본 발명의 다른 실시예에 따른 반도체 구조(700)를 도시한다. 상기 반도체 구조(700)는 제1 물질층(502), 제2 물질층(504), 제3 물질층(505)을 포함하는 층 구조(707)가 형성된 기판(701)을 포함한다. 상기 층 구조(707)는 전기적 도전 라인(710) 및 상기 전기적 도전 라인(710)을 상기 층(705)의 다른 부분들로부터 분리시키는 절연 부분들(706)을 포함할 수 있는 전기적 요소를 포함할 수 있다. 본 발명의 다른 실시예들에서, 상기 전기적 요소는 전계 효과 트랜지스터를 포함할 수 있다.

상기 반도체 구조(700)는 탄성 구성요소(709)를 포함한다. 상기 탄성 소자는 트랜치(713) 위에서 제공되는 캔티레버 빔(cantilever beam)(720)을 포함하며, 상기 트랜치(713)의 측벽(711)에 고정된다. 상기 측벽(711)은 캔티레버 빔(720)과 상기 트랜치(713)의 바닥 표면 사이에서 공간 h'를 제공하는 마운트이다. 상기 빔은 상기 층 (704 및 705)의 부분들을 포함한다. 만약 상기 층들(704,705)의 어느 하나 또는 둘 모두가 응력을 받으면, 캔티레버 빔(720)의 밴딩(bending)을 포함하는 캔티레버 빔(720)의 굴절이 일어난다. 상기 밴딩으로 인하여, 상기 캔티레버 빔(720)의 팁(tip)은 밴딩 높이 b까지 상승된다. 밴딩 높이 b는 상기 캔티레버 빔(720)이 위쪽 또는 아래쪽으로 구부러지는 것에 의존하여 양수이거나 음수일 수 있다.

상기 층들(704,705) 내의 응력 및 밴딩 높이 b 사이의 관계는 당해 기술분야에서 숙련된 자에게 탄성 이론에 의해서 유도된다. 그래서 상기 캔티레버 빔(720)의 밴딩 및 밴딩 높이 b는 상기 반도체 구조(700) 내의 응력 상태를 나타내는 탄성 소자의 특성들이다.

본 발명은 단일의 응력 감응 요소를 포함하는 반도체 구조들로 제한되지 않는다. 본 발명에 따른 반도체 구조는 복수의 응력 감응 요소를 포함할 수 있다. 상기 응력 감응 요소들은 본질적으로 동일하며, 상기 반도체 구조의 다른 부분들에 배열된다. 그러므로 상기 반도체 구조의 다른 부분 내의 응력들은 결정될 수 있다.

본 발명의 다른 실시예에서, 상기 반도체 구조는 다른 응력 감응 요소를 포함한다. 예를 들어, 상기 반도체 구조는 도5에 관하여 상술한 상기 반도체 구조 내에서 상기 빔(520)과 유사한 빔들의 배열을 포함한다. 숙련된 자에게 잘 알려진 바와 같이, 빔의 구부러짐(buckling)을 위한 임계적 응력은 상기 빔의 폭과 길이에 따라 다르며, 길고 좁은 빔들은 짧고 좁은 빔들보다 더 작은 임계적 응력을 가진다. 그러므로 상기 빔들의 구부러진 높이들이 측정되지 않는다고 하더라도, 다른 치수를 가지는 각 복수의 빔이 구부러졌는지에 대한 결정은 변형의 세기에 대한 정보를 얻도록 한다.

본 발명의 추가적인 실시예에서는, 상기 반도체 구조는 다른 종류의 복수의 응력 감응 요소를 포함한다. 예를 들어, 복수의 응력 감응 요소들은 빔들, 캔티레버 빔들 및 투명 물질 라인들을 포함한다. 그러므로 상기 반도체 구조 내의 응력은 복수의 다른 방식으로 측정될 수 있다. 유리하게, 이것은 더 정확하게 응력을 측정하게 한다.

도2는 본 발명의 일 예시적인 실시예에 따른, 반도체 구조 내의 응력을 측정하는 시스템(200)을 도시한다. 상기 시스템(200)은 도1에 대하여 상술한 바와 같이 반도체 구조(100)를 포함한다. 추가적으로 상기 시스템(200)은 광 소스(201)(예를 들어, 레이저일 수 있음)를 포함할 수 있다. 상기 광 소스(201)는 광빔(202)을 방출한다. 제1 빔 분할기(203)는 광빔(202)을 제1 광빔 부분(205) 및 제2 광빔 부분(204)으로 분할한다. 입력 커플러(210)는 상기 제1 광빔 부분(205)을 상기 반도체 구조(100) 내에서의 투명 물질 라인(103)에 결합시킨다. 입력 커플러(210)는 제1 포커싱 광학 소자(focusing optical element)(렌즈들을 포함할 수 있음)를 포함할 수 있다. 상기 제1 포커싱 광학 소자의 초점은 투명 물질 라인(103)의 제1 단부에 위치할 수 있다. 출력 커플러(211)는 투명 물질 라인(103)을 나온 제1 광빔(205)과 결합된다. 입력 커플러(210)와 유사하게, 상기 출력 커플러(211)는 렌즈들을 포함할 수 있는 제2 포커싱 광학 소자를 포함할 수 있다. 상기 제2 포커싱 광학 소자의 초점은 투명 물질 라인(103)의 제2 단부에 위치할 수 있다.

제1 거울(207)은 제2 빔 분할기(208)를 향하여 상기 제 1 광빔 부분(205)를 반사한다. 제2 거울(206)은 상기 제2 빔 분할기(208)를 향하여 상기 제2 광빔 부분(204)을 반사시킨다.

상기 제2 빔 분할기(208)에서, 상기 제1 광빔 부분(205)은 제2 광빔 부분과 통합되어 통합된 광빔(216)을 형성한다. 상기 제1 광빔 부분(205) 및 상기 제2 광빔 부분(204)는 서로 간섭한다. 그래서 상기 제1 빔 분할기(203), 상기 제1 거울(207), 상기 제2 거울(206) 및 상기 제2 빔 분할기(208)는 함께 간섭계를 형성한다.

광 검출기(209)는 통합된 광빔(216)의 세기를 측정한다. 통합된 광빔(216)의 강도는 광학적 경로의 길이에 따라 상기 제1 광빔 부분(205) 및 상기 제2 광빔 부분(204) 사이에서 상(phase) 차이가 변경되기 때문에 투명 물질 라인(103)을 통과하는 빛의 광학적 경로에 의존한다. 그래서 투명 물질 라인(103) 내에서 빛의 광학적 경로의 길이의 변화는 상기 광 검출기(209)에 의해서 측정된 통합된 광빔(216)의 세기로부터 결정될 수 있다. 그래서 간섭계, 즉 상기 광 소스(201) 및 상기 광 검출기(209)는 투명 물질 라인(103) 내의 빛의 광학적 경로의 길이를 결정하는 제1 분석기를 형성한다.

추가적으로, 상기 시스템(200)은 제2 분석기(214)를 포함할 수 있다. 제1 와이어(212) 및 제2 와이어(213)는 제2 분석기와 반도체 구조(100) 내의 전기적 요소 간의 전기적 접촉을 제공한다.

본 발명의 다른 실시예에서, 여기서 상기 전기적 요소는 전기적인 도전 라인(110)을 포함하며, 제2 분석기(214)는 파워 소스(power source) 및 전기적 도전 라인(110)을 통하여 흐르는 전류의 암페어를 측정하는 전류계 및 상기 파워 소스에 의해서 제공되는 전압을 결정하는 전압계를 포함한다. 그래서 옴의 법칙을 사용하여, 전기적 도전 라인(110)의 저항은 결정될 수 있으며, 또한 상기 전기적 도전 라인(110) 및 다른 구조의 구성요소 사이에서 접촉 저항의 기여를 포함한 저항이 결정될 수 있다.

본 발명의 일 실시예에서 반도체 구조(100)는 전계 효과 트랜지스터를 포함하며 , 상기 제2 분석기(214)는 제2 파워 소스 및 상기 전계 효과 트랜지스터의 게이트 전극 및 상기 제2 파워 소스 사이에서 전기적 접촉을 제공하는 제3의 와이어를 추가적으로 포함할 수 있다. 상기 제1 및 상기 제2 와이어는 상기 제2 파워 소스와 상기 전계 효과 트랜지스터의 상기 소스/드레인 영역 사이에 전기적 접촉을 제공하기 위해서 구성될 수 있다. 상기 제2 파워 소스에 의해 제공되는 전압은 전계 효과 트랜지스터의 채널 영역을 전기적 도전 상태로 되게하는데 사용될 수 있다. 전류계, 전압계, 및 파워 소스는 채널 영역 내의 전하 캐리어 이동성을 계산할 수 있는 전계효과 트랜지스터의 채널 영역의 전기적 저항을 결정하기 위해서 사용될 수 있다.

본 발명의 다른 실시예에서, 상기 제2 분석기(214) 및 상기 와이어(212,213)는 생략될 수 있다, 이러한 실시예에서, 상기 반도체 구조(100)는 전기적 요소를 포함할 필요가 없다.

본 발명의 추가적인 실시예에서, 간섭계는 제1 및 제2 빔 분할기(203,208) 그리고 제1 및 제2 거울(206,207) 대신에 광섬유를 포함할 수 있다. 제1 분할 광섬유(split optical fiber)는 광 소스(201)와 연결되고 그리고 광빔(202)을 제1 광빔 부분(205)과 제2 광빔 부분(204)으로 분할시킨다. 상기 제1 광빔 부분(205)을 포함하는 상기 제1 분할 광섬유의 제1의 단부는 투명 물질 라인(103)의 제1 단부와 연결된다. 예를 들어 제1 분할 광섬유의 제1 단부를 상기 반도체 구조(110)에 접착함으로써 연결된다. 그래서 상기 제1 분할 광섬유의 제1 단부는 광 소스(201)에 의해서 방출되는 빛을 투명 물질 라인(103)에 결합시키는 입력 커플러를 형성한다. 제2 분할 광섬유의 제1 단부는 투명 물질 라인(103)의 제2 단부와 연결되며, 그리하여 라인(103)을 나온 빛과 결합되는 출력 커플러를 형성한다. 상기 제1 및 제2 광섬유의 제2 단부들은 서로 연결된다. 그래서 제2 분할 광섬유는 통합된 광빔(216)을 형성하기 위해서 제1 광빔 부분(205) 및 제2 광빔 부분(204)을 통합한다. 제2 분할 광섬유는 광검출기(209)에 접속된다.

도4는 본 발명의 다른 실시예에 따른 반도체 구조 내에서 응력을 측정하기 위한 시스템(400)을 도시한다. 상기 시스템(400)은 도1에 대하여 상술한 것과 같이 반도체 구조(100)를 포함한다. 추가적으로, 상기 시스템(400)은 광 소스(401) 및 광 검출기(409)를 포함한다. 제1 광섬유(415)는 광 소스(401)을 상기 반도체 구조(100)와 연결시키고, 그리고 광 소스(401)에 의해서 방출된 빛을 상기 반도체 구조(100) 내의 투명 물질 라인(103)에 제공한다. 제2 광섬유(416)은 반도체 구조(100)를 상기 광 검출기(409)와 연결시키고, 그리고 투명 물질 라인(103)을 통해 투과된 빛을 상기 광 검출기(409)에 제공한다. 상기 광 소스(401), 상기 광 검출기(409) 및 상기 제1 및 제2 광섬유(415,416)은 투명 물질 라인(103)의 광학적 특성을 결정하는 분석기를 함께 형성한다.

추가적으로, 상기 시스템(400)은 도2에 대해서 상술한 시스템(200) 내의 제2 분석기(214)와 유사하게 상기 반도체 구조(100) 내에 전기적 요소의 특성을 결정하는 제2 분석기(414)를 포함할 수 있다. 상기 제2 분석기(414)는 와이어들(412,413)에 의해서 전기적 요소와 연결될 수 있다.

상기 광 검출기(409)는 분광기를 포함할 수 있다. 그래서, 상기 분석기는 투명 물질 라인(103)을 통해 투과된 빛의 스펙트럼을 결정한다. 분광기를 포함하는 광 검출기는 만약 반도체 구조(100) 내의 투명 물질 라인(103)이 격자 영역을 포함하면 특히 유리하다. 본 발명의 이러한 실시예에서, 상기 광 소스(401)는 복수의 파장을 가지는 빛을 방출하도록 구성될 수 있다. 특히 상기 광 소스(401)는 반도체 구조(100) 내에서 변형없이 상기 격자 영역의 특성 파장 근처에서 연속 밴드(band) 파장을 가지는 빛을 방출한다.

투과된 빛의 스펙트럼은 상기 격자 영역의 특성 파장에서 최소값을 포함하며, 이것은 상기 반도체 구조(100) 내의 응력을 나타낸다. 그래서, 상기 반도체 구조(100) 내의 응력은 스펙트럼의 최소값의 위치로부터 결정될 수 있다.

본 발명의 다른 실시예에서는, 상기 시스템(400)은 광섬유들(415 및 416) 대신에 분기된(branched) 광섬유를 포함한다. 광섬유(415)와 유사하게, 분기된 광섬유는 반도체 구조(100) 내의 투명 물질 라인(103)과 연결된다. 상기 분기 광섬유의 제1 단부는 상기 광 소스(401)와 연결된다. 상기 분기 광섬유의 제2 단부는 상기 광 검출기(409)와 연결된다. 그래서 상기 분기 광섬유는 상기 광 소스(401)로부터의 빛을 투명 물질 라인(103)으로 안내하고 그리고 라인(103) 내에서 반사된 빛을 광 검출기(409)로 안내한다. 그래서 상기 분석기는 투명 물질 라인(103)에서 반사된 빛의 스펙트럼을 결정한다. 상기 스펙트럼은 라인(103) 내의 격자 영역의 특성 파장에서 피크를 포함한다. 반도체 구조(100)의 응력은 스펙트럼 내의 피크의 위치로부터 계산될 수 있다.

본 발명의 다른 실시예에서는, 상기 광 소스(401)는 제1 편광 방향을 가지는 편광된 빛을 방출한다. 대안적으로, 상기 광 소스는 비편광된 빛을 방출할 수 있으며, 상기 제1 편광 방향으로 편광된 빛을 투과시키기 위한 제1 편광 필터는 상기 광 소스(401)와 상기 제1 광섬유(415) 사이 또는 상기 제1 광섬유(415)와 상기 반도체 구조(100) 사이에서 제공될 수 있다. 그래서 사전에 결정된 편광 방향을 가지는 편광된 빛은 투명 물질 라인(103)에 결합된다.

상기 광 검출기(409)는 상기 반도체 구조(100)를 통해 투과된 빛의 세기를 감지하며, 제2 편광 방향을 가진다. 이러한 목적을 위해서, 상기 광 검출기는 제2 편광 필터에 제공되는 빛의 세기를 감지하기 위하여 광센서를 포함할 수 있다. 대안적으로, 상기 제2 편광 필터는 상기 반도체 구조(100) 및 상기 제2 광섬유(416) 사이에서 제공될 수 있다. 그래서, 상기 분석기는 상기 투명 물질 라인(103)을 통해 투과된 빛의 편광 특성들을 감지한다.

편광 특성들을 감지하기 위한 분석기는, 만약 반도체 구조(100) 내의 응력을 나타내는 투명 물질 라인(103)의 특성이 투명 물질 내에 빛의 복굴절을 포함한다면 특히 유리하다.

투명 물질 라인(103) 내의 빛의 복굴절을 측정하기 위해서, 제1 및 제2 편광 방향이 서로 수직할 수 있다. 투명한 매체 내의 복굴절이 없을 때, 상기 제2 편광 필터는 라인(103)을 통해 투과된 임의의 빛을 본질적으로 차단한다. 그러나 만약 투명 물질이 복굴절 되면, 투과된 빛의 편광 특성은 변경되고 그리고 투과된 빛의 일부는 제2 편광 필터를 통해 투과된다. 광 검출기에 의해서 측정된 상기 제2 필터를 통과한 빛의 세기는 상기 반도체 구조(100) 내의 응력을 나타낸다.

본 발명의 추가적인 실시예에서, 상기 시스템(400)은 광섬유(415, 416) 대신에, 제1 포커싱 소자를 포함하여 광 소스(401)에 의해서 방출된 빛을 투명 물질 라인(103)에 결합시키는 입력 커플러와, 그리고 제2 포커싱 소자를 포함하여 투명 물질 라인(103)에서 나온 빛과 결합하는 출력 커플러를 포함한다. 상기 제1 및 제2 포커싱 소자들은 각각 렌즈를 포함할 수 있다.

도8은 본 발명의 다른 실시예에 따른, 반도체 구조 내의 응력을 측정하는 시스템(800)을 도시한다. 상기 시스템(800)은 도5에 대하여 상술한 것과 같이 반도체 구조(500)를 포함한다. 추가적으로, 상기 시스템(800)은 광빔(802)를 방출하는 광 소스(801)를 포함한다. 빔 분할기(803)는 상기 광빔(802)을 제1 광빔 부분(805) 및 제2 광빔 부분(804)으로 분할한다.

렌즈를 포함할 수 있는 제1 포커싱 소자(810)는 상기 빔 분할기(803) 및 상기 반도체 구조(500) 사이에서 제공된다. 상기 제1 광빔 부분(805)은 제1 포커싱 소자를 통과하고, 그리고 상기 반도체 구조(500) 상에 입사된다. 렌즈를 포함할 수 있는 제2 포커싱 소자(811)는 상기 빔 분할기(803) 및 기준(reference) 표면(806) 사이에서 제공된다. 상기 기준 표면(806)은 평면일 수 있다. 상기 제2 광빔 부분(804)은 상기 제2 포커싱 소자를 통과하고, 기준 표면(806) 상에 입사된다.

상기 제1 광빔 부분(805)은 반도체 구조(500)로부터 반사된다. 빔(520)의 표면으로부터 반사된 제1의 반사된 빛(812)은 광 검출기(809)를 향하여 제1 포커싱 소자(810) 및 빔 분할기(803)를 통과한다. 유사하게, 상기 제2 광빔 부분(804)은 기준표면(806)으로부터 반사된다. 상기 기준표면(806)으로부터 반사된 제2의 반사된 빛(813)은 빔 분할기(803) 내의 광 검출기(809)를 향하여 반사된다. 빔 분할기(803) 내에서, 제1 반사된 빛(812) 및 제2 반사된 빛(813)은 서로 간섭하며, 그리고 통합된 광빔(816)을 형성한다. 그래서 빔 분할기(803), 상기 제1 포커싱 소자(810), 상기 제2 포커싱 소자(811) 및 상기 기준 표면(806)은 함께 간섭계를 형성한다. 상기 광 검출기(809)는 상기 통합된 광빔(816)의 세기를 측정한다.

상기 제1 포커싱 소자(810) 및 제2 포커싱 소자(811)는 빔(520) 및 기준표면(806)이 상기 광 검출기(809) 상에서 이미지화되도록 할 수 있다. 그래서 상기 빔(520)의 이미지 및 기준 평면(806)의 이미지의 중첩은 광 검출기(809)의 위치에서 형성된다. 광 검출기(809)는 빔(520) 및 기준 평면(806)의 이미지의 중첩을 기록하도록 구성된 2차원 센서를 포함할 수 있다. 본 발명의 특별한 실시예에서는, 상기 검출기(809)는 전하 결합 소자 및 사진 필름을 포함할 수 있다.

통합된 광빔(816)의 세기는 제1의 반사된 빛(812) 및 제2의 반사된 빛(813) 사이의 상 차이를 나타낸다. 상기 상 차이는 상기 빔(520)의 높이 프로파일을 나타낸다. 만약 빔(520)이 구부려지면, 상기 빔(520)의 높이 프로파일은 중앙 부분이 측벽들(511,512)에 근접한 빔(520)의 주변 부분의 높이보다 더 큰 높이를 가지는 휘어진 모양으로 얻어진다. 중앙 부분과 주변 부분들의 높이의 차이는 반도체 구조(500) 내의 응력을 나타내는 빔(520)의 특성인 구부러진 높이 d와 본질적으로 같다.

그래서 반도체 구조(500) 내의 응력은 검출기(809)에 의해서 측정된 통합된 광빔(816)의 세기를 분석하여 결정될 수 있다.

본 발명의 다른 실시예에서, 시스템(800)은 도7에 대해서 상술한 것과 같이 반도체 구조(500) 대신에 반도체 구조(700)를 포함한다. 제1 빔 부분(805)은 반도체 구조(700) 상에 입사하며, 그리고 제1 반사된 빛(812)는 캔티레버 빔(720)의 표면으로부터 반사된다. 그래서 캔티레버 빔(720)의 높이 프로파일 및 캔티레버 빔(720)의 밴딩(bending)은 검출기(809)에 의해서 측정된 통합된 빔(816)의 빛의 세기를 분석하여 결정될 수 있다.

도9는 본 발명의 다른 실시예에 따른 반도체 구조의 응력을 측정하는 시스템(900)을 도시한다. 상기 시스템(900)은 도5에 대해 상술한 것과 같이 반도체 구조(500)를 포함한다. 추가적으로, 상기 시스템은 광빔(902)를 방출하는 광 소스(901)를 포함한다. 빔 분할기(903)는 광빔(902)의 부분(905)을 반도체 구조(500)를 향하여 반사시킨다. 상기 부분(905)는 빔 분할기(903) 및 반도체 구조(500) 사이에서 제공된 제1 포커싱 소자(910)를 통과한다. 상기 제1 포커싱 소자(910)는 렌즈를 포함할 수 있다. 후속적으로, 상기 부분(905)은 반도체 구조(500) 상에 입사하며, 그리고 반도체 구조(500)에 의해서 적어도 부분적으로 반사된다. 본 발명의 이러한 실시예에서는, 빔(520)은 다소의 투명성을 가지고, 그 결과 빔(520) 상에 입사한 빛의 부분은 빔(520)을 통해 투과된다.

제1의 반사된 빛(912)은 빔(520)의 표면으로부터 반사되고, 포커싱 소자(910)와 빔 분할기(903)를 통과한다. 제2의 반사된 빛(913)은 트랜치(513)의 바닥 표면으로부터 반사되고 포커싱 소자(910) 및 빔 분할기(903)를 통과한다. 상기 제1 반사된 빛(912) 및 제2의 반사된 빛(913)은 광 검출기(909) 상에 입사한다.

상기 포커싱 소자는 빔(520) 및 트랜치(513)가 검출기(909) 상에서 이미지화되도록 할 수 있다. 그래서 반도체 구조(500)의 이미지는 검출기(909) 상에서 형성된다. 도8에 대해서 설명한 실시예에서의 광 검출기(809)와 유사하게, 광 검출기(909)는 반도체 구조(500)의 이미지를 기록하기 위해서 구성된 2차원 센서를 포함할 수 있다.

상기 제1의 반사된 빛(912) 및 제2의 반사된 빛(913)은 서로 간섭한다. 그래서 상기 빔 분할기(903) 및 상기 포커싱 소자(910)는 함께 간섭계를 형성한다. 광 검출기(809)에 의해서 기록된 빛의 세기는 제1의 반사된 빛(912) 및 제2의 반사된 빛(913) 사이의 상 차이를 나타내고, 후속하여 반도체 구조(500) 내의 응력 상태를 나타내는 빔(520)의 프로파일을 나타낸다.

그래서, 반도체 구조(500) 내의 응력은 광 검출기(909)에 의해 측정된 빛의 세기를 분석하여 결정될 수 있다.

본 발명의 다른 실시예에서는, 시스템(900)은 도7에 대하여 상술한 것과 같이 반도체 구조(500) 대신에 반도체 구조(700)을 포함한다.

광빔(902)의 부분(905)은 반도체 구조(700)를 향하여 반사되며, 상기 반도체 구조(700) 상에 입사한다. 상기 제1의 반사된 빛(912)은 캔티레버 빔(720)의 표면으로부터 반사된다. 상기 제2의 반사된 빛(913)은 상기 트랜치(713)의 바닥 표면으로부터 반사된다. 상기 제1의 반사된 빛(912)과 제2의 반사된 빛(913)은 서로 간섭하며, 그 결과 광 검출기(809)에 의해 기록된 빛의 세기는 캔티레버 빔(720)의 높이 프로파일을 나타낸다. 그래서 캔티레버 빔(720)의 밴딩 및 밴딩 높이 b는 기록된 빛의 세기로부터 결정될 수 있다.

상술한 반도체 기판의 응력을 측정하는 시스템에서 있어서, 반도체 구조 내의 응력 상태를 나타내는 응력 감응 요소의 특성은 광학적 수단에 의해서 비접촉 모드로 결정된다. 그러나, 다른 실시예에서는 응력 감응 요소의 특성은 여거가지 접촉 방법들에 의해서 결정될 수 있다.

반도체 구조 내의 응력을 측정하는 시스템은 원자현미경을 포함할 수 있다. 당해 기술 분야에서 숙련된 기술을 가진 자에게 알려진 원자현미경은 캔티레버의 단부에서 제공된 팁을 포함한다. 만약 상기 팁이 시료에 근접하게 다가가면, 시료와 팁 사이의 힘은 캔티레버의 굴절을 유도하고, 이것은 공지된 수단에 의해서 감지될 수 있다. 피드백 메카니즘은 팁과 시료 사이의 거리를 조정하기 위하여 이용되고, 그 결과 상기 힘은 시료 표면이 팁으로 스캔됨으로써 본질적으로 일정하게 유지된다. 상기 피드백 메카니즘은 팁과 시료 사이의 거리를 조정하기 위한 압전 소자를 포함할 수 있다. 그래서 시료의 높이 프로파일이 결정될 수 있다.

도5에서 상술한 바와 같이, 상기 시스템은 반도체 구조(500)를 포함할 수 있다. 상기 빔(520)의 높이 프로파일은 원자현미경으로 스캔될 수 있다. 빔(520)의 굴절과 구부러진 높이 d는 높이 프로파일로부터 결정될 수 있다. 반도체 구조(500)의 응력은 높이 프로파일 및/또는 구부러진 높이 d로부터 계산될 수 있다.

본 발명의 다른 실시예에서는, 상기 시스템은 도7에 대하여 상술한 것과 같이 반도체 구조(700)를 포함한다. 캔티레버 빔(720)의 높이 프로파일은 원자현미경에 의해서 스캔될 수 있으며, 그리고 밴딩 높이 b는 높이 프로파일에 의해서 결정될 수 있다. 반도체 구조 내의 응력은 상기 높이 프로파일 및/또는 밴딩 높이 b로부터 계산될 수 있다.

원자 현미경을 포함하는 반도체 구조 내의 응력을 측정하는 시스템에 있어서, 원자현미경은 탄성 소자에 힘을 인가할 수 있다. 이러한 목적을 위해서, 압전 소자는 탄성 소자와 팁 사이의 거리를 감소시키기 위해서 활성화되며, 여기서 상기 거리는 상기 탄성 소자의 스캔닝에서 사용되는 거리보다 작을 수 있다. 이것이 탄성 소자의 굴절을 유도한다. 상기 굴절된 탄성 소자는 원자현미경의 캔티레버에 힘을 미친다. 상기 힘의 크기는 상기 탄성 소자의 강성을 나타낸다.

본 발명의 일 실시예에서는, 상기 시스템은 도5에 관하여 상술한 바와 같이 반도체 구조(500)을 포함한다. 원자현미경은 상기 빔(520)에 힘을 인가하며, 그리하여 상기 반도체 구조(500) 내의 응력 상태를 나타내는 상기 빔(520)의 강성이 결정된다.

본 발명의 다른 실시예에서는, 상기 반도체 구조(500)는 상기 빔(520) 대신에 막(menbrane)을 포함할 수 있다. 측벽들(511,512)에 더하여, 상기 막은 빔(520)에 제공된 제3의 측벽에 고정될 수 있다. 그래서, 상기 반도체 구조(500)는 상기 막과 층(502) 사이의 공동(cavity)을 포함할 수 있다. 상기 빔(520)과 유사하게, 상기 막은 층(504,505)의 부분들을 포함할 수 있다. 만약 반도체 구조(500) 내에 압축 응력이 존재하면, 상기 막은 굴절되고, 즉 기판(501)로부터 멀어지는 위쪽 방향으로 휘어진다. 만약 반도체 구조(500) 내에 인장 응력이 존재하면, 상기 막의 강성은 증가한다. 그래서 상기 막의 휘어짐(arching) 및 상기 막의 강성은 반도체 구조(500) 내의 응력 상태를 나타내는 막의 특성들이다.

도10은 본 발명의 다른 예시적인 실시예에 따른, 반도체 구조에서 응력을 측정하는 시스템(1000)을 도시한다. 상기 시스템(1000)은 반도체 구조(1001)를 포함한다. 상기 반도체 구조(1001)는 기판(1001) 상에 형성된 제1 물질층(1002)을 포함한다. 상기 층(1002) 상에서 응력 감응 요소(1003)가 형성된다. 상기 응력 감응 요소(1003)는 복수의 트랜치들(1006-1010)을 가지는 격자(1005)의 형성에 제공되는 탄성 소자를 포함한다. 트렌치들(1006-1010) 사이에, 라인들(1016-1020)이 제공된다. 상기 격자(1005)는 길이(l)를 가진다. 근접한 트랜치는 공간(s)으로 이격되어 있다. 상기 트랜치들(1006-1010)은 상기 격자(1005)의 두께 보다 작은 두께를 가질 수 있다. 본 발명의 다른 실시예에서, 상기 트랜치들(1006-1010)은 상기 격자(1005)를 통하여 확장된다. 추가적으로, 응력 감응 요소(1003)는 상기 격자(1005) 및 상기 층(1002) 사이에서 공간(h)를 제공하기 위해서 구성된 마운트(1004)를 포함한다.

만약 상기 격자(1005)가 격자(1005)의 평면에 성분을 가지고, 본질적으로 상기 그루브(groove)(1006-1010)(도10에서 화살표에 의해 표시된)의 방향과 수직인 응력에 적용받으면, 상기 격자의 상기 길이(l)는 상기 응력이 인장 또는 압축인지에 의존하여 증가하거나 감소한다. 상기 길이(l)의 변경에 따라, 또한 상기 트랜치들(1006-1010) 사이의 공간(s)이 변경된다. 그래서 상기 길이(l) 및 공간(s)은 반도체 구조(1100) 내의 응력 상태를 나타내는 응력 감응 요소의 특성이 된다.

반도체 구조(1100)에 추가적으로, 상기 시스템(1000)은 회절분석계를 포함한다. 상기 회절분석계(1200)은 광 소스(1040) 및 빛 감지지(1012)를 포함한다. 상기 광 소스(1040)은 상기 격자(1005) 상에 입사하는 광빔(1011)을 방출한다. 상기 광빔(1011)의 방향은 상기 격자(1005)의 표면과 수직인 방향에서 각 α를 가진다. 상기 격자(1005)의 각 라인들에서, 상기 광빔(1011)의 빛 부분은 산란된다.

상기 검출기(1012)는 그리드(grid)(1005)의 표면과 수직인 방향에서 각 β를 가지는 방향으로 산란된 빛이 검출기(1012)에 도달하도록 배열된다. 상기 검출기(1012)는 상기 검출기(1012) 쪽으로 상기 그리드(1005)로부터 산란된 빛의 세기를 측정한다.

라인들(1016-1020)에서 산란된 빛 부분들은 서로 간섭한다. 만약 근접한 라인들 사이에서 산란된 빛의 부분들 사이에서 광학적 경로의 차이가 상기 광빔(1011) 내의 빛의 파장의 정수 곱과 본질적으로 동일하다면, 상기 간섭은 보강 간섭되고, 상기 검출기(1012)에 의해서 수신된 상기 빛의 세기는 커진다. 반대라면, 상기 간섭은 상쇄간섭되고, 검출기에 의해 수신된 상기 빛의 세기는 작아진다. 상기 광학적 경로의 차이는 상기 각들 α,β 및 상기 그리드(1005)의 근접 라인들 사이의 공간(s)에 의존한다.

상기 광빔(1011)의 방향과 상기 격자(1005)의 표면에 수직한 방향 사이가 특별한 각 α인 경우에 대하여, 상기 검출기(1012)에 의해 측정된 빛의 세기는 상기 라인들(1016-1020) 사이의 공간(s)에서 나타나는 각 β의 값에서 최대값을 가진다. 그래서 상기 산란된 빛의 세기가 최대가 되는 각 β를 측정함으로써, 공간(s)이 결정될 수 있다. 그래서 회절분석계(1012)는 상기 반도체 구조(1100) 내의 응력 상태를 나타내는 공간(s)을 결정한다.

본 발명의 다른 실시예에서는, 시스템(1000)은 현미경을 포함할 수 있다. 상기 격자(1005)의 길이(l) 및/또는 상기 트랜치들(1006-1010) 사이의 공간(s)은 상기 격자(1005)의 현미경적 이미지로부터 측정될 수 있다. 상기 현미경은 응력 감응 요소(1003)의 광학적 특성을 조사하는 광학적 현미경, 전자현미경, 특히 주사전자현미경 또는 원자현미경을 포함할 수 있다.

응력 감응 요소(1003)에 더하여, 상기 반도체 구조(1100)는 전기적 요소를 포함할 수 있다. 상기 전기적 요소는 도1,5 및 7에 대하여 상술한 본 발명의 실시예에서 전기적 도전 라인(110,510,710)과 유사한 전기적 도전 라인을 포함할 수 있다. 본 발명의 다른 실시예에서는, 반도체 구조(1100)는 전계 효과 트랜지스터를 포함하는 전기적 요소를 포함할 수 있다.

상기 회절 분석계(1200)에 더하여, 상기 시스템(1000)은 전기적 요소의 특성을 측정하는 분석기를 포함할 수 있다. 만약 전기적 요소가 전기적 도전 라인을 포함하면, 상기 분석기는 상기 전기적 도전 라인의 전기적 저항을 측정할 수 있다. 만약 전기적 요소가 전계 효과 트랜지스터를 포함하면, 상기 분석기는 상기 전계 효과 트랜지스터의 채널 영역 내의 전하 캐리어 이동성을 측정할 수 있다.

본 발명의 일 실시예에 따라, 반도체 구조에 대한 제조 공정을 조정하고 그리고 반도체 구조 내의 전기적 요소에 응력의 영향을 조사하기 위한 방법들은 아래에서 설명할 것이다.

제1 반도체 구조는 제1 제조 공정에 의해서 형성된다. 상기 제1 반도체 구조는 도1에 대하여 상술한 바와 같이 반도체 구조(100)가 될 수 있다. 제조 공정에서, 제1 기판(101)이 제공된다. 그리고, 상기 제1 물질층(102)은 기판(101) 상에서 증착된다. 이것은 당해 기술 분야에서 숙련된 자에게 알려진 물리적 증기 증착, 화학 증기 증착, 및/또는 개선된 플라즈마 화학 증기 증착과 같은 증착 기술들에 의해서 수행된다.

투명 물질 라인(103)은 상기 제1 반도체 구조(100) 내에서 형성된다. 이러한 목적을 위해서, 상기 층(102) 내에서 트랜치가 형성되며, 이것은 당해 기술분야에서 숙련된 자에게 알려진 광리소그래피 및 에칭 기술들에 의해서 수행될 수 있다. 그 후, 투명 물질층이 반도체 구조(100) 상에 증착된다. 연마 공정(polishing process)은 반도체 구조(100)를 평탄화하고 상기 트랜치 밖의 투명 물질층 부분을 제거하기 위해서 수행된다. 상기 연마 공정은 화학 기계적 연마를 포함할 수 있다.

본 발명의 어떤 실시예에서는, 격자 영역은 도3에서 설명할 것과 같이 투명 물질 라인(103) 내에 형성된다. 상기 격자 영역을 형성하는 것은 레이저(301)에 의해서 방출된 레이저 빔(302)을 제1 광빔 부분(304) 및 제2 광빔 부분(305)으로 분리시키는 것을 포함한다. 이것은 빔 분할기(303)에 의해서 수행될 수 있다. 상기 레이저 빔(302)는 자외선을 포함할 수 있다. 상기 제1 광빔 부분(304)는 제1 거울(306)에 의해 상기 제1 반도체 구조를 향하여 반사된다. 상기 제2 광빔 부분(305)은 제2 거울(307)에 의해 상기 제1 반도체 구조(100)를 향하여 반사된다. 반도체 구조(100)에서, 상기 제1 부분(304)과 제2 광빔 부분(305)은 서로 간섭한다. 투명 물질 라인(103) 내의 특정 구역에 도달한, 상기 제1 광빔 부분(304)에서의 빛과 상기 제2 광빔 부분(305)에서의 빛 사이의 위상차는 상기 라인(103)의 길이 방향(x)으로 있는 상기 구역의 위치에 따라 달라진다. 그래서, 라인(103)을 따라, 상기 제1 및 제2 광빔 부분들이 보강하여 간섭하는 구역들 및 상기 제1 및 제2 광빔 부분들이 상쇄하여 간섭하는 부분들이 서로 교대로 일어난다. 보강 간섭을 하는 구역들은 빛의 강한 세기를 수신한다. 이러한 구역에서, 상기 투명 물질의 굴절률은 증가하며, 이것으로 강력한 광자에 의하여 투명 물질 내의 화학 결합들이 깨지는 것이 설명된다. 그래서 높은 굴절률을 가지는 구역들이 생성된다. 상쇄 간섭의 구역들은 단지 약한 빛의 세기를 수신한다. 이러한 구역들에서, 투명 물질의 굴절률은 본질적으로 불변한다.

상기 제조 공정은 층(102) 위에서 도1에서 보여진 제2의 물질층(104) 및 제3의 물질층(105)을 증착하는 것을 더 포함한다. 이것은 공지된 증착 기술에 의해서 수행될 수 있다.

전기적 요소는 상기 제1 반도체 구조(100) 내에서 형성될 수 있다. 본 발명의 일 실시예에서, 상기 전기적 요소는 전기적 도전 라인(110)을 포함할 수 있으며, 이것은 아래에서 설명할 것처럼, 다마신 기술(damascene technique)에 의해서 형성될 수 있다. 층(105)의 증착 전에, 절연 부분들(106)이 상기 층(104) 위에서 형성된다. 이것은 당해 기술 분야에서 숙련된 자에게 알려진 광리소그래피 기술에 의해서 수행될 수 있다. 이러한 목적을 위해서, 상기 절연 부분들(106) 외부 층(104)의 부분들은 얇게 되며, 이것은 당해 기술 분야에서 숙련된 자에게 알려진 광리소그래피 기술들 및 에칭 기술들에 의해서 수행될 수 있다. 상기 층(104) 내에서 물질의 손실은 상기 반도체 구조(100) 상에서 증착된 층(104)의 두께를 미리 대응적으로 증가시킴으로써 고려될 수 있다. 제3 물질층(105)을 증착한 후에, 연마 공정은 절연 부분(105)로부터 과도한 제3 물질을 제거하고 그리고 상기 반도체 구조(100) 표면을 평탄화하기 위해서 수행된다.

본 발명의 다른 실시예에서, 상기 제1 반도체 구조(500)는 도5에 대하여 상술한 바와 같이 반도체 구조(500)일 수 있다. 도6a는 상기 제조 공정의 제1 단계에서 상기 반도체 구조(500)을 도시한다. 제조 공정에서, 제1 층(502)은 기판(501) 상에 증착된다. 응력 감응 요소(509)를 형성하는 것은 층(502) 상에 희생층(508)을 형성하는 것을 포함한다. 이것은 공지된 증착 및 패터닝 기술(patterning techniques)을 사용하여 수행될 수 있다.

도6b는 제조 공정의 그 후 단계에서의 반도체 구조(500)을 도시한다. 상기 제조 공정은 상기 반도체 구조(500) 상에 층(504)을 증착하는 것을 더 포함한다. 희생층(sacrificial layer)(508) 상에 증착된 층(504) 부분의 두께 및 층(502) 상에 증착된 층(504) 부분의 두께는 본질적으로 동일하기 때문에, 상기 층(504)의 표면은 상기 희생층(508) 위에서 범프(bump)를 포함한다. 화학적 기계적 연마 공정일 수 있는 연마 공정은 상기 범프를 제거하고 그리고 상기 층(504)의 평면층을 얻기 위해서 수행될 수 있다.

전기적 도전 라인(510)의 형성에 제공되는 전기적 요소는 반도체 구조(500) 내에 형성될 수 있다. 이러한 목적을 위해서, 절연 부분들(506)이 상기 층(504) 상에 형성된다. 도1-4에 관하여 설명한 방법에서 절연 부분들(106)의 형성과 유사하게, 상기 절연 부분들은 상기 반도체 구조(500) 상에 절연 물질의 층을 증착 및 상기 절연층을 패턴닝함으로써 형성될 수 있으며, 또는 대안적으로 절연 부분들(506)과 다르게 상기 층(504)의 일부를 얇게 함으로써 수행될 수 있다.

도6c는 상기 제조 공정의 그 후 단계에서 반도체 구조(500)을 도시한다. 상기 제조 공정은 상기 반도체 구조(500) 상에 제3의 물질층(505)를 증착하고, 그리고 상기 층(505)의 평면 표면을 얻고 절연 부분(506) 위에 층(505) 부분을 제거하기 위해서 상기 층(505)를 평탄화하는 것을 포함한다.

후속적으로, 응력 감응 요소의 형성은 빔 전구(precursor) 구조(515)에 근접한 트랜치 부분들(514,516)을 형성함으로써 계속된다. 이러한 목적을 위해서, 상기 층들(504,505) 및 희생층(508)은 상기 층들(504,505) 및 희생층(508)의 부분들을 제거함으로써 패터닝되고, 이것은 공지된 광리소그래피 및 에칭 기술들에 의해서 수행될 수 있다. 상기 트랜치 부분들(514,516)의 바닥 표면은 상기 층(502)의 표면을 포함한다. 상기 빔 전구 구조(515)는 희생층(508)의 나머지 위에 상기 층들(504,505)의 부분을 포함한다.

상기 희생층(508)의 나머지는 제거된다. 이것은 상기 반도체 구조(500)를 상기 희생층(508) 물질을 선택적으로 제거하는 부식액에 노출시킴으로써 수행되나, 상기 층(502,504 및 505)의 제1, 제2 및 제3의 물질 및 상기 절연 부분(506)의 물질은 부식액에 의해서 실질적으로 영향을 받지는 않는다. 상기 희생층(508)의 나머지가 제거됨에 따라, 상기 트랜치 부분(514,516)은 상기 트랜치(513)를 형성하기 위해서 서로 연결되며, 그리고 상기 트랜치(513)를 가로질러 걸쳐있는 빔(520)은 상기 빔 전구 구조(515) 내에서의 층(504,505)의 부분으로부터 형성된다.

그래서, 도5에서 도시된 것과 같은 반도체 구조(500)가 얻어진다. 만약 반도체 구조(500) 내에 응력이 존재하면, 힘이 빔(520)에 가해진다. 응력이 존재할 수 있는데, 이 응력은 층(504,505)의 증착시 생성되는 층(504,505) 내에서의 잔류 응력으로 인한 것이며, 상기 제2 물질의 결정 구조와 상기 제3 물질의 결정 구조의 부정합(incompatibility)으로 인한 것이다. 또한 응력은 상기 기판 및 층(502,504 및 505) 내의 물질들의 열 팽창 계수를 다르게 한다. 만약 상기 층들이 상승하는 온도에서 증착되면, 상기 층들 내의 물질은 온도가 감소할 때 다르게 수축하는 경향을 나타낼 것이다. 예를 들어, 만약 기판 또는 층(502)이 상기 층(504,505) 보다 더 큰 열 팽창 계수를 가지면, 상기 층(504,505)은 층(504,505)의 증착 후에 온도가 감소할 때 압축될 것이다. 만약 작은 압축 응력이 반도체 구조(500) 내에 존재하면, 상기 빔(520)은 본질적으로 직선적으로 남아있게 된다. 그러나 만약 상기 압축 응력이 임계 응력을 초과하면, 상술한 바와 같이 힘이 임계적 크기를 초과하고 그리고 상기 빔(520)은 구부러진다. 상기 반도체 구조(500) 내의 인장 응력은 상기 빔(520)의 강성을 증가시키도록 유도할 것이다.

본 발명의 일 실시예에서, 반도체 구조(500)는 빔(520) 대신에 막을 포함하며, 상기 막은 빔(520)의 형성과 유사하게 형성될 수 있다. 상기 층들(504,505)은 희생층(508)과 유사하게 희생층 위에서 증착된다. 상기 층들(504,505) 및 상기 희생층은, 상기 희생층 부분 위에서 층(504,505)의 부분을 포함하는 막 전구 구조에 근접한 트랜치 부분을 형성하기 위해서 패터닝된다. 후속적으로, 상기 막은 상기 희생층의 일부를 에칭 제거함으로써 완결된다.

본 발명의 다른 실시예들에서, 제1 반도체 구조는 도7에 대하여 상술한 바와 같이 반도체 구조(700)일 수 있다. 상기 제1 반도체 구조(700)의 제조 및 응력 감응 요소(709)의 형성은 제1 반도체 구조(500)의 제조 및 상기 응력 감응 요소(509)의 형성과 유사하게 수행될 수 있다. 응력 감응 요소(709)의 형성은 상기 빔 전구 구조(515)와 유사한 캔티레버 빔 전구 구조에 근접하여 상기 트랜치 부분(514,516)과 유사한 트랜치 부분들을 형성하는 것을 포함한다. 추가적으로, 상기 캔티레버 빔 전구 구조와 교차하는 제3 트랜치 부분이 형성된다. 상기 희생층(508)과 유사한 희생층의 나머지는 층(702)으로부터 상기 층들(704,705)의 부분들을 분리시킨다. 상기 반도체 구조(700)은 상기 희생층 물질을 선택적으로 제거하기 위해서 부식액에 노출되나, 상기 반도체 구조(700)의 다른 부분들의 물질은 부식액에 의해서 실질적으로 영향받지 않는다. 그래서 상기 캔티레버 빔(720) 및 상기 트랜치(713)가 형성된다.

본 발명의 추가적인 실시예에 있어서, 상기 제1 반도체 구조는 도10에서 상술한 바와 같이 반도체 구조(1100)일 수 있다.

도11a는 제조 공정의 제1 단계에서 반도체 구조(1100)을 도시한다. 층(1002)은 기판(1001) 상에서 증착된다. 응력 감응 요소(1005)를 형성하는 것은 층(1002) 상에 마운트(1004)를 형성하는 것을 포함하며, 이것은 공지된 광리소그래피 기술들에 의해서 수행될 수 있다.

도11b는 제조 공정의 그 후의 단계에서 반도체 구조(1100)을 도시한다. 희생층(1030)은 반도체 구조(1100) 상에서 증착된다. 그 후, 화학적 기계적 연마 공정이 상기 희생층(1030)의 표면을 평탄화하고, 그리고 상기 마운트(1004)로부터 희생층 부분을 제거하기 위해서 수행된다. 그래서, 상기 마운트(1004)의 최상위 표면이 노출된다.

한편, 반도체 구조(1100)의 제조 공정들의 다른 단계는 도11c에 도시되었다. 격자(1005)는 상기 희생층(1030) 및 상기 마운트(1004)의 노출된 최상위 표면 상에 형성된다. 이러한 목적을 위해서, 격자 물질층이 상기 희생층(1030) 및 상기 마운트(1004)의 노출된 최상위 표면 상에 증착된다. 격자 물질층은 공지된 광리소그래피 기술들에 의해서 패터닝된다. 그리하여, 상기 트랜치들(1006-1010)이 형성된다. 상기 트랜치들은 공지되어 예견된 공간을 가진다.

후속하여, 상기 반도체 구조(1100)는 상기 희생층(1030) 물질을 선택적으로 제거하는 부식액에 노출되나, 상기 격자 물질 및 상기 마운트(1004) 물질들 및 상기 층(1002)은 부식액에 의해서 실질적으로 영향을 받지 않는다.

그래서, 도10에서 도시된 반도체 구조(1100)가 얻어진다. 상기 격자 물질층을 증착할 때, 격자 물질층 내에 응력이 생길 수 있다. 상기 응력은 예를 들어, 상기 격자 물질의 결정 구조와 상기 희생층(1030) 물질의 결정 구조의 부정합으로 인한 것일 수 있다. 또한 격자 물질 층 내의 응력은 상기 희생층(1030) 및 격자 물질층의 열 팽창 계수들을 다르게 할 수 있다. 만약 격자 물질 층이 높은 온도에서 증착되면, 상기 격자 물질층 및 상기 희생층(1030)은 증착 공정 후에 온도가 감소함에 따라 다르게 수축하는 경향을 나타낼 것이다. 그러나 상기 격자 물질 층 및 상기 희생층은 서로 고정되어 있기 때문에, 상기 층들의 수축 과정들은 서로를 구속한다. 따라서 응력이 두 층 모두에 형성된다.

희생층(1030)이 제거됨에 따라, 상기 희생층(1030)에 고정된 층으로 인한 격자 물질층의 구속은 없어지며, 상기 격자(1005)는 자유롭게 이완될 수 있다. 만약 상기 격자(1005)가 응력을 받으면, 이러한 이완으로 상기 격자(1005)의 모양은 변형될 것이다. 특히, 만약 응력이 격자(1005)의 평면상의 성분 및 상기 트랜치들(1006-1010)의 방향과 수직한 방향의 성분을 가지면, 상기 격자(1005) 내의 상기 트랜치들(1006-1010) 사이에서 공간(s)은 격자 물질층의 패터닝에 제공된 상기 트랜치들(1006-1010)의 사전에 결정된 공간과는 달라진다. 상기 사전에 결정된 공간과 상기 공간(s) 사이에서의 편차는 반도체 구조(1100)에서 격자 물질층 내의 응력 상태를 나타내는 특징이 된다.

상기 반도체 구조 내의 응력을 나타내는 응력 감응 요소의 특성이 결정된다.

본 발명의 일 실시예에서, 제1 반도체 구조는 도1에 대하여 상술한 바와 같이 반도체 구조(100)일 수 있으며, 응력 감응 요소의 특성을 결정하는 것은 투명 물질 라인(103)의 특성을 결정하는 것을 포함한다. 투명 물질 라인(103)의 특성은 투명 물질 라인(103)을 통과하는 빛의 광학적 경로의 길이가 될 수 있다. 상기 광학적 경로의 길이는 도2에 대하여 상술한 바와 같이 반도체 구조(100)에 삽입된 반도체 구조 내의 응력을 측정하기 위한 시스템(200)에 의해서 결정될 수 있다. 상기 광학적 경로의 길이의 변경은 통합된 광빔(216)의 세기 측정으로부터 결정될 수 있다.

본 발명의 다른 실시예에서는, 투명 물질 라인(103)의 특성은 투명 물질 라인(103)에서 반사된 빛의 파장이 될 수 있다.

반사된 빛의 파장을 결정하는 것은 도4에 대해서 상술한 바와 같이 분광기를 포함한 반도체 구조 내의 응력을 측정하기 위한 시스템(400)에 반도체 구조(100)를 삽입하는 것을 포함할 수 있다. 상기 반사된 빛의 파장은 상기 반도체 구조(100)를 통해 투과된 빛의 스펙트럼 및/또는 상기 반도체 구조(100)에서 반사된 빛의 스펙트럼을 분석함으로써 결정될 수 있다.

본 발명의 추가적인 실시예들에서, 투명 물질 라인(103)의 특성은 라인(103)을 통해 투과된 빛의 복굴절일 수 있다. 상기 복굴절을 감지하는 것은 도4에 대하여 상술한 바와 같이 투과된 빛의 편광 특성들을 감지하는 분석기를 포함한 반도체 구조 내의 응력을 측정하기 위한 시스템(400)에 반도체 구조(100)을 삽입함으로써 수행될 수 있다. 투명 물질 라인(103) 내의 빛의 복굴절은 제2 편광 필터를 통과한 빛의 세기를 측정함으로써 감지될 수 있다.

본 발명의 일 실시예에 따라, 제1 반도체 구조는 도5에서 상술한 바와 같이 반도체 구조(500)일 수 있으며, 상기 응력 감응 요소의 특성은 탄성 소자의 굴절을 결정하는 것을 포함할 수 있다. 이것은 상기 빔(520)이 구부러졌는지를 결정함으로써 수행될 수 있다. 추가적으로, 상기 구부러진 높이 d는 측정될 수 있다.

본 발명의 일 실시예에 따라, 응력 감응 요소(509)의 특성을 결정하는 것은 도8에서 상술한 바와 같이 반도체 구조 내의 응력을 측정하기 위한 시스템 내에 반도체 구조(500)을 삽입하는 것을 포함한다. 상술한 바와 같이, 빔(520)의 굴절은 상기 빔(520)의 높이 프로파일을 분석함으로써 감지될 수 있으며, 이것은 빔(520)의 표면으로부터 반사된 상기 제1의 반사된 빛(812)과 제2의 반사된 빛(813)(참조 광빔) 사이의 간섭 패턴을 포함한 통합된 광빔(816) 세기의 분석으로부터 결정될 수 있다. 또한 상기 빔(520)의 구부러진 높이는 높이 프로파일로부터 결정될 수 있다.

본 발명의 다른 실시예들에서, 상기 빔(520)의 굴절은 도9에 대해서 상술한 바와 같이 반도체 구조 내의 응력을 측정하기 위한 시스템 내에 반도체 구조(500)를 삽입함으로써 결정된다. 상술한 바와 같이, 상기 빔(520)의 높이 프로파일 그리고 또한 구부러짐의 존재 및 상기 구부러진 높이 d는 상기 빔(520)의 표면으로부터 반사된 상기 제1의 반사된 빛(912)과 상기 트랜치(513)의 바닥 표면으로부터 반사된 제2의 반사된 빛 사이의 간섭 패턴을 포함하는 광 검출기(909)에 의해서 측정된 빛의 세기로부터 결정될 수 있다.

유사하게, 본 발명의 일 실시예에서 제1 반도체 구조는 도7에 대하여 상술한 바와 같이 반도체 구조(700)일 수 있으며, 응력 감응 요소의 특성을 결정하는 것은 캔티레버 빔(720)의 굴절을 결정하는 것을 포함할 수 있다. 응력 감응 요소(709)의 특성들이 되는 캔티레버 빔(720)의 밴딩 및 밴딩 높이 d는 캔티레버 빔의 표면으로부터 반사되는 빛과 트랜치(713)의 바닥 표면으로부터 반사되는 빛 혹은 참조 광빔 사이의 간섭 패턴을 관찰함으로써 결정될 수 있다. 상기 간섭 패턴은 도8에 대해서 상술한 바와 같이 반도체 구조 내에 응력을 측정하기 위한 시스템(800) 내에 또는 도9에 대해서 상술한 바와 같이 반도체 구조 내의 응력을 측정하기 위한 시스템 내에 반도체 구조(700)를 주입함으로써 결정될 수 있다.

본 발명의 일 실시예에서, 상기 제1 반도체 구조는 도11에 대해서 상술한 바와 같이 반도체 구조(1100)일 수 있으며, 응력 감응 요소의 특성을 결정하는 것은 트랜치들(1006-1010) 사이의 간격(s)을 결정하는 것을 포함하며, 이것은 상기 응력 감응 요소로부터 회절된 빛의 회절 패턴을 분석함으로써 수행될 수 있다. 이것은 도10에서 도시한 바와 같이 회절분석계(1200)에 반도체 구조(1100)을 주입하는 것을 포함한다.

본 발명의 일 실시예에서, 각 α는 고정되어 있다. 각 β는 검출기(1012)를 이동시킴으로써 변화된다. 상기 검출기(1012)를 향하는 방향으로 산란된 빛의 세기를 각 β의 함수로서 측정된다. 그 후, 상기 트랜치들(1006-1010) 사이의 공간(s)은 측정된 세기가 최대가 되는 각 β의 값으로부터 결정되며, 이것은 당해 기술분야에서 숙련된 자에게 알려진 계산에 의해서 수행될 수 있다.

본 발명의 다른 실시예에서, 상기 각 β는 각 α가 광 소스(1040)를 이동시킴으로써 변화되는 동안에 고정된다. 상기 검출기(1012)를 향하는 방향으로 산란된 빛의 세기는 각 α의 함수로써 측정된다. 상기 트랜치들(1006-1010) 사이의 공간(s)은 측정된 세기가 최대가 되는 각 α의 값으로부터 결정되며, 이것은 당해 기술 분야에서 숙련된 자에게 알려진 계산에 의해서 수행될 수 있다.

한편 본 발명의 다른 실시예에서, 각 α 및 각 β 모두는 고정된다. 광 소스(1040)은 복수의 파장을 가지는 빛을 방출한다. 특히 광 소스(1040)은 연속 스펙트럼을 가지는 빛을 방출한다.

격자(1005)에서 산란된 빛의 스펙트럼은 결정된다. 이러한 목적을 위하여, 광 검출기(1012)는 분광기를 포함할 수 있다. 앞서 설명된 바와 같이, 라인들(1016-1020)로부터 반사된 빛의 부분들 간의 위상차는 산란된 빛의 파장에 따라 다르다. 따라서, 특정 각도 α, β에서의 산란된 빛의 스펙트럼은 최대값을 포함한다. 최대값의 파장은 상기 트랜치들(1006-1010) 사이의 공간(s)을 나타낸다. 최대값의 파장은 검출기(1012)에 의해서 측정된 산란된 빛의 스펙트럼으로부터 결정되며, 공간(s)은 당해 기술 분야에서 숙련된 자에게 알려진 계산에 의해서 최대 파장으로부터 결정된다.

본 발명의 추가적인 실시예에서, 광 소스(1040)은 복수의 파장을 방출할 수 있다. 추가적으로, 각 α,β 중 하나는 광 소스(1040) 및 광 검출기(1012)중 어느 하나 또는 둘 모두가 이동함으로써 변화된다. 상기 광 검출기(1012)는 분광기를 포함한다. 그래서 각 α,β의 다른 값에서 얻어진 복수의 스펙트럼은 기록될 수 있다. 상기 공간(s)은 당해 기술 분야의 숙련된 자에게 알려진 컴퓨터 시뮬레이션 기술들을 사용하여 복수의 스펙트럼으로부터 결정될 수 있다. 유리하게, 이것은 공간(s)을 더 정확하게 결정하도록 하며, 그리고 격자(1005)의 다른 특성들을 추가적으로 결정하도록 한다. 예를 들어 트랜치(1006-1010)의 깊이 및/또는 상기 격자(1005)의 굴절률을 결정하도록 한다.

격자 물질층과 희생층(1030) 사이의 응력은 물질층의 패턴 내의 측정된 공간(s)과 격자 트랜치들의 사전에 결정된 공간 사이의 차이로부터 계산될 수 있다.

반도체 구조 내의 응력 상태를 나타내는 응력 감응 요소의 특성을 결정하는 것은 제조 공정이 완결된 후에 수행될 수 있다. 응력 감응 요소의 특성을 결정하는 것은 반도체 구조 내의 전기적 요소의 동작 동안에 수행될 수 있다. 그래서 응력의 생성 또는 이완은 전기적 요소의 동작 및 그 결과에 의해서 유도되며, 예를 들어, 유도 전류 형성으로 인하여 반도체 구조의 부분들의 열팽창이 모티터되는 결과로부터 유도된다.

본 발명의 다른 실시예에서, 응력 감응 요소의 특성은 특히 만약 제1 반도체 구조가 도1에서 상술한 바와 같은 반도체 구조(100)이라면, 제조 공정 동안에 제자리에서 또는 즉시 처리로 모니터될 수 있다.

이러한 목적을 위하여, 반도체 구조(100)는 반도체 구조 내에 응력을 측정하는 시스템(200,400)이 삽입될 수 있으며, 상기 시스템은 물리적 증기 증착, 화학적 증기 증착 및/또는 개선된 플라즈마 화학적 증기 증착 또는 당해 기술 분야에서 숙련된 자에게 알려진 임의의 다른 증착 공정을 수행하기 위해서 장치 내에 제공된다. 따라서, 층(104,105) 중에서 적어도 하나가 증착되는 동안에, 반도체 구조(100) 내의 응력의 형성은 연속적 또는 복수의 시점에서 투명 물질 라인(103)의 특성을 결정함으로써 관찰될 수 있다. 추가적으로 반도체 구조(100) 내의 응력 상태를 나타내는 투명 물질 라인(103)의 특성은 층(104)의 증착 후 및/또는 층(105)의 증착 후에 결정될 수 있다. 그래서 어떤 증착도 수행되지 않는 제조 공정의 구간에서 반도체 구조(100) 내의 응력의 변화는 관찰될 수 있으며, 이것은 반도체 구조(100) 내의 응력 감소를 유도하는 층(104) 및/또는 층(105) 내의 이완 공정들을 모니터하도록 한다.

또한 응력 감응 요소의 특성을 결정하는 것은 물질의 증착과는 다른 공정 단계 동안에 수행될 수 있다. 특히 응력 감응 요소의 특성을 결정하는 것은 열 어닐링(annealing) 공정 동안에 또는 그 후에 수행될 수 있다.

열 어닐링에 있어서, 반도체 구조는 상승된 온도에서 사전에 결정된 시간 동안 노출된다. 열 어닐링 동안에, 반도체 구조 내의 물질들의 서로 다른 열 팽창 계수로 인해 응력이 생성될 수 있다. 그러나 또한 상승된 온도는 원자 및/또는 분자들의 이동성을 증가시키기 때문에, 열 어닐링은 반도체 구조 내의 응력의 이완을 촉진할 수 있으며, 그 결과 입자들의 활동적으로 불리한 높은 응력의 배열들이 더 유리한 배열로 재배열될 수 있다.

열 어닐링 공정 동안에 응력 감응 요소의 특성의 결정하는 것은 반도체 구조 내에서의 응력을 측정하기 위한 시스템(200,400,800,900,1000)에 반도체 구조를 삽입하고, 추가적으로 반도체 구조의 온도를 증가시키기 위한 히터(heater)를 포함하고, 그리고 상기 히터의 작동 동안에 응력 감응 요소의 특성을 결정함으로써 수행될 수 있다.

상기 제조 공정은 응력 감응 요소의 특성을 결정하는데 기반하여 수정될 수 있다.

제조 공정은 제조 공정의 하나 또는 그 이상의 매개변수들을 변경함으로써 수정될 수 있다. 상기 매개변수들은 제조 단계가 수행되는 온도를 포함할 수 있으며, 예를 들어 반도체 구조 내의 하나 또는 그 이상의 온도에서 형성될 수 있다. 또한 상기 매개변수는 증착 공정에서 반응성 가스의 압력 또는 조성을 포함할 수 있다. 상기 매개변수는 기판의 조성 및/또는 증착된 층들 중 하나의 조성을 포함할 수 있다. 상기 매개변수는 반도체 구조(100)의 구성요소의 치수, 예를 들어 층들 중 하나 또는 그 이상의 두께 혹은 구조적 구성요소의 측면 치수(예를 들어, 전기적 도전 라인의 폭 및/또는 절연 부분의 폭)를 포함할 수 있다.

본 발명의 어떤 실시예에서는, 제조 공정의 수정은 하나 또는 그 이상의 추가적인 물질의 층을 형성하는 것을 포함할 수 있다. 본 발명의 다른 실시예에서는, 제조 공정의 수정은 층의 형성을 생략하는 것을 포함할 수 있다. 제2 반도체 구조는 수정된 제조 공정에 의해서 형성될 수 있다.

수정된 제조 공정은 제2 반도체 구조 내의 전기적 요소를 형성하는 것을 포함할 수 있으며, 예를 들어, 제1 반도체 구조 및/또는 전계 효과 트랜지스터 내에 전기적 도전 라인(110,510,710)과 유사한 전기적 도전 라인을 형성하는 것을 포함할 수 있다. 제조 공정의 수정에 기인하여, 제2 반도체 구조 내의 전기적 요소는 제1 반도체 구조 내의 전기적 요소와 다른 응력 상태의 적용을 받을 수 있다.

본 발명의 어떤 실시예에서는, 응력 감응 요소는 제2 반도체 구조 내에서 형성되며, 이것은 반도체 구조(100) 내의 라인(103)과 유사한 투명 물질 라인, 반도체 구조(500) 내의 빔(520)과 유사한 빔, 반도체 구조 내의 캔티레버 빔(720)과 유사한 캔티레버 빔 또는 반도체 구조(1100) 내의 격자(1005)와 유사한 격자를 포함할 수 있다. 상기 제2 반도체 구조 내의 응력 감응 요소의 형성은 상기 제1 반도체 구조 내의 응력 감응 요소의 형성과 같은 공정 단계에 의해서 수행될 수 있다.

상기 제2 반도체 구조 내의 응력 상태를 나타내는 상기 제2 반도체 구조 내의 응력 감응 요소의 특성은 상기 제1 반도체 구조 내의 응력 감응 요소의 특성을 결정하는 것과 유사하게 결정될 수 있다.

제2 반도체 구조 내의 응력 감응 요소의 특성은 상기 제1 반도체 구조 내의 응력 감응 요소의 특성과 비교될 수 있다. 그래서 반도체 구조 내의 응력에 대한 제조 공정 수정의 영향에 관한 정보가 얻어질 수 있다.

본 발명의 어떤 실시예에서는, 복수의 제1 반도체 구조들이 형성된다. 제1 반도체 구조들의 각각은 다른 반도체 구조를 형성하기 위해 사용되는 제조 공정들과는 다른 제조 공정에 의해서 형성된다. 상기 제조 공정들은 상세히 상술한 하나 또는 그 이상의 변수들에 있어서 다를 수 있다. 또한 상기 제조 공정들은 추가적인 물질 층이 형성되는지 그렇지 않은지가 다를 수 있다.

제1 반도체 구조 각각에 있어서, 응력 감응 요소가 형성된다. 각 응력 감응 요소들은 각 반도체 구조 내의 응력 상태를 나타내는 특성을 가진다. 복수의 각 제1 반도체 구조 내의 응력 감응 요소의 특성은 결정된다. 그래서 각 제1 반도체 구조 내의 응력에 관한 정보가 얻어질 수 있다.

각 제1 반도체 구조들 내의 응력은 각 제1 반도체 구조를 형성하는데 사용되는 제조 공정의 하나 또는 그 이상의 매개변수와 관련될 수 있다. 그래서 하나 또는 그 이상의 매개변수에 대한 반도체 구조 내의 응력의 종속성이 확립될 수 있다. 하나 또는 그 이상의 매개변수 상의 응력의 종속성을 확립하는 것은 하나 또는 그 이상의 매개 변수를 포함하는 데이터에 수학적 함수를 적합화(fitting)시키는 것을 포함할 수 있으며, 제1 반도체 구조 내의 응력은 이러한 매개변수들을 가지는 제조 공정에 의해서 형성된다.

제2 반도체 구조는 수정된 제조 공정에 의해서 형성될 수 있으며, 상기 제조 공정의 수정은, 응력과, 제1 반도체 구조와, 제조 공정의 하나 또는 그 이상의 매개변수와의 사이에 확립된 종속성에 기반한다.

제조 공정의 수정은 적합화된 수학적 함수에 기초하여 하나 또는 그 이상의 매개변수의 개선된 값들을 결정하는 것을 포함한다. 이것은 최적화 방법들에 의해서 수행될 수 있다.

본 발명의 어떤 실시예에서는, 제조 공정의 수정은 제2 반도체 구조 내의 응력을 줄인다. 하나 또는 그 이상의 매개변수들의 값들은 적합화된 수학적 함수에 의해서 계산된 응력을 최소화함으로써 결정될 수 있으며, 이것은 당해 기술 분야에서 숙련된 자에게 알려진 최적화 알고리즘들에 의해서 수행될 수 있다.

본 발명의 다른 실시예에서는, 제조 공정의 수정은 제2 반도체 구조 내의 응력이 사전에 결정된 타겟 응력 값에 근접하도록 한다. 하나 또는 그 이상의 매개변수의 값들은 적합화된 수학적 함수에 의해 계산된 응력과 사전에 결정된 응력 값 사이의 차이의 제곱을 최소화함으로써 얻어질 수 있다. 대안적으로, 적합화된 수학적 함수가 사전에 결정된 응력 값을 추정하는 하나 또는 그 이상의 값들이 결정될 수 있다. 이것은 숙련된 자에게 알려진 알고리즘들을 해결함으로써 수행될 수 있다.

제2 반도체 구조는 복수의 전기적 요소를 포함하는 집적 회로를 포함할 수 있으며, 응력 감응 요소는 포함할 필요가 없다.

본 발명의 다른 실시예에서는, 전기적 요소, 즉 전기적 도전 라인 또는 전계 효과 트랜지스터는 각 복수의 제1 반도체 구조 내에서 형성된다. 각 전기적 요소의 특성은 결정될 수 있다. 만약 전기적 요소가 전기적 도전 라인을 포함한다면, 라인의 저항은 결정될 수 있다. 만약 전기적 요소들이 전계 효과 트랜지스터를 포함한다면, 각 전계 효과 트랜지스터의 채널 영역 내에서 전하 캐리어의 이동성은 결정될 수 있다.

제1 반도체 구조들 내의 전기적 요소의 특성들은 제1 반도체 구조들 내의 응력 감응 요소의 특성들과 관련될 수 있다. 그래서 반도체 구조 내의 응력에 대한 전기적 요소 특성의 종속성이 확립될 수 있다. 유리한 점으로, 전기적 요소의 특성과 반도체 구조 내의 응력 사이의 종속성을 확립함으로써 응력의 영향으로 인한 전기적 요소의 바람직한 특성 혹은 바람직하지 못한 특성들이 파악될 수 있다.

본 발명의 추가적 수정에 있어서, 제1 반도체 구조 내의 응력 감응 요소의 형성은 광리소그래피에서 정렬의 정밀도를 테스트하는데 사용되는 공지된 오버레이(overlay) 구조와 유사하게 복수의 주기적 피처들을 형성하는 것을 포함할 수 있다. 복수의 주기적 피처들의 특성, 예를 들어 주기적 피처들 간의 간격 및/또는 주기적 피처들의 굴절률 및/또는 주기적 피처들의 치수는 회절분석계에 의해서 결정된다. 반도체 구조 내의 응력은 결정된 주기적 피처들의 특성으로부터 계산될 수 있다.

상기 개시된 특정 실시예는 단지 예시적이며, 따라서 본 발명은 수정될 수 있고, 그리고 본 명세서의 설명을 통해 혜택을 받는 본 발명의 기술분야에서 숙련된 자에게 명백하나 다른 동등한 방식으로 수행될 수 있다. 예를 들어, 상기 기재된 공정 단계들은 다른 순서로 수행될 수 있다. 더욱이 본원에서 도시한 세부적인 구조 또는 디자인에 한정되도록 의도되지 않았으며, 아래의 청구항들에서 설명된 것과 다른 것도 의도되지 않았다. 따라서 상술한 특정 실시예들이 변경 또는 수정될 수 있음은 명백하고, 그리고 이러한 모든 변경은 본 발명의 사상과 범위 내에서 고려된다. 따라서 본 발명의 보호 범위는 아래 청구항에 기재된 것과 같다.

Claims (21)

1. 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법으로서,

   상기 반도체 구조 내에 응력 감응 요소(stress sensitive element)를 형성하는 단계와;

   상기 반도체 구조 내에 전기적 요소(electrical element)를 형성하는 단계와;

   상기 응력 감응 요소의 특성을 측정하는 단계와, 상기 특성은 상기 반도체 구조 내의 고유 응력 상태(intrinsic stress condition)를 나타내며;

   상기 전기적 요소의 특성을 측정하는 단계와; 그리고

   상기 전기적 요소의 특성을 상기 응력 감응 요소의 특성과 관련시키는 단계를 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
2. 제1항에 있어서,

   상기 응력 감응 요소를 형성하는 단계는 상기 반도체 구조 내에 투명 물질 라인을 형성하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
3. 제2항에 있어서,

   상기 응력 감응 요소의 특성을 측정하는 단계는 상기 투명 물질 라인에서 반사된 빛의 파장을 측정하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
4. 제2항에 있어서,

   상기 응력 감응 요소의 특성을 측정하는 단계는 상기 투명 물질 라인 내의 광학적 경로의 길이의 변화를 측정하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
5. 제1항에 있어서,

   상기 응력 감응 요소를 형성하는 단계는 탄성 소자를 형성하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
6. 제5항에 있어서,

   상기 응력 감응 요소를 형성하는 단계는 제 1 물질층 및 제 2 물질층을 증착하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
7. 제6항에 있어서,

   상기 응력 감응 요소를 형성하는 단계는, 상기 제 2 물질층을 패터닝하는 것과, 그리고 상기 반도체 구조를 부식액에 노출시키는 것을 포함하며, 상기 부식액은 상기 제 1 물질층의 물질을 선택적으로 제거하도록 되어 있는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
8. 제5항에 있어서,

   상기 응력 감응 요소의 특성을 측정하는 단계는 상기 탄성 소자의 굴절을 결정하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
9. 제8항에 있어서,

   상기 탄성 소자의 굴절을 결정하는 것은 상기 탄성 소자의 표면으로부터 반사된 빛과 바닥 표면으로부터 반사된 빛 간의 간섭 패턴을 분석하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
10. 제8항에 있어서,

    상기 탄성 소자의 굴절을 결정하는 것은 상기 탄성 소자의 표면으로부터 반사된 빛과 참조 광빔 간의 간섭 패턴을 분석하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
11. 제8항에 있어서,

    상기 탄성 소자의 굴절을 결정하는 것은 상기 탄성 소자의 표면을 스캔하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
12. 제5항에 있어서,

    상기 응력 감응 요소의 특성을 측정하는 단계는 상기 탄성 소자의 강성(stiffness)을 측정하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
13. 제12항에 있어서,

    상기 탄성 소자의 강성을 측정하는 것은 상기 탄성 소자에 힘을 가하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
14. 제5항에 있어서,

    상기 응력 감응 요소의 특성을 측정하는 단계는 상기 탄성 소자 내에 제공되는 피처들의 간격을 결정하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
15. 제14항에 있어서,

    상기 피처들의 간격을 결정하는 것은 상기 피처들로부터 회절된 빛을 분석하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
16. 제1항에 있어서,

    상기 전기적 요소의 특성을 측정하는 단계는 또한 상기 전기적 요소의 저항을 측정하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
17. 제1항에 있어서,

    상기 전기적 요소는 트랜지스터를 포함하고, 그리고 상기 전기적 요소의 특성을 측정하는 단계는 또한 상기 전기적 요소의 채널 저항을 측정하는 것을 포함하는 것을 특징으로 하는 반도체 구조 내의 전기적 요소에 대한 응력의 영향을 조사하는 방법.
18. 삭제
19. 삭제
20. 삭제
21. 삭제

Images