KR101137679B1

KR101137679B1 - 플라즈마 디스플레이 장치

Info

Publication number: KR101137679B1
Application number: KR1020097021559A
Authority: KR
Inventors: 가나메 미조까미; 신이찌로 이시노; 고요 사까모또; 유이찌로 미야마에; 요시나오 오오에; 히데지 가와라자끼
Original assignee: 파나소닉 주식회사
Priority date: 2008-03-06
Filing date: 2009-02-25
Publication date: 2012-04-20
Also published as: CN101960552B; EP2136387B1; JP2009212036A; EP2136387A4; EP2136387A1; JP5272450B2; WO2009110196A1; CN101960552A; US20110018852A1; KR20090122388A

Abstract

플라즈마 디스플레이 장치는, 플라즈마 디스플레이 패널을 유지하는 섀시 부재에 배치됨과 함께 표시 전극의 전극 단자부에 플렉시블 배선판을 통하여 접속되고 표시 전극에 구동 전압을 인가하기 위한 구동 회로 기판과, 섀시 부재에서, 데이터 전극의 전극 단자부에 근접한 하단부에 배치됨과 함께 전극 단자부에 플렉시블 배선판을 통하여 접속되고 또한 데이터 전극에 구동 전압을 인가하기 위한 복수의 데이터 드라이버를 구비하고 있다. 플라즈마 디스플레이 패널은, 표시 전극을 덮는 유전체층 상에 기초막을 형성함과 함께, 그 기초막에 금속 산화물을 포함하는 복수개의 결정 입자를 전체면에 걸쳐서 분포되도록 부착시킴으로써 구성하였다.

전면판, 배면판, 방전 공간, 주사 전극, 유지 전극, 표시 전극, 차광층, 유전체층

Description

플라즈마 디스플레이 장치{PLASMA DISPLAY DEVICE}

본 발명은, 표시 디바이스로서 플라즈마 디스플레이 패널을 이용한 플라즈마 디스플레이 장치에 관한 것이다.

플라즈마 디스플레이 패널(이하, PDP라고 부름)은 고정세화, 대화면화의 실현이 가능하므로, 65인치 클래스의 텔레비전 등이 제품화되어 있다. 최근, PDP는 종래의 NTSC 방식에 비해 주사선 수가 2배 이상인 하이디피니션 텔레비전에의 적용이 진행되고 있을뿐만 아니라, 환경 문제를 배려하여 납 성분을 함유하지 않은 PDP도 요구되고 있다.

PDP는, 기본적으로는, 전면판과 배면판으로 구성되어 있다. 전면판은 플로트법에 의한 붕규산 나트륨계 글래스의 글래스 기판과, 글래스 기판의 한쪽의 주면 상에 형성된 스트라이프 형상의 투명 전극과 버스 전극으로 구성되는 표시 전극과, 표시 전극을 덮어서 컨덴서로서의 기능을 하는 유전체층과, 유전체층 상에 형성된 산화 마그네슘(MgO)을 포함하는 보호층으로 구성되어 있다. 한편, 배면판은 글래스 기판과, 그 한쪽의 주면 상에 형성된 스트라이프 형상의 데이터 전극과, 데이터 전극을 덮는 기초 유전체층과, 기초 유전체층 상에 형성된 격벽과, 격벽간에 형성된 적색, 녹색 및 청색 각각으로 발광하는 형광체층으로 구성되어 있다.

또한, 이 PDP를 이용한 플라즈마 디스플레이 장치는, PDP를 금속판을 포함하는 섀시 부재의 전면측에 유지하고, 그 섀시 부재의 배면측에 PDP를 구동시키기 위한 구동 회로 블록을 배치하여 PDP 모듈을 구성하고, 이 PDP 모듈을 케이스 내에 수용함으로써 구성되어 있다(특허 문헌 1 참조).

최근, 텔레비전은 고정세화가 진행되고 있고, 시장에서는 저코스트ㆍ저소비 전력ㆍ고휘도의 하이디피니션(1920×1080 화소 : 프로그레시브 표시) PDP가 요구되고 있다.

[특허 문헌 1] 일본 특허 공개 제2007-121829호 공보

<발명의 개시>

본 발명의 플라즈마 디스플레이 장치는, 플라즈마 디스플레이 패널과, 섀시 부재와 구동 회로 기판과 복수의 데이터 드라이버를 구비하고 있다.

플라즈마 디스플레이 패널은, 서로 마주하는 양측단부에 전극 단자부를 설치한 복수의 표시 전극을 갖는 전면판과 표시 전극에 교차하는 방향으로 배열함과 함께, 한쪽의 단부에 전극 단자부를 설치한 복수의 데이터 전극을 갖는 배면판을 포함하고, 또한 전면판과 배면판을 사이에 방전 공간을 형성하도록 대향 배치하여 구성하고 있다.

섀시 부재는, 이 플라즈마 디스플레이 패널을 유지한다. 구동 회로 기판은, 이 섀시 부재에 배치됨과 함께, 플라즈마 디스플레이 패널의 표시 전극의 전극 단자부에 배선 기판을 통하여 접속되고 플라즈마 디스플레이 패널의 표시 전극에 구동 전압을 인가한다.

복수의 데이터 드라이버는, 섀시 부재에서 플라즈마 디스플레이 패널의 데이터 전극의 전극 단자부에 근접한 한쪽의 단부에 배치됨과 함께, 플라즈마 디스플레이 패널의 데이터 전극의 전극 단자부에 배선 기판을 통하여 접속되고, 또한 데이터 전극에 구동 전압을 인가한다.

플라즈마 디스플레이 패널은, 표시 전극을 덮는 유전체층 상에 기초막을 형성함과 함께, 그 기초막에 금속 산화물을 포함하는 복수개의 결정 입자를 전체면에 걸쳐서 분포하도록 부착시킴으로써 구성한 것을 특징으로 한다.

이와 같은 구성에 의해, 전자 방출 성능이 양호하며 높은 전하 유지 성능도 갖는 PDP의 성능을 충분히 발휘할 수 있는 구성으로 함으로써, 고정세이고 고휘도의 표시 성능을 구비하고, 또한 저소비 전력이면서 저가격의 플라즈마 디스플레이 장치를 실현할 수 있다.

도 1은 본 발명의 실시 형태에서의 플라즈마 디스플레이 장치에 이용하는 PDP의 구조를 도시하는 사시도.

도 2는 본 발명의 실시 형태에서의 PDP의 전극 배열도.

도 3은 본 발명의 실시 형태에서의 플라즈마 디스플레이 장치의 블록 회로도.

도 4는 본 발명의 실시 형태에서의 장치의 구동 전압 파형도.

도 5는 본 발명의 실시 형태에서의 플라즈마 디스플레이 장치의 전체 구성을 도시하는 분해 사시도.

도 6은 본 발명의 실시 형태에서의 장치의 PDP 모듈 부분을 배면측으로부터 본 평면도.

도 7A는 본 발명의 실시 형태에서의 PDP 모듈의 PDP를 배면측으로부터 본 평면도.

도 7B는 본 발명의 실시 형태에서의 PDP 모듈의 PDP를 전면측으로부터 본 평면도.

도 8은 본 발명의 실시 형태에서의 PDP 모듈의 주요부를 확대하여 나타내는 평면도.

도 9는 본 발명의 실시 형태에서의 플라즈마 디스플레이 장치의 PDP의 전면판의 구성을 도시하는 단면도.

도 10은 본 발명의 실시 형태에서의 전면판의 보호층에서, 응집 입자를 설명하기 위한 확대도.

도 11은 본 발명의 실시 형태에 따른 효과를 설명하기 위해 행한 실험 결과에서, PDP에서의 전자 방출 성능과 Vscn 점등 전압의 검토 결과를 나타내는 특성도.

도 12는 결정 입자의 캐소드 루미네센스 측정 결과를 나타내는 특성도.

도 13은 결정 입자의 입경과 전자 방출 성능의 관계를 나타내는 특성도.

도 14는 결정 입자의 입경과 격벽의 파손의 발생율과의 관계를 나타내는 특성도.

도 15는 본 발명의 실시 형태에 따른 PDP에서, 결정 입자의 입도 분포의 일 례를 나타내는 특성도.

<부호의 설명>

1 : 전면판

2 : 배면판

3 : 방전 공간

4 : 주사 전극

5 : 유지 전극

6 : 표시 전극

7 : 블랙 스트라이프(차광층)

8 : 유전체층

81 : 제1 유전체층

82 : 제2 유전체층

9 : 보호층

10 : 데이터 전극

11 : 기초 유전체층

12 : 격벽

13 : 형광체층

14 : 플라즈마 디스플레이 패널(PDP)

14a, 14b, 14c : 전극 단자부

16 : 데이터 전극 구동 회로

17 : 주사 전극 구동 회로

18 : 유지 전극 구동 회로

20 : 섀시 부재

25, 28 : 플렉시블 배선판

26, 27, 30 : 구동 회로 기판

29 : 데이터 드라이버

91 : 기초막

92 : 응집 입자

92a : 결정 입자

<발명을 실시하기 위한 최량의 형태>

이하, 본 발명의 일 실시 형태에서의 플라즈마 디스플레이 장치에 대해서 도면을 이용하여 설명한다.

<실시 형태>

도 1은 본 발명의 실시 형태에 따른 플라즈마 디스플레이 장치에서의 PDP(14)의 구조를 도시하는 사시도이다. 도 1에 도시한 바와 같이, PDP(14)는 전면 글래스 기판 등을 포함하는 전면판(1)과, 배면 글래스 기판 등을 포함하는 배면판(2)이 대향하여 배치되어 있다. PDP(14)의 외주부는 글래스 프릿 등을 포함하는 봉착재에 의해 기밀 봉착되어 있다. 봉착된 PDP(14) 내부로서, 전면판(1)과 배면판(2) 사이에 형성된 방전 공간(3)에는 Ne 및 Xe 등의 방전 가스가 400Torr～600Torr의 압력으로 봉입되어 있다.

전면판(1)의 전면 글래스 기판 상에는, 한 쌍의 띠 형상의 주사 전극(4) 및 유지 전극(5)을 포함하는 복수의 표시 전극(6)과 블랙 스트라이프(차광층)(7)가 서로 평행하게 각각 복수열 배치되어 있다. 전면 글래스 기판 상에는 표시 전극(6)과 차광층(7)을 덮도록 컨덴서로서의 기능을 하는 유전체층(8)이 형성되어 있다. 또한, 유전체층(8)의 표면에 산화 마그네슘(MgO) 등을 포함하는 보호층(9)이 형성되어 있다.

또한, 배면판(2)의 배면 글래스 기판 상에는, 전면판(1)의 주사 전극(4) 및 유지 전극(5)과 교차하는 방향으로, 복수의 띠 형상의 데이터 전극(10)이 서로 평행하게 배치되어 있다. 그리고, 데이터 전극(10)을 기초 유전체층(11)이 피복하고 있다. 또한, 데이터 전극(10) 사이의 기초 유전체층(11) 상에는 방전 공간(3)을 구획하는 소정의 높이의 격벽(12)이 형성되어 있다. 격벽(12) 사이의 홈에 데이터 전극(10)마다, 자외선에 의해 적색, 녹색 및 청색으로 각각 발광하는 형광체층(13)이 순차적으로 도포하여 형성되어 있다. 주사 전극(4) 및 유지 전극(5)이 데이터 전극(10)과 교차하는 위치에 방전 셀이 형성되고, 표시 전극(6) 방향으로 나열한 적색, 녹색, 청색의 형광체층(13)을 갖는 방전 셀이 컬러 표시를 위한 화소로 된다.

도 2는, PDP의 전극 배열도이다. PDP(14)에는, 행 방향으로 연장된 n개(본 실시 형태에서는, n=1080)의 주사 전극 SC1～SCn(도 1의 주사 전극(4)) 및 n개의 유지 전극 SU1～SUn(도 1의 유지 전극(5))이 배열되고, 열 방향으로 연장된 m개(본 실시 형태에서는, m=5760)의 데이터 전극 D1～Dm(도 1의 데이터 전극(10))이 배열 되어 있다. 그리고, 한 쌍의 주사 전극 SCi(i=1～n) 및 유지 전극 SUi가 1개의 데이터 전극 Dj(j=1～m)과 교차한 부분에 방전 셀이 형성되고, 방전 셀은 방전 공간 내에 m×n개 형성되어 있다.

도 3은 이 PDP를 이용한 플라즈마 디스플레이 장치의 회로 블록도이다. 이 플라즈마 디스플레이 장치는, PDP(14), 화상 신호 처리 회로(15), 데이터 전극 구동 회로(16), 주사 전극 구동 회로(17), 유지 전극 구동 회로(18), 타이밍 발생 회로(19) 및 전원 회로(도시 생략)를 구비하고 있다.

화상 신호 처리 회로(15)는, 화상 신호 sig를 서브 필드마다의 화상 데이터로 변환한다. 데이터 전극 구동 회로(16)는 서브 필드마다의 화상 데이터를 데이터 전극 D1～Dm에 대응하는 신호로 변환하고, 각 데이터 전극 D1～Dm을 구동한다. 타이밍 발생 회로(19)는 수평 동기 신호 H 및 수직 동기 신호 V를 기초로 하여 각종의 타이밍 신호를 발생하고, 각 구동 회로 블록에 공급하고 있다. 주사 전극 구동 회로(17)는 타이밍 신호에 기초하여 주사 전극 SC1～SCn에 구동 전압 파형을 공급하고, 유지 전극 구동 회로(18)는 타이밍 신호에 기초하여 유지 전극 SU1～SUn에 구동 전압 파형을 공급한다.

다음으로, PDP(14)를 구동하기 위한 구동 전압 파형과 그 동작에 대해서 도 4를 이용하여 설명한다. 도 4는 PDP(14)의 각 전극에 인가하는 구동 전압 파형을 도시하는 도면이다.

본 실시 형태에 따른 플라즈마 디스플레이 장치에서는, 1필드를 복수의 서브 필드(SF)로 분할하고, 각각의 서브 필드는 초기화 기간, 기입 기간, 유지 기간을 갖고 있다.

제1 서브 필드의 초기화 기간에서는, 데이터 전극 D1～Dm 및 유지 전극 SU1～SUn을 0(V)으로 유지한다. 그리고, 주사 전극 SC1～SCn에 대해 방전 개시 전압 이하로 되는 전압 Vi1(V)로부터 방전 개시 전압을 초과하는 전압 Vi2(V)를 향하여 완만하게 상승하는 램프 전압을 인가한다. 그렇게 하면, 모든 방전 셀에서 1회째의 미약한 초기화 방전을 일으킨다. 그 결과, 주사 전극 SC1～SCn 상에 마이너스의 벽 전압이 축적됨과 함께 유지 전극 SU1～SUn 상 및 데이터 전극 D1～Dm 상에 플러스의 벽 전압이 축적된다. 여기서, 전극 상의 벽 전압이란 전극을 덮는 유전체층이나 형광체층 상 등에 축적한 벽 전하에 의해 생기는 전압을 가리킨다.

그 후, 유지 전극 SU1～SUn을 플러스의 전압 Vh(V)로 유지한다. 그리고, 주사 전극 SC1～SCn에 전압 Vi3(V)으로부터 전압 Vi4(V)를 향하여 완만하게 하강하는 램프 전압을 인가한다. 그렇게 하면, 모든 방전 셀에서 2회째의 미약한 초기화 방전을 일으킨다. 그 결과, 주사 전극 SC1～SCn 상과 유지 전극 SU1～SUn 상 사이의 벽 전압이 약해져, 데이터 전극 D1～Dm 상의 벽 전압도 기입 동작에 적합한 값으로 조정된다.

계속되는 기입 기간에서는, 주사 전극 SC1～SCn을 일단 Vc(V)로 유지한다. 다음으로, 1행째의 주사 전극 SC1에 마이너스의 주사 펄스 전압 Va(V)를 인가함과 함께, 데이터 전극 D1～Dm 중 1행째에 표시할 방전 셀의 데이터 전극 Dk(k=1～m)에 플러스의 기입 펄스 전압 Vd(V)를 인가한다. 이 때 데이터 전극 Dk와 주사 전극 SC1과의 교차부의 전압은, 외부 인가 전압(Vd-Va)(V)에 데이터 전극 Dk 상의 벽 전 압과 주사 전극 SC1 상의 벽 전압이 가산된 것으로 된다. 그 결과, 데이터 전극 Dk와 주사 전극 SC1과의 교차부의 전압은, 방전 개시 전압을 초과한다. 그리고, 데이터 전극 Dk와 주사 전극 SC1 사이 및 유지 전극 SU1과 주사 전극 SC1 사이에 기입 방전이 일어난다. 그리고, 이 방전 셀의 주사 전극 SC1 상에 플러스의 벽 전압이 축적되고, 유지 전극 SU1 상에 마이너스의 벽 전압이 축적되고, 데이터 전극 Dk 상에도 마이너스의 벽 전압이 축적된다.

이와 같이 하여, 1행째에 표시할 방전 셀에서 기입 방전을 일으켜서 각 전극 상에 벽 전압을 축적하는 기입 동작이 행해진다. 한편, 기입 펄스 전압 Vd(V)를 인가하지 않았던 데이터 전극 D1～Dm과 주사 전극 SC1과의 교차부의 전압은 방전 개시 전압을 초과하지 않으므로, 기입 방전은 발생하지 않는다. 이상의 기입 동작을 n행째의 방전 셀에 이르기까지 순차적으로 행하여, 기입 기간이 종료된다.

계속되는 유지 기간에서는, 주사 전극 SC1～SCn에는 제1 전압으로서 플러스의 유지 펄스 전압 Vs(V)를, 유지 전극 SU1～SUn에는 제2 전압으로서 접지 전위, 즉 0(V)을 각각 인가한다. 이 때 기입 방전을 일으킨 방전 셀에서는, 주사 전극 SCi 상과 유지 전극 SUi 상 사이의 전압은 유지 펄스 전압 Vs(V)에 주사 전극 SCi 상의 벽 전압과 유지 전극 SUi 상의 벽 전압이 가산된 것으로 된다. 그 결과, 주사 전극 SCi 상과 유지 전극 SUi 상 사이의 전압은, 방전 개시 전압을 초과한다. 그리고, 주사 전극 SCi와 유지 전극 SUi 사이에 유지 방전이 일어난다. 이 때 발생한 자외선에 의해 형광체층(13)이 발광한다. 그리고 주사 전극 SCi 상에 마이너스의 벽 전압이 축적되고, 유지 전극 SUi 상에 플러스의 벽 전압이 축적된다. 이 때 데이터 전극 Dk 상에도 플러스의 벽 전압이 축적된다.

기입 기간에서 기입 방전이 일어나지 않았던 방전 셀에서는, 유지 방전은 발생하지 않고, 초기화 기간의 종료 시에서의 벽 전압이 유지된다. 계속해서, 주사 전극 SC1～SCn에는 제2 전압인 0(V)을 인가한다. 또한, 유지 전극 SU1～SUn에는 제1 전압인 유지 펄스 전압 Vs(V)를 인가한다. 그렇게 하면, 유지 방전을 일으킨 방전 셀에서는, 유지 전극 SUi 상과 주사 전극 SCi 상 사이의 전압이 방전 개시 전압을 초과한다. 그 결과, 다시 유지 전극 SUi와 주사 전극 SCi 사이에 유지 방전이 일어나고, 유지 전극 SUi 상에 마이너스의 벽 전압이 축적되고 주사 전극 SCi 상에 플러스의 벽 전압이 축적된다.

이후 마찬가지로, 주사 전극 SC1～SCn과 유지 전극 SU1～SUn에 교대로 휘도 가중치에 따른 수의 유지 펄스를 인가함으로써, 기입 기간에서 기입 방전을 일으킨 방전 셀에서 유지 방전이 계속해서 행해진다. 이렇게 하여 유지 기간에서의 유지 동작이 종료된다.

계속되는 서브 필드에서의 초기화 기간, 기입 기간, 유지 기간의 동작도 제1 서브 필드에서의 동작과 거의 마찬가지이므로, 설명을 생략한다.

도 5에 상기에서 설명한 구조의 PDP(14)를 조립한 플라즈마 디스플레이 장치의 전체 구성의 일례를 나타내고 있다. 또한, 도 6에 배면측으로부터 본 PDP 모듈의 구동 회로 블록의 배치의 일례를 나타내고 있다. 또한, 도 7A, 도 7B에 PDP(14)를 배면판(2)측 및 전면판(1)측으로부터 본 평면도를 나타내고 있다. 또한, 도 8에 배면측으로부터 본 PDP 모듈의 주요부를 나타내고 있다.

도 5에서, 유지판으로서의 섀시 부재(20)는 금속제의 방열판을 겸하고 있다. 섀시 부재(20)의 전면측에는, PDP(14)가 섀시 부재(20)와의 사이에 방열 시트(21)를 개재시켜 접착재 등에 의해 접착함으로써, 유지되어 있다. 또한, 섀시 부재(20)의 배면측에는, 도 5에 도시한 바와 같이, PDP(14)를 표시 구동시키기 위한 복수의 구동 회로 블록(22)이 배치되어 있다. 이들에 의해 PDP 모듈이 구성되어 있다. 또한, 섀시 부재(20)에 설치한 핀(20a)에는 구동 회로 기판(22)이 비스 등에 의해 부착되어 있다.

이와 같은 구조의 PDP 모듈은, 도 5에 도시한 바와 같이, PDP(14)의 전면측에 배치되는 전면 보호 커버(23)와, 섀시 부재(20)의 배면측에 배치되는 금속제의 백 커버(24)를 갖는 케이스 내에 수용되고, 이에 의해 플라즈마 디스플레이 장치가 완성된다. 백 커버(24)에는, 모듈에서 발생한 열을 외부로 방출하기 위한 복수의 통기 구멍(24a)이 형성되어 있다.

다음으로, PDP(14)의 패널부 및 PDP 모듈에 대해서, 도 6, 도 7A, 도 7B, 도 8에 의해 상세하게 설명한다.

우선, PDP(14)는, 도 7A, 도 7B에 도시한 바와 같이, 전면판(1)이 마주 대하는 양측단부에는, 복수의 표시 전극(6)을 구성하는 주사 전극(4) 및 유지 전극(5)에 접속된 전극 단자부(14a, 14b)가 설치되어 있다. 또한, 배면판(2)의 한쪽의 단부인 하단부에는, 복수의 데이터 전극(10)에 접속된 전극 단자부(14c)가 설치되어 있다.

그리고, 도 6에 도시한 바와 같이, PDP(14)의 양측단부에는, 주사 전극(4) 및 유지 전극(5)의 전극 단자부(14a, 14b)에 접속된 표시 전극용의 배선 기판으로서의 플렉시블 배선판(25)이 설치되어 있다. 플렉시블 배선판(25)은, 섀시 부재(20)의 외주부를 통하여 배면측에 주회되어 있다. 플렉시블 배선판(25)은, 주사 전극 구동 회로(17)의 구동 회로 기판(26) 및 유지 전극 구동 회로(18)의 구동 회로 기판(27)에 커넥터를 통하여 접속되어 있다. 구동 회로 기판(27)은, 섀시 부재(20)에 배치되어 있다. 상기한 바와 같이, 구동 회로 기판(26, 27)은, PDP(14)의 표시 전극(6)의 전극 단자부(14a, 14b)에 배선 기판으로서의 플렉시블 배선판(25)을 통하여 접속되고 PDP(14)의 표시 전극(6)에 구동 전압을 인가한다.

한편, PDP(14)의 하단부에는, 도 8에 도시한 바와 같이, 데이터 전극(10)의 전극 단자부(14c)에 접속된 데이터 전극용의 배선 기판으로서의 복수의 플렉시블 배선판(28)이 설치되어 있다. 그리고, 이들의 플렉시블 배선판(28)은, 섀시 부재(20)의 외주부를 통하여 배면측에 주회되어 있다. 또한, 플렉시블 배선판(28)은, 데이터 전극(10)에 구동 전압을 인가하기 위한 데이터 전극 구동 회로(16)의 복수의 데이터 드라이버(29) 각각에 전기적으로 접속되어 있다. 또한, 플렉시블 배선판(28)은, 섀시 부재(20)의 배면측의 하부 위치에 배치된 데이터 전극 구동 회로(16)의 구동 회로 기판(30)에 전기적으로 접속되어 있다. 또한, 도 8에서, 데이터 드라이버(29)는 방열판 상에 반도체 칩을 배치하여 구성하고 있다. 그리고, 데이터 드라이버(29)는, 그들 반도체 칩의 복수의 전극 패드 각각을 플렉시블 배선판(28)의 배선 패턴에 접속한 구조를 갖는다. 또한, 구동 회로 기판(30)에는, 플렉시블 배선판(28)을 접속하기 위한 커넥터(30a)가 설치되어 있다. 상기한 바와 같이, 복수의 데이터 드라이버(29)는, 섀시 부재(20)에서, PDP(14)의 데이터 전극(10)의 전극 단자부(14c)에 근접한 한쪽의 단부에 배치됨과 함께 PDP(14)의 데이터 전극(10)의 전극 단자부(14c)에 배선 기판으로서의 플렉시블 배선판(28)을 통하여 접속되고, 또한 데이터 전극(10)에 구동 전압을 인가한다.

제어 회로 기판(31)은, 텔레비전 튜너 등의 외부 기기에 접속하기 위한 접속 케이블이 착탈 가능하게 접속되는 입력 단자부를 구비한 입력 신호 회로 블록(32)으로부터 보내어지는 영상 신호에 기초하여, 화상 데이터를 PDP(14)의 화소수에 따른 화상 데이터 신호로 변환하여 데이터 전극 구동 회로(16)의 구동 회로 기판(30)에 공급한다. 또한, 제어 회로 기판(31)은, 방전 제어 타이밍 신호를 발생하고, 각각 주사 전극 구동 회로(17)의 구동 회로 기판(26) 및 유지 전극 구동 회로(18)의 구동 회로 기판(27)에 공급하고, 계조 제어 등의 표시 구동 제어를 행하는 것이다. 제어 회로 기판(31)은, 섀시 부재(20)의 거의 중앙부에 배치되어 있다.

전원 블록(33)은, 각 회로 블록에 전압을 공급한다. 전원 블록(33)은, 제어 회로 기판(31)과 마찬가지로, 섀시 부재(20)의 거의 중앙부에 배치되어 있다. 전원 블록(33)에는, 전원 케이블(도시 생략)이 장착되는 커넥터를 통하여 상용 전원 전압이 공급된다. 또한, 구동 회로 기판(26, 27)의 근방에는, 냉각팬(도시 생략)이 앵글에 유지되어 배치되어 있다. 이 냉각팬으로부터 보내어지는 바람에 의해 구동 회로 기판(26, 27)이 냉각되도록 구성되어 있다.

다음으로 본 발명에서 이용하는 PDP(14)의 구성에 대해, 더욱 상세하게 설명한다.

도 9는 본 발명에서의 PDP(14)의 전면판(1)의 구성을 도시하는 단면도이다. 도 9에 도시한 바와 같이, 전면판(1)에는 플로트법 등에 의해 제조된 전면 글래스 기판에, 주사 전극(4)과 유지 전극(5)을 포함하는 표시 전극(6)과, 차광층(7)이 패턴 형성되어 있다. 주사 전극(4)과 유지 전극(5)은 각각 인듐 주석 산화물(ITO)이나 산화 주석(SnO₂) 등을 포함하는 투명 전극(4a, 5a)과, 투명 전극(4a, 5a) 상에 형성된 금속 버스 전극(4b, 5b)에 의해 구성되어 있다. 금속 버스 전극(4b, 5b)은, 각각 투명 전극(4a, 5a)의 길이 방향으로 도전성을 부여하는 목적으로서 이용되고, 은(Ag) 재료를 주성분으로 하는 도전성 재료에 의해 형성되어 있다.

유전체층(8)은, 전면 글래스 기판 상에 형성된 이들 투명 전극(4a, 5a)과 금속 버스 전극(4b, 5b)과 차광층(7)을 덮도록 형성한 제1 유전체층(81)과, 제1 유전체층(81) 상에 형성된 제2 유전체층(82)의 적어도 2층 구성으로 하고 있다. 또한 제2 유전체층(82) 상에 보호층(9)을 형성하고 있다. 보호층(9)은, 유전체층(8) 상에 형성된 기초막(91)과, 그 기초막(91) 상에 부착시킨 응집 입자(92)로 구성하고 있다.

여기서, 전면판(1)의 유전체층(8)을 구성하는 제1 유전체층(81)과 제2 유전체층(82)에 대해서 상세하게 설명한다.

우선, 제1 유전체층(81)의 유전체 재료는, 다음 재료 조성으로 구성되어 있다. 즉, 산화 비스무트(Bi₂O₃)를 20중량％～40중량％를 함유하고, 산화 칼슘(CaO), 산화 스트론튬(SrO), 산화 바륨(BaO)으로부터 선택되는 적어도 1종을 0.5중량％～ 12중량％ 함유하고, 산화 몰리브덴(MoO₃), 산화 텅스텐(WO₃), 산화 세륨(CeO₂), 이산화 망간(MnO₂)으로부터 선택되는 적어도 1종을 0.1중량％～7중량％ 함유하고 있다.

또한, 산화 몰리브덴(MoO₃), 산화 텅스텐(WO₃), 산화 세륨(CeO₂), 이산화 망간(MnO₂) 대신에, 산화 구리(CuO), 산화 크롬(Cr₂O₃), 산화 코발트(Co₂O₃), 산화 바나듐(V₂O₇), 산화 안티몬(Sb₂O₃)으로부터 선택되는 적어도 1종을 0.1중량％～7중량％ 함유시켜도 된다.

또한, 상기 이외의 성분으로서, 산화 아연(ZnO)을 0중량％～40중량％, 산화 붕소(B₂O₃)를 0중량％～35중량％, 산화 규소(SiO₂)를 0중량％～15중량％, 산화 알루미늄(Al₂O₃)을 0중량％～10중량％ 등, 납 성분을 함유하지 않는 재료 조성이 포함되어 있어도 되며, 이들 재료 조성의 함유량에 특별히 한정은 없다.

이들 조성 성분을 포함하는 유전체 재료를, 습식 제트 밀이나 볼 밀로 평균 입경이 0.5㎛～2.5㎛로 되도록 분쇄하여 유전체 재료 분말을 제작한다. 다음으로 이 유전체 재료 분말 55중량％～70중량％와, 바인더 성분 30중량％～45중량％를 3본 롤로 잘 혼련하여 다이 코팅용, 또는 인쇄용의 제1 유전체층용 페이스트를 제작한다.

바인더 성분은 에틸 셀룰로오스, 또는 아크릴 수지 1중량％～20중량％를 함유하는 타피네올, 또는 부틸칼비톨아세테이트이다. 또한, 페이스트 내에는, 필요 에 따라서 가소제로서 프탈산디옥틸, 프탈산디부틸, 인산트리페닐, 인산트리부틸 중 적어도 하나 이상을 첨가하고, 분산제로서 글리세롤모노올레이트, 소르비탄세스키올레이트, 호모게놀(Kao 코퍼레이션사 제품명), 알킬알릴기의 인산에스테르 중 적어도 하나 이상을 첨가하여 인쇄성을 향상시켜도 된다.

이 제1 유전체층용 페이스트를 이용하여, 표시 전극(6)을 덮도록 전면 글래스 기판에 다이 코팅법 혹은 스크린 인쇄법으로 인쇄하여 건조시키고, 그 후 유전체 재료의 연화점보다 조금 높은 온도의 575℃～590℃에서 소성한다.

다음으로, 제2 유전체층(82)에 대해서 설명한다. 제2 유전체층(82)의 유전체 재료는, 다음 재료 조성으로 구성되어 있다. 즉, 산화 비스무트(Bi₂O₃)를 11중량％～20중량％를 함유하고, 또한 산화칼슘(CaO), 산화 스트론튬(SrO), 산화 바륨(BaO)으로부터 선택되는 적어도 1종을 1.6중량％～21중량％ 함유하고, 산화 몰리브덴(MoO₃), 산화 텅스텐(WO₃), 산화 세륨(CeO₂)으로부터 선택되는 적어도 1종을 0.1중량％～7중량％ 함유하고 있다.

또한, 산화 몰리브덴(MoO₃), 산화 텅스텐(WO₃), 산화 세륨(CeO₂) 대신에, 산화 구리(CuO), 산화 크롬(Cr₂O₃), 산화 코발트(Co₂O₃), 산화 바나듐(V₂O₇), 산화 안티몬(Sb₂O₃), 산화 망간(MnO₂)으로부터 선택되는 적어도 1종을 0.1중량％～7중량％ 함유시켜도 된다.

이들 조성 성분을 포함하는 유전체 재료를, 습식 제트 밀이나 볼 밀로 평균 입경이 0.5㎛～2.5㎛로 되도록 분쇄하여 유전체 재료 분말을 제작한다. 다음으로 이 유전체 재료 분말 55중량％～70중량％와, 바인더 성분 30중량％～45중량％를 3본 롤로 잘 혼련하여 다이 코팅용, 또는 인쇄용의 제2 유전체층용 페이스트를 제작한다. 바인더 성분은 에틸 셀룰로오스, 또는 아크릴 수지 1중량％～20중량％를 함유하는 타피네올 또는 부틸칼비톨아세테이트이다. 또한, 페이스트 내에는, 필요에 따라서 가소제로서 프탈산디옥틸, 프탈산디부틸, 인산트리페닐, 인산트리부틸을 첨가하고, 분산제로서 글리세롤모노올레이트, 소르비탄세스키올레이트, 호모게놀(Kao 코퍼레이션사 제품명), 알킬알릴기의 인산에스테르 등을 첨가하여 인쇄성을 향상시켜도 된다.

이 제2 유전체층용 페이스트를 이용하여 제1 유전체층(81) 상에 스크린 인쇄법, 혹은 다이 코팅법으로 인쇄하여 건조시키고, 그 후 유전체 재료의 연화점보다 조금 높은 온도의 550℃～590℃에서 소성한다.

또한, 유전체층(8)의 막 두께에 대해서는, 제1 유전체층(81)과 제2 유전체층(82)을 합하여, 가시광 투과율을 확보하기 위해서는 41㎛ 이하가 바람직하다. 제1 유전체층(81)은, 금속 버스 전극(4b, 5b)의 은(Ag)과의 반응을 억제하기 위해 산화 비스무트(Bi₂O₃)의 함유량을 제2 유전체층(82)의 산화 비스무트(Bi₂O₃)의 함유량보다도 많게 하여, 20중량％～40중량％로 하고 있다. 그 때문에, 제1 유전체층(81)의 가시광 투과율이 제2 유전체층(82)의 가시광 투과율보다도 낮아지므로, 제1 유전체층(81)의 막 두께를 제2 유전체층(82)의 막 두께보다도 얇게 하고 있다.

또한, 제2 유전체층(82)에서 산화 비스무트(Bi₂O₃)가 11중량％ 미만이면 착색은 생기기 어려워지지만, 제2 유전체층(82) 내에 기포가 발생하기 쉬워 바람직하지 않다. 또한, 40중량％를 초과하면 착색이 생기기 쉬워져 투과율을 올리는 목적으로는 바람직하지 않다.

또한, 유전체층(8)의 막 두께가 작을수록 패널 휘도의 향상과 방전 전압을 저감한다고 하는 효과는 현저해지므로, 절연 내압이 저하되지 않는 범위 내이면 가능한 한 막 두께를 작게 설정하는 것이 바람직하다. 이와 같은 관점에서, 본 발명의 실시 형태에서는, 유전체층(8)의 막 두께를 41㎛ 이하로 설정하고, 제1 유전체층(81)을 5㎛～15㎛, 제2 유전체층(82)을 20㎛～36㎛로 하고 있다.

이와 같이 하여 제조된 PDP(14)는, 표시 전극(6)에 은(Ag) 재료를 이용하여도, 전면 글래스 기판의 착색 현상(황변)이 적고, 또한 유전체층(8) 내에 기포의 발생 등이 없다. 따라서, 절연 내압 성능이 우수한 유전체층(8)을 실현할 수 있다.

즉, 본 발명에서의 PDP(14)의 유전체층(8)은, 은(Ag) 재료를 포함하는 금속 버스 전극(4b, 5b)과 접하는 제1 유전체층(81)에서는 황변 현상과 기포 발생을 억 제하고 있다. 또한, 유전체층(8)은, 제1 유전체층(81) 상에 형성한 제2 유전체층(82)에 의해 높은 광 투과율을 실현하고 있다. 그 결과, 유전체층(8) 전체로서, 기포나 황변의 발생이 매우 적고 투과율이 높은 PDP를 실현하는 것이 가능하게 된다.

다음으로, 본 발명의 실시 형태에서의 PDP(14)의 보호층의 구성 및 제조 방법에 대해서 설명한다.

본 발명의 실시 형태에서의 PDP(14)에서는, 도 9에 도시한 바와 같이, 보호층(9)을 구성하고 있다. 보호층(9)은, 유전체층(8) 상에, 불순물로서 Al을 함유하는 MgO을 포함하는 기초막(91)을 형성한다. 그리고, 그 기초막(91) 상에, 금속 산화물인 MgO의 결정 입자(92a)가 복수개 응집한 응집 입자(92)를 이산적으로 산포한다. 이와 같이 하여, 복수개의 응집 입자(92)를, 전체면에 걸쳐서 거의 균일하게 분포되도록 부착시킴으로써, 보호층(9)을 구성하고 있다. 또한, 유전체층(8) 상의 보호층(9)은, 표시 전극(6)을 덮는 유전체층(8) 상에 기초막(91)을 형성함과 함께, 기초막(91)에 금속 산화물을 포함하는 복수개의 결정 입자(92a)를 전체면에 걸쳐서 분포되도록 부착시켜 구성하여도 된다.

여기서, 응집 입자(92)란, 도 10에 도시한 바와 같이, 소정의 1차 입경의 결정 입자(92a)가 응집 또는 네킹한 상태인 것이다. 고체로서 큰 결합력을 갖고서 결합하고 있는 것이 아니라, 정전기나 반데르발스 힘 등에 의해 복수의 1차 입자가 집합체의 몸체를 이루고 있는 것이다. 즉, 결정 입자(92a)가 초음파 등의 외적 자극에 의해, 그 일부 또는 전부가 1차 입자의 상태로 되는 정도로 결합하고 있는 것 이다. 결정 입자(92)의 입경으로서는, 약 1㎛ 정도의 것이며, 결정 입자(92a)로서는, 14면체나 12면체 등의 7면 이상의 면을 갖는 다면체 형상을 갖는 것이 바람직하다.

또한, 이 MgO의 결정 입자(92a)의 1차 입자의 입경은, 결정 입자(92a)의 생성 조건에 의해 제어할 수 있다. 예를 들면, 탄산 마그네슘이나 수산화 마그네슘등의 MgO 전구체를 소성하여 생성하는 경우, 소성 온도나 소성 분위기를 제어함으로써, 입경을 제어할 수 있다. 일반적으로, 소성 온도는 700℃ 정도 내지 1500℃ 정도의 범위에서 선택할 수 있지만, 소성 온도가 비교적 높은 1000℃ 이상으로 함으로써, 1차 입경을 0.3㎛～2㎛ 정도로 제어하는 것이 가능하다. 또한, MgO 전구체를 가열하여 결정 입자(92a)를 얻음으로써, 생성 과정에서, 복수개의 1차 입자끼리의 응집 또는 네킹이라고 불리는 현상이 생겨, 결합한 응집 입자(92)를 얻을 수 있다.

도 11은, 본 발명의 실시 형태에 따른 PDP의 효과를 확인하기 위해, 전자 방출 성능과 전하 유지 성능을 조사한 실험 결과를 나타내는 도면이다. 도 11에서, 시작품 1은, MgO에 의한 보호층만을 형성한 PDP이다. 시작품 2는, Al, Si 등의 불순물을 도프한 MgO에 의한 보호층을 형성한 PDP이다. 본 실시 형태에 따른 시작품 3은, MgO에 의한 기초막 상에, MgO의 단결정 입자를 응집시킨 복수개의 결정 입자를 전체면에 걸쳐서 거의 균일하게 분포되도록 부착시킨 PDP이다. 또한, 본 실시 형태에 따른 시작품 3에서, 기초막 상에 부착시킨 결정 입자에 대해서, 캐소드 루미네센스를 측정한 바, 도 12에 도시한 바와 같은 파장에 대한 발광 강도의 특성을 갖고 있었다. 또한, 발광 강도는 상대치로 표시하고 있다.

또한, 도 11에서, 전자 방출 성능은, 클수록 전자 방출량이 많은 것을 나타내는 수치이며, 방전의 표면 상태 및 가스종과 그 상태에 따라서 정해지는 초기 전자 방출량으로써 표현한다. 초기 전자 방출량에 대해서는 표면에 이온, 혹은 전자 빔을 조사하여 표면으로부터 방출되는 전자 전류량을 측정하는 방법으로 측정할 수 있지만, PDP의 전면판 표면의 평가를 비파괴로 실시하는 것은 곤란을 수반한다. 따라서, 일본 특허 공개 제2007-48733호 공보에 기재된 바와 같이, 방전 시의 지연 시간 중, 통계 지연 시간이라고 불리는 방전의 발생 용이함의 기준으로 되는 수치를 측정하고 있다. 그리고, 그 수치의 역수를 적분함으로써, 초기 전자 방출량과 선형에 대응하는 수치가 산출된다. 여기서는 이와 같이 하여 산출된 수치를 이용하여 초기 전자 방출량을 평가하고 있다. 이 방전 시의 지연 시간이란, 펄스의 상승으로부터 방전이 지연되어 행해지는 방전 지연의 시간을 의미하고, 방전 지연은, 방전이 개시될 때에 트리거로 되는 초기 전자가 보호층 표면으로부터 방전 공간 중에 방출되기 어려운 것이 주요한 요인으로서 생각되고 있다.

전하 유지 성능은, 그 지표로서, PDP로서 작성한 경우에 전하 방출 현상을 억제하기 위해 필요로 하는, 주사 전극에 인가하는 전압(이하, 「Vscn 점등 전압」이라고 호칭함)의 전압치를 이용하였다. 즉, Vscn 점등 전압이 낮은 쪽이, 전하 유지 성능이 높은 것을 나타낸다. 이것은, PDP의 패널 설계 상에서도 저전압으로서 구동할 수 있기 때문에 이점으로 된다. 즉, PDP의, 전원이나 각 전기 부품으로서, 내압 및 용량이 작은 부품을 사용하는 것이 가능하게 된다. 현상의 제품에서, 주사 전압을 순차적으로 패널에 인가하기 위한 MOSFET 등의 반도체 스위칭 소자에는, 내압 150V 정도의 소자가 사용되고 있다. 그 때문에, Vscn 점등 전압으로서는, 온도에 의한 변동을 고려하여, 120V 이하로 억제하는 것이 바람직하다.

도 11로부터 명백한 바와 같이, 시작품 3은, 전하 유지 성능의 평가에서, Vscn 점등 전압을 120V 이하로 할 수 있고, 게다가 전자 방출 성능은 6 이상의 양호한 성능을 얻을 수 있다.

이와 같이 본 발명에 따른 PDP(14)는, 전자 방출 성능이 6 이상의 특성이며, 전하 유지 성능으로서의 Vscn 점등 전압이 120V 이하인 것으로 할 수 있다. 이에 의해, 고정세화에 의해 주사선 수가 증가되고, 또한 셀 사이즈가 작아져도, 소정의 기입 기간 내에서, 각 방전 셀에 충분한 벽 전압을 축적할 수 있다. 따라서, 도 6, 도 7A, 도 7B에 도시한 바와 같이, 데이터 전극에 구동 전압을 인가하기 위한 데이터 드라이버를 하단부측에만 배치한 구동 회로 구성으로 할 수 있고, 데이터 드라이버의 개수를 적게 할 수 있으므로, 장치 전체의 소비 전력을 저감시킬 수 있음과 함께, 코스트의 삭감을 실현할 수 있다.

여기서, 결정 입자(92a)의 입경에 대해서 설명한다. 또한, 이하의 설명에서, 입경이란 평균 입경이며, 체적 누적 평균 직경(D50)을 의미하고 있다.

도 13은, 도 11에서 설명한 본 실시 형태에서의 PDP(14)에서, MgO의 결정 입자의 입경을 변화시켜 전자 방출 성능을 조사한 실험 결과를 나타내는 것이다. 또한, 도 13에서, MgO의 결정 입자의 입경은, 결정 입자를 SEM 관찰함으로써 측정하였다.

이 도 13에 도시한 바와 같이, 입경이 0.3㎛ 정도로 작아지면, 전자 방출 성능이 낮아지고, 거의 0.9㎛ 이상이면, 높은 전자 방출 성능이 얻어지는 것을 알 수 있다.

그런데, 방전 셀내에서의 전자 방출수를 증가시키기 위해서는, 기초막 상의 단위 면적당의 결정 입자수는 많은 쪽이 바람직하다. 본 발명자들의 실험에 따르면, 전면판의 보호층과 밀접하게 접촉하는 배면판의 격벽의 꼭대기부에 상당하는 부분에 결정 입자가 존재함으로써, 격벽의 꼭대기부를 파손시키게 된다. 그 결과, 그 재료가 형광체 상에 올라타는 등에 의해, 해당하는 셀이 정상적으로 점등 소등하지 않게 되는 현상이 발생하는 것을 알 수 있었다. 이 격벽 파손의 현상은, 결정 입자가 격벽 꼭대기부에 대응하는 부분에 존재하지 않으면 발생하기 어려우므로, 부착시키는 결정 입자수가 많아지면, 격벽의 파손 발생 확률이 높아진다. 도 14는, 본 실시 형태에서의 시작품 3에서, 단위 면적당에 입경이 서로 다른 동일한 수의 결정 입자를 산포하여, 격벽 파손의 관계를 실험한 결과를 나타내는 도면이다.

이 도 14로부터 명백한 바와 같이, 결정 입자 직경이 2.5㎛ 정도로 커지면, 격벽 파손의 확률이 급격하게 높아진다. 그러나, 결정 입자 직경이 2.5㎛보다 작으면, 격벽 파손의 확률은 비교적 작게 억제할 수 있는 것을 알 수 있다.

이상의 결과에 기초하면, 본 실시 형태에서의 PDP(14)의 결정 입자로서는, 입경이 0.9㎛ 이상 2.5㎛ 이하인 것이 바람직하다고 생각된다. 그러나, PDP로서 실제로 양산하는 경우에는, 결정 입자의 제조 상에서의 변동이나 보호층을 형성하 는 경우의 제조 상에서의 변동을 고려할 필요가 있다. 이와 같은 제조 상에서의 변동 등의 요인을 고려하기 위해, 입도 분포가 서로 다른 결정 입자를 이용하여 실험을 행하였다. 도 15는 본 실시 형태에 따른 PDP(14)에서, 결정 입자의 입도 분포의 일례를 나타내는 특성도이다. 종축의 빈도(％)는, 횡축에 나타내어져 있는 결정 입자의 입경의 범위를 분할하고, 각각의 범위에 존재하는 결정 입자의 양의 전체에 대한 비율(％)을 나타내고 있다. 실험의 결과, 도 15에 도시한 바와 같이, 평균 입경이 0.9㎛ 이상 2㎛ 이하의 범위에 있는 결정 입자를 사용하면, 전술한 본 발명의 효과를 안정적으로 얻어지는 것을 알 수 있었다.

또한, 이상의 설명에서는, 보호층으로서, MgO를 예로 들었지만, 기초막에 요구되는 성능은 어디까지나 이온 충격으로부터 유전체를 지키기 위한 높은 내스퍼터 성능을 갖는 것이며, 그다지 전자 방출 성능이 높지 않아도 된다. 종래의 PDP에서는, 일정 이상의 전자 방출 성능과 내스퍼터 성능이라고 하는 2개를 양립시키기 위해, MgO를 주성분으로 한 보호층을 형성하는 경우가 매우 많았다. 그러나, 전자 방출 성능이 금속 산화물의 단결정 입자에 의해 주로 제어되는 구성을 취하기 때문에, MgO일 필요는 전혀 없으며, Al₂O₃등의 내충격성이 우수한 다른 재료를 이용하여도 상관없다.

또한, 본 실시예에서는, 단결정 입자로서 MgO 입자를 이용하여 설명하였지만, 다른 단결정 입자이어도 된다. 즉, MgO 마찬가지로 높은 전자 방출 성능을 갖는 Sr, Ca, Ba, Al 등의 금속의 산화물에 의한 결정 입자를 이용하여도 마찬가지의 효과를 얻을 수 있다. 따라서, 입자종으로서는 MgO에 한정되는 것은 아니다.

이상 설명한 바와 같이 본 실시 형태에 따른 플라즈마 디스플레이 장치는, PDP(14)로서, 표시 전극(6)을 덮는 유전체층(8) 상에 기초막(91)을 형성함과 함께, 그 기초막(91)에 금속 산화물을 포함하는 복수개의 응집 입자(92)를 전체면에 걸쳐서 분포되도록 부착시킨 구성이다. 그리고, 플라즈마 디스플레이 장치는, PDP(14)를 유지하는 섀시 부재(20)와, 이 섀시 부재(20)에 배치됨과 함께 PDP(14)의 표시 전극(6)의 전극 단자부(14a, 14b)에 플렉시블 배선판(25)을 통하여 접속되고 PDP(14)의 표시 전극(6)에 구동 전압을 인가하기 위한 구동 회로 기판(26, 27)과, 섀시 부재(20)에서 PDP(14)의 데이터 전극(10)의 전극 단자부(14c)에 근접한 한쪽의 단부에 배치됨과 함께 PDP(14)의 데이터 전극(10)의 전극 단자부(14c)에 플렉시블 배선판(28)을 통하여 접속되고 또한 데이터 전극(10)에 구동 전압을 인가하기 위한 복수의 데이터 드라이버(29)를 구비하고 있다.

이와 같은 구성에 의해, 고정세화에 의해 주사선 수가 증가되고, 또한 셀 사이즈가 작아져도, 소정의 기입 기간 내에서, 각 방전 셀에 충분한 벽 전압을 축적할 수 있다. 따라서, 데이터 전극에 구동 전압을 인가하기 위한 데이터 드라이버를 하단부측에만 배치한 구동 회로 구성으로 할 수 있고, 데이터 드라이버의 개수를 적게 할 수 있으므로, 장치 전체의 소비 전력을 저감시킬 수 있음과 함께, 코스트의 삭감을 실현할 수 있다.

이상과 같이 본 발명은, 고정세이고 고휘도의 표시 성능을 구비하고, 또한 저소비 전력의 플라즈마 디스플레이 장치를 실현하는 점에서 유용한 발명이다.

Claims

서로 마주하는 양측단부에 전극 단자부를 설치한 복수의 표시 전극을 갖는 전면판과 상기 표시 전극에 교차하는 방향으로 배열함과 함께, 한쪽의 단부에 전극 단자부를 설치한 복수의 데이터 전극을 갖는 배면판을 포함하고, 또한 상기 전면판과 상기 배면판의 사이에 방전 공간을 형성하도록 상기 전면판과 상기 배면판을 대향 배치하여 구성한 플라즈마 디스플레이 패널과,

상기 플라즈마 디스플레이 패널을 유지하는 섀시 부재와,

상기 섀시 부재에 배치됨과 함께 상기 플라즈마 디스플레이 패널의 상기 표시 전극의 상기 전극 단자부에 배선 기판을 통하여 접속되고 상기 플라즈마 디스플레이 패널의 상기 표시 전극에 구동 전압을 인가하기 위한 구동 회로 기판과,

상기 섀시 부재에서 상기 플라즈마 디스플레이 패널의 상기 데이터 전극의 상기 전극 단자부에 근접한 한쪽의 단부에 배치됨과 함께 상기 플라즈마 디스플레이 패널의 상기 데이터 전극의 상기 전극 단자부에 배선 기판을 통하여 접속되고 또한 상기 데이터 전극에 구동 전압을 인가하기 위한 복수의 데이터 드라이버

를 구비하고,

또한 상기 플라즈마 디스플레이 패널은, 상기 표시 전극을 덮는 유전체층 상에 기초막을 형성함과 함께, 상기 기초막에 금속 산화물을 포함하는 복수개의 결정 입자가 응집한 응집입자를 이산적으로 복수개 부착시킴으로써 구성한 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 응집 입자는, 평균 입경이 0.9㎛ 이상 2㎛ 이하의 범위에 있는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 응집 입자는 상기 기초막에서 방전 공간에 접하는 영역에 배치되는, 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 응집입자는 격벽 내의 형광체층이 형성된 방전공간과 접하는 상기 기초막에 배치되는, 플라즈마 디스플레이 장치.
삭제
삭제
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 응집입자는 상기 기초막의 전면에 걸쳐 배치되는, 플라즈마 디스플레이 장치.