KR101056222B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR101056222B1
KR101056222B1 KR1020097013575A KR20097013575A KR101056222B1 KR 101056222 B1 KR101056222 B1 KR 101056222B1 KR 1020097013575 A KR1020097013575 A KR 1020097013575A KR 20097013575 A KR20097013575 A KR 20097013575A KR 101056222 B1 KR101056222 B1 KR 101056222B1
Authority
KR
South Korea
Prior art keywords
base film
particles
dielectric layer
oxide
pdp
Prior art date
Application number
KR1020097013575A
Other languages
English (en)
Other versions
KR20090101210A (ko
Inventor
고지 아오또
게이지 호리까와
가나메 미조까미
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20090101210A publication Critical patent/KR20090101210A/ko
Application granted granted Critical
Publication of KR101056222B1 publication Critical patent/KR101056222B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

전면 글래스 기판(3) 위에 형성한 표시 전극(6)을 덮도록 유전체층(8)을 형성함과 함께 유전체층(8) 위에 보호층(9)을 형성한 전면판(2)과, 전면판(2)에 방전 공간을 형성하도록 대향 배치되며 또한 표시 전극(6)과 교차하는 방향으로 어드레스 전극을 형성함과 함께 방전 공간을 구획하는 격벽을 형성한 배면판을 갖고, 보호층(9)은, 유전체층(8) 위에 MgO에 의해 구성한 기초막(91)을 형성함과 함께, 기초막(91) 위에 MgO의 결정 입자가 수개 응집한 응집 입자(92)와 응집 입자(92)와 상이한 적어도 1종류의 무기 재료 입자(93)를 분포시키고 있다.
전면판, 배면판, 금속 산화물, 응집 입자, 무기 재료 입자, 기초막, 유전체층

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}
본 발명은, 표시 디바이스 등에 이용하는 플라즈마 디스플레이 패널에 관한 것이다.
플라즈마 디스플레이 패널(이하, PDP라고 부름)은, 고정밀화, 대화면화의 실현이 가능하기 때문에, 65인치 클래스의 텔레비전 등이 제품화되어 있다. 최근, PDP는 종래의 NTSC 방식에 비해 주사선수가 2배 이상인 하이디피니션 텔레비전에의 적용이 진행되고 있음과 함께, 환경 문제를 배려하여 납 성분을 함유하지 않는 PDP가 요구되고 있다.
PDP는, 기본적으로는, 전면판과 배면판으로 구성되어 있다. 전면판은, 플로트법에 의한 붕규산 나트륨계 글래스의 글래스 기판과, 글래스 기판의 한쪽의 주면 위에 형성된 스트라이프 형상의 투명 전극과 버스 전극으로 구성되는 표시 전극과, 표시 전극을 덮어 컨덴서로서의 기능을 하는 유전체층과, 유전체층 위에 형성된 산화마그네슘(MgO)으로 이루어지는 보호층으로 구성되어 있다. 한편, 배면판은, 글래스 기판과, 그 한쪽의 주면 위에 형성된 스트라이프 형상의 어드레스 전극과, 어드레스 전극을 덮는 기초 유전체층과, 기초 유전체층 위에 형성된 격벽과, 각 격벽 사이에 형성된 적색, 녹색 및 청색 각각으로 발광하는 형광체층으로 구성되어 있 다.
전면판과 배면판은 그 전극 형성면측을 대향시켜 기밀 봉착되며, 격벽에 의해 구획된 방전 공간에 Ne-Xe의 방전 가스가 400Torr∼600Torr의 압력으로 봉입되어 있다. PDP는, 표시 전극에 영상 신호 전압을 선택적으로 인가함으로써 방전시키고, 그 방전에 의해 발생한 자외선이 각 색 형광체층을 여기하여 적색, 녹색, 청색의 발광을 시켜 컬러 화상 표시를 실현하고 있다.
이와 같은 PDP에서, 전면판의 유전체층 위에 형성되는 보호층은, 방전에 의한 이온 충격으로부터 유전체층을 보호하는 것, 어드레스 방전을 발생시키기 위한 초기 전자를 방출하는 것 등을 들 수 있다. 이온 충격으로부터 유전체층을 보호 하는 것은, 방전 전압의 상승을 방지하는 중요한 역할이며, 또한 어드레스 방전을 발생시키기 위한 초기 전자를 방출하는 것은, 화상의 깜박거림의 원인으로 되는 어드레스 방전 미스를 방지하는 중요한 역할이다.
보호층으로부터의 초기 전자의 방출수를 증가시켜 화상의 깜박거림을 저감시키기 위해서, 예를 들면 MgO에 불순물을 첨가하는 예나, MgO 입자를 MgO 보호층 위에 형성한 예가 개시되어 있다(예를 들면, 특허 문헌 1, 2, 3 등 참조).
최근, 텔레비전은 고정밀화가 진행되고 있으며, 시장에서는 저코스트·저소비전력·고휘도의 풀HD(하이디피니션)(1920×1080화소 : 프로그레시브 표시) PDP가 요구되고 있다. 보호층으로부터의 전자 방출 특성은 PDP의 화질을 결정하기 때문에, 전자 방출 특성을 제어하는 것이 매우 중요하다.
보호층에 불순물을 혼재시킴으로써 전자 방출 특성을 개선하고자 하는 시도 가 행해지고 있다. 그러나, 보호층에 불순물을 혼재시켜 전자 방출 특성을 개선한 경우에는, 보호층 표면에 전하를 축적하여 메모리 기능으로 사용하고자 할 때 전하가 시간과 함께 감소하는 감쇠율이 커지게 되기 때문에, 이것을 억제하기 위한 인가 전압을 크게 할 필요가 있는 등의 대책이 필요로 된다. 이와 같이 보호층의 특성으로서, 높은 전자 방출능력을 가짐과 함께, 메모리 기능으로서의 전하의 감쇠율을 작게 하는, 즉 높은 전하 유지 특성을 갖는다고 하는, 상반되는 2개의 특성을 겸비하지 않으면 안된다고 하는 과제가 있었다.
이와 같은 특성을 만족시키기 위해서 MgO 입자를 MgO 보호층 위에 형성한 예가 개시되어 있다. 보호층 위에 MgO 입자가 없는 경우에는, 방전에 의해 방전 셀 내에 균일하게 보호층 재료의 바늘 형상 결정이 성장하고, 그 바늘 형상 결정이 보호층의 스퍼터를 억제하는 작용을 하고 있었다. 그러나, MgO 입자를 MgO 보호층 위에 형성한 경우에는, 바늘 형상 결정이 MgO 입자에 선택적으로 성장하고, 바늘 형상 결정이 없는 영역에서는 보호층의 스퍼터가 촉진되어 PDP의 수명을 저하시키는 등의 과제가 발생한다.
[특허 문헌 1] 일본 특개 2002-260535호 공보
[특허 문헌 2] 일본 특평 11-339665호 공보
[특허 문헌 3] 일본 특개 2006-59779호 공보
<발명의 개시>
본 발명의 PDP는, 기판 위에 형성한 표시 전극을 덮도록 유전체층을 형성함과 함께 그 유전체층 위에 보호층을 형성한 전면판과, 이 전면판에 방전 공간을 형 성하도록 대향 배치되며 또한 표시 전극과 교차하는 방향으로 어드레스 전극을 형성함과 함께 방전 공간을 구획하는 격벽을 형성한 배면판을 갖고, 보호층은, 유전체층 위에 금속 산화물에 의해 구성한 기초막을 형성함과 함께, 기초막 위에 금속 산화물의 결정 입자가 수개 응집한 제1 입자와 제1 입자와 상이한 적어도 1종류의 제2 입자를 분산 배치하고 있다.
이와 같은 구성에 의하면, 전자 방출 특성을 개선함과 함께 전하 유지 특성도 겸비하여, 고화질과, 저코스트, 저전압을 양립하여 기초막의 스퍼터를 억제한 긴 수명의 PDP를 제공할 수 있다.
도 1은 본 발명의 실시 형태에서의 PDP의 구조를 도시하는 사시도.
도 2는 동 PDP의 전면판의 구성을 도시하는 단면도.
도 3은 동 PDP의 보호층 부분을 확대하여 도시하는 단면도.
도 4는 동 PDP의 보호층에서, 응집 입자를 설명하기 위한 확대도.
도 5는 동 PDP에서 전자 방출 특성과 전하 유지 특성의 양방을 개량할 목적으로 기초막 위에 응집 입자만을 형성한 전면판의 구성을 도시하는 단면도.
도 6은 동 PDP의 기초막 위에 응집 입자만을 분포시키고, 응집 입자가 기초막 면적에 대하여 피복하는 피복율을 변화시킨 경우의, 전하 유지 특성으로서의 Vscn 점등 전압의 특성을 도시하는 도면.
도 7은 동 PDP의 기초막 위에 응집 입자만을 분포시키고, 응집 입자의 기초막의 면적에 대한 피복율을 변화시킨 경우의 전자 방출 특성으로서의 방전 지 연(ts)의 특성을 도시하는 도면.
도 8은 동 PDP의 기초막 위에 응집 입자와 무기 재료 입자를 분포시키고, 그들 양자의 합계의 피복율을 변화시킨 경우의 기초막의 스퍼터량을 도시하는 도면.
도 9은 동 PDP에서 피복율로서 8%까지는 응집 입자로 피복하고, 또한, 무기 재료 입자로 피복율을 증가시킨 경우의 Vscn 점등 전압의 변화를 도시하는 도면.
<부호의 설명>
1 : PDP
2 : 전면판
3 : 전면 글래스 기판
4 : 주사 전극
4a, 5a : 투명 전극
4b, 5b : 금속 버스 전극
5 : 유지 전극
6 : 표시 전극
7 : 블랙 스트라이프(차광층)
8 : 유전체층
9 : 보호층
10 : 배면판
11 : 배면 글래스 기판
12 : 어드레스 전극
13 : 기초 유전체층
14 : 격벽
15 : 형광체층
16 : 방전 공간
81 : 제1 유전체층
82 : 제2 유전체층
91 : 기초막
92 : 응집 입자
92a : 결정 입자
93 : 무기 재료 입자
95, 97 : 바늘 형상 결정
96 : 파여짐부
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시 형태에서의 PDP에 대하여 도면을 이용하여 설명한다.
(실시 형태)
도 1은 본 발명의 실시 형태에서의 PDP의 구조를 도시하는 사시도이다. PDP의 기본 구조는, 일반적인 교류 면방전형 PDP와 마찬가지이다. 도 1에 도시한 바와 같이, PDP(1)는 전면 글래스 기판(3) 등으로 이루어지는 전면판(2)과, 배면 글래스 기판(11) 등으로 이루어지는 배면판(10)이 대향하여 배치되고, 그 외주부가 글래스 프릿 등으로 이루어지는 봉착재에 의해 기밀 봉착되어 있다. 봉착된 PDP(1) 내부의 방전 공간(16)에는, Ne 및 Xe 등의 방전 가스가 400Torr∼600Torr의 압력으로 봉입되어 있다.
전면판(2)의 전면 글래스 기판(3) 위에는, 주사 전극(4) 및 유지 전극(5)으로 이루어지는 한 쌍의 띠 형상의 표시 전극(6)과 블랙 스트라이프(차광층)(7)가 서로 평행하게 각각 복수열 배치되어 있다. 전면 글래스 기판(3) 위에는 표시 전극(6)과 차광층(7)을 덮도록 컨덴서로서의 기능을 하는 유전체층(8)이 형성되고, 또한 그 표면에 산화마그네슘(MgO) 등으로 이루어지는 보호층(9)이 형성되어 있다.
또한, 배면판(10)의 배면 글래스 기판(11) 위에는, 전면판(2)의 주사 전극(4) 및 유지 전극(5)과 직교하는 방향으로, 복수의 띠 형상의 어드레스 전극(12)이 서로 평행하게 배치되고, 이것을 기초 유전체층(13)이 피복하고 있다. 또한, 어드레스 전극(12) 사이의 기초 유전체층(13) 위에는 방전 공간(16)을 구획하는 소정의 높이의 격벽(14)이 형성되어 있다. 격벽(14) 사이의 홈에 어드레스 전극(12)마다, 자외선에 의해 적색, 녹색 및 청색으로 각각 발광하는 형광체층(15)이 순차적으로 도포되어 형성되어 있다. 주사 전극(4) 및 유지 전극(5)과 어드레스 전극(12)이 교차하는 위치에 방전 셀이 형성되고, 표시 전극(6) 방향으로 배열된 적색, 녹색, 청색의 형광체층(15)을 갖는 방전 셀이 컬러 표시를 위한 화소로 된다.
도 2는 본 발명의 실시 형태에서의 PDP(1)의 전면판(2)의 구성을 도시하는 단면도이며, 도 2는 도 1과 상하 반전하여 도시하고 있다. 도 2에 도시한 바와 같이, 플로트법 등에 의해 제조된 전면 글래스 기판(3)에, 주사 전극(4)과 유지 전극(5)으로 이루어지는 표시 전극(6)과 차광층(7)이 패턴 형성되어 있다. 주사 전 극(4)과 유지 전극(5)은 각각 인듐 주석 산화물(ITO)이나 산화 주석(SnO2) 등으로 이루어지는 투명 전극(4a, 5a)과, 투명 전극(4a, 5a) 위에 형성된 금속 버스 전극(4b, 5b)에 의해 구성되어 있다. 금속 버스 전극(4b, 5b)은 투명 전극(4a, 5a)의 길이 방향으로 도전성을 부여할 목적으로서 이용되며, 은(Ag) 재료를 주성분으로 하는 도전성 재료에 의해 형성되어 있다.
유전체층(8)은, 전면 글래스 기판(3) 위에 형성된 이들 투명 전극(4a, 5a)과 금속 버스 전극(4b, 5b)과 차광층(7)을 덮어 형성한 제1 유전체층(81)과, 제1 유전체층(81) 위에 형성된 제2 유전체층(82)의 적어도 2층 구성으로 하고, 또한 제2 유전체층(82) 위에 보호층(9)을 형성하고 있다.
다음으로,PDP의 제조 방법에 대하여 설명한다. 우선, 전면 글래스 기판(3) 위에, 주사 전극(4) 및 유지 전극(5)과 차광층(7)을 형성한다. 이들 투명 전극(4a, 5a)과 금속 버스 전극(4b, 5b)은, 포토리소그래피법 등을 이용하여 패터닝하여 형성된다. 투명 전극(4a, 5a)은 박막 프로세스 등을 이용하여 형성되며, 금속 버스 전극(4b, 5b)은 은(Ag) 재료를 함유하는 페이스트를 소정의 온도에서 소성하여 고화하고 있다. 또한, 차광층(7)도 마찬가지로, 흑색 안료를 함유하는 페이스트를 스크린 인쇄하는 방법이나 흑색 안료를 전면 글래스 기판(3) 위의 전체면에 형성한 후, 포토리소그래피법을 이용하여 패터닝하고, 소성함으로써 형성된다.
다음으로, 주사 전극(4), 유지 전극(5) 및 차광층(7)을 덮도록 전면 글래스 기판(3) 위에 유전체 페이스트를 다이 코트법 등에 의해 도포하여 유전체 페이스트 층(유전체 재료층)을 형성한다. 유전체 페이스트를 도포한 후, 소정 시간 방치함으로써, 도포된 유전체 페이스트 표면이 레벨링되어 평탄한 표면으로 된다. 그 후, 유전체 페이스트층을 소성 고화함으로써, 주사 전극(4), 유지 전극(5) 및 차광층(7)을 덮는 유전체층(8)이 형성된다. 또한, 유전체 페이스트는 글래스 분말 등의 유전체 재료, 바인더 및 용제를 함유하는 도료이다. 다음으로, 유전체층(8) 위에 산화마그네슘(MgO)으로 이루어지는 보호층(9)을 진공 증착법에 의해 형성한다. 이상의 공정에 의해 전면 글래스 기판(3) 위에 소정의 구성물(주사 전극(4), 유지 전극(5), 차광층(7), 유전체층(8), 보호층(9))이 형성되어 전면판(2)이 완성된다. 또한, 보호층(9)의 상세에 대해서는 후술한다.
한편, 배면판(10)은 다음과 같이 하여 형성된다. 우선, 배면 글래스 기판(11) 위에, 은(Ag) 재료를 함유하는 페이스트를 스크린 인쇄하는 방법이나, 금속막을 전체면에 형성한 후, 포토리소그래피법을 이용하여 패터닝하는 방법 등에 의해 어드레스 전극(12)용의 구성물로 되는 재료층을 형성하고, 그것을 소정의 온도에서 소성함으로써 어드레스 전극(12)을 형성한다. 다음으로, 어드레스 전극(12)이 형성된 배면 글래스 기판(11) 위에 다이 코트법 등에 의해 어드레스 전극(12)을 덮도록 유전체 페이스트를 도포하여 유전체 페이스트층을 형성한다. 그 후, 유전체 페이스트층을 소성함으로써 기초 유전체층(13)을 형성한다. 또한, 유전체 페이스트는 글래스 분말 등의 유전체 재료와 바인더 및 용제를 함유한 도료이다.
다음으로, 기초 유전체층(13) 위에 격벽 재료를 함유하는 격벽 형성용 페이스트를 도포하고 소정의 형상으로 패터닝함으로써, 격벽 재료층을 형성한 후, 소성 함으로써 격벽(14)을 형성한다. 여기서, 기초 유전체층(13) 위에 도포한 격벽용 페이스트를 패터닝하는 방법으로서는, 포토리소그래피법이나 샌드 블러스트법을 이용할 수 있다. 다음으로, 인접하는 격벽(14) 사이의 기초 유전체층(13) 위 및 격벽(14)의 측면에 형광체 재료를 함유하는 형광체 페이스트를 도포하고, 소성함으로써 형광체층(15)이 형성된다. 이상의 공정에 의해, 배면 글래스 기판(11) 위에 소정의 구성 부재를 갖는 배면판(10)이 완성된다.
이와 같이 하여 소정의 구성 부재를 구비한 전면판(2)과 배면판(10)을 주사 전극(4)과 어드레스 전극(12)이 직교하도록 대향 배치하고, 그 주위를 글래스 프릿으로 봉착하고, 방전 공간(16)에 Ne, Xe 등을 함유하는 방전 가스를 봉입함으로써 PDP(1)가 완성된다.
여기서, 전면판(2)의 유전체층(8)을 구성하는 제1 유전체층(81)과 제2 유전체층(82)에 대하여 상세하게 설명한다. 제1 유전체층(81)의 유전체 재료는, 다음의 재료 조성으로 구성되어 있다. 즉, 산화비스무스(Bi2O3)를 20중량%∼40중량% 함유하고, 산화칼슘(CaO), 산화스트론튬(SrO), 산화바륨(BaO)으로부터 선택되는 적어도 1종을 0.5중량%∼12중량% 함유하고, 산화몰리브덴(MoO3), 산화텅스텐(WO3), 산화세륨(CeO2), 이산화망간(MnO2)으로부터 선택되는 적어도 1종을 0.1중량%∼7중량% 함유하고 있다.
또한, 산화몰리브덴(MoO3), 산화텅스텐(WO3), 산화세륨(CeO2), 이산화망 간(MnO2) 대신에, 산화구리(CuO), 산화크롬(Cr2O3), 산화코발트(Co2O3), 산화바나듐(V2O7), 산화안티몬(Sb2O3)으로부터 선택되는 적어도 1종을 0.1중량%∼7중량% 함유시켜도 된다.
또한, 상기 이외의 성분으로서, 산화아연(ZnO)을 0중량%∼40중량%, 산화붕소(B2O3)를 0중량%∼35중량%, 산화규소(SiO2)를 0중량%∼15중량%, 산화알루미늄(Al2O3)을 0중량%∼10중량% 등, 납 성분을 함유하지 않는 재료 조성이 포함되어 있어도 되고, 이들 재료 조성의 함유량에 특별히 한정은 없으며, 종래 기술 정도의 재료 조성의 함유량 범위이다.
이들 조성 성분으로 이루어지는 유전체 재료를, 습식 제트 밀이나 볼 밀로 평균 입경이 0.5㎛∼2.5㎛로 되도록 분쇄하여 유전체 재료 분말을 제작한다. 다음으로 이 유전체 재료 분말 55중량%∼70중량%와, 바인더 성분 30중량%∼45중량%를 삼본 롤로 잘 혼련하여 다이 코트용, 또는 인쇄용의 제1 유전체층용 페이스트를 제작한다.
바인더 성분은 에틸 셀룰로오스, 또는 아크릴 수지 1중량%∼20중량%를 함유하는 터피네올, 또는 부틸 카르비톨 아세테이트이다. 또한, 페이스트 내에는, 필요에 따라서 가소제로서 프탈산디옥틸, 프탈산디부틸, 인산트리페닐, 인산트리부틸을 첨가하고, 분산제로서 글리세롤 모노올레이트, 소르비탄 세스퀴올레에이트, 알킬알릴기의 인산에스테르 등을 첨가하여 인쇄성을 향상시켜도 된다.
다음으로,이 제1 유전체층용 페이스트를 이용하여, 표시 전극(6)을 덮도록 전면 글래스 기판(3)에 다이 코트법 혹은 스크린 인쇄법으로 인쇄하여 건조시키고, 그 후, 유전체 재료의 연화점보다 조금 높은 온도인 575℃∼590℃에서 소성한다.
다음으로, 제2 유전체층(82)에 대하여 설명한다. 제2 유전체층(82)의 유전체 재료는, 다음의 재료 조성으로 구성되어 있다. 즉, 산화비스무스(Bi2O3)를 11중량%∼20중량% 함유하고, 또한, 산화칼슘(CaO), 산화스트론튬(SrO), 산화바륨(BaO)으로부터 선택되는 적어도 1종을 1.6중량%∼21중량% 함유하고, 산화몰리브덴(MoO3), 산화텅스텐(WO3), 산화세륨(CeO2)으로부터 선택되는 적어도 1종을 0.1중량%∼7중량% 함유하고 있다.
또한, 산화몰리브덴(MoO3), 산화텅스텐(WO3), 산화세륨(CeO2) 대신에, 산화구리(CuO), 산화크롬(Cr2O3), 산화코발트(Co2O3), 산화바나듐(V2O7), 산화안티몬(Sb2O3), 산화망간(MnO2)으로부터 선택되는 적어도 1종을 0.1중량%∼7중량% 함유시켜도 된다.
또한, 상기 이외의 성분으로서, 산화아연(ZnO)을 0중량%∼40중량%, 산화붕소(B2O3)를 0중량%∼35중량%, 산화규소(SiO2)를 0중량%∼15중량%, 산화알루미늄(Al2O3)을 0중량%∼10중량% 등, 납 성분을 함유하지 않는 재료 조성이 포함되어 있어도 되고, 이들 재료 조성의 함유량에 특별히 한정은 없으며, 종래 기술 정도의 재료 조성의 함유량 범위이다.
이들 조성 성분으로 이루어지는 유전체 재료를, 습식 제트 밀이나 볼 밀로 평균 입경이 0.5㎛∼2.5㎛로 되도록 분쇄하여 유전체 재료 분말을 제작한다. 다음으로 이 유전체 재료 분말 55중량%∼70중량%와, 바인더 성분 30중량%∼45중량%를 삼본 롤로 잘 혼련하여 다이 코트용, 또는 인쇄용의 제2 유전체층용 페이스트를 제작한다. 바인더 성분은 에틸셀룰로오스, 또는 아크릴 수지 1중량%∼20중량%를 함유하는 터피네올, 또는 부틸 카르비톨 아세테이트이다. 또한, 페이스트 내에는, 필요에 따라서 가소제로서 프탈산디옥틸, 프탈산디부틸, 인산트리페닐, 인산트리부틸을 첨가하고, 분산제로서 글리세롤 모노올레이트, 소르비탄 세스퀴올레에이트, 알킬알릴기의 인산에스테르 등을 첨가하여 인쇄성을 향상시켜도 된다.
다음으로 이 제2 유전체층용 페이스트를 이용하여 제1 유전체층(81) 위에 스크린 인쇄법 혹은 다이 코트법으로 인쇄하여 건조시키고, 그 후, 유전체 재료의 연화점보다 조금 높은 온도인 550℃∼590℃에서 소성한다.
또한, 유전체층(8)의 막 두께에 대해서는, 제1 유전체층(81)과 제2 유전체층(82)을 합하여, 가시광 투과율을 확보하기 위해서는 41㎛ 이하가 바람직하다. 제1 유전체층(81)은, 금속 버스 전극(4b, 5b)의 은(Ag)과의 반응을 억제하기 위해서 산화비스무스(Bi2O3)의 함유량을 제2 유전체층(82)의 산화비스무스(Bi2O3)의 함유량보다도 많게 하여, 20중량%∼40중량%로 하고 있다. 그 때문에, 제1 유전체층(81)의 가시광 투과율이 제2 유전체층(82)의 가시광 투과율보다도 낮아지므로, 제1 유전체층(81)의 막 두께를 제2 유전체층(82)의 막 두께보다도 얇게 하고 있다.
또한, 제2 유전체층(82)에서 산화비스무스(Bi2O3)가 11중량% 이하이면 착색 은 생기기 어렵게 되지만, 제2 유전체층(82) 내에 기포가 발생하기 쉬워 바람직하지 못하다. 또한,40중량%를 초과하면 착색이 생기기 쉬워져 투과율을 올릴 목적에는 바람직하지 못하다.
또한, 유전체층(8)의 막 두께가 작을수록 PDP의 휘도의 향상과 방전 전압을 저감한다고 하는 효과는 현저하게 되므로, 절연 내압이 저하되지 않는 범위 내이면 가능한 한 막 두께를 작게 설정하는 것이 바람직하다. 이와 같은 관점에서, 본 발명의 실시 형태에서는, 유전체층(8)의 막 두께를 41㎛ 이하로 설정하고, 제1 유전체층(81)을 5㎛∼15㎛, 제2 유전체층(82)을 20㎛∼36㎛로 하고 있다.
이와 같이 하여 제조된 PDP는, 표시 전극(6)에 은(Ag) 재료를 이용하여도, 전면 글래스 기판(3)의 착색 현상(황변)이 적고, 또한, 유전체층(8) 내에 기포의 발생 등이 없어, 절연 내압 성능이 우수한 유전체층(8)을 실현하는 것을 확인하였다.
다음으로, 본 발명에 따른 PDP(1)의 특징인 보호층(9)의 구성에 대하여 설명한다.
도 3은 본 발명의 실시 형태에서의 PDP(1)의 보호층(9)의 부분을 확대하여 도시하는 단면도이다. 도 3에 도시한 바와 같이, 보호층(9)은, 유전체층(8) 위에, MgO로 이루어지는 기초막(91)을 700㎚∼800㎚의 두께로 형성하고, 그 기초막(91) 위에 금속 산화물인 MgO의 결정 입자(92a)가 수개 응집한 제1 입자로 되는 응집 입자(92)를 이산적으로 전체면에 걸쳐 거의 균일하게 분산 배치하고 있다. 또한, 동일하게 기초막(91) 위의 응집 입자(92) 사이에는, 제2 입자로 되는 무기 재료 입 자(93)를 이산적으로 전체면에 걸쳐 거의 균일하게 분산 배치하고 있다.
여기서, 응집 입자(92)란, 도 4에 도시한 바와 같이, 소정의 입경의 1차 입자인 결정 입자(92a)가 응집 또는 네킹한 것이다. 응집 입자(92)는 고체로서 큰 결합력을 갖고 결합하고 있는 것이 아니라, 정전기나 반데르발스 힘 등에 의해 복수의 1차 입자가 집합체를 형성하고 있다. 따라서, 초음파 등의 외적 자극에 의해, 그 일부 또는 전부가 1차 입자의 상태로 될 정도로 결합하고 있는 것이다. 응집 입자(92)의 입경으로서는 약 1㎛ 정도이며, 결정 입자(92a)로서는, 14면체나 12면체 등의 7면 이상의 면을 갖는 다면체 형상을 갖는 것이 바람직하다.
또한,이 결정 입자(92a)의 1차 입자의 입경은, 결정 입자(92a)의 생성 조건에 의해 제어할 수 있다. 예를 들면, 탄산 마그네슘이나 수산화 마그네슘 등의 MgO 전구체를 소성하여 생성하는 경우, 소성 온도나 소성 분위기를 제어함으로써 입경을 제어할 수 있다. 일반적으로, 소성 온도는 700℃ 정도 내지 1500℃ 정도의 범위에서 선택할 수 있지만, 소성 온도를 비교적 높은 1000℃ 이상으로 함으로써, 1차 입경을 0.3㎛∼2㎛ 정도로 제어하는 것이 가능하다. 또한, 결정 입자(92a)는 MgO 전구체를 가열함으로써 얻어지지만, 그 생성 과정에서, 복수개의 1차 입자끼리가 응집 또는 네킹이라 불리는 현상에 의해 결합하고, 그 결과로서도 응집 입자(92)를 얻을 수 있다.
또한, 제2 입자로 되는 무기 재료 입자(93)는, 금속 산화물, 구체적으로는 산화아연(ZnO), 산화규소(SiO2), 산화알루미늄(Al2O3)이나 그들의 혼합체 등의 광 투과성을 갖는 미립자이다. 또한, 이들 무기 재료 입자(93)는 응집 입자(92)와 달리 1차 입자가 응집하고 있을 필요는 없고, 각각이 단독으로 기초막(91) 위에 거의 균일하게 분포되어 있는 것이 바람직하다. 또한, 무기 재료 입자(93)의 입경은 응집 입자(92)와 동등, 혹은 응집 입자(92)보다도 작고, 평균 입경으로 약 1㎛∼2㎛ 정도인 것이 바람직하다.
이들 응집 입자(92)와 무기 재료 입자(93)를 기초막(91) 위에 분산 배치하기 위해서는, 이들 입자를 유기 용매 등에 분산시켜 기초막(91) 위에 도포하는 방법이나, 직접 이들 입자를 기초막(91)에 뿜어 칠하는 방법 등을 적용하는 것이 가능하다.
다음으로, 본 발명의 실시 형태의 보호층(9)의 효과를 확인하기 위해서 행한 실험 결과에 대하여 설명한다. 본 발명의 실시 형태에서는, 기초막(91) 위에 제1 입자인 응집 입자(92)와 제2 입자인 무기 재료 입자(93)를 분산 배치시키고, 또한 그 기초막(91)의 면적에 차지하는 피복율을 각각 변화시킨 PDP(1)를 시작하였다. 또한, 각각의 PDP(1)에 대하여 전자 방출 특성과 전하 유지 특성, 및 소정 시간 방전시킨 후의 기초막(91)의 스퍼터량에 대하여 조사하였다.
또한, 전자 방출 성능은, 클수록 전자 방출량이 많은 것을 나타내는 수치이며, 방전의 표면 상태 및 가스종과 그 상태에 의해 정해지는 초기 전자 방출량으로 표현한다. 초기 전자 방출량에 대해서는 표면에 이온, 혹은 전자 빔을 조사하여 표면으로부터 방출되는 전자 전류량을 측정하는 방법으로 측정할 수 있지만, 전면판(2) 표면의 평가를 비파괴로 실시하는 것은 곤란을 수반한다.
따라서, 일본 특개 2007-48733호 공보에 기재되어 있는 평가 방법을 이용하였다. 즉, 방전 시의 지연 시간 중의 통계 지연 시간으로 불리는 방전의 발생 용이함의 기준으로 되는 수치를 측정하고 있다. 그 수치의 역수를 적분함으로써 초기 전자의 방출량과 선형으로 대응하는 값이 얻어지기 때문에 그 값을 이용하여 평가하고 있다. 방전 시의 지연 시간이란, 펄스의 상승으로부터 방전이 지연되어 행하여지는 방전 지연(이하 ts로 호칭함)의 시간을 의미하고, 방전 지연은, 방전이 개시될 때에 트리거로 되는 초기 전자가 보호층(9) 표면으로부터 방전 공간 내에 방출되기 어려운 것이 주요한 요인으로서 생각되고 있다.
또한, 전하 유지 성능은, 주사 전극(4)에 인가하는 전압(이하 Vscn 점등 전압으로 호칭함)의 전압값을 이용하였다. 즉, Vscn 점등 전압이 낮은 쪽이 전하 유지 능력이 높은 것을 나타낸다. Vscn 점등 전압이 낮은 것은, PDP(1)의 설계 상에서도 저전압으로 구동할 수 있기 때문에, 전원이나 각 전기 부품으로서, 내압 및 용량이 작은 부품을 사용하는 것이 가능하게 된다. 현상의 제품에서, 주사 전압을 순차적으로 인가하기 위한 MOSFET 등의 반도체 스위칭 소자에는, 내압 150V 정도의 소자가 사용되고 있다. 그 때문에,Vscn 점등 전압으로서는, 온도에 의한 변동을 고려하여 70℃ 환경 하에서 120V 이하로 억제하는 것이 바람직하다.
또한, 소정 시간 방전 후의 기초막(91)의 스퍼터량은, 가속 라이프 시험으로서 PDP(1)에 통상의 8배 주기의 유지 펄스를 인가하여 방전시켜, 20000시간 상당 시점에서 PDP(1)를 파괴하고, 기초막(91)의 단면 SEM 사진으로부터 기초막(91)이 파여진 깊이를 측정하였다.
도 5는 본 발명의 실시 형태에서의 PDP(1)에서, 전자 방출 특성과 전하 유지 특성의 양방을 개량할 목적으로, 기초막(91) 위에 응집 입자(92)만을 형성한 전면판(2)의 구성을 도시하는 단면도로서, 20000시간 상당의 가속 라이프 시험을 행한후의 상태를 도시하고 있다.
보호층(9)이 기초막(91)만, 즉 응집 입자가 없는 경우에는, PDP(1)로서 방전을 행하면, 기초막(91)이 스퍼터되어 기초막(91) 표면의 방전 셀 영역에 기초막(91) 성분의 바늘 형상 결정이 생성되고, 머지않아 바늘 형상 결정이 기초막(91)을 덮게 된다. 이와 같은 바늘 형상 결정은 내스퍼터성이 높기 때문에, 기초막(91)의 한층 더한 스퍼터를 억제하는 효과를 발현하고, 결과로서 기초막(91) 전체의 내스퍼터성을 향상시키는 작용을 갖고 있었다.
한편, 도 5에 도시한 바와 같은, 기초막(91) 위에 응집 입자(92)를 형성한 경우에는, 기초막(91)이 스퍼터됨으로써, 바늘 형상 결정(95)이 응집 입자(92) 표면에 선택적으로 생성되어 성장한다. 그 결과, 바늘 형상 결정(95)으로 덮여지지 않은 영역의 기초막(91)이 선택적으로 스퍼터되게 되어, 기초막(91)에 파여짐부(96)가 형성된다. 이들 파여짐부(96)가 진전되어 가면 방전 전압의 급격한 상승이 발생하고, 결국에는 방전이 불가능하게 되어 제품 수명이 다하게 된다. 따라서, PDP의 제품 수명을 늘리기 위해서는 기초막(91)의 스퍼터를 어떻게 억제할지가 중요하게 된다.
도 3에 도시한 바와 같이, 본 발명의 실시 형태에서의 PDP(1)에서는, 전자 방출 성능과 전하 유지 특성을 만족시키는 보호층(9)의 구성으로서, 유전체층(8) 위에 MgO에 의해 구성한 기초막(91)을 형성함과 함께, 기초막(91) 위에 MgO의 결정 입자(92a)가 수개 응집한 응집 입자(92)를 분포시킨 구성으로 하고, 또한, 기초막(91)의 내스퍼터성을 향상시킬 목적으로 무기 재료 입자(93)를 분포시키고 있다.
이와 같이, 기초막(91) 위에 무기 재료 입자(93)를 분포시키면, 무기 재료 입자(93)의 표면에도 방전에 의해 스퍼터된 기초막(91) 성분의 바늘 형상 결정(97)이 생성된다. 즉, 전술한 응집 입자(92)의 표면에 생성되는 바늘 형상 결정(95)과 동일한 바늘 형상 결정(97)이, 무기 재료 입자(93)의 표면에도 형성되게 된다. 이들의 내스퍼터성이 높은 바늘 형상 결정(95, 97)에 의해 기초막(91)이 덮여지게 되고, 결과로서 기초막(91)의 스퍼터를 억제하여 PDP(1)의 제품 수명을 높일 수 있다.
도 6은 본 발명의 실시 형태에서의 PDP(1)에서, 기초막(91) 위에 응집 입자(92)만을 분포시키고, 응집 입자(92)가 기초막(91) 면적에 대하여 피복하는 피복율을 변화시킨 경우의, 전하 유지 특성으로서의 Vscn 점등 전압의 특성을 도시하는 도면이다. 여기서, 피복율은 기초막(91)의 면적을 분모로 하고, 기초막(91)에 분포되어진 응집 입자의 투영 면적을 분자로 한 백분률이다. 전하 유지 특성은, 상술한 바와 같이, 그 지표로서, PDP(1)로서 제작한 경우에 전하 방출 현상을 억제하기 위해서 필요로 하는 주사 전극(4)에 인가하는 전압(이하 Vscn 점등 전압으로 호칭함)의 전압값을 이용하고 있다. 도 6에 도시한 바와 같이, 제1 입자인 MgO의 결정 입자로 이루어지는 응집 입자(92)의 피복율이 증가하면,Vscn 점등 전압이 증가하는 것을 알 수 있다. 즉, 응집 입자(92)의 피복율을 크게 하면, 전하 방출 현상 을 억제하기 위해서 필요로 하는 주사 전극(4)에 인가하는 전압의 Vscn 점등 전압이 상승한다.
도 7은 동일하게 기초막(91) 위에 응집 입자(92)만을 분포시키고, 응집 입자(92)의 기초막(91)의 면적에 대한 피복율을 변화시킨 경우의 전자 방출 특성으로서의 방전 지연(ts)의 특성을 도시하는 도면이다. 도 7에 도시한 바와 같이, 제1 입자인 응집 입자(92)의 피복율의 증가에 따라서 방전 지연이 작아진다. 본 발명의 실시 형태에서는, 도 6과 도 7의 결과로부터, 응집 입자(92)의 피복율을 5%∼11%의 범위로 하고, 방전 지연이 50nsec 이하이고, Vscn 점등 전압을 125V 이하로 되도록 하고 있다.
 한편, 응집 입자(92)의 피복율을 크게 하면 응집 입자(92)에 생성되는 바늘 형상 결정(95)의 피복율도 커지게 되어, 결과로서 기초막(91)의 내스퍼터성을 향상시킬 수 있지만, 도 6에 도시한 바와 같이 Vscn 점등 전압이 상승한다. 따라서, 본 발명의 실시 형태에서는, 도 3에 도시한 바와 같이 응집 입자(92) 사이에 무기 재료 입자(93)를 분포시켜 전체의 피복율을 증가시키고 있는 것이다.
도 8은 본 발명의 실시 형태에서의 PDP(1)의 기초막(91) 위에 응집 입자(92)와 무기 재료 입자(93)를 분포시키고, 그들 양자의 합계의 피복율을 변화시킨 경우의 기초막(91)의 스퍼터량을 도시하는 도면이고, 도 9는 동일하게 양자의 합계의 피복율을 변화시킨 경우의 Vscn 점등 전압을 도시하는 도면이다.
도 8에 도시한 바와 같이, 합계 피복율이 8% 이상이면 기초막(91)의 스퍼터량이 200㎚ 이하로 된다. 20000시간 상당의 가속 시험을 행한 PDP(1)에서, 기초 막(91)의 스퍼터량이 200㎚ 이하이면 PDP(1)의 제품 수명으로서 100000시간을 확보할 수 있는 것을 확인하였다. 따라서, 본 발명의 실시 형태에서는, 합계 피복율을 8% 이상으로 하는 것이 바람직하다. 한편, 응집 입자(92)의 피복율을 11%로 억제하여 무기 재료 입자(93)에 의한 피복율을 증가시켜 합계 피복율을 더욱 증가 시키면, 기초막(91)에 의한 전하 유지 특성이 손상되어, 유지 전극에 인가하는 전압이 급격하게 상승하게 된다. 따라서, 합계 피복율을 50% 이하, 바람직하게는 20% 이하로 함으로써, 전자 방출 특성, 전하 유지 특성이 우수하고, 또한 100000시간의 제품 수명을 확보할 수 있는 PDP를 실현하는 것이 가능하게 된다.
도 9는 본 발명의 실시 형태에서의 PDP에서 피복율로서 8%까지는 응집 입자(92)로 피복하고, 또한, 무기 재료 입자(93)로 피복율을 증가시킨 경우의 Vscn 점등 전압의 변화를 도시하는 도면이다. 도 9에 도시한 바와 같이, 8%의 피복율까지는 Vscn 점등 전압이 단조롭게 증가하여 전하 유지 특성이 나빠져 있지만, 실제의 구동이 가능한 120V 이하로 억제되어 있다. 8%를 초과하는 영역에서 무기 재료 입자(93)에 의해 피복율을 증가시키면, 피복율의 증가에 따라서 응집 입자(92)의 영향이 작아져 약간 전하 유지 특성이 개선되어 Vscn 점등 전압이 감소한다. 그러나, 전술한 바와 같이, 피복율이 50%를 초과하면 도시는 하지 않지만 전체의 전하 유지 특성이 열화되어 유지 전극에 인가하는 전압이 급격하게 상승하게 된다.
또한, 본 발명의 실시 형태에서는, 기초막(91)의 전체면에 걸쳐 응집 입자(92)와 무기 재료 입자(93)를 분포시키는 것으로 하고 있지만, 이들 입자가 분포되어 있는 영역은, 실제로 방전이 행해지는 방전 셀을 형성하는 영역의 기초막(91) 위이면 되고, 방전 셀을 형성하는 기초막(91) 위에 선택적으로 이들 입자를 도포함으로써 가능하게 된다.
이상과 같이, 본 발명의 PDP(1)에 의하면, 전하 유지 특성인 Vscn 점등 전압을 저감함과 함께, 전자 방출 특성인 방전 지연을 작게 하고, 또한, 제품 수명을 결정하는 기초막(91)의 내스퍼터성을 확보하여 100000시간 이상의 제품 수명이 가능한 PDP(1)를 실현할 수 있다.
또한,이상의 설명에서는, 기초막으로서 MgO를 주성분으로 하는 경우를 예로 하였지만, 전자 방출 성능이 금속 산화물의 단결정 입자에 의해 지배적으로 제어되는 구성을 취하기 때문에, MgO일 필요는 전혀 없으며 Al2O3 등의 내충격성이 우수한 다른 재료를 이용하여도 무방하다. 또한, 본 발명의 실시 형태에서는, 단결정 입자로서 MgO 입자를 이용하여 설명하였지만, 이 외의 단결정 입자라도, MgO와 마찬가지로 높은 전자 방출 성능을 갖는 Sr, Ca, Ba, Al 등의 금속의 산화물에 의한 결정 입자를 이용하여도 마찬가지의 효과를 얻을 수 있기 때문에, 입자종으로서는 MgO에 한정되는 것은 아니다.
본 발명의 PDP는, 고정밀이며 고휘도의 표시 성능을 구비하고, 또한 저소비전력, 긴 수명의 PDP를 실현할 수 있기 때문에 대화면의 표시 디바이스 등에 유용하다.

Claims (6)

  1. 기판 위에 형성한 표시 전극을 덮도록 유전체층을 형성함과 함께 그 유전체층 위에 보호층을 형성한 전면판과, 상기 전면판에 방전 공간을 형성하도록 대향 배치되며 또한 상기 표시 전극과 교차하는 방향으로 어드레스 전극을 형성함과 함께 상기 방전 공간을 구획하는 격벽을 형성한 배면판을 갖고, 상기 보호층은, 상기 유전체층 위에 금속 산화물에 의해 구성한 기초막을 형성함과 함께, 상기 기초막 위에 금속 산화물의 결정 입자가 수개 응집한 제1 입자와 상기 제1 입자와 상이한 적어도 1종류의 제2 입자를 분산 배치하고,
    상기 제2 입자는, 금속 산화물의 1차 입자인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제1항에 있어서,
    상기 금속 산화물이 MgO인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제1항에 있어서,
    상기 제1 입자의 상기 기초막에 대한 피복율이 상기 기초막의 면적의 5%∼11%인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 입자와 상기 제2 입자의 상기 기초막에 대한 합계의 피복율이 상기 기초막의 면적의 8%∼50%인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제1항에 있어서,
    상기 제2 입자가 산화아연, 산화규소 및 산화알루미늄으로부터 선택되는 적어도 한 종류, 또는 이들의 혼합체인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제5항에 있어서,
    상기 제2 입자가 광 투과성인 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020097013575A 2008-01-15 2009-01-06 플라즈마 디스플레이 패널 KR101056222B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-005341 2008-01-15
JP2008005341A JP2009170192A (ja) 2008-01-15 2008-01-15 プラズマディスプレイパネル
PCT/JP2009/000005 WO2009090855A1 (ja) 2008-01-15 2009-01-06 プラズマディスプレイパネル

Publications (2)

Publication Number Publication Date
KR20090101210A KR20090101210A (ko) 2009-09-24
KR101056222B1 true KR101056222B1 (ko) 2011-08-11

Family

ID=40885248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097013575A KR101056222B1 (ko) 2008-01-15 2009-01-06 플라즈마 디스플레이 패널

Country Status (6)

Country Link
US (1) US8120254B2 (ko)
EP (1) EP2251889A4 (ko)
JP (1) JP2009170192A (ko)
KR (1) KR101056222B1 (ko)
CN (1) CN101681764A (ko)
WO (1) WO2009090855A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4399344B2 (ja) 2004-11-22 2010-01-13 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
JP2009218027A (ja) * 2008-03-10 2009-09-24 Panasonic Corp プラズマディスプレイパネル
JP5298579B2 (ja) * 2008-03-12 2013-09-25 パナソニック株式会社 プラズマディスプレイパネル
US8692463B2 (en) * 2008-11-28 2014-04-08 Hitachi Consumer Electronics Co., Ltd. Plasma display panel having inert film and manufacturing method
CN102473568A (zh) * 2010-03-12 2012-05-23 松下电器产业株式会社 等离子显示面板
JP5126451B2 (ja) * 2010-03-17 2013-01-23 パナソニック株式会社 プラズマディスプレイパネル
CN102812532A (zh) * 2010-03-26 2012-12-05 松下电器产业株式会社 等离子显示面板的制造方法
CN102082058A (zh) * 2010-12-09 2011-06-01 东南大学 一种带晶体发射层的等离子体显示器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070047075A (ko) * 2005-11-01 2007-05-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 보호막

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW368671B (en) * 1995-08-30 1999-09-01 Tektronix Inc Sputter-resistant, low-work-function, conductive coatings for cathode electrodes in DC plasma addressing structure
JPH11339665A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 交流型プラズマディスプレイパネル、交流型プラズマディスプレイパネル用基板及び交流型プラズマディスプレイパネル用保護膜材料
JP2002260535A (ja) 2001-03-01 2002-09-13 Hitachi Ltd プラズマディスプレイパネル
JP3878635B2 (ja) 2003-09-26 2007-02-07 パイオニア株式会社 プラズマディスプレイパネルおよびその製造方法
JP4611057B2 (ja) * 2005-03-01 2011-01-12 宇部マテリアルズ株式会社 交流型プラズマディスプレイパネルの誘電体層保護膜形成用の酸化マグネシウム微粒子分散液
JP4987258B2 (ja) * 2005-07-07 2012-07-25 パナソニック株式会社 プラズマディスプレイ装置
JP2007095436A (ja) * 2005-09-28 2007-04-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル
JP4910558B2 (ja) * 2005-10-03 2012-04-04 パナソニック株式会社 プラズマディスプレイパネル
EP1780749A3 (en) * 2005-11-01 2009-08-12 LG Electronics Inc. Plasma display panel and method for producing the same
KR20070048017A (ko) * 2005-11-03 2007-05-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 보호막
JP2007149384A (ja) * 2005-11-24 2007-06-14 Pioneer Electronic Corp プラズマディスプレイパネルの製造方法、および、プラズマディスプレイパネル
JP2007184264A (ja) * 2006-01-04 2007-07-19 Lg Electronics Inc プラズマディスプレイパネル及びその製造方法
WO2007139184A1 (ja) * 2006-05-31 2007-12-06 Panasonic Corporation プラズマディスプレイパネルとその製造方法
EP1883092A3 (en) * 2006-07-28 2009-08-05 LG Electronics Inc. Plasma display panel and method for manufacturing the same
JP2008053012A (ja) * 2006-08-23 2008-03-06 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネル用基板構体の製造方法、プラズマディスプレイパネル
WO2008047911A1 (fr) * 2006-10-20 2008-04-24 Panasonic Corporation Écran à plasma et procédé de fabrication de celui-ci
JP4875976B2 (ja) * 2006-12-27 2012-02-15 パナソニック株式会社 プラズマディスプレイパネル
US20080157673A1 (en) * 2006-12-28 2008-07-03 Yusuke Fukui Plasma display panel and manufacturing method therefor
KR101103175B1 (ko) * 2007-08-10 2012-01-04 가부시키가이샤 히타치세이사쿠쇼 플라즈마 디스플레이 패널
JP2009129616A (ja) * 2007-11-21 2009-06-11 Panasonic Corp プラズマディスプレイパネル

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070047075A (ko) * 2005-11-01 2007-05-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 보호막

Also Published As

Publication number Publication date
EP2251889A4 (en) 2011-03-09
US20100327741A1 (en) 2010-12-30
WO2009090855A1 (ja) 2009-07-23
KR20090101210A (ko) 2009-09-24
US8120254B2 (en) 2012-02-21
EP2251889A1 (en) 2010-11-17
CN101681764A (zh) 2010-03-24
JP2009170192A (ja) 2009-07-30

Similar Documents

Publication Publication Date Title
EP2214193B1 (en) Plasma display panel
KR101056222B1 (ko) 플라즈마 디스플레이 패널
KR101151053B1 (ko) 플라즈마 디스플레이 패널
KR101151045B1 (ko) 플라즈마 디스플레이 패널
KR20090109579A (ko) 플라즈마 디스플레이 패널
KR101143733B1 (ko) 플라즈마 디스플레이 패널
KR101143756B1 (ko) 플라즈마 디스플레이 패널
KR101012540B1 (ko) 플라즈마 디스플레이 패널
KR101075002B1 (ko) 플라즈마 디스플레이 패널
KR101150637B1 (ko) 플라즈마 디스플레이 패널
KR101152529B1 (ko) 플라즈마 디스플레이 패널의 제조 방법
KR101135763B1 (ko) 플라즈마 디스플레이 패널
KR101150632B1 (ko) 플라즈마 디스플레이 패널
KR101137605B1 (ko) 플라즈마 디스플레이 패널의 제조 방법
KR101148453B1 (ko) 플라즈마 디스플레이 패널
KR101137568B1 (ko) 플라즈마 디스플레이 패널
KR101101667B1 (ko) 플라즈마 디스플레이 패널의 제조 방법
KR101095821B1 (ko) 플라즈마 디스플레이 패널
KR20090116741A (ko) 플라즈마 디스플레이 패널
WO2009110194A1 (ja) プラズマディスプレイパネル
US20120319560A1 (en) Plasma display panel
KR20090110338A (ko) 플라즈마 디스플레이 패널
KR20090130168A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee