KR101102047B1 - 반도체 소자 및 제조 방법 - Google Patents
반도체 소자 및 제조 방법 Download PDFInfo
- Publication number
- KR101102047B1 KR101102047B1 KR1020090045936A KR20090045936A KR101102047B1 KR 101102047 B1 KR101102047 B1 KR 101102047B1 KR 1020090045936 A KR1020090045936 A KR 1020090045936A KR 20090045936 A KR20090045936 A KR 20090045936A KR 101102047 B1 KR101102047 B1 KR 101102047B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- forming
- pad region
- pad
- contact
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007792 addition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
- H01L21/0268—Shape of mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 셀 영역 및 패드(Pad) 영역에 매립 게이트를 형성하기 위한 리세스를 동일하게 형성함으로써 후속 공정 중 패드 영역의 리세스에 매립되는 도전층의 보이드(Void)를 방지하여 갭필 특성을 향상시키며, 후속 공정 중 상기 패드 영역의 매립 게이트와 연결되는 콘택(Contact) 형성 시 상기 패드 영역의 절연막 상부에 남아있는 하드마스크층 때문에 SAC(Self-aligned contact) 공정이 가능하여 상기 콘택과 패드 영역 간의 오버레이 마진을 향상시킬 수 있는 반도체 소자 및 그 제조 방법을 제공한다.
Description
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히 매립 게이트 형성 시 패드 영역의 갭필(Gap fill) 및 오버레이(overlay) 마진(Margin)을 개선하는 반도체 소자 및 그 제조 방법에 관련된 기술이다.
일반적으로, 반도체 기억 장치는 데이터나 프로그램의 명령과 같은 정보를 기억하는 장치로서, 반도체 기억 장치는 크게 DRAM과 SRAM으로 나뉜다. 여기서, 디램(DRAM, Dynamic Random Access Memory)는 기억된 정보를 읽어내기도 하며 다른 정보를 기억시킬 수 있는 메모리로서, 정보를 읽고 쓰는 것이 가능하나 전원이 공급되고 있는 동안의 일정 기간 내에 주기적으로 정보를 다시 써넣지 않으면 기억된 내용이 없어지는 메모리이다. 이처럼 디램은 리프레쉬를 계속해주어야 하지만 메모리 셀(Memory cell) 당 가격이 싸고 집적도를 높일 수 있기 때문에 대용량 메모리로서 널리 이용되고 있다.
여기서, 디램 등의 메모리나 로직(logic) 등에 주로 사용되는 금속 산화막 반도체 전계 효과 트랜지스터(metal-oxide semiconductor field effect transistor; 이하, "MOSFET"이라 약칭함)는 반도체 기판 상부에 게이트 산화막, 폴리실리콘막, 게이트 금속 및 게이트 하드마스크를 증착한 후 마스크/식각 공정으로 게이트를 적층하여 채널을 형성하는 구조를 갖는다.
최근 반도체 디바이스가 고집적화, 고밀도화되는 추세로서 반도체 디바이스를 제조하기 위해서는 높은 수준의 공정 기술이 요구된다. 특히, 게이트나 비트라인 또는 메탈 라인과 같은 구조물 간의 이격 공간이 줄어들어서, 갭필 공정에 어려움이 발생하고 있다.
도 1은 종래 기술에 따른 반도체 소자 및 그 제조 방법을 도시한 평면도이다.
도 1을 참조하면, 셀 영역(1000a)과 패드 영역(1000b)이 구비된 반도체 기판(100)을 식각하여 리세스(미도시)를 형성한 후, 상기 리세스에 도전 물질(미도시)을 매립하여 매립 게이트(110)를 형성한다. 이때, 패드 영역(1000b)의 매립 게이트(120)의 너비는 셀 영역(1000a)의 매립 게이트(110)의 너비보다 넓게 형성하되, 패드(Pad) 형태로 형성한다.
이후, 패드 영역(1000b)의 매립 게이트(120) 상에 연결되는 콘택(130)을 형성한다.
여기서, 셀 영역(1000a)의 매립 게이트(110)보다 패드 영역(1000b)에 형성된 매립 게이트(120)의 너비를 더 넓게 형성하여 후속 공정 중 형성되는 콘택(130)과의 미스 얼라인(Mis-align)을 방지하고자 한다. 하지만, 넓게 형성된 패드 영역(1000b)의 게이트 영역의 너비로 인하여 후속 공정 중 매립 게이트(120)를 형성 하기 위한 도전층 매립 시 보이드(Void)와 같은 갭필(gap fill) 불량이 발생한다. 또한, 도전층 매립 후, 도전층의 에치백 공정 시에도 넓게 형성된 게이트 영역 때문에 상기 도전층이 과도하게 식각되어 많은 양의 도전층이 소실되는 문제점이 있다.
전술한 종래의 문제점을 해결하기 위하여, 본 발명은 셀 영역 및 패드(Pad) 영역에 매립 게이트를 형성하기 위한 리세스를 동일하게 형성함으로써 후속 공정 중 패드 영역의 리세스에 매립되는 도전층의 보이드(Void)를 방지하여 갭필 마진(Margin) 특성을 향상시키며, 후속 공정 중 상기 패드 영역의 매립 게이트와 연결되는 콘택(Contact) 형성 시 상기 패드 영역의 절연막 상부에 남아있는 하드마스크층 때문에 SAC(Self-aligned contact) 공정이 가능하여 상기 콘택과 패드 영역 간의 오버레이 마진을 향상시킬 수 있는 반도체 소자 및 그 제조 방법을 제공한다.
본 발명은 셀 영역의 반도체 기판상에 활성 영역을 정의하는 소자분리막 및 패드 영역 상에 제 1 절연막을 형성하는 단계, 상기 셀 영역 및 상기 패드 영역에 매립 게이트를 형성하는 단계 및 상기 패드 영역의 매립 게이트와 접속되는 콘택을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
바람직하게는, 상기 제 1 절연막은 SOD(Silicon on dielectric)막인 것을 특징으로 한다.
바람직하게는, 상기 셀 영역 및 상기 패드 영역에 매립 게이트를 형성하는 단계는 상기 활성 영역을 포함한 전면에 하드마스크층을 형성하는 단계, 리세스 마스크로 상기 반도체 기판 및 상기 제 1 절연막을 식각하여 리세스를 형성하는 단계 및 상기 리세스에 도전층 및 제 2 절연막을 매립하는 단계를 포함한다.
바람직하게는, 상기 셀 영역 및 상기 패드 영역의 상기 리세스는 동일한 너비를 가지는 것을 특징으로 한다.
바람직하게는, 상기 도전층은 TIN, TIN/W 및 이들의 조합 중 선택된 어느 하나를 이용하여 형성하는 것을 특징으로 한다.
바람직하게는, 상기 리세스에 도전층 및 제 2 절연막을 매립하는 단계 후,상기 셀 영역을 노출하는 마스크를 이용하여 상기 하드마스크층을 식각하는 단계, 상기 셀 영역을 포함한 전면에 제 3 절연막을 형성하는 단계 및 상기 패드 영역의 상기 제 3 절연막을 식각하여 콘택 영역을 형성한 후, 상기 콘택 영역에 도전 물질을 매립하여 상기 콘택을 형성하는 단계를 포함한다.
아울러, 본 발명은 셀 영역 및 패드 영역에 동일한 너비를 갖는 리세스를 포함하는 반도체 소자를 제공한다.
바람직하게는, 상기 리세스에 도전층 및 절연막을 매립하여 형성한 매립 게이트 및 상기 패드 영역의 상기 매립 게이트와 접속되는 콘택을 형성하는 것을 특징으로 한다.
본 발명은 셀 영역 및 패드(Pad) 영역에 매립 게이트를 형성하기 위한 리세스를 동일하게 형성함으로써 후속 공정 중 패드 영역의 리세스에 매립되는 도전층의 보이드(Void)를 방지하여 갭필 마진(Margin) 특성을 향상시키며, 후속 공정 중 상기 패드 영역의 매립 게이트와 연결되는 콘택(Contact) 형성 시 상기 패드 영역의 절연막 상부에 남아있는 하드마스크층 때문에 SAC(Self-aligned contact) 공정 이 가능하여 상기 콘택과 패드 영역 간의 오버레이 마진을 향상시키는 장점을 가진다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 상세히 설명하고자 한다.
도 2는 본 발명에 따른 반도체 소자 및 그 제조 방법을 도시한 평면도이다.
도 2를 참조하면, 셀 영역(2000a)과 패드 영역(2000b)이 구비된 반도체 기판(200)을 식각하여 리세스(미도시)를 형성한 후, 상기 리세스에 도전층을 매립하여 매립 게이트(210)를 형성한다. 이때, 셀 영역(2000a)과 패드 영역(2000b)에 형성된 매립 게이트(210)의 너비를 동일하게 형성함으로써, 종래 기술에서 제시한 바와 같이, 패드 영역(2000b)에 형성된 패드(Pad) 형태의 매립 게이트가 아닌 셀 영역(2000a)에 형성된 매립 게이트(210)와 동일한 너비를 갖는 매립 게이트(210)가 형성된다.
이후, 패드 영역(2000b)의 매립 게이트(210) 상에 연결되는 콘택(220)이 형성된 모습을 도시한 것이다.
도 3a 내지 도 3f는 본 발명에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들로서, (ⅰ)은 도 2의 A-A' 절단면으로서, 셀(Cell) 영역을 도시한 것이고, (ⅱ)은 도 2의 B-B' 절단면으로서, 패드(Pad) 영역을 도시한 것이다.
도 3a의 (ⅰ)을 참조하면, 반도체 기판(300) 상에 활성 영역(310)을 정의하는 소자분리막(320)을 형성한다. 이때, 소자분리막(320)은 SOD(Silicon on dielectric)막으로 형성하는 것이 바람직하다.
도 3a의 (ⅱ)를 참조하면, 셀 영역의 소자분리막을 형성하고자 절연막을 증착할 때, 패드 영역의 반도체 기판(300)상에 제 1 절연막(320)을 증착한다. 이때, 제 1 절연막(320)은 SOD(Silicon on dielectric)막이 바람직하며, 셀 영역의 소자분리막과 동일한 물질이 바람직하다.
도 3b를 참조하면, 상기 활성 영역(310)을 포함한 전면에 하드마스크층(330)을 형성한다. 이때, 상기 하드마스크층(330)은 질화막(Nitride)이 바람직하다.
이후, 상기 하드마스크층(330) 상에 감광막을 형성한 후, 리세스 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴을 식각 마스크로 상기 셀 영역의 상기 하드마스크층(330), 상기 소자분리막(320) 및 상기 활성 영역(310)과 상기 패드 영역의 상기 하드마스크층(330) 및 제 1 절연막(320)을 식각하여 리세스(Recess, 340, 345)를 형성한다.
여기서, 셀 영역에 형성하는 리세스(340)와 패드 영역에 형성하는 리세스(345)는 동일한 너비를 가지는 것이 바람직하다. 이후, 감광막 패턴은 제거한다.
도 3c를 참조하면, 상기 리세스(340, 345)를 포함한 전면에 도전층(350)을 형성한다. 이때, 도전층(350)은 TIN, TIN/W 및 이들의 조합 중 선택된 어느 하나를 이용하여 형성하는 것이 바람직하다. 이후, 상기 도전층(350)을 에치백(Etchback)하여 상기 리세스(340, 345) 내에 일부 남아 있도록 한다.
도 3d를 참조하면, 상기 리세스(도 3c의 340, 345)를 포함한 전면에 제 2 절연막(360)을 형성한다. 이후, 상기 하드마스크층(330)이 노출될 때까지 상기 제 2 절연막(360)을 평탄화 식각(Chemical Mechanical Polishing)한다.
도 3e를 참조하면, 셀 영역을 노출하는 마스크를 이용하여 상기 활성 영역(310) 및 상기 소자분리막(320)이 노출될 때까지 상기 하드마스크층(도 3d의 330)을 제거한다. 여기서, 상기 패드 영역을 노출하지 않는 마스크를 이용하므로 패드 영역의 하드마스크층(330)은 식각되지 않고 남아서 후속 공정 중 콘택 형성을 절연막 식각 시, 상기 하드마스크층(330)이 상기 절연막의 과도 식각을 방지하는 역할을 한다.
도 3f를 참조하면, 상기 셀 영역을 포함한 전면에 제 3 절연막(370)을 형성한 후, 상기 제 3 절연막(370)을 평탄화 식각한다.
도 3f의 (ⅱ)를 참조하면, 패드 영역의 상기 제 3 절연막(370)을 식각하여 콘택 영역(미도시)을 형성한 후, 상기 콘택 영역에 도전층을 매립한다. 이후, 상기 도전층을 평탄화 식각하여 콘택(380)을 형성한다. 이때, 상기 제 3 절연막(370)을 식각하여 콘택 영역을 형성할 때, 상기 패드 영역의 제 3 절연막(370) 상부에 남아있는 하드마스크층(330) 때문에 SAC(Self-aligned contact) 공정이 가능한 장점이 있다.
전술한 바와 같이, 본 발명은 셀 영역 및 패드(Pad) 영역에 매립 게이트를 형성하기 위한 리세스를 동일하게 형성함으로써 후속 공정 중 패드 영역의 리세스에 매립되는 도전층의 보이드(Void)를 방지하고 갭필 마진(Margin) 특성을 향상시키며, 후속 공정 중 상기 패드 영역의 매립 게이트와 연결되는 콘택(Contact) 형성 시 상기 패드 영역의 절연막 상부에 남아있는 하드마스크층 때문에 SAC(Self- aligned contact) 공정이 가능하여 상기 콘택과 패드 영역 간의 오버레이 마진을 향상시키는 장점을 가진다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래 기술에 따른 반도체 소자 및 그 제조 방법을 도시한 평면도.
도 2는 본 발명에 따른 반도체 소자 및 그 제조 방법을 도시한 평면도.
도 3a 내지 도 3f는 본 발명에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들.
Claims (8)
- 셀 영역의 반도체 기판상에 활성 영역을 정의하는 소자분리막 및 패드 영역 상에 제 1 절연막을 형성하는 단계;상기 활성 영역을 포함한 전면에 하드마스크층을 형성하는 단계;리세스 마스크로 상기 반도체 기판 및 상기 제 1 절연막을 식각하여 리세스를 형성하는 단계;상기 리세스에 도전층 및 제 2 절연막을 매립하여 상기 셀 영역 및 상기 패드 영역에 매립 게이트를 형성하는 단계; 및상기 패드 영역의 매립 게이트와 접속되는 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제 1 절연막은 SOD(Silicon on dielectric)막인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 삭제
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 셀 영역 및 상기 패드 영역의 상기 리세스는 동일한 너비를 가지는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 도전층은 TIN, TIN/W 및 이들의 조합 중 선택된 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 리세스에 도전층 및 제 2 절연막을 매립하여 상기 셀 영역 및 상기 패드 영역에 매립 게이트를 형성하는 단계 이후, 상기 콘택을 형성하는 단계는상기 셀 영역을 노출하는 마스크를 이용하여 상기 하드마스크층을 식각하는 단계;상기 셀 영역을 포함한 전면에 제 3 절연막을 형성하는 단계; 및상기 패드 영역의 상기 제 3 절연막을 식각하여 콘택 영역을 형성한 후, 상기 콘택 영역에 도전 물질을 매립하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090045936A KR101102047B1 (ko) | 2009-05-26 | 2009-05-26 | 반도체 소자 및 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090045936A KR101102047B1 (ko) | 2009-05-26 | 2009-05-26 | 반도체 소자 및 제조 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110118482A Division KR101119135B1 (ko) | 2011-11-14 | 2011-11-14 | 반도체 소자 및 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100127478A KR20100127478A (ko) | 2010-12-06 |
| KR101102047B1 true KR101102047B1 (ko) | 2012-01-04 |
Family
ID=43504695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090045936A KR101102047B1 (ko) | 2009-05-26 | 2009-05-26 | 반도체 소자 및 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101102047B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120126433A (ko) | 2011-05-11 | 2012-11-21 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102038091B1 (ko) | 2013-10-07 | 2019-10-30 | 삼성전자 주식회사 | 반도체 소자 제조방법 |
| KR20150055469A (ko) | 2013-11-13 | 2015-05-21 | 삼성전자주식회사 | 반도체 소자 제조 방법 및 이에 의해 제조된 반도체 소자 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060000741A (ko) * | 2004-06-29 | 2006-01-06 | 삼성전자주식회사 | 스트랩 영역을 갖는 비휘발성 반도체 메모리 소자 및 그제조방법 |
| KR20070017656A (ko) * | 2005-08-08 | 2007-02-13 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20080061877A (ko) * | 2006-12-28 | 2008-07-03 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
-
2009
- 2009-05-26 KR KR1020090045936A patent/KR101102047B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060000741A (ko) * | 2004-06-29 | 2006-01-06 | 삼성전자주식회사 | 스트랩 영역을 갖는 비휘발성 반도체 메모리 소자 및 그제조방법 |
| KR20070017656A (ko) * | 2005-08-08 | 2007-02-13 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20080061877A (ko) * | 2006-12-28 | 2008-07-03 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100127478A (ko) | 2010-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102097375B (zh) | 具有埋入式栅极的半导体器件的制造方法 | |
| US8614473B2 (en) | Flash memory with recessed floating gate | |
| KR101013302B1 (ko) | 측면 및 상부 게이트가 형성된 판독 트랜지스터를 가진듀얼 포트 게인 셀 | |
| USRE44532E1 (en) | Method for manufacturing a transistor of a semiconductor memory device | |
| JP2008504685A (ja) | Ａｌ２Ｏ３誘電体を用いるメモリ・セルの絶縁構造 | |
| JP2006041475A (ja) | メモリ素子及びその製造方法 | |
| US6667223B2 (en) | High aspect ratio high density plasma (HDP) oxide gapfill method in a lines and space pattern | |
| KR101205118B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101051593B1 (ko) | 반도체 장치의 제조 방법 | |
| KR101102047B1 (ko) | 반도체 소자 및 제조 방법 | |
| US9171848B2 (en) | Deep trench MIM capacitor and moat isolation with epitaxial semiconductor wafer scheme | |
| US20060054955A1 (en) | DRAM cell having MOS capacitor | |
| JP2000049112A (ja) | 半導体装置の自己整列コンタクト形成方法 | |
| KR20140010271A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR101119135B1 (ko) | 반도체 소자 및 제조 방법 | |
| US8497173B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR101061353B1 (ko) | 반도체 소자의 레저부아 캐패시터의 제조 방법 | |
| KR101087876B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101087790B1 (ko) | 반도체 소자의 제조 방법 | |
| US20110068379A1 (en) | Method of manufacturing semiconductor device | |
| KR101067875B1 (ko) | 반도체 소자의 제조방법 | |
| KR101161736B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR950005261B1 (ko) | 반도체장치의 접촉창 형성방법 | |
| KR101060696B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| TWI419211B (zh) | 接觸插塞結構之製備方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |