KR101096185B1 - 데이터 전송회로 및 전송방법, 데이터 전송회로를 포함하는 메모리장치 - Google Patents

데이터 전송회로 및 전송방법, 데이터 전송회로를 포함하는 메모리장치 Download PDF

Info

Publication number
KR101096185B1
KR101096185B1 KR1020100048519A KR20100048519A KR101096185B1 KR 101096185 B1 KR101096185 B1 KR 101096185B1 KR 1020100048519 A KR1020100048519 A KR 1020100048519A KR 20100048519 A KR20100048519 A KR 20100048519A KR 101096185 B1 KR101096185 B1 KR 101096185B1
Authority
KR
South Korea
Prior art keywords
data
pattern
line
point
driver
Prior art date
Application number
KR1020100048519A
Other languages
English (en)
Other versions
KR20110129086A (ko
Inventor
추신호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100048519A priority Critical patent/KR101096185B1/ko
Priority to US12/833,796 priority patent/US8331170B2/en
Priority to TW099127175A priority patent/TWI525989B/zh
Priority to JP2011005586A priority patent/JP2011250391A/ja
Publication of KR20110129086A publication Critical patent/KR20110129086A/ko
Application granted granted Critical
Publication of KR101096185B1 publication Critical patent/KR101096185B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation

Landscapes

  • Dram (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Abstract

데이터 전송회로가 개시된다. 데이터 전송회로는, 데이터를 제1라인으로 구동하는 제1드라이버; 상기 제1라인으로 전달된 데이터의 패턴을 변경하기 위한 패턴변경부; 상기 패턴변경부에 의해 패턴이 변경된 데이터를 제2라인으로 구동하기 위한 제2드라이버; 및 상기 제2라인으로 전달받은 데이터의 패턴을 본래대로 복원하는 패턴복원부를 포함한다.

Description

데이터 전송회로 및 전송방법, 데이터 전송회로를 포함하는 메모리장치{CIRCUIT AND METHOD FOR DATA TRANSMISION, MEMORY DEVICE INCLUDING THE SAME}
본 발명은 데이터를 전송하는 데이터 전송회로에 관한 것이다.
도 1은 집적회로 내의 A지점으로부터 B지점을 거쳐 C지점까지 데이터를 전송하는 데이터 전송회로를 도시한 도면이다.
도 1을 참조하면, A지점에 위치한 드라이버(110)는 라인(120)을 통하여 자신에게 입력되는 데이터(DATA)를 B지점까지 전달하고, B지점에 위치한 드라이버(130)는 라인(140)을 통하여 C지점까지 데이터(DATA)를 전달한다. 이는 A지점으로부터 B지점을 거쳐 C지점까지 데이터를 전달하는 데이터 전송회로의 일반적인 구조이다. A지점으로부터 B지점까지의 거리와 B지점으로부터 C지점까지의 거리가 멀수록 라인(120)과 라인(140)은 큰 로딩(loading)을 가지며, 드라이버(110)와 드라이버(130)는 강한 구동력을 갖도록 설계된다.
이제 3가지의 경우를 나누어 데이터 전송회로에서 발생하는 전류소모에 대해 알아보기로 한다.
(1) 드라이버(110)에 입력되는 데이터(DATA)가 (H,L,H,L)이면, 라인(120) 상의 데이터는 (H,L,H,L)로 천이하고, 라인(140) 상의 데이터도 (H,L,H,L)로 천이한다. 이 경우에 라인(120) 상의 데이터를 천이시키기 위해 드라이버(110)에서 많은 전류가 소모되며, 라인(140) 상의 데이터를 천이시키기 위해 드라이버(130)에서도 많은 전류가 소모된다. 즉, 데이터 패턴이 (H,L,H,L)인 경우에는 데이터 전송회로 전체적으로 매우 많은 전류가 소모될 수 있다. 물론, 이러한 현상은 A지점부터 B지점까지의 거리와 B지점으로부터 C지점까지의 거리가 멀수록 더욱 커진다.
(2) 드라이버(110)에 입력되는 데이터(DATA)가 (H,H,H,H)나 (L,L,L,L)라면, 라인(120) 상의 데이터는 천이하지 않고, 라인(140) 상의 데이터도 천이하지 않는다. 이 경우에는 데이터의 천이가 이루어지지 않기에, 드라이버(110)와 드라이버(130)에서도 전류 소모가 매우 적게 일어난다.
(3) 드라이버(119)에 입력되는 데이터(DATA)가 (H,H,L,L)라면, 라인 상의 데이터는 (H,H,L,L)로 천이하고, 라인 상의 데이터도 (H,H,L,L)로 천이한다. 이 경우에는 (1)의 경우보다는 천이의 개수가 적지만 (2)의 경우보다는 천이의 개수가 많으므로, 데이터 전송회로에서는 (1)보다는 적고 (2)보다는 많은 전류가 소모된다.
(1),(2),(3)의 경우에서 살펴본 바와 같이, 종래의 데이터 전송회로에서 소모되는 전류량은 데이터 전송회로가 전송하는 데이터의 패턴에 따라 크게 달라진다. 즉, 데이터 전송회로의 순간 전류량(peak current)은 데이터 패턴에 크게 의존적이다.
대부분의 집적회로에 있어서 집적회로가 소모하는 전체 전류 소모량도 중요한 성능지표이지만, 집적회로의 순간 전류량도 매우 중요한 성능지표가 된다. 집적회로의 순간적인 전류소모량이 늘어나면, 파워에 상당한 노이즈가 유발되거나, 파워가 부족해지는 현상이 발생할 수 있기 때문이다.
집적회로 내에는 많은 개수의 데이터 전송회로가 구비되는 경우가 많은데, 앞서 살펴본 바와 같이, 종래의 데이터 전송회로가 소모하는 순간전류량은 데이터 패턴에 의존하여 큰 폭으로 변한다. 따라서 데이터 전송회로가 소모하는 순간전류량을 줄여주기 위한 기술이 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 데이터 전송회로에서 소모되는 순간 전류량을 줄이고자 하는데, 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명의 일실시예에 따른 데이터 전송회로는, 데이터를 제1라인으로 구동하는 제1드라이버; 상기 제1라인으로 전달된 데이터의 패턴을 변경하기 위한 패턴변경부; 상기 패턴변경부에 의해 패턴이 변경된 데이터를 제2라인으로 구동하기 위한 제2드라이버; 및 상기 제2라인으로 전달받은 데이터의 패턴을 본래대로 복원하는 패턴복원부를 포함한다.
상기 제2라인과 상기 제2라인의 로딩은 상대적으로 크고, 상기 패턴변경부와 상기 제2드라이버 사이의 로딩은 상대적으로 작은 것을 특징으로 할 수 있다.
상기 패턴변경부는, 상기 제1라인 상의 데이터의 천이 개수와 상기 제2라인 상의 데이터의 천이 개수가 서로 다르게 하는 것을 특징으로 할 수 있다.
상기 패턴변경부는 상기 제1라인으로 전달된 연속적인 데이터 중 일부의 데이터를 반전하는 것을 특징으로 할 수 있으며, 상기 패턴복원부는 상기 제2라인으로 전달된 데이터 중 상기 패턴변경부에 의해 반전된 데이터를 반전하는 것을 특징으로 할 수 있다.
또한, 본 발명의 다른 실시예에 데이터 전송회로는, 입력되는 데이터의 패턴을 변경하기 위한 패턴변경부; 상기 패턴변경부에 의해 패턴이 변경된 데이터를 제1라인으로 구동하기 위한 제1드라이버; 상기 제1라인으로 전달된 데이터의 패턴을 본래대로 복원하는 패턴복원부; 및 상기 패턴복원부에 의해 패턴이 복원된 데이터를 제2라인으로 구동하기 위한 제2드라이버를 포함한다.
또한, 본 발명의 일실시예에 따른 메모리장치는, 이븐 제1라인의 데이터를 순차적으로 입력받는 다수의 이븐 파이프래치; 오드 제1라인의 데이터를 순차적으로 입력받는 다수의 오드 파이프래치; 상기 다수의 이븐 파이프래치에 저장된 데이터를 순차적으로 라이징 제2라인으로 전달하는 라이징 드라이버; 및 상기 다수의 오드 파이프래치에 저장된 데이터를 순차적으로 폴링 제2라인으로 전달하는 폴링 드라이버를 포함하고, 상기 다수의 이븐 파이프래치 중 일부 파이프래치는 자신에 입력된 데이터를 반전하고, 상기 다수의 파이프래치 중 일부 파이프래치는 자신에 입력된 데이터를 반전하는 것을 특징으로 한다.
상기 메모리장치는, 상기 이븐 제1라인으로 데이터를 구동하기 위한 이븐 센스앰프와 상기 오드 제1라인으로 데이터를 구동하기 위한 오드 센스앰프를 더 포함하고, 상기 이븐 센스앰프와 상기 오드 센스앰프는 자신이 구동하는 데이터의 일부를 반전시키는 것을 특징으로 할 수 있다.
상기 메모리장치는, 상기 라이징 제2라인과 상기 폴링 제2라인으로부터 전달된 데이터를 칩 외부로 출력하기 위한 출력드라이버를 더 포함하고, 상기 출력드라이버는 자신이 출력하는 데이터 중 일부의 데이터를 반전하여 출력하는 것을 특징으로 할 수 있다.
메모리장치에서 이븐 제1라인은 이븐 글로벌 라인, 오드 제1라인은 오드 글로벌 라인, 라이징 제2라인은 라이징 라인, 폴링 제2라인은 폴링 라인이라고 불리는 것이 일반적이지만, 위에서는 앞선 데이터 전송회로 실시예와의 통일성을 유지하기 위해 상기와 같이 표현했다. 후술하는 실시예에서는 메모리장치에서 일반적으로 불리는 명칭을 사용하기로 한다.
본 발명에 따르면, 데이터가 A지점에서 B지점을 거쳐서 C지점까지 전달되는 과정에서, B지점에서 데이터의 패턴이 한번 변경된다. 따라서 데이터가 A지점에서 B지점까지 전달되는 동안에는 천이가 많이 되더라도, 데이터가 B지점에서 C지점까지 전달되는 동안에는 천이가 적게 된다. 즉, A~B지점과 B~C지점 둘 중 하나의 지점에서만 데이터의 천이가 많이 일어난다.
이와 같이, 본 발명은 A~B지점과 B~C지점 모두에서 데이터의 천이가 많이 일어나는 것을 방지하기 때문에, 데이터 전송회로가 순간적으로 소모하는 최대전류량을 줄인다.
도 1은 집적회로 내의 A지점으로부터 B지점을 거쳐 C지점까지 데이터를 전송하는 데이터 전송회로를 도시한 도면.
도 2는 본 발명에 따른 데이터 전송회로의 일실시예 구성도.
도 3은 도 2의 스트로브 신호(STROBE2)와 반전신호(INV1)의 관계를 나타내는 도면.
도 4는 도 3과 같은 반전신호(INV1)를 생성하는 회로의 일실시예 구성도.
도 5는 도 2의 패턴변경부(230)의 일실시예 구성도.
도 6은 본 발명에 따른 데이터 전송회로의 다른 실시예 구성도.
도 7은 본 발명에 따른 데이터 전송회로가 메모리장치에 적용된 일실시예 구성도.
도 8은 본 발명에 따른 데이터 전송회로가 메모리장치에 적용된 다른 실시예 구성도.
도 9는 도 7의 스트로브 신호(STROBE)와 반전신호(INV)와의 관계를 나타내는 도면.
도 10은 도 7의 이븐 센스앰프(711)의 일실시예 구성도.
도 11은 도 8의 라이징 클럭(RCLK), 폴링 클럭(FCLK)과 반전신호(INV)의 관계를 나타내는 도면.
도 12는 도 8의 출력드라이버(850)의 일실시예 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 데이터 전송회로의 일실시예 구성도이다.
도 2에 도시된 바와 같이, 데이터 전송회로는, 데이터(DATA)를 제1라인(LINE1)으로 구동하는 제1드라이버(210); 제1라인(LINE1)으로 전달된 데이터의 패턴을 변경하기 위한 패턴변경부(230); 및 패턴변경부(230)에 의해 패턴이 변경된 데이터(DATA_NEW_PATTERN)를 제2라인(LINE2)으로 구동하기 위한 제2드라이버(220); 제2라인(LINE2)으로 전달받은 데이터(DATA_NEW_PATTERN)의 패턴을 본래대로 복원하는 패턴복원부(240)를 포함한다.
A지점에 위치하는 제1드라이버(210)는 데이터(DATA)를 B영역까지 구동한다. A지점부터 B지점까지의 거리가 멀수록 제1드라이버(210)의 구동력은 강하게 설계되고, 제1라인(LINE1)의 로딩(loading)도 커진다. 제1드라이버(210)에 입력되는 스트로브 신호(STROBE1)는 제1드라이버(210)를 스트로빙(strobing)하기 위한 신호로, 스트로브 신호(STROBE1)가 활성화될 때마다 제1드라이버(210)는 데이터(DATA)를 제1라인(LINE1)으로 구동한다.
B지점에 위치하는 패턴변경부(230)는 제1라인(LINE1)을 통해 전달된 데이터(DATA)의 패턴을 변경한다. 패턴을 변경한다는 의미는 제1라인(LINE1) 상의 데이터(DATA) 천이 개수와 제2라인(LINE2) 상의 데이터(DATA_NEW_PATTERN) 천이 개수가 서로 다르도록 데이터의 패턴을 변경한다는 것을 의미한다. 상세하게 패턴변경부는 제1라인(LINE1)으로 전달된 연속적인 데이터(DATA) 중 일부의 데이터를 반전하는 것을 특징으로 할 수 있다. 예를 들어, 제1라인(LINE1)을 통해 연속적으로 4개의 데이터가 전달되면, 패턴변경부(230)는 두번째와 네번째 데이터를 반전할 수 있다. 패턴변경부(230)로 입력되는 반전신호(INV1)가 활성화되면 패턴변경부(230)는 제1라인(LINE1)의 데이터를 반전하여 출력하고, 반전신호(INV1)가 비활성화되면 패턴변경부는 제1라인(LINE1)의 데이터를 그대로 출력한다.
B지점에 위치하는 제2드라이버(220)는 패턴변경부(230)에 의해 패턴이 변경된 데이터(DATA_NEW_PATTERN)를 C지점까지 구동한다. B지점으로부터 C지점까지의 거리가 멀수록 제2드라이버(220)의 구동력은 강하게 설계되고, 제2라인(LINE2)의 로딩도 커진다. 제2드라이버(220)에 입력되는 스트로브 신호(STROBE2)는 제2드라이버(220)를 스트로빙하기 위한 신호로, 스트로브 신호(STROBE2)가 활성화될 때마다 제2드라이버(220)는 패턴변경부(230)의 출력 데이터를 제2라인(LINE2)으로 구동한다.
C지점에 위치하는 패턴복원부(240)는 제2라인(LINE2)을 통해 전달된 데이터(DATA_NEW_PATTERN)의 패턴을 본래대로 복원한다. 패턴복원부(240)의 동작은 패턴변경부(230)와 동일하게 이루어진다. 패턴변경부(230)가 반전한 데이터를 다시 반전하는 것이다. 즉, 패턴변경부(230)가 연속적인 4개의 데이터(DATA) 중 두번째와 네번째 데이터를 반전하였다면, 패턴복원부(240)도 연속적인 4개의 데이터(DATA_NEW_PATTERN) 중 두번째와 네번째의 데이터를 반전하여, 데이터(DATA_NEW_PATTERN)가 본래의 패턴(DATA의 패턴)으로 변경되도록 한다. 패턴복원부(240)로 입력되는 반전신호(INV2)가 활성화되면 패턴복원부(240)는 제2라인(LINE2)의 데이터를 반전하여 출력하고, 반전신호(INV2)가 비활성화되면 제2라인의 데이터를 그대로 출력한다.
다음의 표 1은 패턴변경부(230)와 패턴복원부(240)가 연속되는 4개의 데이터 중 두번째와 네번째 데이터를 반전시키는 동작을 하는 경우에 제1라인(LINE1) 상의 데이터 패턴(DATA)과 제2라인(LINE2) 상의 데이터(DATA_NEW_PATTERN) 패턴 및 제1라인(LINE1)과 제2라인(LINE2) 상에서의 전류 소모를 나타낸다. 한편, 하기의 표 2는 패턴변경부(230)와 패턴복원부(240)가 없는 경우에 제1라인(LINE1) 상의 데이터 패턴과 제2라인(LINE2) 상의 데이터 패턴 및 제1라인(LINE1)과 제2라인(LINE2) 상에서의 전류 소모를 나타낸다.
(패턴변경부와 패턴복원부 구비)
본래의 데이터 제1라인 데이터, 전류소모 제2라인 데이터, 전류소모
H,H,L,L (H,H,L,L), 전류소모 중간 (H,L,L,H), 전류소모 중간
H,H,H,H (H,H,H,H), 전류소모 적음 (H,L,H,L), 전류소모 많음
L,L,L,L (L,L,L,L), 전류소모 적음 (L,H,L,H), 전류소모 많음
H,L,H,L (H,L,H,L), 전류소모 많음 (H,H,H,H), 전류소모 적음
L,H,L,H (L,H,L,H), 전류소모 많음 (L,L,L,L), 전류소모 적음
(패턴변경부와 패턴복원부 미구비)
본래의 데이터 제1라인 데이터, 전류소모 제2라인 데이터, 전류소모
H,H,L,L (H,H,L,L), 전류소모 중간 (H,H,L,L), 전류소모 중간
H,H,H,H (H,H,H,H), 전류소모 적음 (H,H,H,H), 전류소모 적음
L,L,L,L (L,L,L,L), 전류소모 적음 (L,L,L,L), 전류소모 적음
H,L,H,L (H,L,H,L), 전류소모 많음 (H,L,H,L), 전류소모 많음
L,H,L,H (L,H,L,H), 전류소모 많음 (L,H,L,H), 전류소모 많음
표 1을 살펴보면, 패턴변경부(230)와 패턴복원부(240)가 구비되는 경우에는, 어떤 데이터 패턴에서도 제1라인(LINE1) 또는 제2라인(LINE2) 중 어느 하나의 라인에서만 전류소모가 많이 일어날 뿐, 절대로 제1라인(LINE1)과 제2라인(LINE2) 모두에서 많은 전류소모가 일어나지 않는다. 그러나, 표 2를 살펴보면, 패턴변경부(230)와 패턴복원부(240)가 구비되지 않는 경우에는, 데이터 패턴에 따라 제1라인(LINE1)과 제2라인(LINE2) 모두에서 전류소모가 많이 일어나는 경우가 발생한다.
패턴변경부(230)와 패턴복원부(240)가 구비되는 경우(표 1)에는 어떠한 데이터 패턴에서도 순간적인 전류소모량이 크게 상승하는 경우가 발생하지 않지만, 패턴변경부(230)와 패턴복원부(240)가 구비되지 않는 경우(표 2)에는 데이터 패턴에 따라 순간적인 전류 소모량이 크게 상승하는 경우가 발생한다.
이와 같이, 본 발명은 데이터 전송회로에서 발생하는 전체 전류 소모량을 줄이지는 않지만, 데이터 전송회로가 순간적으로 소모하는 전류량이 크게 증가하는 것을 막는다. 즉, 데이터 전송회로의 피크 전류(peak current)를 줄여, 데이터 전송회로가 적용된 시스템이 안정적으로 동작할 수 있도록 한다.
상술한 효과는, A지점~B지점까지의 거리와 B지점~C지점까지의 거리는 상대적으로 멀고, 패턴변경부(230)와 제2드라이버(220) 사이의 거리와 패턴복원부(240)와 패턴복원부(240) 후속의 드라이버(도면에 미도시) 간의 거리가 짧을수록 상승한다. 또한, B지점은 A지점과 C지점 사이의 중간인 것이 바람직하다.
도 3은 도 2의 스트로브 신호(STROBE2)와 반전신호(INV1)의 관계를 나타내는 도면이다.
도 3을 참조하면, 반전신호(INV1)는 스트로브 신호(STROBE2)가 홀수번째로 활성화되는 구간 동안에는 비활성화되고, 스트로브 신호(STROBE2)가 짝수번째로 활성화되는 구간 동안에는 활성화된다. 따라서, 제2드라이버(220)가 출력하는 1,3,5,7...번째 데이터는 패턴변경부(230)에 의해 반전되지 않고, 제2드라이버(220)가 출력하는 2,4,6...번째 데이터는 패턴변경부(230)에 의해 반전된다.
반전신호(INV2)도 반전신호(INV1)와 동일한 방식으로 생성될 수 있는데, 반전신호(INV2)를 생성할 때에는 반전신호 후단의 드라이버(도면에 미도시)의 스트로브 신호를 이용하여 생성할 수 있다.
도 4는 도 3과 같은 반전신호(INV1)를 생성하는 회로의 일실시예 구성도이다.
스트로브 신호(STROBE2)를 이용하여 반전신호(INV1)를 생성하는 회로는, 스트로브 신호(STROBE2)를 지연시키는 지연라인(410)과, 지연된 스트로브 신호(STROBE2_D)를 이용하여 반전신호(INV1)를 생성하기 위한 회로(420)를 포함하여 구성된다.
그 동작을 보면, 지연라인(410)은 스트로브 신호(STROBE2)를 지연시켜 지연된 스트로브 신호(STROBE2_D)를 생성한다. 그리고 회로(420)는 지연된 스트로브 신호(STROBE2_D)의 폴링 에지(falling edge)에 응답하여 반전신호(INV1)의 논리값을 변경한다. 그 결과, 도 3과 같은 반전신호(INV1)가 생성된다.
참고로, RST신호는 회로의 출력인 반전신호(INV1)를 '로우'값으로 초기화하기 위한 리셋(reset)신호이다.
이와 같은 회로 구성은 하나의 예시일 뿐이며, 도 3과 같은 반전신호(INV1)를 생성하기 위하여, 여러 다양한 회로 구성이 사용될 수 있음은 당연하다.
도 5는 도 2의 패턴변경부(230)의 일실시예 구성도이다.
도 5에 도시된 바와 같이, 패턴변경부(230)는 인버터(501)와 선택부(510)를 포함하여 구성될 수 있다.
인버터(501)는 제1라인(LINE1)의 데이터를 반전하여 출력하고, 선택부(510)는 반전신호(INV1)에 응답하여 인버터(501)의 출력데이터 또는 제1라인(LINE1)의 데이터를 선택하여 출력한다. 상세하게, 선택부(510)는 반전신호(INV1)가 활성화되면 인버터(501)의 출력데이터를 선택하여 출력하고, 반전신호(INV1)가 비활성화되면 제1라인(LINE1)의 출력데이터를 선택하여 출력한다.
패턴복원부(240)는 제2라인(LINE2)의 데이터를 입력받고, 반전신호(INV2)의 제어를 받는다는 점을 제외하면, 패턴변경부(230)와 동일하게 구성될 수 있다.
도 6은 본 발명에 따른 데이터 전송회로의 다른 실시예 구성도이다.
도 6에 도시된 바와 같이, 데이터 전송회로는, 입력되는 데이터(DATA)의 패턴을 변경하기 위한 패턴변경부(630); 패턴변경부(630)에 의해 패턴이 변경된 데이터(DATA_NEW_PATTERN)를 제1라인(LINE1)으로 구동하기 위한 제1드라이버(610); 제1라인(LINE1)으로 전달된 데이터의 패턴을 본래대로 복원하는 패턴복원부(640); 및 패턴복원부(640)에 의해 패턴이 복원된 데이터(DATA)를 제2라인(LINE2)으로 구동하기 위한 제2드라이버(620)를 포함한다.
A지점에 위치하는 패턴변경부(630)는 입력된 데이터(DATA)의 패턴을 변경한다. 패턴변경부(630)는 반전신호(INV1)가 활성화되면 입력된 데이터(DATA)를 반전하여 출력하고, 반전신호(INV1)가 비활성화되면 입력된 데이터(DATA)를 그대로 출력한다. 반전신호(INV1)는 도 3~4에서 설명한 것과 동일한 방식으로 스트로브신호(STROBE1)를 이용하여 생성할 수 있다. 패턴변경부(630)는 도 2의 패턴변경부(230)와 동일하게 구성될 수 있다.
제1드라이버(610)는 패턴변경부(630)에 의해 패턴이 변경된 데이터(DATA_NEW_PATYTERN)를 제1라인(LINE1)을 통하여 A지점으로부터 B지점까지 구동한다. 스트로브 신호(STROBE1)는 제1드라이버(610)를 스트로빙하기 위한 신호로, 스트로브 신호(STROBE1)가 활성화될 때마다 제1드라이버(610)는 패턴이 변경된 데이터(DATA_NEW_PATTERN)를 제1라인(LINE1)으로 구동한다.
B지점에 위치하는 패턴복원부(640)는 제1라인(LINE)을 통해 전달된 데이터(DATA_NEW PATERN)의 패턴을 본래대로 복원한다. 패턴복원부(640)의 동작은 패턴변경부(630)와 동일하게 이루어진다. 즉, 패턴복원부(640)는 패턴변경부(630)가 반전한 데이터를 다시 반전한다. 패턴복원부(640)는 반전신호(INV2)가 활성화되면 입력된 제1라인(LINE1)의 데이터를 반전하여 출력하고, 반전신호(INV2)가 비활성화되면 제1라인(LINE1)의 데이터를 그대로 출력한다. 반전신호(INV2)는 도 3~4에서 설명한 것과 동일한 방식으로 스트로브 신호(STROBE2)를 이용하여 생성할 수 있으며, 패턴복원부(640)는 도 2의 패턴복원부(240)와 동일하게 구성될 수 있다.
제2드라이버(620)는 패턴복원부(640)에 의해 패턴이 복원된 데이터(DATA)를 B지점으로부터 C지점까지 구동한다. 제2드라이버(620)에 입력되는 스트로브 신호(STROBE2)는 제2드라이버(620)를 스트로빙하기 위한 신호로, 스트로브 신호(STROBE2)가 활성화될 때마다 제2드라이버(620)는 패턴복원부(640)의 출력 데이터를 제2라인으로 구동한다.
도 6의 실시예에 따르면, 패턴복원부(640)에 의해 제1라인(LINE1)에 실리는 데이터(DATA_NEW_PATTERN)와 제2라인(LINE2)에 실리는 데이터(DATA)가 서로 다른 패턴을 가지게 된다. 따라서 제1라인(LINE1)의 데이터(DATA_NEW_PATTERN)와 제2라인(LINE2)의 데이터(DATA)가 동시에 많이 천이하는 경우가 발생하지 않으며, 그 결과 데이터 전송회로의 피크 전류를 줄인다.
도 7은 본 발명에 따른 데이터 전송회로가 메모리장치에 적용된 일실시예 구성도이다.
도 7에 도시된 바와 같이, 메모리장치는, 이븐 글로벌 라인(GIO_EVEN)으로 데이터(DATA_EVEN)를 구동하되 자신의 구동하는 데이터의 일부를 반전하는 이븐 센스앰프(711); 오드 글로벌 라인(GIO_ODD)으로 데이터(DATA_ODD)를 구동하되 자신이 구동하는 데이터의 일부를 반전하는 오드 센스앰프(712); 이븐 글로벌 라인(GIO_EVEN)의 데이터를 순차적으로 입력받는 다수의 이븐 파이프래치(721~724); 오드 글로벌 라인(GIO_ODD)의 데이터를 순차적으로 입력받는 다수의 오드 파이프래치(731~734); 다수의 이븐 파이프래치(721~724)에 저장된 데이터를 순차적으로 라이징 라인(RDO)으로 전달하는 라이징 드라이버(741); 및 다수의 오드 파이프래치(731~734)에 저장된 데이터를 순차적으로 폴링 라인(FDO)으로 전달하는 폴링 드라이버(742)를 포함하고, 다수의 이븐 파이프래치(721~724) 중 일부 파이프래치(722, 724)는 자신에 입력된 데이터를 반전하고, 다수의 오드 파이프래치(731~734) 중 일부 파이프래치(732, 734)는 자신에 입력된 데이터를 반전하는 것을 특징으로 한다.
이븐 센스앰프(711)는 스트로브 신호(STROBE)에 응답하여 데이터(DATA_EVEN)를 이븐 글로벌 라인(GIO_EVEN)으로 구동한다. 반전신호(INV)가 활성화되면 데이터(DATA_EVEN)를 반전하여 구동하고, 반전신호(INV)가 비활성화되면 데이터(DATA_EVEN)를 그대로 구동한다. 이븐 센스앰프(711)는 도 6의 패턴변경부(630)+제1드라이버(610)에 대응되는 구성이다. 반전신호(INV)는 스트로브 신호(STROBE)가 활성화될 때마다 논리 레벨이 변한다.
오드 센스앰프(712)는 스트로브 신호(STROBE)에 응답하여 데이터(DATA_ODD)를 오드 글로벌 라인(GIO_ODD)으로 구동한다. 반전신호(INV)가 활성화되면 데이터(DATA_ODD)를 반전하여 구동하고, 반전신호(INV)가 비활성화되면 데이터(DATA_ODD)를 그대로 구동한다. 오드 센스앰프(712)는 도 6의 패턴변경부(630)+제1드라이버(610)에 대응되는 구성이다.
이븐 파이프래치(721~724)는 이븐 글로벌 라인(GIO_EVEN)으로 전달되는 데이터를 순차적으로 입력받아 저장한다. 이븐 파이프래치(721~724)는 파이프 입력신호(PINB<0>~PINB<3>)에 응답하여 이븐 글로벌 라인(GIO_EVEN)의 데이터를 입력받는데, 파이프 입력신호(PINB<0>~PINB<4>)는 <0>~<3>의 순서로 활성화된다. 따라서 이븐 글로벌 라인(GIO_EVEN)으로 전달되는 데이터 중 첫번째 데이터는 이븐 파이프래치(721)로 입력되고, 두번째 데이터는 이븐 파이프래치(722)에 입력되고, 세번째 데이터는 이븐 파이프래치(723)에 입력되고, 네번째 데이터는 이븐 파이프래치(724)에 입력된다. 이븐 파이프래치(721~724) 중 파이프래치(722, 724)의 앞단에는 인버터(725, 726)가 구비된다. 따라서 파이프래치(722,724)는 데이터를 반전하여 저장한다. 파이프래치(722, 724)가 반전하는 데이터는 이븐 센스앰프(711)에 의해 반전된 데이터이다. 이븐 파이프래치(721~724)는 도 6의 패턴복원부(640)에 대응되는 구성이다.
오드 파이프래치(731~734)는 오드 글로벌 라인(GIO_ODD)으로 전달되는 데이터를 순차적으로 입력받아 저장한다. 오드 파이프래치(731~734)는 파이프 입력신호(PINB<0>~PINB<3>)에 응답하여 오드 글로벌 라인의 데이터를 입력받는데, 파이프 입력신호(PINB<0>~PINB<3>)는 <0>~<3>의 순서로 활성화된다. 따라서 오드 글로벌 라인(GIO_ODD)으로 전달되는 데이터 중 첫번째 데이터는 오드 파이프래치(731)로 입력되고, 두번째 데이터는 오드 파이프래치(732)에 입력되고, 세번째 데이터는 오드 파이프래치(733)에 입력되고, 네번째 데이터는 오드 파이프래치(734)에 입력된다. 오드 파이프래치(731~734) 중 파이프래치(732, 734)의 앞단에는 인버터(735, 736)가 구비된다. 따라서 파이프래치(732, 734)는 데이터를 반전하여 저장한다. 파이프래치(732, 734)가 반전하는 데이터는 오드 센스앰프(712)에 의해 반전된 데이터이다. 오드 파이프래치(731~734)는 도 6의 패턴복원부(640)에 대응되는 구성이다.
라이징 드라이버(741)는 라이징 클럭(RCLK, CLK의 라이징 에지에서 활성화되는 클럭)에 응답하여 이븐 파이프래치(721~724)에 저장된 데이터를 순차적으로 라이징 라인(RDO)으로 구동한다. 폴링 드라이버(742)는 폴링 클럭(FCLK, CLK의 폴링 에지에서 활성화되는 클럭)에 응답하여 오드 파이프래치(731~734)에 저장된 데이터를 순차적으로 폴링 라인(FDO)으로 구동한다. 라이징 드라이버(741)와 폴링 드라이버(742)는 도 6의 제2드라이버(620)에 대응되는 구성이다.
출력드라이버(750)는 라이징 라인(RDO)과 폴링 라인(FDO)으로 전달된 데이터를 데이터 패드(DQ)를 통해 칩(chip) 외부로 출력한다. 출력드라이버(750)는 클럭(CLK)의 라이징 에지에서는 라이징 라인(RDO)으로 전달된 데이터를 출력하고, 클럭(CLK)의 폴링 에지에서는 폴링 라인(FDO)으로 전달된 데이터를 출력한다.
하기의 표 3은 이븐 데이터, 이븐 글로벌 라인, 및 라이징 라인의 데이터를 나타내며, 표 4는 오드 데이터, 오드 글로벌 라인, 및 폴링 라인의 데이터를 나타낸다.
DATA_EVEN GIO_EVEN RDO
H,H,L,L (H,L,L,H), 전류소모 중간 (H,H,L,L), 전류소모 중간
H,H,H,H (H,L,H,L), 전류소모 많음 (H,H,H,H), 전류소모 적음
L,L,L,L (L,H,L,H), 전류소모 많음 (L,L,L,L), 전류소모 적음
H,L,H,L (H,H,H,H), 전류소모 적음 (H,L,H,L), 전류소모 많음
L,H,L,H (L,L,L,L), 전류소모 적음 (L,H,L,H), 전류소모 많음
DATA_ODD GIO_ODD FDO
H,H,L,L (H,L,L,H), 전류소모 중간 (H,H,L,L), 전류소모 중간
H,H,H,H (H,L,H,L), 전류소모 많음 (H,H,H,H), 전류소모 적음
L,L,L,L (L,H,L,H), 전류소모 많음 (L,L,L,L), 전류소모 적음
H,L,H,L (H,H,H,H), 전류소모 적음 (H,L,H,L), 전류소모 많음
L,H,L,H (L,L,L,L), 전류소모 적음 (L,H,L,H), 전류소모 많음
표 3을 보면, 어떠한 데이터(DATA_EVEN) 패턴에서도 이븐 글로벌 라인(GIO_EVEN)과 라이징 라인(RDO) 중 어느 하나의 라인에서만 전류소모가 많이 일어날 뿐, 절대로 이븐 글로벌 라인(GIO_EVEN)과 라이징 라인(RDO) 모두에서 많은 전류소모가 일어나지 않는다.
또한, 표 4를 보면, 어떠한 데이터(DATA_ODD) 패턴에서도 오드 글로벌 라인(GIO_ODD)과 폴링 라인(FDO) 중 어느 하나의 라인에서만 전류소모가 많이 일어날 뿐, 절대로 오드 글로벌 라인(GIO_ODD)과 폴링 라인(FDO) 모두에서 많은 전류소모가 일어나지 않는다.
따라서, 본 발명에 따른 메모리장치에서의 피크 전류(peak current)는 줄어든다.
도 8은 본 발명에 따른 데이터 전송회로가 메모리장치에 적용된 다른 실시예 구성도이다.
도 8에 도시된 바와 같이, 메모리장치는, 이븐 데이터(DATA_EVEN)를 이븐 글로벌 라인(GIO_EVEN)으로 구동하는 이븐 센스앰프(811); 오드 데이터(DATA_ODD)를 오드 글로벌 라인(GIO_ODD)으로 구동하는 오드 센스앰프(812); 이븐 글로벌 라인(GIO_EVEN)의 데이터를 순차적으로 입력받는 다수의 이븐 파이프래치(821~824); 오드 글로벌 라인(GIO_ODD)의 데이터를 순차적으로 입력받는 다수의 오드 파이프래치(831~834); 다수의 이븐 파이프래치(821~824)에 저장된 데이터를 순차적으로 라이징 라인(RDO)으로 전달하는 라이징 드라이버(841); 및 다수의 오드 파이프 래치(831~834)에 저장된 데이터를 순차적으로 폴링 라인(FDO)으로 전달하는 폴링 드라이버(842)를 포함하고, 다수의 이븐 파이프 래치(821~824) 중 일부 파이프래치(822, 824)는 자신에 입력된 데이터를 반전하고, 다수의 오드 파이프래치(831~834) 중 일부 파이프래치(832, 834)는 자신에 입력된 데이터를 반전하는 것을 특징으로 한다. 그리고 메모리장치는 라이징 라인(RDO)과 폴링 라인(FDO)으로 전달된 데이터를 칩 외부로 출력하고 자신이 출력하는 데이터 중 일부의 데이터를 반전하여 출력하는 출력드라이버(850)를 포함한다.
도 7의 실시예에서는 센스앰프(711, 712)와 파이프래치(722, 724, 732, 734)가 데이터의 패턴을 변경시키는 역할을 수행하였지만, 도 8의 실시예에서는 파이프래치(822, 824, 832, 834)와 출력드라이버(850)가 데이터의 패턴을 변경하는 역할을 수행한다. 즉, 도 7의 실시예가 도 6에 대응된다면, 도 8의 실시예는 도 2에 대응된다.
도 8의 실시예에서도 도 7의 실시예에서와 마찬가지로, 이븐 글로벌 라인(GIO_EVEN)과 라이징 라인(RDO)에서의 데이터 패턴이 서로 다르게 되고, 오드 글로벌 라인(GIO_ODD)과 폴링 라인(FDO)에서의 데이터 패턴이 서로 다르게 되기 때문에, 메모리장치에서 발생하는 피크 전류가 줄어들게 된다.
도 9는 도 7의 스트로브 신호(STROBE)와 반전신호(INV)와의 관계를 나타내는 도면이다.
도 9를 참조하면 스트로브 신호(STROBE)가 활성화될 때마다 반전신호(INV)의 논리 레벨이 변경되는 것을 확인할 수 있다. 도 4와 같은 회로에 의해, 스트로브 신호(STROBE)를 이용하여 반전신호(INV)를 생성할 수 있다.
도 10은 도 7의 이븐 센스앰프(711)의 일실시예 구성도이다.
도 10에 도시된 바와 같이, 이븐 센스앰프(711)는 이븐 데이터(DATA_EVEN)와 반전된 이븐 데이터(DATAB_EVEN)를 입력받아 증폭하는 차동증폭기(1010); 반전신호(INV)의 논리레벨에 따라 차동증폭기(1010)의 출력신호(DIDDB, DIDD, DID, DIB)를 선택하는 선택부(1020); 및 선택부(1020)에 의해 선택된 신호를 이븐 글로벌 라인(GIO_EVEN)으로 전달하는 드라이버(1030)를 포함한다.
그 동작을 살펴보면, 차동증폭기(1010)는 스트로브 신호(STROBE)에 의해 활성화되어 이븐 데이터(DATA_EVEN)와 반전된 이븐데이터(DATAB_EVEN)를 증폭한다. 반전신호(INV)가 '로우'레벨로 비활성화된 경우에는 선택부(1020)에 의해 차동증폭기(1010)의 출력신호(DID, DIDD)가 드라이버로 입력된다. 따라서 이븐 글로벌 라인(GIO_EVEN)의 데이터는 이븐 데이터(DATA_EVEN)와 동일한 논리값을 갖는다.
반전신호(INV)가 '하이'레벨로 활성화된 경우에는 선택부(1020)에 의해 차동증폭기(1010)의 출력신호(DIDDB, DIB)가 드라이버(1030)로 입력된다. 따라서 이븐 글로벌 라인(GIO_EVEN)의 데이터와 이븐 데이터(DATA_EVEN)는 서로 다른 논리값을 갖는다. 즉, 이븐 글로벌 라인(GIO_EVEN)의 데이터는 반전된 이븐 데이터(DATAB_EVEN)가 된다.
오드 센스앰프(712)도 이븐 센스앰프(711와 동일한 방식으로 구성될 수 있다.
도 11은 도 8의 라이징 클럭(RCLK), 폴링 클럭(FCLK)과 반전신호(INV)의 관계를 나타내는 도면이다.
도 11을 참조하면, 반전신호(INV)는 라이징 클럭(RCLK)과 폴링 클럭(FCLK)이 짝수번째로 활성화될 때에는 활성화되고, 라이징 클럭(RCLK)과 폴링 클럭(FCLK)이 홀수번째로 활성화될 때에는 비활성화되는 것을 확인할 수 있다. 도 4와 같은 회로에 의해, 폴링 클럭(FCLK)을 이용하여 반전신호(INV)를 생성할 수 있다. 즉, 폴링 클럭(FCLK)의 폴링 에지에 응답하여 반전신호(INV)의 논리 레벨이 변경되도록 하는 방법으로 반전신호(INV)를 생성하면 된다.
도 12는 도 8의 출력드라이버(850)의 일실시예 구성도이다.
도 12에 도시된 바와 같이, 출력드라이버(850)는, 반전신호(INV)의 논리레벨에 따라서 라이징 라인(RDO)의 데이터와 폴링 라인(FDO)의 데이터를 그대로 전달하거나 반전하여 전달하는 선택부(1210); 라이징 클럭(RCLK)에 동기하여 선택부(1210)에 의해 선택된 라이징 데이터를 출력하는 라이징 드라이버(1220); 및 폴링 클럭(FCLK)에 동기하여 선택부(1210)에 의해 선택된 폴링 데이터를 출력하는 폴링 드라이버(1230)를 포함한다.
반전신호(INV)가 '로우'레벨이면 선택부(1210)의 패스게이트(PG1, PG2)가 턴온된다. 따라서 라이징 라인(RDO)의 데이터는 그대로 라이징 드라이버(1220)로 전달되고, 폴링 라인(FDO)의 데이터는 그대로 폴링 드라이버(1230)로 전달된다.
그러나 반전신호(INV)가 '하이'레벨이면 선택부(1210)의 인버터(1211, 1212)가 동작한다. 따라서 라이징 라인(RDO)의 데이터는 반전되어 라이징 드라이버(1220)로 전달되고, 폴링 라인(FDO)의 데이터는 반전되어 폴링 드라이버(1230)로 전달된다.
도 2 내지 도 6을 다시 참조하여, 본 발명에 따른 데이터 전송방법을 알아보기로 한다.
본 발명은, A지점으로부터 B지점을 거쳐 C지점까지 데이터를 전송하는 방법에 있어서, 데이터가 A지점으로부터 B지점까지 구동되는 단계; B지점으로 전달된 데이터의 패턴을 변경하는 단계; 및 패턴이 변경된 데이터를 B지점으로부터 C지점까지 구동하는 단계를 포함한다.
데이터가 A지점으로부터 C지점으로 구동되는 경우에, 중간지점이 B지점에서 데이터의 패턴이 한번 변경되기에, A~B지점 상의 데이터와 B~C지점 상의 데이터가 서로 다른 패턴을 가지게 되므로, A~B지점 상의 데이터와 B~C지점 상의 데이터가 동시에 많이 천이하는 경우를 방지하게 된다. 그 결과 데이터가 전송되는 과정에서 피크 전류가 크게 상승하는 일을 방지한다.
B지점에서 변경된 데이터의 패턴은 A지점에서 동일한 방법으로 변경해 줄 수도 있으며(도 2 참조), C지점에서 동일한 방법으로 변경해 줄 수도 있다(도 6 참조).
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야에서 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
210: 제1드라이버 220: 제2드라이버
230: 패턴변경부 240: 패턴복원부
610: 제1드라이버 620: 제2드라이버
630: 패턴변경부 640: 패턴복원부
711: 이븐 센스앰프 712: 오드 센스앰프
721~724: 이븐 파이프래치 731~734: 오드 파이프래치
741: 라이징 드라이버 742: 폴링 드라이버
750: 출력 드라이버
811: 이븐 센스앰프 812: 오드 센스앰프
821~824: 이븐 파이프래치 831~834: 오드 파이프래치
841: 라이징 드라이버 842: 폴링 드라이버
850: 출력 드라이버

Claims (21)

  1. 데이터를 제1라인으로 구동하는 제1드라이버;
    상기 제1라인으로 전달된 연속적인 데이터 중 미리 정해진 순번의 데이터를 반전해 패턴을 변경하는 패턴변경부;
    상기 패턴변경부에 의해 패턴이 변경된 데이터를 제2라인으로 구동하기 위한 제2드라이버; 및
    상기 제2라인으로 전달된 연속적인 데이터 중 상기 미리 정해진 순번의 데이터를 반전해 데이터의 패턴을 본래대로 복원하는 패턴복원부
    를 포함하는 데이터 전송회로.
  2. 제 1항에 있어서,
    상기 제1라인과 상기 제2라인의 로딩은 상대적으로 크고,
    상기 패턴변경부와 상기 제2드라이버 사이의 로딩은 상대적으로 작은 것을 특징으로 하는 데이터 전송회로.
  3. 제 1항에 있어서,
    상기 패턴변경부는,
    상기 제1라인 상의 데이터의 천이 개수와 상기 제2라인 상의 데이터의 천이 개수가 서로 다르게 하는 것을 특징으로 하는 데이터 전송회로.
  4. 삭제
  5. 삭제
  6. 입력되는 연속적인 데이터 중 미리 정해진 순번의 데이터를 반전해 패턴을 변경하는 패턴변경부;
    상기 패턴변경부에 의해 패턴이 변경된 데이터를 제1라인으로 구동하기 위한 제1드라이버;
    상기 제1라인으로 전달된 연속적인 데이터 중 상기 미리 정해진 순번의 데이터를 반전해 데이터의 패턴을 본래대로 복원하는 패턴복원부; 및
    상기 패턴복원부에 의해 패턴이 복원된 데이터를 제2라인으로 구동하기 위한 제2드라이버
    를 포함하는 데이터 전송회로.
  7. 제 6항에 있어서,
    상기 제1라인과 상기 제2라인의 로딩은 상대적으로 크고,
    상기 패턴복원부와 상기 제2드라이버 사이의 로딩은 상대적으로 작은 것을 특징으로 하는 데이터 전송회로.
  8. 제 6항에 있어서,
    상기 패턴복원부의 데이터 패턴 복원에 의해,
    상기 제1라인 상의 데이터의 천이 개수와 상기 제2라인 상의 데이터의 천이 개수가 서로 다르게 되는 것을 특징으로 하는 데이터 전송회로.
  9. 삭제
  10. 삭제
  11. 이븐 제1라인의 데이터를 순차적으로 입력받는 다수의 이븐 파이프래치;
    오드 제1라인의 데이터를 순차적으로 입력받는 다수의 오드 파이프래치;
    상기 다수의 이븐 파이프래치에 저장된 데이터를 순차적으로 라이징 제2라인으로 전달하는 라이징 드라이버; 및
    상기 다수의 오드 파이프래치에 저장된 데이터를 순차적으로 폴링 제2라인으로 전달하는 폴링 드라이버를 포함하고,
    상기 다수의 이븐 파이프래치 중 일부 파이프래치는 자신에 입력된 데이터를 반전하고, 상기 다수의 오드 파이프래치 중 일부 파이프래치는 자신에 입력된 데이터를 반전하는 것을 특징으로 하는 메모리장치.
  12. 제 11항에 있어서,
    상기 메모리장치는,
    상기 이븐 제1라인으로 데이터를 구동하기 위한 이븐 센스앰프와 상기 오드 제1라인으로 데이터를 구동하기 위한 오드 센스앰프를 더 포함하고,
    상기 이븐 센스앰프와 상기 오드 센스앰프는 자신이 구동하는 연속적인 데이터 중 미리 정해진 순번의 데이터를 반전시키는 것을 특징으로 하는 메모리장치.
  13. 제 12항에 있어서,
    상기 다수의 이븐 파이프래치 중 데이터를 반전하는 이븐 파이프래치는 상기 이븐 센스앰프에 의해 반전된 데이터를 반전하고,
    상기 다수의 오드 파이프래치 중 데이터를 반전하는 오드 파이프래치는 상기 오드 센스앰프에 의해 반전된 데이터를 반전하는 것을 특징으로 하는 메모리장치.
  14. 제 11항에 있어서,
    상기 메모리장치는,
    상기 라이징 제2라인과 상기 폴링 제2라인으로부터 전달된 데이터를 칩 외부로 출력하기 위한 출력드라이버를 더 포함하고,
    상기 출력드라이버는 자신이 출력하는 데이터 중 일부의 데이터를 반전하여 출력하는 것을 특징으로 하는 메모리장치.
  15. 제 14항에 있어서,
    상기 출력드라이버는,
    상기 다수의 이븐 파이프래치 중 데이터를 반전하는 이븐 파이프래치가 반전한 데이터와 상기 다수의 오드 파이프래치 중 데이터를 반전하는 오드 파이프래치가 반전한 데이터를 반전하여 출력하는 것을 특징으로 하는 메모리장치.
  16. A지점으로부터 B지점을 거쳐 C지점까지 데이터를 전송하는 방법에 있어서,
    데이터가 A지점으로부터 B지점까지 구동하는 단계;
    B지점으로 전달된 연속적인 데이터 중 미리 정해진 순번의 데이터를 반전해 데이터의 패턴을 변경하는 단계; 및
    패턴이 변경된 데이터를 B지점으로부터 C지점까지 구동하는 단계
    를 포함하는 데이터 전송방법.
  17. 제 16항에 있어서,
    상기 패턴을 변경하는 단계에서의 데이터 패턴의 변경은,
    상기 A지점으로부터 B지점까지 구동되는 데이터의 천이 개수와 상기 B지점으로부터 상기 C지점까지 구동되는 데이터의 천이 개수가 서로 달라지도록 하는 것을 특징으로 하는 데이터 전송방법.
  18. 제 16항에 있어서,
    상기 데이터 전송방법은,
    상기 C지점으로 전달된 연속적인 데이터 중 상기 미리 정해진 순번의 데이터를 반전해 패턴을 변경하는 단계
    를 더 포함하는 것을 특징으로 하는 데이터 전송방법.
  19. 제 18항에 있어서,
    상기 C지점에서의 데이터 패턴 변경에 의해, C지점으로 전달된 데이터는 A지점에서의 데이터와 동일한 패턴을 갖는 것을 특징으로 하는 데이터 전송방법.
  20. 제 16항에 있어서,
    상기 데이터 전송방법은,
    상기 A지점에서 B지점으로 구동할 연속적인 데이터 중 상기 미리 정해진 순번의 데이터를 반전해 데이터의 패턴을 변경하는 단계
    를 더 포함하는 것을 특징으로 하는 데이터 전송방법.
  21. 제 20항에 있어서,
    상기 A지점에서의 데이터 패턴 변경과, 상기 B지점에서의 데이터 패턴 변경은 서로 반대로 이루어지는 것을 특징으로 하는 데이터 전송방법.
KR1020100048519A 2010-05-25 2010-05-25 데이터 전송회로 및 전송방법, 데이터 전송회로를 포함하는 메모리장치 KR101096185B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100048519A KR101096185B1 (ko) 2010-05-25 2010-05-25 데이터 전송회로 및 전송방법, 데이터 전송회로를 포함하는 메모리장치
US12/833,796 US8331170B2 (en) 2010-05-25 2010-07-09 Data transfer circuit, method thereof, and memory device including data transfer circuit
TW099127175A TWI525989B (zh) 2010-05-25 2010-08-13 資料轉移電路及其方法及包含資料轉移電路之記憶體裝置
JP2011005586A JP2011250391A (ja) 2010-05-25 2011-01-14 データ伝送回路及び伝送方法並びにデータ伝送回路を備えるメモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100048519A KR101096185B1 (ko) 2010-05-25 2010-05-25 데이터 전송회로 및 전송방법, 데이터 전송회로를 포함하는 메모리장치

Publications (2)

Publication Number Publication Date
KR20110129086A KR20110129086A (ko) 2011-12-01
KR101096185B1 true KR101096185B1 (ko) 2011-12-22

Family

ID=45022041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100048519A KR101096185B1 (ko) 2010-05-25 2010-05-25 데이터 전송회로 및 전송방법, 데이터 전송회로를 포함하는 메모리장치

Country Status (4)

Country Link
US (1) US8331170B2 (ko)
JP (1) JP2011250391A (ko)
KR (1) KR101096185B1 (ko)
TW (1) TWI525989B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466336B2 (en) 2014-10-08 2016-10-11 SK Hynix Inc. Semiconductor apparatus and system capable of reducing peak current in transmitting signals
US10748601B2 (en) 2017-12-26 2020-08-18 SK Hynix Inc. Integrated circuit chip
US10991400B2 (en) 2018-05-31 2021-04-27 SK Hynix Inc. Integrated circuit
KR20220162672A (ko) * 2015-12-30 2022-12-08 에스케이하이닉스 주식회사 래치 회로 및 이를 포함하는 반도체 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007988B1 (ko) * 2008-01-02 2011-01-14 주식회사 하이닉스반도체 온도정보 출력회로 및 이를 이용한 멀티칩패키지
US9105321B1 (en) * 2014-06-06 2015-08-11 Winbond Electronics Corp. Memory device and driving circuit adopted by the memory device
TWI502605B (zh) * 2014-11-13 2015-10-01 Winbond Electronics Corp 記憶裝置和適用於記憶裝置之驅動電路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368087A (ja) * 2001-06-04 2002-12-20 Sony Corp 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW318933B (en) * 1996-03-08 1997-11-01 Hitachi Ltd Semiconductor IC device having a memory and a logic circuit implemented with a single chip
US6304933B1 (en) * 1999-03-02 2001-10-16 International Business Machines Corporation Method and apparatus for transmitting data on a bus
US6721918B2 (en) * 2000-12-29 2004-04-13 Intel Corporation Method and apparatus for encoding a bus to minimize simultaneous switching outputs effect
US6940313B2 (en) 2001-06-29 2005-09-06 Intel Corporation Dynamic bus repeater with improved noise tolerance
US7161992B2 (en) * 2001-10-18 2007-01-09 Intel Corporation Transition encoded dynamic bus circuit
US7003605B2 (en) * 2002-09-12 2006-02-21 International Business Machines Corporation Method and system for an improved differential form of transitional coding
US7154300B2 (en) * 2003-12-24 2006-12-26 Intel Corporation Encoder and decoder circuits for dynamic bus
KR20090059838A (ko) 2007-12-07 2009-06-11 삼성전자주식회사 반도체 장치에서 데이터를 전송하는 방법, 장치 및 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368087A (ja) * 2001-06-04 2002-12-20 Sony Corp 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466336B2 (en) 2014-10-08 2016-10-11 SK Hynix Inc. Semiconductor apparatus and system capable of reducing peak current in transmitting signals
KR20220162672A (ko) * 2015-12-30 2022-12-08 에스케이하이닉스 주식회사 래치 회로 및 이를 포함하는 반도체 장치
KR102578200B1 (ko) * 2015-12-30 2023-09-14 에스케이하이닉스 주식회사 래치 회로 및 이를 포함하는 반도체 장치
US10748601B2 (en) 2017-12-26 2020-08-18 SK Hynix Inc. Integrated circuit chip
US10991400B2 (en) 2018-05-31 2021-04-27 SK Hynix Inc. Integrated circuit

Also Published As

Publication number Publication date
KR20110129086A (ko) 2011-12-01
US20110292746A1 (en) 2011-12-01
JP2011250391A (ja) 2011-12-08
TW201143288A (en) 2011-12-01
US8331170B2 (en) 2012-12-11
TWI525989B (zh) 2016-03-11

Similar Documents

Publication Publication Date Title
KR101096185B1 (ko) 데이터 전송회로 및 전송방법, 데이터 전송회로를 포함하는 메모리장치
KR100668499B1 (ko) 반도체 메모리 장치의 데이터 출력 회로 및 방법
KR100911197B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR100654125B1 (ko) 반도체메모리소자의 데이터 출력장치
KR100753421B1 (ko) 반도체 메모리 장치의 어드레스 래치 회로
US7420872B2 (en) Command decoder circuit of semiconductor memory device
US7423914B2 (en) Data output device and method of semiconductor device
US8295100B2 (en) Pipe latch circuit and method for operating the same
US8737159B2 (en) Semiconductor memory device and method for driving the same
KR100789195B1 (ko) 입출력 인터페이스 및 반도체 집적 회로
KR100670729B1 (ko) 반도체메모리소자의 내부 어드레스 생성장치
US7609800B1 (en) Counter of semiconductor device
CN111540392B (zh) 时钟生成电路以及包含时钟生成电路的存储器件
US8520466B2 (en) Internal command generation circuit
US8222931B2 (en) Semiconductor device and driving method thereof
US8687458B2 (en) Semiconductor apparatus for reducing cross talk and semiconductor system using the same
US9959230B2 (en) Data transfer device
KR100929832B1 (ko) 고속의 데이터 입출력을 위한 반도체 메모리 장치
KR100929831B1 (ko) 고속의 데이터 입출력을 위한 반도체 메모리 장치
US7948814B2 (en) Semiconductor memory device
KR100862314B1 (ko) 반도체 메모리 소자
JP2011138567A (ja) 半導体記憶装置
US9489010B2 (en) Pulse generation circuit, burst order control circuit, and data output circuit
KR100608381B1 (ko) 동기식 메모리 장치의 데이타 출력 회로
KR20000043231A (ko) 데이타 출력장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 9