KR100753421B1 - 반도체 메모리 장치의 어드레스 래치 회로 - Google Patents
반도체 메모리 장치의 어드레스 래치 회로 Download PDFInfo
- Publication number
- KR100753421B1 KR100753421B1 KR1020060054993A KR20060054993A KR100753421B1 KR 100753421 B1 KR100753421 B1 KR 100753421B1 KR 1020060054993 A KR1020060054993 A KR 1020060054993A KR 20060054993 A KR20060054993 A KR 20060054993A KR 100753421 B1 KR100753421 B1 KR 100753421B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- address
- delay
- switching pulse
- output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/107—Serial-parallel conversion of data or prefetch
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
Description
Claims (26)
- 제1 어드레스 래치 신호에 의해 외부에서 입력되는 제1 어드레스 신호를 래치하여 제2 어드레스 신호로 출력하는 제1 어드레스 래치부;외부 클록을 분주한 분주 클록과 라이트 레이턴시 신호에 의해 상기 제2 어드레스 신호를 상기 라이트 레이턴시 신호에 따라 쉬프트시켜 제3 어드레스 신호로 출력하는 어드레스 쉬프트부; 및제2 어드레스 래치 신호에 의해 상기 제3 어드레스 신호를 래치시켜 제4 어드레스 신호로 출력하는 제2 어드래스 래치부;를 포함하는 어드레스 래치 회로.
- 제 1 항에 있어서, 상기 제1 어드레스 래치 신호는,외부 커맨드 신호에 의해 발생되는 내부 커맨드 신호를 지연시켜 래치한 컬럼계 커맨드 펄스인 어드레스 래치 회로.
- 제 2 항에 있어서, 상기 분주 클록은,상기 외부 클록을 분주하여 위상이 서로 반대인 제1 분주 클록과 제2 분주 클록을 포함하는 어드레스 래치 회로.
- 제 3 항에 있어서, 상기 제2 어드레스 래치 신호는,외부에서 입력되는 커맨드 신호가 상기 제1 분주 클록의 상승 에지에서 입력되는지 상기 제2 분주 클록의 상승 에지에서 입력되는지에 대한 정보를 가진 신호인 어드레스 래치 회로.
- 제 1 항에 있어서, 상기 제1 어드레스 신호는,외부 어드레스 버퍼를 통하여 입력되는 차동 신호(differential signal)인 어드레스 래치 회로.
- 제 1 항에 있어서, 상기 라이트 레이턴시 신호는,외부 모드 레지스터 셋(Mode Register Set)에 설정된 카스 레이턴시(CAS Latency)와 어디티브 레이턴시(Additive Latency)에 의해 결정되는 어드레스 래치 회로.
- 제 1 항에 있어서, 상기 어드레스 쉬프트부는,상기 분주 클록과 상기 라이트 레이턴시 신호를 입력받아 스위칭 신호를 생성하는 스위칭 신호 생성부와상기 스위칭 신호와 라이트 레인턴시 신호에 의해 결정된 지연 정도에 따라 상기 제2 어드레스 신호를 전달하여 상기 제3 어드레스 신호로 출력하는 지연 수단을 포함하는 어드레스 래치 회로.
- 제 7 항에 있어서, 상기 스위칭 신호 생성부는,상기 분주 클록을 지연시킨 제1 스위칭 펄스와 상기 분주 클록의 위상을 반전시킨 제2 스위칭 펄스를 출력하는 스위칭 펄스 생성부,홀수의 상기 라이트 레이턴시 신호가 입력되는지를 표시하는 플래그 신호를 출력하는 플래그 생성부, 및상기 플래그 신호에 의해 상기 제1 스위칭 펄스와 상기 제2 스위칭 펄스 중 하나의 펄스를 제3 스위칭 펄스로 선택적으로 출력하고, 상기 제3 스위칭 펄스의 위상을 반전시켜 제4 스위칭 펄스로 출력하는 스위칭 펄스 선택부를 포함하며, 상기 스위칭 신호는 상기 제1 스위칭 펄스, 제2 스위칭 펄스, 제3 스위칭 펄스 및 제4 스위칭 펄스를 포함하는 어드레스 래치 회로.
- 제 8 항에 있어서, 상기 스위칭 펄스 생성부는,제1 스위칭 펄스 생성부와 제2 스위칭 펄스 생성부를 포함하고, 상기 제1 스위칭 펄스 생성부는 상기 분주 클록을 입력받아 상기 제1 스위칭 펄스로 출력하는 짝수개의 인버터를 포함하고, 상기 분주 클록을 입력받아 위상을 반전시켜 상기 제2 스위칭 펄스로 출력하는 홀수개의 인버터를 포함하는 어드레스 래치 회로.
- 제 8 항에 있어서, 상기 플래그 생성부는,적어도 하나의 홀수의 라이트 레이턴시 신호를 입력받는 노어게이트와 상기 노어게이트의 출력 신호의 위상을 반전하여 상기 플래그 신호로 출력하는 인버터를 포함하는 어드레스 래치 회로.
- 제 8 항에 있어서, 상기 스위칭 펄스 선택부는,상기 플래그 신호가 인에이블 되면, 상기 제1 스위칭 펄스를 전달하여 상기 제3 스위칭 펄스로 출력하는 제1 스위칭 펄스 전달 게이트, 및상기 플래그 신호가 디스에이블 되면, 상기 제2 스위칭 펄스를 전달하여 상기 제3 스위칭 펄스로 출력하는 제2 스위칭 펄스 전달 게이트,상기 제3 스위칭 펄스의 위상을 반전시켜 상기 제4 스위칭 펄스로 출력하는 인버터를 포함하는 어드레스 래치 회로.
- 제 8 항에 있어서, 상기 라이트 레이턴시 신호는,1 내지 10 중 하나의 자연수를 표시하는 라이트 레이턴시 신호를 포함하는 어드레스 래치 회로
- 제 12 항에 있어서, 상기 지연수단은,상기 각각의 라이트 레이턴시 신호에 대응하는 각각의 개별 지연부와 상기 지연부의 출력 신호를 지연시켜 출력하는 공통 지연부를 포함하는 어드레스 래치 회로.
- 제 13 항에 있어서, 상기 개별 지연부 중 1의 라이트 레이턴시 신호에 대응하는 제1 개별 지연부는,1의 라이트 레이턴시 신호가 인에이블 되면, 상기 제2 스위칭 펄스에 따라 스위칭 되어 상기 제2 어드레스 신호를 지연시켜 상기 공통 지연부로 전달하는 제1 지연 게이트를 포함하는 어드레스 래치 회로.
- 제 14 항에 있어서, 상기 개별 지연부 중 2의 라이트 레이턴시 신호에 대응 하는 제2 개별 지연부는,상기 제1 스위칭 펄스와 상기 제2 스위칭 펄스에 따라 상기 제2 어드레스 신호를 지연시켜 출력하는 제1 추가 지연 게이트와2의 라이트 레이턴시 신호가 인에이블 되면, 상기 제1 스위칭 펄스에 따라 스위칭 되어 상기 제1 추가 지연 게이트의 출력 신호를 지연시켜 상기 공통 지연부로 전달하는 제2 지연 게이트를 포함하는 어드레스 래치 회로.
- 제 15 항에 있어서, 상기 지연 수단은,상기 제1 추가 지연 게이트와 상기 제2 지연 게이트 사이에 상기 제1 추가 지연 게이트의 출력 신호를 래치하여 상기 제2 지연 게이트로 출력하는 제1 래치부를 포함하는 어드래스 래치 회로.
- 제 15 항에 있어서, 상기 개별 지연부 중 3의 라이트 레이턴시 신호에 대응하는 제3 개별 지연부는,상기 제2 개별 지연부의 제1 추가 지연 게이트의 출력 신호를 입력받아 상기 제1 스위칭 펄스와 상기 제2 스위칭 펄스에 따라 지연시켜 상기 제1 지연게이트로 출력하는 제2 추가지연 게이트와,3의 라이턴시 레이턴시 신호가 인에이블 되면, 상기 제2 스위칭 펄스에 따라 스위칭되어 상기 제2 추가지연 게이트의 출력신호를 지연시켜 상기 공통 지연부로 전달하는 제3 지연 게이트를 포함하는 어드레스 래치 회로.
- 제 17 항에 있어서, 상기 지연 수단은,상기 제2 추가 지연 게이트와 상기 제1 지연 게이트 사이에 상기 제2 추가 지연 게이트의 출력 신호를 래치하여 상기 제1 지연 게이트로 출력하는 제2 래치부를 포함하는 어드래스 래치 회로.
- 제 17 항에 있어서, 상기 개별 지연부 중 4 이상의 짝수 라이트 레이턴시 신호에 대응하는 개별 지연부는,짝수 라이트 레이턴시 신호보다 1 작은 홀수 라이트 레인턴시 신호에 대응하는 개별 지연부의 추가지연 게이트의 출력 신호를 입력받아 상기 제1 스위칭 펄스와 상기 제2 스위칭 펄스에 따라 지연시켜 출력하는 제3 추가지연 게이트와4 이상의 짝수 라이트 레이턴시 신호가 인에이블 되면 상기 제1 스위칭 펄스에 따라 스위칭 되어 상기 제3 추가지연 게이트의 출력 신호를 지연시켜 상기 공통 지연부로 전달하는 제4 지연 게이트를 포함하는 어드레스 래치 회로.
- 제 19 항에 있어서, 상기 개별 지연부 중 5 이상의 홀수 라이트 레이턴시 신호에 대응하는 개별 지연부는,홀수 라이트 레이턴시 신호보다 1 작은 짝수 라이트 레인턴시 신호에 대응하는 개별 지연부의 추가 지연 게이트의 출력 신호를 입력받아 상기 제1 스위칭 펄스와 상기 제2 스위칭 펄스에 따라 지연시켜 출력하는 제4 추가지연 게이트와5 이상의 홀수 라이트 레이턴시 신호가 인에이블 되면 상기 제2 스위칭 펄스에 따라 스위칭되어 상기 제4 추가지연 게이트의 출력 신호를 지연시켜 상기 공통 지연부로 전달하는 제5 지연 게이트를 포함하는 어드레스 래치 회로.
- 제 13 항에 있어서, 상기 공통 지연부는,상기 제3 스위칭 펄스와 상기 제4 스위칭 펄스에 따라 상기 개별 지연부의 출력 신호를 지연시켜 제3 어드레스 신호로 출력하는 전달 게이트를 포함하는 어드레스 래치 회로.
- 제 13 항에 있어서, 상기 지연 수단은,상기 개별 지연부와 상기 공통 지연부 사이에 상기 개별 지연부의 출력 신호를 래치시켜 상기 공통 지연부로 출력하는 제 3 래치부를 더 포함하는 어드레스 래치 회로.
- 제 13 항에 있어서, 상기 지연 수단은,상기 공통 지연부의 출력 신호를 래치시켜 출력하는 제4 래치부를 더 포함하는 어드레스 래치 회로.
- 제 4 항에 있어서, 상기 어드레스 쉬프트부는,상기 제 1 분주 클록을 입력받아 상기 제2 어드레스 신호를 상기 라이트 레이턴시에 따라 쉬프트 시켜 제3 어드레스 신호로 출력하는 제1 어드레스 쉬프트부와상기 제2 분주 클록을 입력받아 상기 제2 어드레스 신호를 상기 라이트 레이턴시에 따라 쉬프트 시켜 상기 제3 어드레스 신호로 출력하는 제2 어드레스 쉬프트부를 포함하는 어드레스 래치 회로.
- 제 24 항에 있어서, 상기 제2 어드레스 래치 신호는,외부에서 입력되는 커맨드 신호가 상기 제1 분주 클록의 라이징 에지에서 입력되는 경우 인에이블되는 제1 라이트 커맨드 신호와 외부에서 입력되는 커맨드 신호가 상기 제2 분주 클록의 라이징 에지에서 입력되는 경우 인에이블되는 제2 라이 트 커맨드 신호를 포함하는 어드레스 래치 회로.
- 제 25 항에 있어서, 상기 제2 어드래스 래치부는,상기 제1 어드레스 쉬프트부와 상기 제2 어드레스 쉬프트부의 출력 신호를 입력받아 상기 제1 라이트 커맨드펄스와 제2 라이트 커맨드 펄스 중 인에이블되는 라이트 커맨드 펄스에 의해 래치되는 상기 제3 어드레스 신호를 제4 어드레스 신호로 선택하여 출력하는 어드레스 래치 회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060054993A KR100753421B1 (ko) | 2006-06-19 | 2006-06-19 | 반도체 메모리 장치의 어드레스 래치 회로 |
US11/683,532 US7613069B2 (en) | 2006-06-19 | 2007-03-08 | Address latch circuit of semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060054993A KR100753421B1 (ko) | 2006-06-19 | 2006-06-19 | 반도체 메모리 장치의 어드레스 래치 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100753421B1 true KR100753421B1 (ko) | 2007-08-31 |
Family
ID=38615774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060054993A KR100753421B1 (ko) | 2006-06-19 | 2006-06-19 | 반도체 메모리 장치의 어드레스 래치 회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7613069B2 (ko) |
KR (1) | KR100753421B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110970070A (zh) * | 2018-10-01 | 2020-04-07 | 爱思开海力士有限公司 | 半导体器件 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7940543B2 (en) * | 2008-03-19 | 2011-05-10 | Nanya Technology Corp. | Low power synchronous memory command address scheme |
US8094507B2 (en) | 2009-07-09 | 2012-01-10 | Micron Technology, Inc. | Command latency systems and methods |
US8259741B2 (en) * | 2010-08-27 | 2012-09-04 | Throughputer, Inc. | Content adaptive data path logic processing |
US8789065B2 (en) | 2012-06-08 | 2014-07-22 | Throughputer, Inc. | System and method for input data load adaptive parallel processing |
US20130117168A1 (en) | 2011-11-04 | 2013-05-09 | Mark Henrik Sandstrom | Maximizing Throughput of Multi-user Parallel Data Processing Systems |
US9448847B2 (en) | 2011-07-15 | 2016-09-20 | Throughputer, Inc. | Concurrent program execution optimization |
KR102091823B1 (ko) * | 2012-12-17 | 2020-03-20 | 에스케이하이닉스 주식회사 | 반도체 장치의 어드레스 입력 회로 |
KR20170045057A (ko) * | 2015-10-16 | 2017-04-26 | 에스케이하이닉스 주식회사 | 클록 제어 장치 |
KR102467451B1 (ko) * | 2016-06-17 | 2022-11-17 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 시스템 |
US10063234B1 (en) | 2017-07-13 | 2018-08-28 | Micron Technology, Inc. | Half-frequency command path |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11203859A (ja) | 1998-01-06 | 1999-07-30 | Fujitsu Ltd | クロック同期型メモリ装置及びそのスケジューラ回路 |
JPH11288590A (ja) | 1998-02-03 | 1999-10-19 | Fujitsu Ltd | 半導体装置 |
KR20000043183A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 동기식 메모리의 데이타 액세스장치 |
KR20020017305A (ko) * | 2000-08-29 | 2002-03-07 | 박종섭 | 반도체 메모리 소자의 제어 회로 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100448702B1 (ko) * | 2001-08-01 | 2004-09-16 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 라이트 레이턴시 제어방법 |
JP4152308B2 (ja) * | 2003-12-08 | 2008-09-17 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
US7061823B2 (en) * | 2004-08-24 | 2006-06-13 | Promos Technologies Inc. | Limited output address register technique providing selectively variable write latency in DDR2 (double data rate two) integrated circuit memory devices |
JP4419074B2 (ja) * | 2004-11-15 | 2010-02-24 | エルピーダメモリ株式会社 | 半導体記憶装置 |
-
2006
- 2006-06-19 KR KR1020060054993A patent/KR100753421B1/ko active IP Right Grant
-
2007
- 2007-03-08 US US11/683,532 patent/US7613069B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11203859A (ja) | 1998-01-06 | 1999-07-30 | Fujitsu Ltd | クロック同期型メモリ装置及びそのスケジューラ回路 |
JPH11288590A (ja) | 1998-02-03 | 1999-10-19 | Fujitsu Ltd | 半導体装置 |
KR20000043183A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 동기식 메모리의 데이타 액세스장치 |
KR20020017305A (ko) * | 2000-08-29 | 2002-03-07 | 박종섭 | 반도체 메모리 소자의 제어 회로 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110970070A (zh) * | 2018-10-01 | 2020-04-07 | 爱思开海力士有限公司 | 半导体器件 |
CN110970070B (zh) * | 2018-10-01 | 2023-08-18 | 爱思开海力士有限公司 | 半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
US20070291576A1 (en) | 2007-12-20 |
US7613069B2 (en) | 2009-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100753421B1 (ko) | 반도체 메모리 장치의 어드레스 래치 회로 | |
US9997220B2 (en) | Apparatuses and methods for adjusting delay of command signal path | |
KR100292773B1 (ko) | 래치회로,데이터출력회로및이것을구비한반도체장치 | |
KR102401526B1 (ko) | 입력 클록 신호와 다상 클록 신호 간의 위상 관계를 결정하기 위한 장치 및 방법 | |
US6987704B2 (en) | Synchronous semiconductor memory device with input-data controller advantageous to low power and high frequency | |
CN110366755B (zh) | 在半导体存储器中提供内部存储器命令及控制信号的设备及方法 | |
US7529140B2 (en) | Semiconductor memory device | |
KR100753412B1 (ko) | 반도체 메모리 장치의 커맨드 디코더 회로 | |
KR100654125B1 (ko) | 반도체메모리소자의 데이터 출력장치 | |
KR101589542B1 (ko) | 라이트드라이빙 장치 | |
KR20050041613A (ko) | 데이터 출력제어회로 | |
US8773928B2 (en) | Command latency systems and methods | |
KR100233358B1 (ko) | 동기형 반도체 기억 장치 | |
US20150071009A1 (en) | Semiconductor device | |
US8737159B2 (en) | Semiconductor memory device and method for driving the same | |
CN113129958A (zh) | 用于宽时钟频率范围命令路径的设备和方法 | |
US8483005B2 (en) | Internal signal generator for use in semiconductor memory device | |
US8230140B2 (en) | Latency control circuit and method using queuing design method | |
US8379475B2 (en) | Clock control circuit and clock generation circuit including the same | |
US6178139B1 (en) | Semiconductor memory device comprised of a double data rate-synchronous dynamic random access memory | |
US7995406B2 (en) | Data writing apparatus and method for semiconductor integrated circuit | |
KR20080028617A (ko) | 프리차지신호 생성장치를 구비하는 반도체메모리소자 및그의 구동방법 | |
CN106815175B (zh) | 数据传输设备 | |
GB2355562A (en) | Memory having data switching circuits | |
KR100798795B1 (ko) | 내부 어드레스 생성장치 및 그의 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140723 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150721 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180725 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190724 Year of fee payment: 13 |