KR101095671B1 - 트렌치 소자 분리막 제조 방법 - Google Patents
트렌치 소자 분리막 제조 방법 Download PDFInfo
- Publication number
- KR101095671B1 KR101095671B1 KR1020030082700A KR20030082700A KR101095671B1 KR 101095671 B1 KR101095671 B1 KR 101095671B1 KR 1020030082700 A KR1020030082700 A KR 1020030082700A KR 20030082700 A KR20030082700 A KR 20030082700A KR 101095671 B1 KR101095671 B1 KR 101095671B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- layer
- depositing
- doped polysilicon
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 150000004767 nitrides Chemical class 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 트렌치 소자 분리 영역과 동작 영역의 경계부의 모트로 인하여 전계 집중 현상이 발생하여 기생 트랜지스터를 유발하는 문제점을 해결하기 위한 트렌치 소자 분리막 형성 방법에 관한 것으로, 상기 트렌치 소자 분리막 형성 방법은 실리콘 기판에 트렌치 식각 공정을 진행하는 단계와; 상기 트렌치 측벽 산화막을 형성하는 단계와; p형 불순물로 도핑된 폴리실리콘을 증착한 다음 식각하여 섬 형태의 폴리실리콘을 형성하는 단계와; 섬 형태의 폴리실리콘 형성 후 n 웰을 형성하는 단계와; 상기 트렌치에 라이너 산화막 및 라이너 질화막을 증착하고 트렌치를 매립한 후 평탄화 하는 단계를 포함하여 구성된다.
도프트 폴리실리콘, 정공 농도, 웰, p형 불순물, 모트
Description
도 1a 내지 도 1d는 종래 기술에 의한 트렌치 소자 분리막 제조 방법을 나타낸 순차적인 공정 단면도이다.
도2a 내지 도2d는 종래의 트렌치 소자 분리막 형성 방법시 발생하는 기생 트랜지스터를 방지하기 위한 방법을 나타낸 도면이다.
도3a 내지 도3j는 본 발명에 의한 트렌치 소자 분리막 제조 방법을 나타낸 순차적인 공정 단면도이다.
- 도면의 주요부분에 대한 부호의 설명 -
300 : 실리콘 기판 310 : 패드 산화막
320 : 패드 질화막 330 : 트렌치
340 : 트렌치 측벽 산화막 360 : 도핑된 폴리실리콘
370 : p형 불순물 분포 영역 380 : 패드 산화막 및 라이너 질화막
390 : 매립 산화막
본 발명은 트렌치 소자 분리막 형성 방법에 관한 것으로, 보다 상세하게는 트렌치형 소자 분리막과 동작 영역 경계부에서 발생하는 전계 집중 현상을 방지하여 기생 트랜지스터가 유발되지 않도록 함으로써 소자의 특성을 향상시킬 수 있도록 하는 트렌치 소자 분리막 형성 방법에 관한 것이다.
일반적으로 반도체 기판 상에 트랜지스터와 커패시터등 반도체 소자를 형성하기 위하여 기판에 소자 분리막을 형성함으로써 전기적으로 통전이 가능한 활성 영역(Active region)과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리 영역(Isolation region)을 형성하게 된다.
최근에는 반도체 기판에 일정한 깊이를 갖는 트렌치를 형성하고 나서 이 트렌치에 절연 물질을 증착시키고 CMP 공정을 통해 절연 물질의 불필요한 부분을 식각하여 소자 분리막을 형성하는 STI(Shallow Trench Isolation) 공정이 많이 이용되고 있다.
상기 STI 공정 적용시에는 탑 코너(Top Corner) 및 바텀 코너(Bottom Coener)에 스트레스가 집중되어 소자 특성이 저하되는 문제점이 있다.
또한, 트렌치의 탑코너 에서의 에지 모트의 발생으로 소자의 비정상적 동작을 유발하는 험프(HUMP), INWE 현상이 발생하는데 험프 현상은 액티브 코너에서 전기장의 집중으로 인해 생기는 현상이고, INWE(Inverse Narrow Width Effect)는 트 랜지스터의 폭이 감소함에 따라 문턱 전압이 변화하는 현상이다.
이와 같은 종래 기술에 의한 트렌치 소자 분리막 제조 방법의 문제점을 아래에 도시된 도면을 통해 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 기술에 의한 트렌치 소자 분리막 제조 방법을 나타낸 순차적인 공정 단면도이다.
우선, 도1a에 도시된 바와 같이 실리콘 기판에 대한 스트레스 완화용으로 실리콘 기판(100) 상에 패드 산화막(110)을 증착하고 그 상부에 패드 질화막(120)을 증착한다.
그리고, 도1b에 도시된 바와 같이 상기 패드 질화막(120)에 대한 패터닝 공정을 진행한다.
이어서, 상기 패터닝된 패드 질화막(120)을 식각 마스크로 이용하여 패드 산화막을 식각한 후 연속하여 실리콘 기판에 소정 깊이의 트렌치를 형성한 후에 도1c에 도시된 바와 같이 상기 트렌치가 풍분히 매립되도록 매립 특성이 좋은 HDP 등의 산화막(130)을 증착한다.
그런 다음, 도1b에 도시된 바와 같이 화학 기계적 연마 공정을 진행하여 평탄화 한 후 인산 용액을 이용한 습식 식각 공정으로 상기 패드 질화막(120)을 제거한다.
상기 트렌치 소자 분리막 형성 방법에 의하면, 트렌치 소자 분리막(130)과 동작 영역의 경계부에서 모트(Moat:140)가 발생하게 된다. 이 모트 영역에서는 게이트 산화막이 동작 영역보다 얇게 형성될 뿐만 아니라, 게이트의 측면 전계가 작 용하여 동작 영역 한 가운데 형성되는 주 트랜지스터의 문턱 전압이 매우 낮아 기생 트랜지스터가 형성이 된다. 이로 인하여 오프 영역에서의 누설 전류가 증가하게 되고, 이웃 셀의 전위 변동에 의해 누설 전류가 더욱 더 증가하여 디램 셀 트랜지스터의 경우 리프레쉬 타임이 감소하여 셀 트랜지스터의 전하 보존 능력이 저하되는 문제점이 있었다.
도2a 내지 도2d는 종래의 트렌치 소자 분리막 형성 방법시 발생하는 기생 트랜지스터를 방지하기 위한 방법을 나타낸 도면으로, 도2a에 도시된 바와 같이 실리콘 기판(200) 상에 패드 산화막(210) 및 패드 질화막(220)을 증착한 후 사진 및 식각 공정으로 상기 패드 질화막(220)과 패드 산화막(210)을 패터닝한다. 그리고 실리콘 기판(200)을 소정 깊이로 건식 식각한다.
이어서, 도2b에 도시된 바와 같이 후속 증착되는 폴리실리콘과 실리콘 기판(200)의 접촉을 방지하기 위한 방어막(230)으로 산화막을 형성시킨다.
그런 다음, 도2c에 도시된 바와 같이 도핑된 폴리실리콘(240)을 증착하고 도2d에 도시된 바와 같이 화학 기계적 평탄화 공정을 진행하여 폴리실리콘을 서로 분리한 후에 게이트 산화막(250)을 성장시켜 MES(Metallic Shield Embedded : MSE) 트렌치 소자 분리막을 형성시킨다.
상기 트렌치 분리막에 삽입된 폴리실리콘(240)을 전기적으로 연결하여 외부에서 일정 전압을 인가함으로써, 트렌치 소자 분리막과 소자 동작 영역 경계면의전위를 증가시켜 기생 트랜지스터 생성을 억제한다. 그러나, 이러한 방식은 폴리실리콘에 전압을 공급하는 회로가 별도로 필요하며, 트렌치 소자 분리막 내부에 있는 폴리실리콘과 상부 게이트 전극과의 쇼트(Short)가 발생할 수 있는 문제점이 있었으며, 트렌치 소자 분리막 내부의 폴리실리콘에 인가해야할 전압이 커서 게이트에 인가되는 전압과의 차에 의해 게이트 산화막의 특성을 열화시키는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명은 p형으로 도핑된 폴리실리콘을 소자 분리막에 삽입하여 도핑된 폴리실리콘으로부터 소자 분리막과 동작 영역의 경계면으로 불순물을 확산시켜 경계면의 p형 불순물 농도를 높여 정공 농도를 증가시킴으로써, 모트에서의 기생 트랜지스터를 생성을 억제할 수 있도록 하는 트렌치 소자 분리막 형성 방법을 제공하기 위한 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 실리콘 기판에 대한 스트레스 완화용으로 실리콘 기판에 패드 산화막과 패드 질화막을 증착한 후 패드 질화막을 식각하는 단계와; 상기 패드 질화막을 식각마스크로 패드 산화막과 실리콘 기판을 식각하여 트렌치를 형성하는 단계와; 상기 트렌치에 산화막을 증착한 후 트렌치 중심부의 산화막을 제거하여 트렌치 측벽 산화막을 형성하는 단계와; 상기 실리콘 기판에 웰 분리를 위한 불순물 이온 주입을 실시하는 단계와; 상기 트렌치에 도핑된 폴리실리콘을 증착하는 단계와; 상기 도핑된 폴리실리콘을 식각하되, 상기 트렌치 측벽 산화막 사이에 도핑된 폴리실리콘이 잔존하도록 하여 소자 분리막 내부에서 섬 형태가 되도록 하는 단계와; 상기 섬 형태의 도프트 폴리실리콘을 형성한 결과물 전면에 라이너 산화막 및 라이너 질화막을 증착하는 단계와; 상기 라이너 질화막을 증착한 결과물에 매립 산화막을 증착한 후 연마 공정으로 트렌치 소자 분리막을 형성하는 단계를포함하는 것을 특징으로 하는 트렌치 소자 분리막 형성 방법에 관한 것이다.
상기 본 발명에 의한 트렌치 소자 분리막 형성 방법에서는, 상기 도핑된 폴리실리콘은 p형 불순물로 도핑된 폴리실리콘으로 상기 트렌치 측벽 산화막 상부쪽에 상기 도핑된 폴리실리콘으로부터 확산된 p형 불순물 영역이 존재하라 수 있다.
상기 본 발명에 의한 트렌치 소자 분리막 형성 방법에서는, 상기 섬 형태의 도프트 폴리실리콘 형성 후 n 웰 형성 공정을 더 진행하되, n 웰은 동작 영역의 폴리실리콘 보다 높은 농도를 높게 함으로써 접합에서의 공핍 영역을 감소시켜 웰 간 누선 전류를 감소시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도3a 내지 도3j는 본 발명에 의한 트렌치 소자 분리막 제조 방법을 나타낸 순차적인 공정 단면도이다.
우선, 도3a에 도시된 바와 같이 실리콘 기판에 대한 스트레스 완화용으로 실리콘 기판(300) 상에 패드 산화막(310)을 증착하고 그 상부에 패드 질화막(320)을 증착한다. 상기 패드 질화막(320)은 후속 트렌치 식각시 식각 마스크로 이용하거나 후속 CMP 평탄화 공정시에 연마 정지막으로 이용된다.
이어서, 도3b에 도시된 바와 같이 패드 질화막(320)에 대한 패터닝 공정을 진행하고, 패터닝된 패드 질화막(320)을 식각마스크로 도3c에 도시된 바와 같이 패드 산화막(310)을 식각하고 연속하여 실리콘 기판(300)을 식각하여 2000~2500Å 깊이의 트렌치(330)을 형성한다.
그리고, 도3d에 도시된 바와 같이 산화막을 500~1000Å 정도 증착한 후 식각 공정을 진행하여 트렌치 측벽 산화막(340)을 형성하고, 웰 분리를 위하여 p형 불순물 이온(350) 주입을 실시한다.
그런 다음, 도3e에 도시된 바와 같이 p형 불순물로 도핑된 폴리실리콘(360)을 500~700Å 두께로 증착하면, 트렌치 측벽 산화막(340) 상부쪽에 폴리실리콘으로부터 확산된 p형 불순물(370)이 분포하게 된다. 이때, 상기 도핑된 폴리실리콘은 1E19~1E20[/㎤]의 도즈량으로 도핑 시키는 것이 바람직하다. 상기 p형 불순물 분포 영역(370)이 후속 트렌치 소자 분리막과 동작 영역 경계부 모트 영역의 기생 트랜지스터의 생성을 억제하는 역할을 하게 된다.
이어서, 도3f에 도시된 바와 같이 도핑된 폴리실리콘(360)을 식각하여 소자 분리막 내부에서 섬 형태(360')가 되도록 한 후에 도3g에 도시된 바와 같이 n웰 형성 영역이 오픈 되도록 포토레지스트 패턴(PR1)을 형성하여 이를 마스크로 n형 불순물 이온 주입으로 n 웰(A)을 형성한다. 이때, n 웰의 농도를 동작 영역 대비 상대적으로 높게 함으로써 공핍 영역을 감소시켜 웰 간 누설 전류를 감소시킬 수 있다.
그런 다음, 상기 PR1을 제거한 후에 도3h에 도시된 바와 같이 상기 결과물 전면에 라이너 산화막 및 라이너 질화막(380)을 각각 100~300Å 두께가 되도록 증착한다.
그리고 나서, 도3i에 도시된 바와 같이 소자 분리를 위한 매립 산화막을 5000Å 이상 증착하여 트렌치를 매립한다.
이후, 도3j에 도시된 바와 같이 화학 기계적 연마 공정으로 평탄화를 하고, 잔류된 패드 질화막을 습식 식각으로 완전히 제거한 다음, p웰 형성 영역이 오픈 되도록 포토레지스트 패턴(PR)을 형성한 후에 p형 불순물 주입으로 p웰(B)을 형성한다.
이와 같이 본 발명에 의한 트렌치 소자 분리막 형성 방법에 의하면, p형으로 도핑된 폴리실리콘(360)으로부터 실리콘 기판으로의 불순물 확산에 의해 p형 웰 영역의 정공 농도를 증가시켜 모트 영역에서의 전계 집중 현상 및 문턱 전압 저하 형상을 방지할 수 있어 기생 트랜지스터 생성을 억제할 수 있다.
또한, 기존의 MSE 트렌치 소자 분리 구조와 같이 게이트에 걸리는 전압과 반대 극성의 전압을 소자 분리막 내부의 폴리 실리콘에 가할 필요가 없어 게이트와 소자 분리막 내부의 폴리 실리콘간의 높은 전압 차에 의한 게이트 산화막의 특성 열화가 일어나지 않는다.
그리고, 트렌치 소자 분리막 식각 후에 웰 이온 주입을 실시하여 소자 분리막 하부의 웰이 깊어지게 되므로, 웰간 누설 전류를 감소시킬 수 있다.
상기한 바와 같이 도핑된 폴리실리콘으로부터 실리콘 기판으로의 불순물 확산에 의해 p형 웰 영역의 정공 농도를 증가시켜 모트 영역에서의 전계 집중 현상 및 문턱 전압 저하 형상을 방지할 수 있어 기생 트랜지스터 생성을 억제할 수 있는 이점이 있다.
또한, 소자 분리막 내부의 폴리 실리콘에 전압을 인가할 필요가 없어 게이트와 소자 분리막 내부의 폴리 실리콘간의 높은 전압 차에 의한 게이트 산화막의 특성 열화가 발생하지 않아 소자의 신뢰성을 향상시킬 수 있는 일어나지 않는다.
그리고, 트렌치 소자 분리막 식각 후에 이온 주입을 선택적으로 적용할 수 있어 소자 분리를 위한 불순물 농도 조절이 용이할 뿐만 아니라, 소자 분리막 하부의 웰이 깊어지게 되므로, 웰간 누설 전류를 감소시킬 수 있는 이점이 있다.
Claims (8)
- 실리콘 기판에 대한 스트레스 완화용으로 실리콘 기판에 패드 산화막과 패드 질화막을 증착한 후 패드 질화막을 식각하는 단계와;상기 패드 질화막을 식각마스크로 패드 산화막과 실리콘 기판을 식각하여 트렌치를 형성하는 단계와;상기 트렌치에 산화막을 증착한 후 트렌치 중심부의 산화막을 제거하여 트렌치 측벽 산화막을 형성하는 단계와;상기 실리콘 기판에 웰 분리를 위한 불순물 이온 주입을 실시하는 단계와;상기 트렌치에 도핑된 폴리실리콘을 증착하는 단계와;상기 도핑된 폴리실리콘을 식각하되, 상기 트렌치 측벽 산화막 사이에 도핑된 폴리실리콘이 잔존하도록 하여 소자 분리막 내부에서 섬 형태가 되도록 하는 단계와;상기 섬 형태의 도프트 폴리실리콘을 형성한 결과물 전면에 라이너 산화막 및 라이너 질화막을 증착하는 단계와;상기 라이너 질화막을 증착한 결과물에 매립 산화막을 증착한 후 연마 공정으로 트렌치 소자 분리막을 형성하는 단계를포함하는 것을 특징으로 하는 트렌치 소자 분리막 형성 방법.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서, 상기 도핑된 폴리실리콘은 p형 불순물로 도핑된 폴리실리콘이며, 상기 트렌치 측벽 산화막 상부의 트렌치 측벽에 상기 도핑된 폴리실리콘으로부터 확산된 p형 불순물 영역이 존재하는 트렌치 소자 분리막 형성 방법.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서, 상기 트렌치에 형성하는 트렌치 측벽 산화막의 두께는 500~1000Å인 것을 특징으로 하는 트렌치 소자 분리막 형성 방법.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서, 상기 도핑된 폴리실리콘은 불순물 농도를 1E19~1E20[/㎤]의 도즈량으로 도핑시키는 것을 특징으로 하는 트렌치 소자 분리막 형성 방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서 상기, 패드 산화막과 패드 질화막은 각각 100~300Å 두께로 증착하는 것을 특징으로 하는 트렌치 소자 분리막 형성 방법.
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030082700A KR101095671B1 (ko) | 2003-11-20 | 2003-11-20 | 트렌치 소자 분리막 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030082700A KR101095671B1 (ko) | 2003-11-20 | 2003-11-20 | 트렌치 소자 분리막 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050048949A KR20050048949A (ko) | 2005-05-25 |
| KR101095671B1 true KR101095671B1 (ko) | 2011-12-19 |
Family
ID=37247544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030082700A KR101095671B1 (ko) | 2003-11-20 | 2003-11-20 | 트렌치 소자 분리막 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101095671B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101159115B1 (ko) * | 2005-12-29 | 2012-06-25 | 매그나칩 반도체 유한회사 | 고전압 트랜지스터 및 그 제조방법 |
| KR101802410B1 (ko) | 2016-08-10 | 2017-11-29 | 파워큐브세미(주) | SiC 와이드 트랜치형 정션 배리어 쇼트키 다이오드 및 그 제조방법 |
-
2003
- 2003-11-20 KR KR1020030082700A patent/KR101095671B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050048949A (ko) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6780728B2 (en) | Semiconductor constructions, and methods of forming semiconductor constructions | |
| US7791163B2 (en) | Semiconductor device and its manufacturing method | |
| US7358144B2 (en) | Method for fabricating semiconductor device | |
| KR20000075409A (ko) | 티(ｔ)형 소자분리막 형성방법, 이를 이용한 엘리베이티드 샐리사이드 소오스/드레인 영역 형성방법 및 티(ｔ)형 소자분리막을 가지는 반도체 소자 | |
| KR20000060693A (ko) | 반도체 소자 및 그의 제조 방법 | |
| GB2339631A (en) | A trench isolation for a narrow channel effect free transistor | |
| JP2002076112A (ja) | 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法 | |
| US6562697B1 (en) | Methods of implanting ions into different active areas to provide active areas having increased ion concentrations adjacent to isolation structures | |
| KR101095671B1 (ko) | 트렌치 소자 분리막 제조 방법 | |
| KR100626908B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100877094B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20000004528A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100519517B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100414742B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| KR100835472B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR101026374B1 (ko) | 반도체 소자의 소자분리막 및 그 형성 방법 | |
| KR20040008618A (ko) | 트렌치구조를 이용한 반도체소자의 소자분리 방법 | |
| KR100528447B1 (ko) | 리프레시 특성을 개선시킨 반도체소자 및 그 제조 방법 | |
| KR100944346B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20040060288A (ko) | 반도체소자의 형성방법 | |
| KR20040049550A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20040103557A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20050014162A (ko) | 반도체소자의 제조방법 | |
| KR20050065139A (ko) | 반도체 소자의 소자 분리막 및 그의 형성 방법 | |
| KR20050048946A (ko) | 트랜지스터 문턱 전압 조절 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |