KR101091195B1 - 횡방향 탄화규소 전계효과 트랜지스터 - Google Patents
횡방향 탄화규소 전계효과 트랜지스터 Download PDFInfo
- Publication number
- KR101091195B1 KR101091195B1 KR1020090106173A KR20090106173A KR101091195B1 KR 101091195 B1 KR101091195 B1 KR 101091195B1 KR 1020090106173 A KR1020090106173 A KR 1020090106173A KR 20090106173 A KR20090106173 A KR 20090106173A KR 101091195 B1 KR101091195 B1 KR 101091195B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive
- silicon carbide
- sinker
- region
- Prior art date
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 125
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 124
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000005669 field effect Effects 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 5
- 101000661808 Mus musculus Suppressor of tumorigenicity 14 protein homolog Proteins 0.000 description 5
- 102100037942 Suppressor of tumorigenicity 14 protein Human genes 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003763 carbonization Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 횡방향 탄화규소 전계효과 트랜지스터에 관한 것으로서, 제1도전형 고농도 탄화규소 기판과; 상기 탄화규소 기판의 상면에 형성되는 제2도전형 고농도 탄화규소 버퍼층과; 상기 탄화규소 버퍼층 상면에 형성되는 제2도전형 저농도 탄화규소 에피박막층과; 상기 제2도전형 저농도 탄화규소 에피박막층의 표면에 패터닝된 마스크를 통해 상기 탄화규소 기판까지 트렌치 식각된 영역에 싱커(sinker)를 구성하기 위해 형성되는 제1도전형 고농도 탄화규소 에피박막층과; 상기 제2도전형 저농도 탄화규소 에피박막층에 0.5~1㎛ 깊이에 형성되는 제1도전형 드리프트층과; 상기 제1도전형 드리프트층 내부에 0.1 ~ 0.2㎛ 깊이에 형성되는 제1도전형 드레인층과; 상기 드레인층의 형성과 동시에 0.1 ~ 0.2㎛ 깊이에 형성되는 제1도전형 소오스층과; 상기 제2도전형 저농도 탄화규소 에피박막층에 제1도전형 소오스층과 접하고 싱커와 연결되는 제2도전형 소오스층과; 상기 소오스층과 드레인층 영역 사이의 채널영역 위에 형성되는 게이트 절연막과; 상기 게이트 절연막 상면에 폴리실리콘 또는 금속을 이용하여 형성되는 게이트전극층과; 상기 게이트전극층을 소오스층 및 드레인층과 전기적으로 절연시키기 위해 형성되는 필드(field) 산화막과; 상기 소오스층 및 드레인층 영역을 외부 전극과 연결시키기 위해 형성하는 소오스전극 및 드레인 전극;을 포함하여 구성되는 것을 특징으로 하는 횡방향 탄화규소 전계효과 트랜지스터를 기술적 요지로 한다. 이에 따라 이온주입을 통해 형성하는 제1도전형 싱커 대신 제1도전형 싱커가 형성될 영역을 트렌치 식각하고 제1도전형 에피(epi)성장을 통해 싱커 영역을 형성함으로써 두꺼운 제2도전형 에피박막층을 관통해서도 싱커 영역을 형성할 수 있을 뿐만 아니라 표면손상을 방지하여 저항성분을 줄임으로써 높은 전도성을 갖는 제1도전형 싱커 영역을 형성할 수 있는 이점이 있다.
탄화규소, Silicon Carbide, 횡방향 탄화규소 전계효과 트랜지스터, SiC-LMOSFET
Description
본 발명은 탄화규소 전계효과 트랜지스터에 관한 것으로서, 제1도전형 싱커가 형성될 영역을 트렌치 식각하고 제1도전형 에피(epi)성장을 통해 싱커 영역을 형성함으로써 높은 전도성을 갖는 제1도전형 싱커 영역을 형성할 수 있는 횡방향 탄화규소 전계효과 트랜지스터에 관한 것이다.
전계효과 트랜지스터는 게이트에 인가된 전압의 크기에 따라 채널영역의 변화를 통해 드레인 전류를 제어하는 트랜지스터의 일종이다. 특히 탄화규소 전계효과 트랜지스터는 탄화규소가 3.26eV 정도의 넓은 밴드갭 및 4.9W/cm-K의 높은 열전도계수로 인해 고전압 및 고온 소자로 매우 유용한 특성을 가진 소자로 알려지고 있다. 또한 동일한 면적에서 온-상태 전류가 실리콘소자에 비해 이론적으로 20배 이상 높일 수 있어 횡방향 MOSFET 소자를 제작하는데 매우 유리하다.
그러나 탄화규소를 이용한 횡방향 탄화규소 MOSFET를 제작하기 위해 소오스단자와 p+ 탄화규소 기판 사이의 접지를 위한 p+ 싱커(sinker) 구조는 확산을 통해 형성하는 것이 불가능하고 높은 에너지의 이온주입을 통해서만 가능하다. p+ 탄화규소 기판과의 접지를 위한 p+ 싱커 형성을 위해 p형 불순물을 이온주입하여 형성 할 경우 n+로 이온주입하여 형성하는 n+ 싱커에 비해 면저항이 매우 크다. 따라서 p-형 싱커를 통한 접지의 성능이 매우 떨어지게 된다.
따라서, 이온주입을 통한 n+ 싱커를 활용하기 위해서는 p-채널 횡방향 전계효과 트랜지스터가 가능하나 이론적으로 정공의 이동도가 전자의 이동도에 비해 매우 낮아 MOSFET 소자의 전류-전압특성이 매우 떨어지게 된다.
도 1에 도시된 바와 같이, 종래의 횡방향 n-채널 탄화규소 전계효과 트랜지스터에서는 n+ 기판 위에 전계효과 트랜지스터 내의 기생 NPN 트랜지스터의 턴-온을 방지하기 위해 얇은 p+ 탄화규소 버퍼층을 에피성장시키고 채널영역으로 이용되는 p- 탄화규소 에피층을 성장시킨 웨이퍼에 n형 도판트를 높은 에너지로 이온주입하여 n+ 싱커 영역을 형성하였다.
이와 같이 종래의 횡방향 탄화규소 전계효과 트랜지스터는 소오스 콘텍과 n+ 기판을 연결하기 위해 이온주입공정을 통해 n+ 싱커 영역을 형성하고 있으나 고전압 횡방향 전계효과 트랜지스터 구조에서는 n-드리프트층과 p-에피(epi)박막층 사이에서 충분한 항복전압을 견디기 위해서 p-에피박막층의 두께가 충분히 두꺼워야 하므로 이온주입을 통해서는 n+ 싱커를 형성하기 어렵다.
한편, 두꺼운 p-에피박막층을 관통할 정도의 충분히 높은 에너지로 이온주입을 할 경우 이온주입된 표면의 격자손상이 커지게 되어 후속 공정에 많은 영향을 미치게 된다. 또한 탄화규소의 물질적 특성으로 인해 일반적인 실리콘 반도체에서 사용하는 확산공정을 통해서도 구성하기 불가능한 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로, 이온주입을 통해 형성하는 제1도전형 싱커 대신 제1도전형 싱커가 형성될 영역을 트렌치 식각하고 제1도전형 에피(epi)성장을 통해 싱커 영역을 형성함으로써 두꺼운 제2도전형 에피박막층을 관통해서도 싱커 영역을 형성할 수 있을 뿐만 아니라 표면손상을 방지하여 저항성분을 줄임으로써 높은 전도성을 갖는 제1도전형 싱커 영역을 형성할 수 있는 횡방향 탄화규소 전계효과 트랜지스터의 제공을 그 목적으로 한다.
상기 목적 달성을 위해 본 발명은, 불순물의 농도가 5E18 ~ 5E19범위의 제1도전형 고농도 탄화규소 기판과; 상기 탄화규소 기판의 상면에 형성되는 불순물의 농도가 1E16 ~ 5E17 범위의 제2도전형 고농도 탄화규소 버퍼층과; 상기 탄화규소 버퍼층 상면에 형성되는 불순물의 농도가 1E14 ~ 5E15 범위의 제2도전형 저농도 탄화규소 에피박막층과; 상기 제2도전형 저농도 탄화규소 에피박막층의 표면에 패터닝된 마스크를 통해 상기 탄화규소 기판까지 트렌치 식각된 영역에 싱커(sinker)를 구성하기 위해 형성되는 불순물의 농도가 5E18 ~ 5E20 범위의 제1도전형 고농도 탄화규소 에피박막층과; 상기 제2도전형 저농도 탄화규소 에피박막층에 질소 또는 인 이온주입으로 0.5~1㎛ 깊이에 형성되는 제1도전형 드리프트층과; 상기 제1도전형 드리프트층 내부에 질소 또는 인 이온주입으로 0.1 ~ 0.2㎛ 깊이에 형성되는 제1도전형 드레인층과; 상기 드레인층의 형성과 동시에 0.1 ~ 0.2㎛ 깊이에 형성되는 제 1도전형 소오스층과; 상기 제2도전형 저농도 탄화규소 에피박막층에 제1도전형 소오스층과 접하고 싱커와 연결되는 제2도전형 소오스층과; 상기 소오스층과 드레인층 영역 사이의 채널영역 위에 형성되는 게이트 절연막과; 상기 게이트 절연막 상면에 폴리실리콘 또는 금속을 이용하여 형성되는 게이트전극층과; 상기 게이트전극층을 소오스층 및 드레인층과 전기적으로 절연시키기 위해 형성되는 필드(field) 산화막과; 상기 소오스층 및 드레인층 영역을 외부 전극과 연결시키기 위해 형성하는 소오스전극 및 드레인 전극;을 포함하여 구성되는 것을 특징으로 하는 횡방향 탄화규소 전계효과 트랜지스터를 기술적 요지로 한다.
또한, 상기 트렌치 식각된 영역에 싱커의 구성을 위해 제1도전형 고농도 탄화규소 기판까지 식각하지 않고 탄화규소 기판을 보호하도록 형성될 수도 있다.
전력반도체소자의 고전압화를 위해서는 전압이 인가되는 n형 또는 p형 저농도 에피층의 두께가 중요하며, 본 발명에서 제안한 트렌치 식각 후 에피성장을 통한 싱커 영역의 형성으로 종래의 이온주입으로 형성하는 싱커에 비교하여 다음과 같은 우수한 효과가 있다.
(1) 트렌치 식각 후 이온주입으로 싱커 영역을 형성하므로 n형 또는 p형 에피박막층의 두께와 상관없이 싱커 영역을 형성할 수 있으므로 두꺼운 에피박막층이 필요한 고전압 소자에 유리하다.
(2) n 및 p형 에피박막층을 관통하여 형성되는 싱커 영역을 형성하기 위해서는 높은 주입에너지를 필요로 하나 이 경우 높은 주입에너지로 인해 표면이 손상되 어 저항이 증가한다. 본 발명에서 제안한 트렌치 식각 후 에피성장으로 형성된 싱커 영역은 종래의 구조에 비해 표면 특성 변화가 없어 추가적인 저항성분이 없으므로 싱커의 접지특성이 향상되게 된다.
본 발명은 횡방향 탄화규소 전계효과 트랜지스터에 관한 것으로, 제1도전형 고농도 탄화규소 기판과, 상기 탄화규소 기판의 상면에 형성되는 제2도전형 고농도 탄화규소 에피로 형성되는 탄화규소 버퍼층과, 상기 제2도전형 고농도 탄화규소 버퍼층 위에 높은 전압을 견디기 위한 제2도전형 저농도 탄화규소 에피박막층과, 상기 제2도전형 저농도 탄화규소 에피박막층에 제1도전형 싱커가 형성될 영역을 패터닝한 후 트렌치 식각을 통해 제거하고, 상기 트렌치 식각된 영역을 포함하여 제2도전형 저농도 탄화규소 에피박막층 표면에 형성되는 제1도전형 고농도 탄화규소 에피박막층과, 상기 제1도전형 고농도 탄화규소 에피박막층의 싱커 영역을 제외한 표면을 식각공정으로 제거하고, 상기 제2도전형 저농도 탄화규소 에피박막층 표면에 이온주입을 통해 형성되는 제1도전형 드리프트층과, 상기 제1도전형 드리프트층 영역에 이온주입을 통해 형성되는 제1도전형 드레인층 및 제2도전형 저농도 탄화규소 에피박막층에 제1도전형 드레인층 영역과 동시에 형성되는 제1도전형 소오스층과, 상기 제1도전형 소오스층 영역과 제1도전형 싱커 영역을 연결하기 위해 형성된 제2도전형 소오스층과, 상기 제1도전형 소오스층 영역과 제1도전형 드레인층 영역 위의 게이트 영역에 형성된 게이트 절연막과, 상기 게이트 절연막 상부의 채널이 형성된 영역에 폴리실리콘 또는 금속을 이용하여 형성된 게이트 전극층과, 트렌치 식 각되어 제1도전형 싱커 외벽 및 상기 게이트 전극층 주변으로 게이트 전극층과 소오스층 및 드레인층을 전기적으로 절연시키기 위해 형성된 필드(field) 산화막과, 상기 필드 산화막을 패터닝하여 소오스 전극 및 드레인 전극이 형성될 부분을 식각하여 증착하고 패터닝하여 형성된 소오스 전극 및 드레인 전극으로 크게 구성된다.
여기에서 상기 제1도전형 및 제2도전형은, 제1도전형이 n형이고 제2도전형이 p형이거나 제1도전형이 p형이고 제2도전형이 n형인 것이 바람직하다.
이에 따라 상기 구성에 의한 본 발명은 탄화규소 횡방향 전계효과 트랜지스터 소자의 고전압화를 위해 충분히 두꺼운 제2도전형 저농도 탄화규소 에피박막층의 트렌치 식각을 통해 형성된 영역에 제1도전형 고농도 탄화규소 에피박막층을 성장하여 소오스층과 제1도전형 고농도 탄화규소 기판을 접지시키므로 이온주입으로 인한 표면손상을 방지하여 저항성분을 줄일 수 있으며 두꺼운 제2도전형 저농도 탄화규소 에피박막층의 경우에도 접지특성을 향상시킬 수 있는 장점이 있다.
이하에서는 본 발명의 바람직한 실시예로써, 상기 제1도전형 고농도 탄화규소 기판이 n+형 기판인 경우로 이에 대해 첨부된 도면을 참조하여 상세히 설명하고자 한다. 도 2a 내지 도 2m은 본 발명에 따른 횡방향 탄화규소 전계효과 트랜지스터의 제조공정을 보여주는 개략적인 구성도이고, 도 2n은 본 발명에 따른 횡방향 탄화규소 전계효과 트랜지스터 구조를 보여주는 단면도이다.
본 발명의 바람직한 실시예에서는 제1도전형을 n+, 제2도전형을 p-로 하였으며, n형 도판트를 높은 에너지로 이온주입하여 형성시킨 n+ 싱커 영역 대신에 n+ 싱커가 형성될 영역을 트렌치 식각하고 n+ 탄화규소 에피박막층 성장을 통해 소오스단자와 n+ 탄화규소 기판을 접지하는 n+ 싱커 구조를 도입함으로써 높은 에너지의 이온주입으로 인한 표면 손상을 방지하며, 이온주입방법에 비해 낮은 저항을 가지는 에피성장방법을 통해 소오스의 접지저항을 줄인 n-채널 횡방향 탄화규소 전계효과 트랜지스터를 구현하는 것이다.
도시된 바와 같이 본 발명에 따른 횡방향 탄화규소 전계효과 트랜지스터는 불순물의 농도가 5E18 ~ 5E19범위의 제1도전형 고농도 탄화규소 기판(201), 그 상측에 불순물의 농도가 1E16 ~ 5E17 범위의 제2도전형 고농도 탄화규소 에피박막으로 형성된 탄화규소 버퍼층(202), 상기 탄화규소 버퍼층(202) 상측에 불순물의 농도가 1E14 ~ 5E15 범위의 제2도전형 저농도 에피박막으로 형성된 제2도전형 저농도 탄화규소 에피박막층(203), 제2도전형 저농도 탄화규소 에피박막층(203)의 트렌치(trench) 식각된 영역(204)에 소오스와 기판을 연결하는 싱커(sinker)로 동작하는 제1도전형 고농도 에피박막으로 형성된 싱커 영역(205-1), 제2도전형 저농도 탄화규소 에피박막층(203) 표면에 제1도전형 저농도 불순물 이온주입으로 형성된 제1도전형 드리프트층(207), 제1도전형 드리프트층(207) 영역에 제1도전형 고농도 불순물 이온주입으로 형성된 제1도전형 드레인층(209), 제2도전형 저농도 탄화규소 에피박막층(203)에 상기 제1도전형 드레인층(209) 영역과 동시에 형성되는 고농도의 제1도전형 소오스층(210), 소오스층과 드레인층 사이 채널영역에 형성되는 게이트 전극층(215), 상기 게이트 전극층과 소오스층 및 드레인층을 전기적으로 분리시키기 위한 필드(field) 산화막(216), 제1도전형 싱커 영역이 형성된 트렌치 식각된 영역을 채운 산화막(216-1), 소오스 전극(217), 드레인 전극(218) 및 고전압 termination 구조인 field plate 전극(219)으로 구성된 횡방향 탄화규소 전계효과 트랜지스터이다.
이를 상세히 살펴보면 상기 제1도전형 고농도 탄화규소 기판(201) 상면에는 제1도전형 고농도 탄화규소 기판과 제2도전형 저농도 탄화규소 에피박막층(203) 사이에서 농도구배를 완화시키기 위한 역할을 하는 에피 박막 성장된 제2도전형 고농도 탄화규소 버퍼층(202)이 형성된다. 이 제2도전형 고농도 탄화규소 버퍼층(202) 상면에는 드리프트층(207) 및 소오스층(210)이 형성되고 항복전압 크기를 결정하는 제2도전형 저농도 탄화규소 에피박막층(203)이 형성된다. 이때 제2도전형 저농도 탄화규소 에피박막층(203)의 농도 및 두께는 원하는 항복전압의 크기에 따라 결정된다.
그리고 상기 제2도전형 저농도 탄화규소 에피박막층(203)의 상측에 산화막 또는 금속막으로 마스크물질을 증착하고 포토레지스트를 도포하고 사진식각 공정을 통해 트렌치 식각될 영역을 정의한 후 건식식각방법으로 제1도전형 고농도 탄화규소 기판(201) 표면까지 식각하여 트렌치 식각된 영역(204)을 형성한다. 다음으로 마스크물질을 제거하고 불순물의 농도가 5E18 ~ 5E20 범위의 제1도전형 고농도 탄화규소 에피박막층(205)을 증착하고 제2도전형 저농도 탄화규소 에피박막층(203) 상부에 성장된 제1도전형 고농도 탄화규소 에피박막층(205)을 건식식각으로 식각하고 평탄화하여 제1도전형 고농도 에피박막으로 형성된 싱커 영역(205-1)을 형성한다. 이때 제1도전형 고농도 탄화규소 기판(201) 상부에 수평방향으로 성장된 제1도전형 고농도 탄화규소 에피박막층(205)도 동시에 식각된다.
다음으로 제1도전형 드리프트 영역을 정의하기 위한 산화막 또는 금속 마스크(206) 물질을 증착하고 패터닝하여 제1도전형 드리프트층이 형성된 부분을 정의한 후 질소 또는 인과 같은 제1도전형 불순물 이온주입을 통해 0.5~1㎛ 두께의 제1도전형 드리프트층(207)을 형성한다. 마스크 물질로 사용된 산화막 또는 금속막은 제거되고 소오스 영역과 드레인 영역을 정의하기 위한 마스크(208) 물질을 증착하고 패터닝하여 0.1~0.2㎛ 두께의 제1도전형 소오스층(210)과 0.1~0.2㎛ 두께의 제1도전형 드레인층(209)을 정의한다. 상기 소오스층과 드레인층은 질소나 인과 같은 제1도전형 고농도 불순물 이온주입을 통해 형성되고 농도는 제1도전형 드리프트층(207)의 농도보다 낮으며 접합깊이도 얇다. 이 후 마스크 물질은 제거되고 제2도전형 소오스 영역을 정의하기 위한 마스크(211) 물질을 증착 한 후 제2도전형 고농도 이온주입을 통해 고농도의 제2도전형 소오스층(212)을 형성한다. 다시 사용된 마스크 물질을 제거하고 게이트 산화막 및 폴리실리콘 게이트 전극 또는 금속 게이트 전극을 증착하고 패터닝하여 게이트 절연막(213) 및 게이트 전극층(215)을 형성한다. 이때 소오스 및 드레인 전극이 증착될 영역도 동시에 정의된다. 게이트 전극을 소오스와 드레인 전극과 전기적으로 절연하기 위해 필드 산화막(216)을 증착하여 패터닝 한 후 소오스 전극(217)과 드레인 전극(218)을 형성하기 위해 금속 증착을 한다. 동시에 제1도전형 싱커 영역 위에 트렌치 식각한 부분도 산화막(214)으로 채운다. 소오스 전극(217)은 제1도전형 고농도 탄화규소 기판(201)과 접지시키기 위해 싱커 영역, 제2도전형 소오스층(212), 제1도전형 소오스층(210)을 연결하도록 구성된다. 또한 고내압 특성 향상을 위해 제1도전형 드리프트층(207) 위에 존재하 는 필드 산화막(216) 상부에 field plate 전극(219)을 형성한다.
다른 실시예로는 상기 제1도전형 고농도 탄화규소 기판(201) 상면에는 제1도전형 고농도 탄화규소 기판(201)과 제2도전형 저농도 탄화규소 에피박막층(203) 사이에서 농도구배를 완화시키기 위한 역할을 하는 탄화규소 에피박막을 이루는 제2도전형 고농도 탄화규소 버퍼층(202)이 형성된다. 이 제2도전형 고농도 탄화규소 버퍼층(202) 상면에는 드리프트층 및 소오스층이 형성되고 항복전압 크기를 결정하는 제2도전형 저농도 탄화규소 에피박막층(203)이 형성된다.
그리고 상기 제2도전형 저농도 탄화규소 에피박막층(203)의 상측에 산화막 또는 금속막으로 마스크 물질을 증착하고 포토레지스트를 도포하고 사진식각 공정을 통해 트렌치 식각될 영역을 정의한 후 건식식각방법으로 제1도전형 고농도 탄화규소 기판(201) 표면까지 식각하여 트렌치 식각된 영역(204)을 형성한다. 다음으로 마스크물질을 제거하고 제1도전형 고농도 탄화규소 에피박막층(205)을 증착하고 제2도전형 저농도 탄화규소 에피박막층(203) 상부에 성장된 제1도전형 고농도 탄화규소 에피박막층(205) 만을 건식식각으로 식각하고 평탄화하여 제1도전형 고농도 에피막으로 형성된 싱커(205-2) 영역을 형성한다. 이때 제1도전형 고농도 탄화규소 기판(201) 상부에 수평방향으로 성장된 제1도전형 고농도 탄화규소 에피박막층(205)은 제거되지 않고 제1도전형 고농도 탄화규소 기판(201) 위에 존재한다. 이후 공정은 앞에서 설명한 실시예와 동일하다.
도 1 - 종래의 횡방향 탄화규소 전계효과 트랜지스터의 구조를 보여주는 단면도.
도 2a ~ 도 2m - 본 발명에 따른 횡방향 탄화규소 전계효과 트랜지스터의 제조공정을 보여주는 개략적인 구성도.
도 2n - 본 발명에 따른 횡방향 탄화규소 전계효과 트랜지스터 구조를 보여주는 단면도.
<도면에 사용된 주요부호에 대한 설명>
201 : 탄화규소 기판 202 : 탄화규소 버퍼층
203 : 제2도전형 저농도 탄화규소 에피박막층
204 : 제1도전형 싱커가 형성된 트렌치 식각된 영역
205 : 제1도전형 고농도 탄화규소 에피박막층
205-1 : 제1도전형 고농도 에피박막으로 형성된 싱커 영역
205-2 : 제1도전형 고농도 에피박막으로 형성된 싱커 영역
206 : 제1도전형 드리프트 영역을 정의하기 위한 마스크
207 : 제1도전형 드리프트층
208 : 소오스 영역 및 드레인 영역을 정의하기 위한 마스크
209 : 제1도전형 드레인층 210 : 제1도전형 소오스층
211 : 제2도전형 소오스 영역을 정의하기 위한 마스크
212 : 제2도전형 소오스층 213 : 게이트 절연막
214 : 제1도전형 싱커 위에 증착된 산화막
215 : 게이트 전극층 216 : 필드 산화막
216-1 : 제1도전형 싱커 영역이 형성된 트렌치 식각 영역을 채운 산화막
217 : 소오스 전극 218 : 드레인 전극
219 : field plate 전극
Claims (2)
- 불순물의 농도가 5E18 ~ 5E19 범위의 제1도전형 고농도 탄화규소 기판(201)과;상기 탄화규소 기판(201)의 상면에 형성되는 불순물의 농도가 1E16 ~ 5E17 범위의 제2도전형 고농도 탄화규소 버퍼층(202)과;상기 탄화규소 버퍼층(202) 상면에 형성되는 불순물의 농도가 1E14 ~ 5E15 범위의 제2도전형 저농도 탄화규소 에피박막층(203)과;상기 제2도전형 저농도 탄화규소 에피박막층(203)의 표면에 패터닝된 마스크를 통해 상기 탄화규소 기판(201)까지 트렌치 식각된 영역(204)에 싱커(sinker)를 구성하기 위해 형성되는 불순물의 농도가 5E18 ~ 5E20 범위의 제1도전형 고농도 탄화규소 에피박막층(205)과;상기 제2도전형 저농도 탄화규소 에피박막층(203)에 질소 또는 인 이온주입으로 0.5~1㎛ 깊이에 형성되는 제1도전형 드리프트층(207)과;상기 제1도전형 드리프트층(207) 내부에 질소 또는 인 이온주입으로 0.1 ~ 0.2㎛ 깊이에 형성되는 제1도전형 드레인층(209)과;상기 드레인층의 형성과 동시에 0.1 ~ 0.2㎛ 깊이에 형성되는 제1도전형 소오스층(210)과;상기 제2도전형 저농도 탄화규소 에피박막층(203)에 제1도전형 소오스층(210)과 접하고 싱커와 연결되는 제2도전형 소오스층(212)과;상기 소오스층(212)과 드레인층(209) 영역 사이의 채널영역 위에 형성되는 게이트 절연막(213)과;상기 게이트 절연막(213) 상면에 폴리실리콘 또는 금속을 이용하여 형성되는 게이트전극층(215)과;상기 게이트전극층(215)을 소오스층(212) 및 드레인층(209)과 전기적으로 절연시키기 위해 형성되는 필드(field) 산화막(216)과;상기 소오스층(212) 및 드레인층(209) 영역을 외부 전극과 연결시키기 위해 형성하는 소오스전극(217) 및 드레인 전극(218);을 포함하여 구성되는 것을 특징으로 하는 횡방향 탄화규소 전계효과 트랜지스터.
- 제 1항에 있어서, 트렌치 식각된 영역(204)에 싱커의 구성을 위해 제1도전형 고농도 탄화규소 기판까지 식각하지 않고 탄화규소 기판을 보호한 것을 특징으로 하는 횡방향 탄화규소 전계효과 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090106173A KR101091195B1 (ko) | 2009-11-04 | 2009-11-04 | 횡방향 탄화규소 전계효과 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090106173A KR101091195B1 (ko) | 2009-11-04 | 2009-11-04 | 횡방향 탄화규소 전계효과 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110049245A KR20110049245A (ko) | 2011-05-12 |
| KR101091195B1 true KR101091195B1 (ko) | 2011-12-09 |
Family
ID=44360412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090106173A KR101091195B1 (ko) | 2009-11-04 | 2009-11-04 | 횡방향 탄화규소 전계효과 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101091195B1 (ko) |
-
2009
- 2009-11-04 KR KR1020090106173A patent/KR101091195B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110049245A (ko) | 2011-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101099907B1 (ko) | 금속 산화물 반도체 장치와 그의 형성 방법 및 집적 회로 | |
| JP5717661B2 (ja) | 半導体装置とその製造方法 | |
| TWI388059B (zh) | The structure of gold-oxygen semiconductor and its manufacturing method | |
| US7608510B2 (en) | Alignment of trench for MOS | |
| US8519476B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| KR100731141B1 (ko) | 반도체소자 및 그의 제조방법 | |
| JP5102411B2 (ja) | 半導体装置およびその製造方法 | |
| TWI421951B (zh) | 以不對稱間隔物作為閘極之橫向擴散金屬氧化物半導體（ｌｄｍｏｓ）電晶體 | |
| KR100592749B1 (ko) | 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법 | |
| WO2017145594A1 (ja) | 化合物半導体装置の製造方法および化合物半導体装置 | |
| JP2006093382A (ja) | 半導体装置 | |
| JP2001244461A (ja) | 縦型半導体装置 | |
| JP2012169384A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2006147789A (ja) | 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| JP2007207784A (ja) | 半導体装置 | |
| JP2015079894A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2019519938A (ja) | 短チャネルトレンチ型パワーｍｏｓｆｅｔ | |
| CN113611750A (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| KR20090092231A (ko) | 반도체 장치 및 그 제조 방법 | |
| US8441036B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| KR100948663B1 (ko) | 복수의 트렌치 ｍｏｓｆｅｔ 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법 | |
| KR20140044075A (ko) | 반도체 소자 및 그 제조 방법 | |
| US8399915B2 (en) | Semiconductor device | |
| WO2013175880A1 (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140924 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |