KR101084641B1 - Iii-nitride semiconductor light emitting device - Google Patents
Iii-nitride semiconductor light emitting device Download PDFInfo
- Publication number
- KR101084641B1 KR101084641B1 KR20090094765A KR20090094765A KR101084641B1 KR 101084641 B1 KR101084641 B1 KR 101084641B1 KR 20090094765 A KR20090094765 A KR 20090094765A KR 20090094765 A KR20090094765 A KR 20090094765A KR 101084641 B1 KR101084641 B1 KR 101084641B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- group iii
- iii nitride
- light emitting
- emitting device
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
본 개시는 제1 면과 제2 면을 포함하는 기판; 기판의 제1 면 측에 위치하는 복수의 3족 질화물 반도체층;으로서, 제1 도전성을 가지는 제1 3족 질화물 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층, 그리고 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 포함하는 복수의 3족 질화물 반도체층; 식각되어 노출되는 제1 3족 질화물 반도체층에 형성되며, 와이어 본딩이 이루어지는 제1 전극; 제1 면으로부터 제2 면으로 이어지는 홀; 그리고, 제2 3족 질화물 반도체층에 전기적으로 연결되어 있으며, 홀을 통하여 제2 면측으로 이어지는 전기적 연결(electric connection);을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자에 관한 것이다.The present disclosure provides a substrate comprising a first side and a second side; A plurality of group III nitride semiconductor layer located on the first surface side of the substrate, comprising: a first group III nitride semiconductor layer having a first conductivity, a second group III nitride semiconductor layer having a second conductivity different from the first conductivity, And a plurality of group III nitride semiconductor layers positioned between the first group III nitride semiconductor layer and the second group III nitride semiconductor layer and including an active layer that generates light by recombination of electrons and holes; A first electrode formed on the first group III nitride semiconductor layer which is etched and exposed, and wherein wire bonding is performed; A hole running from the first side to the second side; And an electrical connection electrically connected to the second group III nitride semiconductor layer and extending to the second surface side through the hole.
반도체, 발광소자, 칩, 비하홀,전극, 패드, 홀, 수직 구조, 기판, 질화물 Semiconductor, light emitting device, chip, falling hole, electrode, pad, hole, vertical structure, substrate, nitride
Description
본 개시(Disclosure)는 전체적으로 3족 질화물 반도체 발광소자에 관한 것으로, 특히 본딩 패드의 벗겨짐을 방지할 수 있는 3족 질화물 반도체 발광소자에 관한 것이다.The present disclosure relates to a group III nitride semiconductor light emitting device as a whole, and more particularly, to a group III nitride semiconductor light emitting device capable of preventing peeling of a bonding pad.
여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 이루어진 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.Here, the group III nitride semiconductor light emitting device has a compound semiconductor layer of Al (x) Ga (y) In (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Means a light emitting device, such as a light emitting diode comprising a, and does not exclude the inclusion of a material consisting of elements of other groups such as SiC, SiN, SiCN, CN or a semiconductor layer of these materials.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).This section provides background information related to the present disclosure which is not necessarily prior art.
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500), p형 3족 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 3족 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.1 is a view illustrating an example of a conventional Group III nitride semiconductor light emitting device, wherein the Group III nitride semiconductor light emitting device is grown on the
기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.As the
기판(100) 위에 성장되는 3족 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.Group III nitride semiconductor layers grown on the
버퍼층(200)은 이종기판(100)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람 직하게는 n형 3족 질화물 반도체층(300)의 성장에 앞서 도핑되지 않는 GaN층이 성장되며, 이는 버퍼층(200)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(300)의 일부로 보아도 좋다.The
n형 3족 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 기재되어 있다.In the n-type group III
활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.The
p형 3족 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/157714호에는 p형 3족 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 3족 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 기재되어 있다.The p-type III-
p측 전극(600)은 p형 3족 질화물 반도체층(500) 전체로 전류가 잘 공급되도 록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 3족 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 3족 질화물 반도체층(500)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 기재되어 있으며, 미국특허 제6,515,306호에는 p형 3족 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 기재되어 있다.The p-
한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 기재되어 있다.On the other hand, the p-
p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 기재되어 있다.The p-
보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.The
한편, n형 3족 질화물 반도체층(300)이나 p형 3족 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 3족 질화물 반도체층들로부터 분리하여 수직형 발광소자를 제조하는 기술이 도입되고 있다.Meanwhile, the n-type III-
도 2는 미국특허 제5,563,422호에 기재된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, p측 본딩 패드(700)가 와이어(710)를 통해 리드 프레임(720)에 연결되어 있으며, n측 전극 또는 n측 본딩 패드(800)가 와이어(810)를 통해 리드 프레임(820)에 연결되어 있다. 이러한 발광소자의 경우에 와이어 본딩시 p측 전극(600)과 p측 본딩 패드(700) 사이의 약한 접착력으로 인해 p측 본딩 패드(700)가 벗겨지는 현상(pad peeling)이 발생하는 문제점이 있다. 동일 부호에 대한 설명은 생략한다. 2 is a view showing an example of a group III nitride semiconductor light emitting device described in US Patent No. 5,563,422, wherein the p-
도 3은 미국특허 제5,563,422호에 기재된 3족 질화물 반도체 발광소자의 다른 예를 나타내는 도면으로서, p측 전극(600)과 p측 본딩 패드(700) 사이의 약한 접착력을 극복하기 위해, p측 전극(600)에 개구부(610)를 형성하여 p측 본딩 패드(700)를 p형 3족 질화물 반도체층(500)에 결합시킴으로써, 접착력을 높인 발광소자가 제시되어 있다. 한편 n측 전극 또는 n측 본딩 패드(800)와 메사 식각을 통해 노출된 n형 3족 질화물 반도체층(300)의 결합은 p측 본딩 패드(700)와 p형 3족 질화물 반도체층(500) 결합보다 더 강한 접착력을 가진다.3 is a view showing another example of the group III nitride semiconductor light emitting device described in US Patent No. 5,563,422, in order to overcome the weak adhesion between the p-
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 면과 제2 면을 포함하는 기판; 기판의 제1 면 측에 위치하는 복수의 3족 질화물 반도체층;으로서, 제1 도전성을 가지는 제1 3족 질화물 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 3족 질화물 반도체층, 그리고 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 위치하며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 포함하는 복수의 3족 질화물 반도체층; 식각되어 노출되는 제1 3족 질화물 반도체층에 형성되며, 와이어 본딩이 이루어지는 제1 전극; 제1 면으로부터 제2 면으로 이어지는 홀; 그리고, 제2 3족 질화물 반도체층에 전기적으로 연결되어 있으며, 홀을 통하여 제2 면측으로 이어지는 전기적 연결(electric connection);을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, an according to one aspect of the present disclosure includes a substrate including a first side and a second side; A plurality of group III nitride semiconductor layer located on the first surface side of the substrate, comprising: a first group III nitride semiconductor layer having a first conductivity, a second group III nitride semiconductor layer having a second conductivity different from the first conductivity, And a plurality of group III nitride semiconductor layers positioned between the first group III nitride semiconductor layer and the second group III nitride semiconductor layer and including an active layer that generates light by recombination of electrons and holes; A first electrode formed on the first group III nitride semiconductor layer which is etched and exposed, and wherein wire bonding is performed; A hole running from the first side to the second side; In addition, the Group III nitride semiconductor light emitting device is electrically connected to the second Group III nitride semiconductor layer and is connected to the second surface side through the hole.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawing (s).
도 4는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 기판(10), 기판(10) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50), p형 3족 질화물 반도체층(50) 위에 형성되는 p측 전극(60), p형 3족 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(30) 위에 형성되는 n측 본딩 패드(80), 그리고 보호막(90)을 포함한다. 기판(10)의 예로 절연성 기판인 사파이어 기판을 들 수 있다. 바람직하게는, n형 3족 질화물 반도체층(30)의 성장에 앞서 버퍼층이 사용된다. p측 전극(60)은 일반적으로 구비되지만 필수적으로 구비되어야 하는 것은 아니다. 도 2에 도시된 3족 질화물 반도체 발광소자와 달리, 3족 질화물 반도체 발광소자는 외부와의 전기적 연통에 있어, p측 전극(60) 측에서 와이어 본딩을 필요로 하지 않으며, 접착력이 좋은 n측 본딩 패드(80)와 n형 3족 질화물 반도체층(30) 사이에서만 와이어(88)가 본딩된다. p측 전극(60) 및/또는 p형 3족 질화물 반도체층(50)과 외부의 전기적 연통을 위해, 3족 질화물 반도체층(30,40,50)이 제거되어 노출된 기판(10)에 홀(11)이 형성되어 있으며, p측 전극(60) 및/또는 p형 3족 질화물 반도체층(50)으로부터 홀(11)로 전기적 연결(84)이 구비되어 있다. 바람직하게는 기판(10)의 후면에 후면 전극(82)이 후면의 일부 또는 전체에 구비된다. 후면 전체에 구비되는 경우에, 후면 전극(82)은 반사판의 기능을 가지는 경우가 많다. 보호막(90)이 3족 질화물 반도체층(30,40,50)과 전기적 연결(84)을 전기적으로 절연시키고 있다. 바람직하게는 확장부(11a)가 구비되어, 좁은 홀(11)로의 전기적 연결(84)을 안정적으로 확보한다.4 is a diagram illustrating an example of a group III nitride semiconductor light emitting device according to the present disclosure, wherein the n-type III-
다음으로, 전기적 연결(84)을 형성하는 다양한 방법에 대해 설명한다.Next, various methods of forming the
도 5는 본 개시에 따라 전기적 연결을 형성하는 방법의 일 예를 설명하는 도면으로서, 먼저, 기판(10) 위에 n형 3족 질화물 반도체층(30), 활성층(40) 그리고 p형 3족 질화물 반도체층(50)을 순차로 형성한다.5 is a view illustrating an example of a method of forming an electrical connection according to the present disclosure. First, an n-type group III
다음으로, 식각 공정을 통해, n형 3족 질화물 반도체층(30), 활성층(40) 그리고 p형 3족 질화물 반도체층(50)의 일부가 제거된다. 이때 n형 3족 질화물 반도체층(30)이 완전히 제거되어 기판(10)이 노출되는 것이 바람직한데, 이는 후술하는 레이저 공정에서 발생하는 열에 의해 3족 질화물 반도체층(30,40,50)이 손상되는 것을 확실히 방지하기 위해서이다. 식각은 RIE, RIBE, ICP 등의 건식 식각을 통해 행해질 수 있으며, 노출되는 직경의 크기는 30um ~ 300um 정도가 적당하다. n측 본딩 패드(80)를 위한 메사 식각은 이 공정의 앞 또는 뒤에 행해질 수 있다.Next, a portion of the n-type Group III
다음으로, 기판(10)에 홀(11)을 형성한다. 홀(11)은 레이저 가공을 통해 형성될 수 있다. 사용되는 레이저는 diode-pumped(UV) laser가 적당하며, 홀의 크기는 10~40um정도가 적당하고, 그 깊이는 60um ~ 300um 정도가 적당하다.Next, the
다음으로, 마스크(1)를 형성한다. 마스크(1) 물질의 예로 SiO2를 들 수 있다.Next, the mask 1 is formed. An example of the mask 1 material is SiO 2 .
다음으로, 식각을 통해, 홀(11)의 입구를 확장하여, 확장부(11a)를 형성한다. 식각은 예를 들어 인산용액을 200도 이상의 온도로 올린 후, 5분 정도면 확장부(11a)를 형성할 수 있다.Next, through the etching, the inlet of the
다음으로, 마스크(1)를 제거하고, p측 전극(60)을 형성한다. p측 전극(60)은 ITO와 같은 물질로 된 투광성 전극으로 형성될 수 있다.Next, the mask 1 is removed and the p-
다음으로, 보호막(90)을 형성한 다음, 전기적 연결(84a)을 형성한다. 전기적 연결(84a)은 p측 전극(60)으로부터 노출된 기판(10)의 면, 확장부(11a)를 거쳐 홀(11)로 이어진다. 확장부(11a)를 구비함으로써, 전기적 연결(84a)의 기판(10) 후면으로의 연결을 확실히 보장할 수 있게 된다.Next, the
마지막으로, 기판(10)을 연마하여 홀(11)이 관통되도록 한 다음, 분리하는 공정(예: 스크라이빙 및 브레이킹 공정)을 통해 개별 칩으로 만들 수 있다.Finally, the
전기적 연결(84a)은 p측 전극(60)과의 전기적으로 우수한 접촉을 위해 이빔(E-beam) 증착, 열적 증착(Thermal Evaporation), 스퍼터(sputter) 증착 등과 같은 증착법에 의해 형성될 수 있다. 증착에는 Ti, Cr, Au, Ni, Pt, Al, Cu, AgAl, CuAg 들의 둘이상의 조합으로 이루어질 수 있다. 예를 들어, Ti-Au, Cr-Ni-Au가 사용될 수 있으며, 일반적으로 반사도가 높아 사용이 쉽지 않은 Ag의 사용이 가능해진다. 이 경우에, n측 본딩 패드(80)는 전기적 연결(84a)과 함께 증착될 수 있고, 별도의 공정을 통해 증착되어도 좋으며, 증착 금속과 동일한 물질이 사용될 수 있다.The
도 6는 본 개시에 따라 전기적 연결을 형성하는 방법의 다른 예를 설명하는 도면으로서, 도 5에 도시된 3족 질화물 반도체 발광소자와 달리, 홀 삽입재(81)가 더 구비되어 있다. 홀 삽입재(81)는 후술하는 공정에서 사용되는 금속재, 페이스트 등이 홀(11)을 통해 3족 질화물 반도체층(30,40,50) 측으로 이동하는 것을 막는 기능을 하거나, 기판(10) 후면 측의 전기적 연통을 확실히 하는데 이용된다. 홀 삽입재(81)가 도전 물질로 형성되는 경우에 이는 전기적 연결(84)을 형성하며, 도금을 통해 형성될 수 있다. 이하 도금의 일 예를 설명한다.FIG. 6 is a view illustrating another example of a method of forming an electrical connection according to the present disclosure. Unlike the group III nitride semiconductor light emitting device illustrated in FIG. 5, a
먼저, 기판(10)을 연마하기에 앞서, 마스크(3)를 형성한다. 예를 들어, 마스크(3)는 포토리지스트, SiO2 등으로 형성될 수 있다. 마스크(3)로 포토리지스트를 사용하는 경우에, 포토리지스트는 스핀 코팅(spin-coating)을 통해 도포될 수 있는데, 표면장력에 의해 홀(11) 안으로 들어가지 않고, 홀(11) 주변까지만 형성될 수 있다. 이와 같이 하면, 별도의 마스크 작업없이 자기 정렬법과 같이 포토리지스트를 이용할 수 있는 장점이 있다.First, before polishing the
다음으로, 금속막(83)을 증착한다. 금속막(83)은 Ti, Al, Ni, Au, Cr 과 같은 물질이나 이들의 조합으로 이루어질 수 있으며, 이는 후에 진행될 도금 공정에 전기를 공급시켜 주는 역할을 하게 된다. 증착에는 이빔(E-beam) 증착, 스퍼터(sputter) 증착, 열(thermal) 증착 등의 방법이 이용될 수 있다.Next, a
다음으로, 마스크(4)를 형성(예: 포토리지스트의 스핀 코팅)한 상태에서, 홀 삽입재(81)를 형성한다. 도금 물질로는 Cu,Ni,Au,Ag,Al등을 들 수 있으며, 도금 방법으로는 전해 도금, 비전해 도금과 같은 방법이 사용될 수 있다. 예를 들어, 구리 전해 도금의 경우에, cuprabase50을 도금액으로 하여, 50mA 전류를 사용하여 도금할 수 있다. 이때 공정시간은 100분정도 소요된다. Next, in the state where the mask 4 is formed (for example, spin coating of a photoresist), the
다음으로, 마스크(3)와 마스크(4)를 제거한다. 이때 상부의 금속막(83)도 함께 제거된다.Next, the
다음으로, 기판(10) 후면을 연마한다. 바람직하게는, 홀 삽입재(81)가 노출된 상태에서 기판(10)의 후면에 후면 전극(82)을 형성한다. 후면 전극(82)은 기판(10) 후면 일부 또는 전체에 형성될 수 있으며, 반사판으로 기능할 수 있다. 더하여, 기판(10)과 후면 전극(82) 사이에 SiO2, TiO2, CaF, MgF 등과 같은 물질로 된 층(85)을 도입함으로써, 발광소자의 광취출효율을 높일 수 있다.Next, the back surface of the
도 7은 본 개시에 따른 3족 질화물 반도체 발광소자의 또다른 일 예 및 그 제조 방법을 설명하는 도면으로서, 도 5에 도시된 3족 질화물 반도체 발광소자의 후면에 SiO2, TiO2, CaF, MgF 등과 같은 물질로 된 층(85), 개구부(82a)를 가지는 후면 전극(82) 그리고 홀 삽입재(81)가 구비되어 있다. 홀 삽입재(81)가 도금되는 경우에, 후면 전극(82)이 도금의 씨앗(seed)으로 기능할 수 있으므로, 포토리지스트와 같은 마스크(5)를 형성함으로써, 도금이 이루어질 수 있다. 이러한 공정을 이용하면, 후면 전극(82)이 도금으로 인해 두꺼워지는 것을 방지할 수 있으며, 발광 소자를 개별칩으로 용이하게 분리할 수 있게 된다. 또한 후면 전극(82)을 도금의 씨앗 내지는 전기를 공급하는 층으로 활용함으로써, 별도의 금속막(83)을 증착할 때보다 공정을 간소화할 수 있게 된다.FIG. 7 is a view illustrating still another example of a group III nitride semiconductor light emitting device according to the present disclosure and a method of manufacturing the same. FIG. 7 shows SiO 2 , TiO 2 , CaF, A
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.
(1) 전기적 연결이 증착된 금속;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자. 증착된 금속은 전기적 연결의 p측 전극과의 전기적 접촉성을 향상시키는 역할을 한다.(1) a metal deposited with an electrical connection; group III nitride semiconductor light emitting device comprising a. The deposited metal serves to improve electrical contact with the p-side electrode of the electrical connection.
(2) 전기적 연결이 도금막;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자. 전기적 연결은 금속 증착, 금속 도금 또는 이들의 조합 등을 통해 형성가능하다는 것을 알 수 있다.(2) A group III nitride semiconductor light emitting device comprising: a plating film; It will be appreciated that the electrical connections can be formed through metal deposition, metal plating, or a combination thereof.
(3) 홀에서 전기적 연결과 결합되는 홀 삽입재;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(3) a hole insertion material coupled to the electrical connection in the hole; group III nitride semiconductor light emitting device comprising a.
(4) 홀 삽입재가 도금막인 것을 특징으로 하는 3족 질화물 반도체 발광소자.(4) A group III nitride semiconductor light emitting element, wherein the hole insert is a plated film.
(5) 홀이 제1 면 측에서 확장부를 구비하는 것을 특징으로 하는 3족 질화물 반도체 발광소자. 이러한 구성을 통해 전기적 연결이 안정적으로 홀 안으로 이어질 수 있다.(5) A group III nitride semiconductor light-emitting device, wherein the hole has an extension at the first surface side. This configuration allows the electrical connection to be reliably drawn into the hole.
(6) 확장부가 복수의 3족 질화물 반도체층과 분리되어 있는 것을 특징으로 하는 3족 질화물 반도체 발광소자. 이러한 구성을 통해 홀의 레이저 가공시 발생할 수 있는 3족 질화물 반도체층의 손상을 방지할 수 있다.(6) A group III nitride semiconductor light emitting element, wherein the expansion portion is separated from the plurality of group III nitride semiconductor layers. Through such a configuration, it is possible to prevent damage to the group III nitride semiconductor layer that may occur during laser processing of the hole.
(7) 전기적 연결로부터 복수의 3족 질화물 반도체층을 절연시키는 보호막;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.And (7) a protective film that insulates the plurality of Group III nitride semiconductor layers from electrical connection.
(8) 홀에서 전기적 연결을 형성하는 홀 삽입재; 그리고, 제2 면 측에 위치하며, 전기적 연결과 전기적으로 연통(electrical communication)하는 제2 전극;을 포함하며, 홀이 제1 면 측에서 확장부를 구비하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(8) hole inserts to form electrical connections in the holes; And a second electrode positioned at the second surface side and electrically communicating with the electrical connection. The group III nitride semiconductor light emitting device according to claim 1, wherein the hole has an extension at the first surface side. .
(9) 제2 전극이 반사판인 것을 특징으로 하는 3족 질화물 반도체 발광소자.(9) A group III nitride semiconductor light emitting element, wherein the second electrode is a reflecting plate.
청구항 1에 있어서,The method according to claim 1,
(10) 제2 면 측에 위치하며, 홀에 대응하는 개구부를 가지는 제2 전극;을 포함하며, 전기적 연결이 개구부로부터 홀로 이어지는 홀 삽입재;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자. 이러한 구성은 도 7에 도시된 3족 질화물 반도체 발광소자에 대응한다.(10) a second electrode positioned on the second surface side and having an opening corresponding to the hole; and including a hole inserting material from which the electrical connection extends from the opening to the hole. . This configuration corresponds to the group III nitride semiconductor light emitting device shown in FIG.
본 개시에 따른 하나의 3족 질화물 반도체 발광소자에 의하면, 본딩 패드의 벗겨짐을 방지할 수 있게 된다.According to one group III nitride semiconductor light emitting device according to the present disclosure, peeling of the bonding pad can be prevented.
또한 본 개시에 따른 다른 하나의 3족 질화물 반도체 발광소자에 의하면, p측의 와이어 본딩을 제거함으로써 본딩 패드의 벗겨짐을 방지할 수 있게 된다.In addition, according to another group III nitride semiconductor light emitting device according to the present disclosure, peeling of the bonding pad can be prevented by removing the p-side wire bonding.
또한 본 개시에 따른 또다른 하나의 3족 질화물 반도체 발광소자에 의하면, 본딩 패드의 벗겨짐이 방지된 수직형 발광소자를 구현할 수 있게 된다.In addition, according to another group III nitride semiconductor light emitting device according to the present disclosure, it is possible to implement a vertical light emitting device to prevent peeling of the bonding pad.
또한 본 개시에 따른 또다른 하나의 3족 질화물 반도체 발광소자에 의하면, 본딩 패드의 벗겨짐이 방지되며, 기판의 제거가 없는 수직형 발광소자를 구현할 수 있게 된다.In addition, according to another group III nitride semiconductor light emitting device according to the present disclosure, peeling of the bonding pad is prevented and a vertical light emitting device without removing the substrate can be realized.
또한 본 개시에 따른 또다른 하나의 3족 질화물 반도체 발광소자에 의하면, 기판의 제거 없이도 전극을 기판의 후면 측으로 전기적으로 연통시킬 수 있게 된다.In addition, according to another group III nitride semiconductor light emitting device according to the present disclosure, the electrode can be electrically connected to the rear side of the substrate without removing the substrate.
또한 본 개시에 따른 또다른 하나의 3족 질화물 반도체 발광소자에 의하면, 확장부를 이용하여 기판 후면 측으로의 전기적 연결을 확실히 형성할 수 있게 된다.In addition, according to another group III nitride semiconductor light emitting device according to the present disclosure, it is possible to reliably form an electrical connection to the back side of the substrate by using the extension.
또한 본 개시에 따른 또다른 하나의 3족 질화물 반도체 발광소자에 의하면, 3족 질화물 반도체층의 손상없이 전극을 기판의 후면 측으로 전기적으로 연통시킬 수 있게 된다.In addition, according to another group III nitride semiconductor light emitting device according to the present disclosure, it is possible to electrically connect the electrode to the rear side of the substrate without damaging the group III nitride semiconductor layer.
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,1 is a view showing an example of a conventional group III nitride semiconductor light emitting device,
도 2는 미국특허 제5,563,422호에 기재된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,2 is a view showing an example of a group III nitride semiconductor light emitting device described in US Patent No. 5,563,422;
도 3은 미국특허 제5,563,422호에 기재된 3족 질화물 반도체 발광소자의 다른 예를 나타내는 도면,3 is a view showing another example of the group III nitride semiconductor light emitting device described in US Patent No. 5,563,422;
도 4는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,4 is a view showing an example of a group III nitride semiconductor light emitting device according to the present disclosure;
도 5는 본 개시에 따라 전기적 연결을 형성하는 방법의 일 예를 설명하는 도면,5 is a diagram illustrating an example of a method of forming an electrical connection according to the present disclosure;
도 6는 본 개시에 따라 전기적 연결을 형성하는 방법의 다른 예를 설명하는 도면,6 illustrates another example of a method of forming an electrical connection according to the present disclosure;
도 7은 본 개시에 따른 3족 질화물 반도체 발광소자의 또다른 일 예 및 그 제조 방법을 설명하는 도면.7 is a view for explaining another example of the group III nitride semiconductor light emitting device according to the present disclosure, and a manufacturing method thereof.
Claims (11)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20090094765A KR101084641B1 (en) | 2009-10-06 | 2009-10-06 | Iii-nitride semiconductor light emitting device |
PCT/KR2010/005250 WO2011040703A2 (en) | 2009-09-30 | 2010-08-11 | Semiconductor light emitting device |
US13/498,656 US8431939B2 (en) | 2009-09-30 | 2010-08-11 | Semiconductor light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20090094765A KR101084641B1 (en) | 2009-10-06 | 2009-10-06 | Iii-nitride semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110037356A KR20110037356A (en) | 2011-04-13 |
KR101084641B1 true KR101084641B1 (en) | 2011-11-17 |
Family
ID=44044845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20090094765A KR101084641B1 (en) | 2009-09-30 | 2009-10-06 | Iii-nitride semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101084641B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102495458B1 (en) * | 2020-09-23 | 2023-02-03 | 주식회사 에스엠지머티리얼즈 | Substrate process processing heater |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100688037B1 (en) | 2006-09-30 | 2007-03-02 | 에피밸리 주식회사 | Iii-nitride semiconductor light emitting device |
-
2009
- 2009-10-06 KR KR20090094765A patent/KR101084641B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100688037B1 (en) | 2006-09-30 | 2007-03-02 | 에피밸리 주식회사 | Iii-nitride semiconductor light emitting device |
Also Published As
Publication number | Publication date |
---|---|
KR20110037356A (en) | 2011-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100981275B1 (en) | ?-nitride semiconductor light emitting device | |
JP5286045B2 (en) | Manufacturing method of semiconductor light emitting device | |
US8470621B2 (en) | Method for fabricating a flip-chip semiconductor optoelectronic device | |
JP4999696B2 (en) | GaN-based compound semiconductor light emitting device and manufacturing method thereof | |
US8581295B2 (en) | Semiconductor light-emitting diode | |
US20060186552A1 (en) | High reflectivity p-contacts for group lll-nitride light emitting diodes | |
JP2006005369A (en) | Light-emitting device with transparent submount having reverse-side via | |
US20140217457A1 (en) | Light-emitting element chip and manufacturing method therefor | |
KR20100099286A (en) | Contact for a semiconductor light emitting device | |
KR101000276B1 (en) | Semiconductor light emiitting device | |
JP4474892B2 (en) | Flip chip type LED | |
KR101069362B1 (en) | Semiconductor light emitting device | |
KR101032987B1 (en) | Semiconductor light emitting device | |
WO2011087310A2 (en) | Group iii nitride semiconductor light-emitting device | |
JP2010165983A (en) | Light-emitting chip integrated device and method for manufacturing the same | |
JP2011211097A (en) | Method for manufacturing semiconductor device | |
KR100960279B1 (en) | Iii-nitride semiconductor light emitting device | |
KR101084641B1 (en) | Iii-nitride semiconductor light emitting device | |
KR100960280B1 (en) | Iii-nitride semiconductor light emitting device | |
KR101090178B1 (en) | Semiconductor light emitting device | |
KR101124470B1 (en) | Semiconductor light emitting device | |
KR101147715B1 (en) | Semiconductor light emitting device | |
KR101124474B1 (en) | Method of manufacturing a semiconductor light emitting device | |
KR101062754B1 (en) | Semiconductor light emitting device | |
KR20080020219A (en) | Iii-nitride semiconductor light emitting device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141112 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150827 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160923 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170925 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180921 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190925 Year of fee payment: 9 |