KR101032987B1

KR101032987B1 - Semiconductor light emitting device

Info

Publication number: KR101032987B1
Application number: KR1020090100515A
Authority: KR
Inventors: 전수근; 박은현; 김종원; 박준천
Original assignee: 주식회사 세미콘라이트
Priority date: 2009-10-22
Filing date: 2009-10-22
Publication date: 2011-05-09
Also published as: KR20110043823A

Abstract

본 개시는 제1 면과 제2 면을 포함하는 기판; 기판의 제1 면 측에 위치하는 복수의 반도체층;으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 그리고 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 포함하는 복수의 반도체층; 제1 면으로부터 제2 면으로 이어지는 홀; 기판의 제1 면과 제2 면이 전기적으로 연통하도록 홀에 위치하는 도전성 물질; 그리고, 제1 반도체층 및 제2 반도체층 중의 하나를 도전성 물질과 전기적으로 연결하는 도전성 커넥터;를 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.The present disclosure provides a substrate comprising a first side and a second side; A plurality of semiconductor layers located on the first surface side of the substrate, comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer and a second semiconductor A plurality of semiconductor layers positioned between the layers and including an active layer generating light by recombination of electrons and holes; A hole running from the first side to the second side; A conductive material positioned in the hole such that the first side and the second side of the substrate are in electrical communication; And a conductive connector electrically connecting one of the first semiconductor layer and the second semiconductor layer to the conductive material.

반도체, 발광소자, 칩, 수직구조, 전극, 비아홀, 가지, 질화물 Semiconductor, light emitting device, chip, vertical structure, electrode, via hole, branch, nitride

Description

Semiconductor Light Emitting Device {SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히, 기판을 관통하여 형성된 전기적 통로를 구비하는 반도체 발광소자에 관한 것이다.The present disclosure relates generally to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device having an electrical passage formed through a substrate.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device. The group III nitride semiconductor consists of a compound of Al (x) Ga (y) In (1-x-y) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). In addition, GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).This section provides background information related to the present disclosure which is not necessarily prior art.

도 1 및 도 2는 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3 족 질화물 반도체층(500), p형 3족 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 3족 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다. 도 2에서 설명의 명확화를 위해 보호막(900)이 생략되어 있다.1 and 2 illustrate an example of a conventional group III nitride semiconductor light emitting device, wherein the group III nitride semiconductor light emitting device includes a substrate 100, a buffer layer 200, and a buffer layer 200 grown on the substrate 100. An n-type group III nitride semiconductor layer 300 grown thereon, an active layer 400 grown on the n-type group III nitride semiconductor layer 300, a p-type group III nitride semiconductor layer 500 grown on the active layer 400, p-side electrode 600 formed on p-type III-nitride semiconductor layer 500, p-side bonding pad 700 formed on p-side electrode 600, p-type Group III nitride semiconductor layer 500 and active layer ( 400 includes an n-side electrode 800 and a passivation layer 900 formed on the n-type group III nitride semiconductor layer 300 exposed by mesa etching. In FIG. 2, the protective film 900 is omitted for clarity.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.As the substrate 100, a GaN-based substrate is used as the homogeneous substrate, and a sapphire substrate, a SiC substrate, or a Si substrate is used as the heterogeneous substrate. Any substrate may be used as long as the group III nitride semiconductor layer can be grown. When a SiC substrate is used, the n-side electrode 800 may be formed on the SiC substrate side.

기판(100) 위에 성장되는 3족 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.Group III nitride semiconductor layers grown on the substrate 100 are mainly grown by MOCVD (organic metal vapor growth method).

버퍼층(200)은 이종기판(100)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 3족 질화물 반도체층(300)의 성장에 앞서 도핑되지 않는 GaN층이 성 장되며, 이는 버퍼층(200)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(300)의 일부로 보아도 좋다.The buffer layer 200 is intended to overcome the difference in lattice constant and thermal expansion coefficient between the dissimilar substrate 100 and the group III nitride semiconductor, and US Pat. A technique for growing an AlN buffer layer having a thickness of US Pat. No. 5,290,393 describes Al (x) Ga (1-x) N having a thickness of 10 kPa to 5000 kPa at a temperature of 200 to 900 C on a sapphire substrate. (0 ≦ x <1) A technique for growing a buffer layer is described, and US Patent Publication No. 2006/154454 discloses growing a SiC buffer layer (seed layer) at a temperature of 600 ° C. to 990 ° C., followed by In (x Techniques for growing a Ga (1-x) N (0 <x≤1) layer are described. Preferably, the undoped GaN layer is grown prior to the growth of the n-type group III nitride semiconductor layer 300, which may be viewed as part of the buffer layer 200 or as part of the n-type group III nitride semiconductor layer 300. good.

n형 3족 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 기재되어 있다.In the n-type group III nitride semiconductor layer 300, at least a region (n-type contact layer) in which the n-side electrode 800 is formed is doped with impurities, and the n-type contact layer is preferably made of GaN and doped with Si. . U. S. Patent No. 5,733, 796 describes a technique for doping an n-type contact layer to a desired doping concentration by controlling the mixing ratio of Si and other source materials.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.The active layer 400 is a layer that generates photons (light) through recombination of electrons and holes, and is mainly composed of In (x) Ga (1-x) N (0 <x≤1), and one quantum well layer (single quantum wells) or multiple quantum wells.

p형 3족 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/157714호에는 p형 3족 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 3족 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 기재되어 있다.The p-type III-nitride semiconductor layer 500 is doped with an appropriate impurity such as Mg, and has an p-type conductivity through an activation process. U.S. Patent No. 5,247,533 describes a technique for activating a p-type group III nitride semiconductor layer by electron beam irradiation, and U.S. Patent No. 5,306,662 annealing at a temperature of 400 DEG C or higher to provide a p-type group III nitride semiconductor layer. A technique for activating is described, and US Patent Publication No. 2006/157714 discloses a p-type III-nitride semiconductor layer without an activation process by using ammonia and a hydrazine-based source material together as a nitrogen precursor for growing the p-type III-nitride semiconductor layer. Techniques for having this p-type conductivity have been described.

p측 전극(600)은 p형 3족 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 3족 질화물 반도 체층의 거의 전면에 걸쳐서 형성되며 p형 3족 질화물 반도체층(500)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 기재되어 있으며, 미국특허 제6,515,306호에는 p형 3족 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 기재되어 있다.The p-side electrode 600 is provided to supply a good current to the entire p-type group III nitride semiconductor layer 500. US Patent No. 5,563,422 is formed over almost the entire surface of the p-type group III nitride semiconductor layer. A light-transmitting electrode made of Ni and Au in ohmic contact with the p-type III-nitride semiconductor layer 500 is described. US Pat. No. 6,515,306 discloses n on the p-type III-nitride semiconductor layer. A technique is described in which a type superlattice layer is formed and then a translucent electrode made of indium tin oxide (ITO) is formed thereon.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 기재되어 있다.On the other hand, the p-side electrode 600 may be formed to have a thick thickness so as not to transmit light, that is, to reflect the light toward the substrate side, this technique is referred to as flip chip (flip chip) technology. U. S. Patent No. 6,194, 743 describes a technique relating to an electrode structure including an Ag layer having a thickness of 20 nm or more, a diffusion barrier layer covering the Ag layer, and a bonding layer made of Au and Al covering the diffusion barrier layer.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 기재되어 있다.The p-side bonding pad 700 and the n-side electrode 800 are for supplying current and wire bonding to the outside, and US Patent No. 5,563,422 describes a technique in which the n-side electrode is composed of Ti and Al.

보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.The passivation layer 900 is formed of a material such as silicon dioxide and may be omitted.

한편, n형 3족 질화물 반도체층(300)이나 p형 3족 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 3족 질화물 반도체층들로부터 분리하여 수직형 발광소자를 제조하는 기술이 도입되고 있다.Meanwhile, the n-type III-nitride semiconductor layer 300 or the p-type III-nitride semiconductor layer 500 may be composed of a single layer or a plurality of layers, and recently, the substrate 100 may be formed by laser or wet etching. A technique for manufacturing a vertical light emitting device by separating from group III nitride semiconductor layers has been introduced.

도 3은 종래의 3족 질화물 반도체 발광소자 사용의 일 예를 나타내는 도면으로서, p측 본딩 패드(700)가 와이어(710)를 통해 리드 프레임(720)에 연결되어 있 으며, n측 전극 또는 n측 본딩 패드(800)가 와이어(810)를 통해 리드 프레임(820)에 연결되어 있다. 동일 부호에 대한 설명은 생략한다.3 is a view showing an example of using a conventional Group III nitride semiconductor light emitting device, the p-side bonding pad 700 is connected to the lead frame 720 through a wire 710, the n-side electrode or n The side bonding pads 800 are connected to the lead frame 820 through wires 810. The description of the same code is omitted.

도 4는 종래의 수직형 발광소자의 일 예를 나타내는 도면으로서, 도 1에 도시된 발광소자와 마찬가지로 n형 3족 질화물 반도체층(300), 활성층(400), p형 3족 질화물 반도체층(500)이 성장된 다음, 기판(100) 측이 제거되고, p형 3족 질화물 반도체층(500)에 p측 전극(600)과 p측 본딩 패드(700)가 형성되어 있으며, n측 3족 질화물 반도체층(300)에 n측 전극(800)이 형성되어 있다. 수직형 발광소자를 형성함으로써, 도 1에 도시된 발광소자에 비해 발광소자 내의 전류확산을 보다 원활히 할 수 있는 이점과 와이어 본딩을 줄일 수 있는 이점이 있다. 그러나 기판(100)의 분리에 레이저가 이용되므로, 기판(100)의 분리 과정 또는 레이저의 조사의 과정에서 질화물 반도체층(300,400,500)이 손상될 우려가 있다.FIG. 4 is a view showing an example of a conventional vertical light emitting device, similar to the light emitting device shown in FIG. 1, the n-type Group III nitride semiconductor layer 300, the active layer 400, and the p-type Group III nitride semiconductor layer ( After the 500 is grown, the substrate 100 side is removed, and the p-side electrode 600 and the p-side bonding pad 700 are formed on the p-type group 3 nitride semiconductor layer 500, and the n-side group 3 The n-side electrode 800 is formed in the nitride semiconductor layer 300. By forming the vertical light emitting device, there is an advantage that the current spreading in the light emitting device can be more smoothly compared to the light emitting device shown in FIG. 1 and the wire bonding can be reduced. However, since the laser is used to separate the substrate 100, the nitride semiconductor layers 300, 400, and 500 may be damaged during the separation of the substrate 100 or the irradiation of the laser.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 면과 제2 면을 포함하는 기판; 기판의 제1 면 측에 위치하는 복수의 반도체층;으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 그리고 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 포함하는 복수의 반도체층; 제1 면으로부터 제2 면으로 이어지는 홀; 기판의 제1 면과 제2 면이 전기적으로 연통하도록 홀에 위치하는 도전성 물질; 그리고, 제1 반도체층 및 제2 반도체층 중의 하나를 도전성 물질과 전기적으로 연결하는 도전성 커넥터;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, an according to one aspect of the present disclosure includes a substrate including a first side and a second side; A plurality of semiconductor layers located on the first surface side of the substrate, comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer and a second semiconductor A plurality of semiconductor layers positioned between the layers and including an active layer generating light by recombination of electrons and holes; A hole running from the first side to the second side; A conductive material positioned in the hole such that the first side and the second side of the substrate are in electrical communication; In addition, a semiconductor light emitting device is provided, comprising: a conductive connector electrically connecting one of the first semiconductor layer and the second semiconductor layer with a conductive material.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).The present disclosure will now be described in detail with reference to the accompanying drawing (s).

도 5는 본 개시에 따른 기술 사상의 원리를 설명하는 도면으로서, 3족 질화물 반도체 발광소자를 예로 하여 설명된다. 먼저 기판(10) 위에, n형 반도체층(30), 활성층(40) 그리고 p형 반도체층(50)이 형성된다. 기판(10)의 예로 절연성 기판인 사파이어 기판을 들 수 있으며, 이때 사용되는 반도체는 3족 질화물 반도체층일 수 있다. 바람직하게는 n형 질화물 반도체층의 성장에 앞서 버퍼층이 사용될 수 있다. 반도체층(30,40,50)과 분리되어, 기판(10)을 관통하여 홀(11)이 형성되어 있으며, 홀(11)에 도전성 물질(89)이 위치하고 있다. 도전성 물질(89)은 기판(10) 후면으로부터 반도체층(30,40,50)으로 전기를 공급하는 역할을 한다. 본 개시는 기판(10)을 관통하는 전기적 통로를 형성하고, 이를 n형 반도체층(30) 및/또는 p형 반도체층(50)과 전기적으로 연통시킨 반도체 발광소자에 관한 것이다.5 is a view for explaining the principle of the technical idea according to the present disclosure, which will be described using a group III nitride semiconductor light emitting device as an example. First, an n-type semiconductor layer 30, an active layer 40, and a p-type semiconductor layer 50 are formed on the substrate 10. An example of the substrate 10 may include an sapphire substrate which is an insulating substrate, and the semiconductor used may be a group III nitride semiconductor layer. Preferably, a buffer layer may be used prior to the growth of the n-type nitride semiconductor layer. Separate from the semiconductor layers 30, 40, and 50, a hole 11 is formed through the substrate 10, and a conductive material 89 is positioned in the hole 11. The conductive material 89 serves to supply electricity to the semiconductor layers 30, 40, and 50 from the back surface of the substrate 10. The present disclosure relates to a semiconductor light emitting device that forms an electrical passage through the substrate 10 and is in electrical communication with the n-type semiconductor layer 30 and / or the p-type semiconductor layer 50.

도 6은 본 개시에 따른 반도체 발광소자의 일 예 및 이를 제조하는 방법의 일 예를 나타내는 도면으로서, 먼저 기판(10)에 n형 반도체층(30), 활성층(40) 그리고 p형 반도체층(50)을 형성한다.6 is a diagram illustrating an example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure. First, an n-type semiconductor layer 30, an active layer 40, and a p-type semiconductor layer ( 50).

다음으로, 식각 공정을 통해, 기판(10)을 노출시킨다. 이때 n형 반도체층(30)이 완전히 제거되어 기판(10)이 노출되는데, 후술하는 레이저 공정에서 발생하는 열에 의해 반도체층(30,40,50)이 손상되는 것을 확실히 방지하기 위해서이다. 식각은 RIE, RIBE, ICP 등의 건식 식각을 통해 행해질 수 있다.Next, the substrate 10 is exposed through an etching process. At this time, the n-type semiconductor layer 30 is completely removed and the substrate 10 is exposed to prevent the semiconductor layers 30, 40, and 50 from being damaged by heat generated in a laser process described later. Etching may be performed through dry etching such as RIE, RIBE, ICP, or the like.

다음으로, 기판(10)에 홀(11)을 형성한다. 홀(11)은 레이저 가공을 통해 형성될 수 있다. 사용되는 레이저는 diode-pumped(UV) laser가 적당하며, 홀의 크기는 10~40um정도가 적당하고, 그 깊이는 60um ~ 300um 정도가 적당하다.Next, the holes 11 are formed in the substrate 10. The hole 11 may be formed through laser processing. The laser used is a diode-pumped (UV) laser, suitable for the hole size of 10 ~ 40um, the depth of 60um ~ 300um is appropriate.

다음으로, 식각을 통해 n형 반도체층(30)의 일부 영역(31)을 노출시킨다. 이는 레이저 가공에 앞서 행해질 수도 있다.Next, the partial region 31 of the n-type semiconductor layer 30 is exposed through etching. This may be done prior to laser processing.

바람직하게는, 홀(11)을 형성한 다음, 홀(11)의 입구를 확장하여, 확장부(11a)를 형성한다. 이를 위해 마스크(1; 예: SiO₂)를 형성한 다음, 예를 들어 인산용액을 200도 이상의 온도로 올린 후, 5분 정도 식각을 함으로써 확장부(11a)를 형성할 수 있다. 이는 도전성 물질(89)과 반도체층(30,50) 간의 전기적 연결을 확실히 하기 위함이다.Preferably, the hole 11 is formed, and then the inlet of the hole 11 is expanded to form the extension portion 11a. To this end, after forming the mask 1 (for example, SiO ₂ ), for example, the phosphoric acid solution may be raised to a temperature of 200 degrees or more, and then extended for 11 minutes to form the extension part 11a. This is to ensure electrical connection between the conductive material 89 and the semiconductor layers 30 and 50.

다음으로, 금속막(83)을 증착한다. 금속막(83)은 Ti, Al, Ni, Au, Cr 과 같은 물질이나 이들의 조합으로 이루어질 수 있으며, 이는 후에 진행될 도금 공정에서 씨앗(seed)으로 기능하거나 전기를 공급시켜 주는 역할을 하게 된다. 증착에는 이빔(E-beam) 증착, 스퍼터(sputter) 증착, 열(thermal) 증착 등의 방법이 이용될 수 있다.Next, a metal film 83 is deposited. The metal layer 83 may be made of a material such as Ti, Al, Ni, Au, Cr, or a combination thereof, which functions as a seed or serves to supply electricity in a plating process to be performed later. E-beam deposition, sputter deposition, thermal deposition and the like can be used for the deposition.

다음으로, 마스크(4; 예: 포토리지스트)를 형성한다. 포토리지스트는 스핀 코팅(spin-coating)을 통해 도포되는데, 표면장력에 의해 홀(11) 안으로 들어가지 못하고, 홀(11) 주변에 도면과 같이 형성이 된다. 이와 같이 하면, 별도의 마스크 작업없이 자기 정렬법과 같이 포토리지스트를를 이용할 수 있는 장점이 있다. 이 상태에서, 홀(11)에 도전성 물질(89)을 형성한다. 도전성 물질(89)은 도금을 통해 형성될 수 있다. 도금 물질로는 Cu,Ni,Au,Ag,Al등을 들 수 있으며, 도금 방법으로는 전해 도금, 비전해 도금과 같은 방법이 사용될 수 있다. 예를 들어, 구리 전해 도금의 경우에, cuprabase50을 도금액으로 하여, 50mA 전류를 사용하여 도금할 수 있다. 이때 공정시간은 100분정도 소요된다.Next, a mask 4 (for example, a photoresist) is formed. The photoresist is applied through spin-coating, and is not formed into the hole 11 by surface tension, and is formed around the hole 11 as shown in the drawing. In this way, there is an advantage that the photoresist can be used like a self-aligning method without a separate mask work. In this state, the conductive material 89 is formed in the hole 11. The conductive material 89 may be formed through plating. The plating material may be Cu, Ni, Au, Ag, Al, and the like, and the plating method may be a method such as electrolytic plating or non-electrolytic plating. For example, in the case of copper electroplating, plating may be performed using 50 mA current using cuprabase 50 as a plating solution. The process takes about 100 minutes.

다음으로, 금속막(83)과 마스크(4)를 제거한다.Next, the metal film 83 and the mask 4 are removed.

마지막으로, 마스크(1)의 일부를 제거하고, ITO와 같은 물질로 된 p측 전극(60)을 형성한 다음, p측 본딩 패드(70)와 도전성 커넥터(87)를 형성한다. 도전성 커넥터(87)는 n형 반도체층(30)과 도전성 물질(89)을 전기적으로 연결한다. 마스크(1)가 도 1에 도시된 보호막(900)의 역할도 함을 알 수 있다. Finally, part of the mask 1 is removed, the p-side electrode 60 made of a material such as ITO is formed, and then the p-side bonding pad 70 and the conductive connector 87 are formed. The conductive connector 87 electrically connects the n-type semiconductor layer 30 and the conductive material 89. It can be seen that the mask 1 also serves as the protective film 900 shown in FIG. 1.

추가적으로, 후면 전극(82)을 도입할 수 있다. 또한 후면 전극(82)이 반사판으로 사용되는 경우에, 기판(10)과 후면 전극(82) 사이에 SiO₂, TiO₂, CaF, MgF 등과 같은 물질로 된 층(85)을 도입함으로써, 발광소자의 광취출효율을 높일 수 있다.In addition, a rear electrode 82 can be introduced. In addition, when the back electrode 82 is used as a reflecting plate, a light emitting element is introduced between the substrate 10 and the back electrode 82 by introducing a layer 85 made of a material such as SiO ₂ , TiO ₂ , CaF, MgF or the like. Can increase the light extraction efficiency.

한편, p측 전극(60)을 ITO와 같은 물질로 된 투광성 전극으로 형성하는 대신에, Ag을 포함하는 반사판으로 형성함으로써 플립 칩을 만들 수도 있다.On the other hand, instead of forming the p-side electrode 60 as a light transmissive electrode made of a material such as ITO, a flip chip may be made by forming a reflective plate containing Ag.

도 7은 도전성 커넥터(87)의 일 예를 나타내는 도면으로서, 도전성 커넥터(87)는 접촉부(87a)와 연결부(87b)를 구비한다. 접촉부(87a)는 도전성 물질(89)과 결합되는 부분이며, 연결부(87b)는 n형 반도체층(30)과 연결되는 부분이다. 연 결부(87b)를 가지(finger)를 가지도록 형성함으로써, 도 2에 도시된 것과 같이 큰 n측 전극 또는 n측 본딩 패드(80)를 피할 수 있게 된다. 이는 n측 전극(80)에 의한 빛의 흡수를 감소시킬 수 있다는 것을 의미한다. 설명의 편의를 위해 마스크(1)는 생략했다. 미설명 동일 부호에 대한 설명은 생략한다.FIG. 7 shows an example of the conductive connector 87, which has a contact portion 87a and a connection portion 87b. The contact portion 87a is a portion that is coupled with the conductive material 89, and the connection portion 87b is a portion that is coupled with the n-type semiconductor layer 30. By forming the connecting portion 87b to have a finger, it is possible to avoid a large n-side electrode or n-side bonding pad 80 as shown in FIG. This means that the absorption of light by the n-side electrode 80 can be reduced. For convenience of explanation, the mask 1 is omitted. Description of the same reference numerals will be omitted.

도 8은 도전성 커넥터의 다양한 예를 나타내는 도면으로서, 복수개의 연결부를 구비하거나(87b-1), 긴 가지를 가지거나(87b-2), 가지의 끝에 오믹 접촉 면적을 넓게 하는(87b-3) 등 다양하게 구성할 수 있다.8 is a diagram illustrating various examples of a conductive connector, which includes a plurality of connecting portions 87b-1, long branches 87b-2, or widening ohmic contact areas at the ends of the branches 87b-3. It can be configured in various ways.

도 9는 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면으로서, 도전성 물질(89)이 도전성 커넥터(87)를 통해 p형 반도체층(50)에 전기적으로 연결되어 있다. 도 7에서와 같이, 도전성 물질(89)을 홀(11)에 형성한 후, 필수적으로 반도체층(30,40,50)에 절연성 마스크(1; 예: SiO₂)를 둔 채, 도전성 커넥터(87)를 p측 전극(60)에 연결함으로써 반도체 발광소자를 만들 수 있다.9 illustrates another example of the semiconductor light emitting device according to the present disclosure, in which a conductive material 89 is electrically connected to the p-type semiconductor layer 50 through the conductive connector 87. As shown in FIG. 7, after the conductive material 89 is formed in the hole 11, the conductive connector 1 (eg, SiO ₂ ) is disposed in the semiconductor layers 30, 40, and 50. By connecting 87 to the p-side electrode 60, a semiconductor light emitting element can be made.

도 10은 본 개시에 따른 반도체 발광소자의 또다른 예를 나타내는 도면으로서, 도전성 커넥터(87)의 접촉부(87a)와 연결부(87b)가 분리되어 있으며, 이들이 와이어(87c)의 본딩을 통해 연결되어 있다.10 is a view showing another example of a semiconductor light emitting device according to the present disclosure, in which a contact portion 87a and a connection portion 87b of a conductive connector 87 are separated, and they are connected through bonding of a wire 87c. have.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 도전성 커넥터가 도전성 물질과 결합되는 접촉부와, 상기 하나와 결합되는 연결부를 포함하는 것을 특징으로 하는 반도체 발광소자. 도 6에서 도전성 물질(89)이 먼저 형성되고, 도전성 커넥터(87)를 형성하였지만, 도전성 커넥터(87)를 먼저 증착한 다음에 도전성 물질(89)을 도금 등을 통해 형성할 수도 있다. 이는 공정 순서를 바꿈으로써 가능하며, 구체적으로 도전성 물질(89)을 형성하는 공정으로 생략하고, p측 전극(60), p측 본딩 패드(70) 및 도전성 커넥터(87)를 형성한 다음에, 그 위에 포토리지스트를 스핀 코팅한 후 금속막(83)을 증착하고 도금 등을 통해 도전성 물질(89)을 홀(11)에 형성함으로써 가능하다.(1) A semiconductor light emitting element comprising a contact portion coupled with a conductive material and a connection portion coupled with the one. In FIG. 6, the conductive material 89 is formed first and the conductive connector 87 is formed. However, the conductive connector 87 may be deposited first, and then the conductive material 89 may be formed by plating or the like. This can be done by reversing the process sequence, specifically omitting the step of forming the conductive material 89, and forming the p-side electrode 60, the p-side bonding pad 70 and the conductive connector 87, After spin coating the photoresist thereon, the metal film 83 is deposited and the conductive material 89 is formed in the hole 11 through plating or the like.

(2) 연결부가 가지를 포함하는 것을 특징으로 하는 반도체 발광소자. 이러한 구성을 통해, 종래의 n측 본딩 패드에 의해 흡수되는 빛을 감소시킬 수 있게 된다.(2) A semiconductor light emitting element, wherein the connecting portion includes a branch. Through this configuration, it is possible to reduce the light absorbed by the conventional n-side bonding pads.

(3) 접촉부가 복수의 반도체층으로부터 떨어져 있는 것을 특징으로 하는 반도체 발광소자. 홀을 형성하는 과정에서 반드시 복수의 반도체층 모두가 식각되어 기판이 노출될 필요는 없지만, 바람직하게는 레이저 가공에 의한 손상을 최소화하기 위해 기판이 노출된다.(3) A semiconductor light emitting element, wherein the contact portion is separated from the plurality of semiconductor layers. In the process of forming the hole, the plurality of semiconductor layers are not necessarily etched to expose the substrate, but the substrate is exposed to minimize damage caused by laser processing.

(4) 도전성 커넥터가 접촉부와 연결부를 연결하는 와이어를 포함하는 것을 특징으로 하는 반도체 발광소자.(4) A semiconductor light emitting element, wherein the conductive connector includes a wire connecting the contact portion and the connection portion.

(5) 제1 반도체층이 n형이며, 도전성 커넥터가 제1 반도체층에 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.(5) A semiconductor light emitting element, wherein the first semiconductor layer is n-type and the conductive connector is electrically connected to the first semiconductor layer.

(6) 제2 반도체층이 p형이며, 도전성 커넥터가 제2 반도체층에 전기적으로 연결되고, 복수의 반도체층을 도전성 커넥터로부터 전기적으로 절연하는 보호막;을 더 포함하는 것을 특징으로 하는 반도체 발광소자.(6) a semiconductor light emitting element further comprising a p-type second semiconductor layer, and a conductive connector electrically connected to the second semiconductor layer and electrically insulating the plurality of semiconductor layers from the conductive connector. .

(7) 도전성 커넥터가 도전성 물질과 결합되는 접촉부와, 상기 하나와 결합되는 연결부를 포함하고, 연결부가 가지를 포함하는 것을 특징으로 하는 반도체 발광 소자.(7) A semiconductor light emitting device comprising: a conductive connector comprising a contact portion coupled with a conductive material, and a connecting portion coupled with the one, wherein the connecting portion includes a branch.

(8) 도전성 물질이 도금 물질을 포함하며, 홀이 제1 면 측에서 확장부를 구비하는 것을 특징으로 하는 반도체 발광소자.(8) A semiconductor light emitting element, wherein the conductive material comprises a plating material, and the hole has an extension at the first surface side.

본 개시에 따른 하나의 질화물 반도체 발광소자에 의하면, 복수개의 반도체층을 기판의 후면과 전기적으로 연통시킬 수 있게 된다.According to one nitride semiconductor light emitting device according to the present disclosure, the plurality of semiconductor layers can be electrically connected to the rear surface of the substrate.

또한 본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 기판의 제거없이 수직구조 반도체 발광소자를 구현할 수 있게 된다.In addition, according to another semiconductor light emitting device according to the present disclosure, it is possible to implement a vertical semiconductor light emitting device without removing the substrate.

또한 본 개시에 따른 또다른 하나의 반도체 발광소자에 의하면, n측 전극 또는 n측 본딩 패드에 의한 빛의 흡수를 감소시킬 수 있게 된다.In addition, according to another semiconductor light emitting device according to the present disclosure, it is possible to reduce the absorption of light by the n-side electrode or the n-side bonding pad.

또한 본 개시에 따른 또다른 하나의 반도체 발광소자에 의하면, p측 본딩 패드 및/또는 n측 본딩 패드를 복수개의 반도체층으로부터 제거함으로써 반도체 발광소자 상부를 통한 빛의 방출을 높일 수 있게 된다.In addition, according to another semiconductor light emitting device according to the present disclosure, the emission of light through the upper portion of the semiconductor light emitting device may be enhanced by removing the p-side bonding pad and / or the n-side bonding pad from the plurality of semiconductor layers.

도 1 및 도 2는 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,1 and 2 are views showing an example of a conventional group III nitride semiconductor light emitting device,

도 3은 종래의 3족 질화물 반도체 발광소자 사용의 일 예를 나타내는 도면,3 is a view showing an example of using a conventional Group III nitride semiconductor light emitting device,

도 4는 종래의 수직형 발광소자의 일 예를 나타내는 도면,4 is a view showing an example of a conventional vertical light emitting device;

도 5는 본 개시에 따른 기술 사상의 원리를 설명하는 도면,5 is a view for explaining the principle of the technical idea according to the present disclosure;

도 6은 본 개시에 따른 반도체 발광소자의 일 예 및 이를 제조하는 방법의 일 예를 나타내는 도면,6 is a view showing an example of a semiconductor light emitting device and an example of a method of manufacturing the same according to the present disclosure;

도 7은 도전성 커넥터(87)의 일 예를 나타내는 도면,7 is a view showing an example of a conductive connector 87,

도 8은 도전성 커넥터(87)의 다양한 예를 나타내는 도면,8 shows various examples of the conductive connector 87;

도 9는 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면,9 illustrates another example of the semiconductor light emitting device according to the present disclosure;

도 10은 본 개시에 따른 반도체 발광소자의 또다른 예를 나타내는 도면.10 is a view showing another example of a semiconductor light emitting device according to the present disclosure.

Claims

A substrate comprising a first side and a second side;

A plurality of semiconductor layers located on the first surface side of the substrate, comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer and a second semiconductor A plurality of semiconductor layers positioned between the layers and including an active layer generating light by recombination of electrons and holes;

A hole running from the first side to the second side;

A conductive material positioned in the hole such that the first side and the second side of the substrate are in electrical communication; And,

And a conductive connector electrically connecting one of the first semiconductor layer and the second semiconductor layer to the conductive material.

The method according to claim 1,

The conductive connector includes a contact portion coupled to a conductive material and a connection portion coupled to the one.

The method according to claim 2,

The connection part of the semiconductor light emitting device comprising a branch.

The method according to claim 2,

The contact portion is separated from the plurality of semiconductor layers.

The method according to claim 2,

The conductive connector includes a wire connecting the contact portion and the connection portion.

The method according to claim 1,

The first semiconductor layer is n-type,

The conductive connector is electrically connected to the first semiconductor layer.

The method according to claim 1,

The second semiconductor layer is p-type,

The conductive connector is electrically connected to the second semiconductor layer,

And a protective film electrically insulating the plurality of semiconductor layers from the conductive connector.

The method of claim 7,

The conductive connector includes a contact portion coupled with the conductive material and a connection portion coupled with the one,

The method according to claim 1,

The substrate is a semiconductor light emitting device, characterized in that the sapphire substrate.

The method according to claim 9,

The conductive material includes a plating material,

The hole has a semiconductor light emitting device, characterized in that the expansion portion on the first surface side.