KR100743468B1

KR100743468B1 - Iii-nitride semiconductor light emitting device

Info

Publication number: KR100743468B1
Application number: KR1020060029912A
Authority: KR
Inventors: 김창태; 전의규
Original assignee: 에피밸리 주식회사
Priority date: 2006-03-31
Filing date: 2006-03-31
Publication date: 2007-07-30

Abstract

A III-group nitride semiconductor light emitting device is provided to obtain low contact resistance and increase external quantum efficiency by including a second light transmitting electrode layer having a first light transmitting electrode layer with high crystallinity and a protrusion. A III-group nitride semiconductor light emitting device includes a plurality of nitride semiconductor layers having an active layer(30) for generating light by recombination of electrons and holes. The plurality of nitride semiconductor layers includes a first nitride semiconductor layer of a first conductivity type positioned under the active layer and a second nitride semiconductor layer of a second conductivity type different from the first conductivity type. The III-group nitride semiconductor light emitting device includes a first light transmitting electrode layer(50) formed on the plurality of nitride semiconductor layers and a second light transmitting electrode layer(51) adjoining the first light transmitting electrode layer. The second light transmitting electrode layer includes a protrusion(1100), formed in a different deposition condition from that of the first light transmitting electrode layer. The first light transmitting electrode layer has a first deposition rate and the second light transmitting electrode layer has a second deposition rate wherein the second deposition rate is higher than the first deposition rate.

Description

Group III nitride semiconductor light emitting device {Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 단면도,1 is a cross-sectional view showing an example of a conventional Group III nitride semiconductor light emitting device;

도 2는 종래의 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 단면도,2 is a cross-sectional view showing still another example of a conventional Group III nitride semiconductor light emitting device;

도 3은 종래의 3족 질화물 반도체 발광소자의 또 다른 일 예를 나타내는 평면도,3 is a plan view showing still another example of a conventional Group III nitride semiconductor light emitting device,

도 4는 본 발명에 따른 3족 질화물 반도체 발광소자를 나타내는 단면도,4 is a cross-sectional view showing a group III nitride semiconductor light emitting device according to the present invention;

도 5는 본 발명에 따른 3족 질화물 반도체 발광소자의 제2 투광성 전극층에 돌기를 형성한 도면,5 is a view of forming projections on the second translucent electrode layer of the Group III nitride semiconductor light emitting device according to the present invention;

도 6은 본 발명에 따른 3족 질화물 반도체 발광소자의 또 다른 일예를 나타내는 단면도,6 is a cross-sectional view showing still another example of the group III nitride semiconductor light emitting device according to the present invention;

도 7은 본 발명에 따른 3족 질화물 반도체 발광소자의 또 다른 일예를 나타내는 단면도.7 is a cross-sectional view showing still another example of the group III nitride semiconductor light emitting device according to the present invention;

본 발명은 3족 질화물 반도체 발광소자에 관한 것으로, 특히 투광성 전극층을 증착속도가 다른 두개의 층으로 구성하고, 상기 투광성 전극층의 상층에 돌기를 형성하여 외부양자효율을 향상시키는 3족 질화물 반도체 발광소자에 관한 것이다.The present invention relates to a group III nitride semiconductor light emitting device, and in particular, a group III nitride semiconductor light emitting device comprising two layers having different deposition rates, and forming protrusions on the transparent electrode layer to improve external quantum efficiency. It is about.

여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소로 된 물질이나 이러한 물질로 된 반도체층이 포함되는 것을 배제하지 않는다.Here, the group III nitride semiconductor light emitting device has a compound semiconductor layer of Al (x) Ga (y) In (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Means a light emitting device, such as a light emitting diode comprising a, and does not exclude the inclusion of a material of a different group of elements, such as SiC, SiN, SiCN, CN or a semiconductor layer of such a material.

도 1은 종래의 반도체 발광소자의 일 예를 나타내는 단면도로서, 반도체 발광소자는 기판(100), 기판(100) 위에 에피성장되는 버퍼층(200), 버퍼층(200) 위에 에피성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 에피성장되는 활성층(400), 활성층(400) 위에 에피성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층(301) 위에 형성되는 n측 전극(800)을 포함한다. 1 is a cross-sectional view illustrating an example of a conventional semiconductor light emitting device, wherein the semiconductor light emitting device is epitaxially grown on a substrate 100, a substrate 100, and an n-type nitride semiconductor epitaxially grown on a buffer layer 200. A layer 300, an active layer 400 epitaxially grown on the n-type nitride semiconductor layer 300, a p-type nitride semiconductor layer 500 epitaxially grown on the active layer 400, and a p-type nitride semiconductor layer 500. The p-type electrode 600, the p-side bonding pad 700 formed on the p-side electrode 600, the p-type nitride semiconductor layer 500 and the active layer 400 are mesa-etched to expose the n-type nitride semiconductor layer 301. ) And an n-side electrode 800 formed above.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사피이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다.As the substrate 100, a GaN-based substrate is used as the homogeneous substrate, and a sapphire substrate, a SiC substrate, or a Si substrate is used as the heterogeneous substrate. Any substrate may be used as long as the nitride semiconductor layer can be grown.

기판(100) 위에 에피성장되는 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.The nitride semiconductor layers epitaxially grown on the substrate 100 are mainly grown by MOCVD (organic metal vapor growth method).

버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계 수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 개시되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 개시되어 있고, 국제공개공보 WO/05/053042호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 개시되어 있다.The buffer layer 200 is intended to overcome the difference in lattice constant and thermal expansion coefficient between the dissimilar substrate 100 and the nitride semiconductor, and US Pat. A technique for growing an AlN buffer layer having a thickness is disclosed, and U.S. Patent No. 5,290,393 discloses Al (x) Ga (1-x) N (having a thickness of 10 Pa to 5000 Pa at a temperature of 200 ° C to 900 ° C on a sapphire substrate. 0≤x <1) A technique for growing a buffer layer is disclosed. International Publication No. WO / 05/053042 discloses growing a SiC buffer layer (seed layer) at a temperature of 600 ° C to 990 ° C and then placing In (x) thereon. A technique for growing a Ga (1-x) N (0 <x≤1) layer is disclosed.

n형 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 개시되어 있다.In the n-type nitride semiconductor layer 300, at least a region (n-type contact layer) on which the n-side electrode 800 is formed is doped with an impurity, and the n-type contact layer is preferably made of GaN and doped with Si. U.S. Patent No. 5,733,796 discloses a technique for doping an n-type contact layer to a desired doping concentration by controlling the mixing ratio of Si and other source materials.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다. 국제공개공보 WO/02/021121호에는 복수개의 양자우물층들과 장벽층들의 일부에만 도핑을 하는 기술이 개시되어 있다.The active layer 400 is a layer that generates photons (light) through recombination of electrons and holes, and is mainly composed of In (x) Ga (1-x) N (0 <x≤1), and one quantum well layer (single quantum wells) or multiple quantum wells. International Publication WO / 02/021121 discloses a technique for doping only a plurality of quantum well layers and a part of barrier layers.

p형 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로 써 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있고, 국제공개공보 WO/05/022655호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 개시되어 있다.The p-type nitride semiconductor layer 500 is doped with an appropriate impurity such as Mg, and has a p-type conductivity through an activation process. US Patent No. 5,247,533 discloses a technique for activating a p-type nitride semiconductor layer by electron beam irradiation, and US Patent No. 5,306, 662 discloses a technique for activating a p-type nitride semiconductor layer by annealing at a temperature of 400 ° C or higher. International Publication No. WO / 05/022655 discloses that a p-type nitride semiconductor layer has p-type conductivity without an activation process by using ammonia and a hydrazine-based source material together as a nitrogen precursor for growth of a p-type nitride semiconductor layer. Techniques are disclosed.

p측 전극(600)은 p형 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 질화물 반도체층과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극에 관한 기술이 개시되어 있으며, 미국특허 제6,515,306호에는 p형 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 개시되어 있다.The p-side electrode 600 is provided to provide a good current to the entire p-type nitride semiconductor layer 500. US Patent No. 5,563,422 is formed over almost the entire surface of the p-type nitride semiconductor layer and is a p-type nitride semiconductor. A light transmissive electrode is disclosed which is in ohmic contact with a layer and is made of Ni and Au. US Pat. No. 6,515,306 discloses an n-type superlattice layer formed on a p-type nitride semiconductor layer and then indium tin oxide (ITO) thereon. Disclosed is a technique in which a translucent electrode is formed.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 p측 전극(600)을 사용하는 발광소자를 플립칩(flip chip)이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩층을 포함하는 전극 구조에 관한 기술이 개시되어 있다.On the other hand, the p-side electrode 600 may be formed to have a thick thickness so as not to transmit light, that is, to reflect the light toward the substrate side, the light emitting element using the p-side electrode 600 is flip chip (flip chip) This is called. US Patent No. 6,194,743 discloses a technique for an electrode structure including an Ag layer having a thickness of 20 nm or more, a diffusion barrier layer covering the Ag layer, and a bonding layer made of Au and Al covering the diffusion barrier layer.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극(800)을 Ti과 Al으로 구성한 기술이 개시되어 있으며, 미국특허 제5,652,434호에는 투광성 전극의 일부가 제거되어 p측 본딩 패드가 p형 질화물 반도체층에 직접 접하는 기술이 개시되어 있다.The p-side bonding pad 700 and the n-side electrode 800 are for supplying current and wire bonding to the outside, and US Patent No. 5,563,422 discloses a technique in which the n-side electrode 800 is composed of Ti and Al. US Patent No. 5,652, 434 discloses a technique in which a part of the light transmitting electrode is removed so that the p-side bonding pad is directly in contact with the p-type nitride semiconductor layer.

3족 질화물 반도체 발광소자의 큰 단점 중에 하나는 소자와 주변의 공기와의 굴절률(refractive index) 차이로 인하여 활성층(400)에서 발생한 빛의 많은 부분이 소자의 내부 및 기판(100)에 갇히는 현상이 발생하게 된다. One of the major disadvantages of the group III nitride semiconductor light emitting device is that a large part of the light generated in the active layer 400 is trapped in the inside of the device and the substrate 100 due to the difference in refractive index between the device and the surrounding air. Will occur.

이런 광갇힘 현상이 심한 소자 즉, 외부양자효율이 낮은 소자는 많은 빛이 내부에 갇혀 열로 소멸하게 되므로 소자의 온도를 증가시켜 소자의 수명 및 특성에 좋지 않은 영향을 준다.Such a device having a severe light trapping phenomenon, that is, a device having low external quantum efficiency, is trapped inside and is dissipated by heat, thereby increasing the temperature of the device and adversely affecting the lifespan and characteristics of the device.

미국특허 제3,739,217호, 일본공개특허공보 H06-291368호, 및 미국특허 제5,429,954호는 이러한 문제를 해결하기 위한 것으로, 도 2에 도시된 바와 같이, 발광소자에 거친 표면(1000; rough surface)을 구비하여 활성층(400)에서 생성된 빛이 발광소자 외부로 빠져나올 수 있는 확률을 높인 구조를 제시하고 있다.US Patent No. 3,739,217, Japanese Patent Application Laid-Open No. H06-291368, and US Patent No. 5,429,954 are intended to solve this problem. As shown in FIG. 2, a rough surface 1000 is formed on a light emitting device. In this case, the light generated in the active layer 400 has been proposed to increase the probability that the light can escape to the outside of the light emitting device.

도 3은 종래의 반도체 발광소자의 또 다른 예를 나타내는 평면도로서, 발광소자 내부에서 소자의 측면으로 운동하는 광을 소자 외부로 효율적으로 취출하기 위하여 발광소자의 측면에 거친 표면(1000)을 형성한 발광소자를 제시하고 있다(일본공개특허공보 2003-110136호).3 is a plan view illustrating still another example of a conventional semiconductor light emitting device, in which a rough surface 1000 is formed on a side surface of a light emitting device in order to efficiently extract light moving from the inside of the light emitting device to the outside of the device. A light emitting device is disclosed (Japanese Patent Laid-Open No. 2003-110136).

본 발명은 상기한 문제를 해결하기 위한 것으로서, 활성층에서 생성된 빛을 보다 많이 발광소자 외부로 방출하기 위한 새로운 구조의 반도체 발광소자를 제공하는 것을 목적으로 한다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor light emitting device having a new structure for emitting more light generated in the active layer to the outside of the light emitting device.

이를 위해 본 발명은 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하는 복수개의 질화물 반도체층을 가지는 3족 질화물 반도체 발광소자로서, 복 수개의 질화물 반도체층은 활성층의 아래에 위치하는 제1 도전성을 가지는 제1 질화물 반도체층과 활성층의 위에 위치하며 제1 도전성과 다른 제2 도전성을 가지는 제2 질화물 반도체층을 포함하는 3족 질화물 반도체 발광소자에 있어서, 복수개의 질화물 반도체층 위에 형성되는 제1 투광성 전극층;과 제1 투광성 전극층에 접하여 형성되는 제2 투광성 전극층;을 구비하며, 상기 제2 투광성 전극층은 돌기;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다. 이는 3족 질화물 반도체 발광소자의 외부양자효율을 증가시키기 위한 것이다.To this end, the present invention is a group III nitride semiconductor light emitting device having a plurality of nitride semiconductor layer having an active layer for generating light through recombination of electrons and holes, the plurality of nitride semiconductor layer is a first layer located below the active layer A group III nitride semiconductor light emitting device comprising a first nitride semiconductor layer having a conductivity and a second nitride semiconductor layer having a second conductivity different from the first conductivity, the first nitride semiconductor layer having a conductivity, the second nitride semiconductor layer being formed on the plurality of nitride semiconductor layers. And a second light-transmitting electrode layer formed in contact with the first light-transmitting electrode layer, wherein the second light-transmitting electrode layer is provided with a projection. This is to increase the external quantum efficiency of the group III nitride semiconductor light emitting device.

또한 본 발명은 상기 돌기를 형성하기 위해서 제1 투광성 전극층과 제2 투광성 전극층은 증착 조건을 달리하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다. In another aspect, the present invention provides a Group III nitride semiconductor light emitting device, characterized in that the first light-transmitting electrode layer and the second light-transmissive electrode layer to vary the deposition conditions in order to form the projections.

또한 본 발명은 제1 투광성 전극층은 제1 증착속도를 가지고, 제2 투광성 전극층은 제2 증착속도를 가지며, 상기 제2 증착속도가 제1 증착속도보다 빠른 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다. 이는 제2 투광성 전극층에 돌기를 형성함에 있어서, 돌기 형성의 재현성이 좋게 하기 위함이다.In another aspect, the present invention, the first transparent electrode layer has a first deposition rate, the second transparent electrode layer has a second deposition rate, the group III nitride semiconductor light emitting device, characterized in that the second deposition rate is faster than the first deposition rate To provide. This is to improve the reproducibility of forming the projections in forming the projections on the second translucent electrode layer.

또한 본 발명은 돌기가 습식 식각 방법에 의하여 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In another aspect, the present invention provides a group III nitride semiconductor light emitting device, characterized in that the projection is formed by a wet etching method.

또한 본 발명은 제1 투광성 전극층과 제2 투광성 전극층이 Zn, In, Sn, Ni, Ga, Cu, La, Ag 및 Al으로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 도전성 산화물로 형성되는 것을 특징으로 하는 반도체 발광소자를 제공한다.In another aspect, the present invention is characterized in that the first transparent electrode layer and the second transparent electrode layer is formed of a conductive oxide containing at least one selected from the group consisting of Zn, In, Sn, Ni, Ga, Cu, La, Ag and Al. A semiconductor light emitting device is provided.

또한 본 발명은 제2 질화물 반도체층이 p형 도전성을 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In another aspect, the present invention provides a Group III nitride semiconductor light emitting device, characterized in that the second nitride semiconductor layer has a p-type conductivity.

또한 본 발명은 제1 투광성 전극층과 제2 투광성 전극층이 ITO인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In another aspect, the present invention provides a Group III nitride semiconductor light emitting device, characterized in that the first transparent electrode layer and the second transparent electrode layer is ITO.

또한 본 발명은 제2 질화물 반도체층이 거친 표면을 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다. 이는 3족 질화물 반도체 발광소자의 외부양자효율을 더욱 증가시키지 위함이다.In another aspect, the present invention provides a group III nitride semiconductor light emitting device, characterized in that the second nitride semiconductor layer has a rough surface. This is to further increase the external quantum efficiency of the group III nitride semiconductor light emitting device.

이하 도면을 참고하여 본 발명을 보다 자세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 3족 질화물 반도체 발광소자를 나타내는 단면도로서, 3족 질화물 반도체 발광소자는 기판(10), 기판(10) 위에 에피성장되는 n형 질화물 반도체층(20), n형 질화물 반도체층(20) 위에 에피성장되는 활성층(30), 활성층(30) 위에 에피성장되는 p형 질화물 반도체층(40), p형 질화물 반도체층(40) 위에 형성되는 제1 투광성 전극층(50), 제1 투광성 전극층 위에 형성되는 제2 투광성 전극층(51), 제2 투광성 전극층(51) 위에 형성되는 p측 본딩 패드(60), p형 질화물 반도체층(40)과 활성층(30)이 메사 식각되어 노출된 n형 질화물 반도체층(21) 위에 형성되는 n측 전극(70)을 포함한다.4 is a cross-sectional view showing a group III nitride semiconductor light emitting device according to the present invention, in which the group III nitride semiconductor light emitting device is epitaxially grown on the substrate 10, the substrate 10, and the n-type nitride. An active layer 30 epitaxially grown on the semiconductor layer 20, a p-type nitride semiconductor layer 40 epitaxially grown on the active layer 30, a first transmissive electrode layer 50 formed on the p-type nitride semiconductor layer 40, The second light transmitting electrode layer 51 formed on the first light transmitting electrode layer, the p-side bonding pad 60 formed on the second light transmitting electrode layer 51, the p-type nitride semiconductor layer 40, and the active layer 30 are mesa-etched. And an n-side electrode 70 formed on the exposed n-type nitride semiconductor layer 21.

제1 투광성 전극층(50)은 열 증착기 또는 이온빔 증착기 등을 통하여 형성되며, Zn, In, Sn, Ni, Ga, Cu, La, Ag, Al으로 이루어진 군으로부터 선택되는 적어도 하나 이상을 포함하는 도전성 산화물로 형성되며 바람직하게는 ITO로 형성된다.The first transmissive electrode layer 50 is formed through a thermal evaporator or an ion beam evaporator and the like, and includes a conductive oxide including at least one selected from the group consisting of Zn, In, Sn, Ni, Ga, Cu, La, Ag, Al. And preferably ITO.

제1 투광성 전극층(50)의 두께는 500Å에서 5000Å 이하가 바람직하다. 제1 투광성 전극층(50)의 두께가 500Å 이하이면 p형 질화물 반도체층(40)과의 접촉 저 항이 커질 수 있으며, 두께가 5000Å 이상이면 활성층(30)에서 발생한 빛이 외부로 탈출하기 어려울 수 있다.The thickness of the first light-transmitting electrode layer 50 is preferably 500 kPa to 5000 kPa or less. If the thickness of the first light-transmitting electrode layer 50 is less than or equal to 500 μs, the contact resistance with the p-type nitride semiconductor layer 40 may increase, and if the thickness is more than 5000 μs, light generated from the active layer 30 may be difficult to escape to the outside. .

제1 투광성 전극층(50)을 형성함에 있어서, 증착 속도를 1Å/sec에서 2Å/sec 정도로 증착 속도를 작게하여 결정성이 좋은 투광성 전극층을 형성하여야 한다. 결정성이 좋은 투광성 전극층을 형성하여 p형 질화물 반도체층(40)과의 접촉의 안정성을 가질수 있으며 낮은 접촉 저항을 이룰 수 있다.In forming the first light-transmitting electrode layer 50, the deposition rate should be reduced from about 1 mW / sec to about 2 mW / sec to form a light-transmissive electrode layer having good crystallinity. The light-transmitting electrode layer having good crystallinity may be formed to have stability of contact with the p-type nitride semiconductor layer 40 and to achieve low contact resistance.

돌기(1100)를 가지는 제2 투광성 전극층(51)은 습식 식각 방법에 의하여 돌기(1100)를 형성한다. 습식 식각 공정에서 별도의 마스크층을 형성하지 않으므로 포토 공정과 같은 부가의 공정을 필요로 하지 않으며, 제2 투광성 전극층(51)을 식각하기 위한 식각액은 염산을 포함하는 ITO 식각 용액을 사용하였다. 제2 투광성 전극층(51)이 식각액에 노출되는 시간은 제2 투광성 전극층(51)의 두께와 식각액의 농도에 의존하지만 바람직하게는 10초에서 150초의 시간을 가진다. 노출 시간이 10초 이하이면 돌기(1100)의 형성이 원활하지 않으며 노출 시간이 150초 이상이면 제2 투광성 전극층(51)의 아래에 위치하는 제1 투광성 전극층(50)과 p형 질화물 반도체층(40)에 좋지 않은 영향을 줄 수 있게 된다. The second translucent electrode layer 51 having the protrusions 1100 forms the protrusions 1100 by a wet etching method. Since a separate mask layer is not formed in the wet etching process, an additional process such as a photo process is not required, and an etching solution for etching the second translucent electrode layer 51 uses an ITO etching solution containing hydrochloric acid. The time that the second light-transmitting electrode layer 51 is exposed to the etchant depends on the thickness of the second light-transmitting electrode layer 51 and the concentration of the etchant, but preferably has a time of 10 to 150 seconds. If the exposure time is 10 seconds or less, the protrusion 1100 may not be smoothly formed. If the exposure time is 150 seconds or more, the first light-transmitting electrode layer 50 and the p-type nitride semiconductor layer (under the second light-transmitting electrode layer 51) 40) can adversely affect.

돌기(1100)를 가지는 제2 투광성 전극층(51)은 열 증착기 또는 이온빔 증착기 등을 통하여 형성되며, Zn, In, Sn, Ni, Ga, Cu, La, Ag, Al으로 이루어진 군으로부터 선택되는 적어도 하나 이상을 포함하는 도전성 산화물로 형성되며 바람직하게는 ITO로 형성된다.The second translucent electrode layer 51 having the protrusion 1100 is formed through a thermal evaporator or an ion beam evaporator, and at least one selected from the group consisting of Zn, In, Sn, Ni, Ga, Cu, La, Ag, Al. It is formed of the conductive oxide containing the above, and is preferably formed of ITO.

돌기(1100)를 가지는 제2 투광성 전극층(51)의 바람직한 두께는 500Å에서 5000Å의 값을 가지며, 두께가 500Å 이하이면 식각 과정에서 제1 투광성 전극층(50)에 나쁜 형향을 줄 수 있으며, 두께가 5000Å 이상이면 활성층(30)에서 발생한 빛이 외부로 탈출하는데 좋지 않은 영향을 줄 수 있다. The preferred thickness of the second translucent electrode layer 51 having the protrusion 1100 has a value of 500 kPa to 5000 kPa, and if the thickness is 500 kPa or less, it may give a bad shape to the first light transmissive electrode layer 50 during the etching process. If it is 5000 or more, light generated in the active layer 30 may adversely affect the escape to the outside.

또한 제2 투광성 전극층(51)의 증착 속도는 제1 투광성 전극층(50) 보다 빠른 증착 속도를 필요로 한다. 제2 투광성 전극층(51)의 증착 속도는 3Å/sec에서 4Å/sec로 제1 투광성 전극층(50)보다 약 1.5배에서 2배 정도 빠르게 증착해야 한다. 증착 속도가 증가함에 따라 제2 투광성 전극층(51)의 돌기(1100)를 형성함에 재현성이 뛰어나고, 용이하게 돌기(1100)를 형성할 수 있다.In addition, the deposition rate of the second transparent electrode layer 51 requires a deposition rate faster than that of the first transparent electrode layer 50. The deposition rate of the second light-transmitting electrode layer 51 should be about 1.5 to 2 times faster than the first light-transmitting electrode layer 50 at 3 kW / sec to 4 kW / sec. As the deposition rate is increased, the protrusion 1100 of the second translucent electrode layer 51 is formed to have excellent reproducibility, and the protrusion 1100 may be easily formed.

도 5는 본 발명에 따른 3족 질화물 반도체 발광소자의 제2 투광성 전극층에 돌기를 형성한 도면으로서, 돌기(1100)는 염산을 포함하는 식각액을 이용하여 습식 식각을 통하여 형성되었으며, 식각액의 온도는 45℃이고, 식각 시간은 15초이다. 식각 방법은 사진 공정을 통한 별도의 마스크 패턴을 사용하지 않는 것을 특징으로 한다.FIG. 5 is a view showing protrusions formed on the second light-transmitting electrode layer of the Group III nitride semiconductor light emitting device according to the present invention. 45 degreeC, and etching time is 15 second. The etching method is characterized by not using a separate mask pattern through a photo process.

도 6은 본 발명에 따른 3족 질화물 반도체 발광소자의 또 다른 일예를 나타내는 단면도로서, 3족 질화물 반도체 발광소자는 거친 표면을 가지는 p형 질화물 반도체층(41), p형 질화물 반도체층(41) 위에 형성되는 제1 투광성 전극층(50), 제1 투광성 전극층(50) 위에 형성되는 돌기를 가지는 제2 투광성 전극층(51)을 포함한다. 6 is a cross-sectional view showing still another example of the group III nitride semiconductor light emitting device according to the present invention, in which the group III nitride semiconductor light emitting device has a rough surface and a p-type nitride semiconductor layer 41 and a p-type nitride semiconductor layer 41. The first transparent electrode layer 50 is formed thereon, and the second transparent electrode layer 51 having protrusions formed on the first transparent electrode layer 50.

거친 표면을 가지는 p형 질화물 반도체층(41)은 p형 질화물 반도체층(41)을 성장한 후에 습식 식각 공정 또는 건식 식각 공정을 통하여 형성할 수 있으며, 또 한 p형 질화물 반도체층(41)의 성장시 성장 조건을 변형하여 거친 표면을 형성할 수 있다. p형 질화물 반도체층(41)에 거친 표면을 형성함으로써, 활성층에서 발생하는 빛을 더욱 많이 반도체 발광소자의 외부로 취출할 수 있다.The p-type nitride semiconductor layer 41 having a rough surface may be formed through a wet etching process or a dry etching process after the p-type nitride semiconductor layer 41 is grown, and the growth of the p-type nitride semiconductor layer 41 is also performed. The growing conditions can be modified to form rough surfaces. By forming a rough surface on the p-type nitride semiconductor layer 41, more light generated in the active layer can be taken out of the semiconductor light emitting element.

거친 표면을 가지는 p형 질화물 반도체층(41) 위에 형성되는 제1 투광성 전극층(50)과 돌기를 가지는 제2 투광성 전극층(51)의 형성 방법은 상기 도3 의 실시예와 같은 방법으로 형성되었다.The method of forming the first transmissive electrode layer 50 formed on the p-type nitride semiconductor layer 41 having the rough surface and the second translucent electrode layer 51 having the protrusions was formed in the same manner as in the embodiment of FIG.

도 7은 본 발명에 따른 3족 질화물 반도체 발광소자의 또 다른 일예를 나타내는 단면도로서, 3족 질화물 반도체 발광소자는 p형 질화물 반도체층(40) 위에 형성되는 제1 투광성 전극층(50), 제1 투광성 전극층(50) 위에 형성되는 돌기를 가지는 제2 투광성 전극층(51), 돌기를 가지는 제2 투광성 전극층(51) 위에 형성되는 p형 본딩 패드(60)를 포함한다. 7 is a cross-sectional view showing still another example of the group III nitride semiconductor light emitting device according to the present invention, in which the group III nitride semiconductor light emitting device is formed on the p-type nitride semiconductor layer 40, and includes a first transparent electrode layer 50 and a first light source. The second translucent electrode layer 51 having protrusions formed on the light transmissive electrode layer 50 and the p-type bonding pad 60 formed on the second translucent electrode layer 51 having protrusions are included.

p형 본딩 패드(60)는 제1 투광성 전극층(50)을 구성하는 Zn, In, Sn, Ni, Ga, Cu, La, Ag 및 Al으로 이루어진 군으로부터 선택되는 적어도 하나 이상을 포함하는 도전성 산화물보다 p형 질화물 반도체층(40)과의 밀착력이 좋기 때문에 p측 본딩 패드(60)를 p형 반도체층(40)의 일부에 형성함으로써, p측 본딩 패드(60)의 떨어짐을 방지할 수 있다. The p-type bonding pad 60 is more conductive than at least one conductive oxide selected from the group consisting of Zn, In, Sn, Ni, Ga, Cu, La, Ag, and Al constituting the first light-transmitting electrode layer 50. Since the adhesion to the p-type nitride semiconductor layer 40 is good, the p-side bonding pad 60 is formed on a part of the p-type semiconductor layer 40, so that the p-side bonding pad 60 can be prevented from falling off.

상기 실시예의 제1 투광성 전극층(50)과 돌기를 가지는 제2 투광성 전극층(51)의 형성 방법은 상기 도3의 실시예와 같은 방법으로 형성되었다.The method of forming the first light-transmitting electrode layer 50 and the second light-transmitting electrode layer 51 having the projections of the embodiment was formed in the same manner as in the embodiment of FIG.

상기 공정들은 본 발명에 따른 실시예이며 에피 구조의 약간 변경이나 부가적인 에피층의 가감, 기타 부가적인 공정의 첨가 및 삭제 또한 본 발명에 포함됨을 밝혀둔다.The above processes are embodiments according to the present invention and it is noted that slight modification of the epi structure, addition or subtraction of additional epi layers, addition and deletion of other additional processes are also included in the present invention.

본 발명에 의하면, 결정성이 뛰어난 제1 투광성 전극층과 돌기를 가지는 제2 투광성 전극층을 구비함으로써, 낮은 접촉 저항을 가지며 외부양자효율을 증가시키는 3족 질화물 반도체 발광소자를 구현할 수 있다. According to the present invention, a group III nitride semiconductor light emitting device having low contact resistance and increasing external quantum efficiency can be realized by including a first light transmitting electrode layer having excellent crystallinity and a second light transmitting electrode layer having protrusions.

Claims

A group III nitride semiconductor light emitting device having a plurality of nitride semiconductor layers having an active layer that generates light through recombination of electrons and holes, wherein the plurality of nitride semiconductor layers have a first conductivity having a first conductivity located below the active layer. In a group III nitride semiconductor light emitting device comprising a second nitride semiconductor layer positioned on the semiconductor layer and the active layer and having a second conductivity different from the first conductivity,

A first light-transmissive electrode layer formed on the plurality of nitride semiconductor layers; and a second light-transmissive electrode layer formed in contact with the first light-transmissive electrode layer;

The second light-transmitting electrode layer is a group III nitride semiconductor light emitting device comprising a.

The group III nitride semiconductor light emitting device according to claim 1, wherein the first light transmitting electrode layer and the second light transmitting electrode layer have different deposition conditions in order to form the protrusions.

3. The group III nitride semiconductor of claim 2, wherein the first transparent electrode layer has a first deposition rate, the second transparent electrode layer has a second deposition rate, and the second deposition rate is faster than the first deposition rate. Light emitting element.

The group III nitride semiconductor light emitting device of claim 1, wherein the protrusion is formed by a wet etching method.

The method of claim 1, wherein the first and second transparent electrode layers are formed of a conductive oxide including at least one selected from the group consisting of Zn, In, Sn, Ni, Ga, Cu, La, Ag, and Al. Group III nitride semiconductor light emitting device.

The group III nitride semiconductor light emitting device according to claim 1, wherein the second nitride semiconductor layer has a p-type conductivity.

The group III nitride semiconductor light emitting device according to claim 1, wherein the first light transmitting electrode layer and the second light transmitting electrode layer are ITO.

The group III nitride semiconductor light emitting device according to claim 1, wherein the second nitride semiconductor layer has a rough surface.