JP2003046117A - Method for manufacturing semiconductor light-emitting element - Google Patents

Method for manufacturing semiconductor light-emitting element

Info

Publication number
JP2003046117A
JP2003046117A JP2001229698A JP2001229698A JP2003046117A JP 2003046117 A JP2003046117 A JP 2003046117A JP 2001229698 A JP2001229698 A JP 2001229698A JP 2001229698 A JP2001229698 A JP 2001229698A JP 2003046117 A JP2003046117 A JP 2003046117A
Authority
JP
Japan
Prior art keywords
film
layer
conductivity type
type semiconductor
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001229698A
Other languages
Japanese (ja)
Inventor
Tomoiku Honjiyou
智郁 本城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001229698A priority Critical patent/JP2003046117A/en
Publication of JP2003046117A publication Critical patent/JP2003046117A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To solve the problem that the convexo-concaving of the surface of a film produced by an MOCVD method is difficult since thickness reduction is requested, though the convexo-concaving of the surface of a clad layer, etc., is easy since a film of at least several ten μm is formed there in a normal semiconductor light-emitting element. SOLUTION: On a semiconductor substrate, a one conductivity type semiconductor layer and an opposite conductivity type semiconductor layer are laminated in order so that the total of the film thickness of both of the layers is <=15 μm. One electrode is formed on the opposite conductivity type semiconductor layer, the other electrode is formed on the rear surface of the semiconductor substrate, the opposite conductivity type semiconductor layer additionally has light emitting layers and clad layers laminated in order, a film containing Zn is formed on an upper face, and thermal treatment is given after this to form a face given rough face treatment, thereby improving optical outside take-out efficiency.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体発光素子に関
し、赤外通信あるいはリモコンなどに用いられる赤外半
導体発光素子に好適な半導体発光素子の製造方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device, and more particularly to a method for manufacturing a semiconductor light emitting device suitable for an infrared semiconductor light emitting device used for infrared communication or remote control.

【0002】[0002]

【従来の技術】従来の赤外半導体発光素子を図7に示
す。同図はこの素子の断面図であって、11は半導体基
板であり、この半導体基板11の上に一導電型半導体層
12と逆導電型半導体層13とをエピタキシャル成長さ
せ、さらに逆導電型半導体層13の上にP側電極14を
形成する。また、半導体基板11の裏面にはN側電極1
5を形成する。
2. Description of the Related Art A conventional infrared semiconductor light emitting device is shown in FIG. This figure is a cross-sectional view of this device, in which 11 is a semiconductor substrate, on which semiconductor layer 11 of one conductivity type and semiconductor layer 13 of opposite conductivity type are epitaxially grown, and further semiconductor layer of opposite conductivity type. P-side electrode 14 is formed on 13. The N-side electrode 1 is formed on the back surface of the semiconductor substrate 11.
5 is formed.

【0003】そして、P側電極14とN側電極15との
間に電圧を印加することで、内部にて発光した光はP側
電極14を設けていない部分あるいは側面から外部へ取
り出される。
Then, by applying a voltage between the P-side electrode 14 and the N-side electrode 15, the light emitted inside is taken out to the outside from the portion where the P-side electrode 14 is not provided or the side surface.

【0004】このような赤外半導体発光素子において
は、ホモ接合構造半導体発光素子や、その他にキャリア
の注入効率が高く、高出力、高応答速度が得られるシン
グルヘテロ接合構造半導体発光素子もしくはダブルヘテ
ロ接合構造半導体発光素子が知られている。
In such an infrared semiconductor light emitting device, a homojunction structure semiconductor light emitting device or a single heterojunction structure semiconductor light emitting device or a double heterojunction structure semiconductor light emitting device having high carrier injection efficiency, high output and high response speed can be obtained. A junction structure semiconductor light emitting device is known.

【0005】また、従来の赤外半導体発光素子は、通
常、LPE法(Liquid Phase Epitaxy)でエピタキシャ
ル成長して作製している。この方法によれば、一導電型
半導体層12と逆導電型半導体層13はそれぞれ数十μ
m以上の膜厚でもって成膜している。
Further, the conventional infrared semiconductor light emitting device is usually manufactured by epitaxial growth by the LPE method (Liquid Phase Epitaxy). According to this method, the one-conductivity-type semiconductor layer 12 and the opposite-conductivity-type semiconductor layer 13 are each tens of μm.
The film is formed with a film thickness of m or more.

【0006】また、かかる半導体発光素子において、そ
の発光表面に凹凸を付ける技術が提案されている。
In addition, in such a semiconductor light emitting device, a technique of making unevenness on the light emitting surface has been proposed.

【0007】この提案によれば、表面に凹凸を付けるこ
とでもってミクロに見ると光の取り出し面にさまざまな
角度を有する凹凸が形成され、これにより、有効立体角
度が大きくなり、光の取り出し効率が向上する。
According to this proposal, unevenness is formed on the light extraction surface by making unevenness on the surface by forming unevenness on the surface, which increases the effective solid angle and increases the light extraction efficiency. Is improved.

【0008】このように表面に凹凸を付ける手法は、以
下の通りである。まず、半導体基板11の上に一導電型
半導体層12と逆導電型半導体層13とを順次エピタキ
シャル成長させ、その後、裏面にN側電極15を、表面
にP側電極14を設け、しかる後、ダイシング等で各素
子間に溝を作製した後、エッチング液に浸析させること
で表面に凹凸を付ける。このエッチングがもっとも進行
している部分では数十μm以上のエッチングが行われて
いる。
The method of making the surface uneven as described above is as follows. First, the one conductivity type semiconductor layer 12 and the opposite conductivity type semiconductor layer 13 are sequentially epitaxially grown on the semiconductor substrate 11, and then the N-side electrode 15 is provided on the back surface and the P-side electrode 14 is provided on the front surface, followed by dicing. After forming a groove between each element by, etc., the surface is made uneven by immersing it in an etching solution. In the portion where this etching is most advanced, etching of several tens of μm or more is performed.

【0009】これに関し、特開平10−200156号
公報によれば、硝酸系のエッチング液を使用する技術が
提案されており、硝酸は液の組成によっては、非常に効
果的に半導体表面に凹凸を作製することができ、通常、
GaAs系からなる赤外半導体発光素子に対しては、硝
酸を水等で希釈したエッチング液を使用し、表面の凹凸
化を行っている。
In this regard, Japanese Patent Application Laid-Open No. 10-200156 proposes a technique of using a nitric acid-based etching solution. Nitric acid can very effectively form irregularities on the semiconductor surface depending on the composition of the solution. Can be made, usually
For an infrared semiconductor light emitting device made of GaAs, an etching solution obtained by diluting nitric acid with water or the like is used to roughen the surface.

【0010】しかしながら、このエッチング液を用いた
場合、非常にエッチング速度が大きくなり、そこで、表
面凹凸化を行うためには、それだけのために十μm程度
以上の膜が必要になる。なお、エッチング速度を小さく
すると、表面の凹凸化は起こらないため、発光効率を高
めることはできなくなる。
However, when this etching solution is used, the etching rate becomes very high, and therefore, in order to make the surface irregularities, a film having a thickness of about 10 μm or more is necessary only for that purpose. It should be noted that if the etching rate is reduced, the unevenness of the surface does not occur, so that the luminous efficiency cannot be increased.

【0011】また、特開平4−296723号公報によ
れば、クラッド層のAlGaAsのAl組成が大きい
(Al組成比が0.35程度以上)の半導体発光素子に
おいて、弗化水素酸によって表面凹凸化を行うことがで
きるが、Al組成が小さくなると表面凹凸化はできな
い。
Further, according to Japanese Patent Laid-Open No. 4-296723, in a semiconductor light emitting device in which the Al composition of the AlGaAs cladding layer is large (the Al composition ratio is about 0.35 or more), the surface is roughened by hydrofluoric acid. However, if the Al composition becomes small, the surface cannot be made uneven.

【0012】また、特開平3−24771号公報におい
ては、アンモニア−過酸化水素系のエッチング液を使用
して、表面凹凸化を行っている場合を例示している。
Further, Japanese Patent Application Laid-Open No. 3-247771 exemplifies a case where the surface is roughened by using an etching solution of ammonia-hydrogen peroxide system.

【0013】しかしながら、これら公知の表面凹凸化
は、すべてLPE法で成膜した厚膜に対するものであ
り、薄層化した膜には不適である。
However, all of these known surface irregularities are for thick films formed by the LPE method, and are not suitable for thin films.

【0014】すなわち、従来のようにLPE法で成膜し
た膜においては、厚くすることが容易であり、厚くする
ことで発光広がりを大きくし、また、その表面を大きく
エッチングすることで表面に凹凸を付け、発光効率のア
ップをはかってきた。
That is, in a film formed by the LPE method as in the prior art, it is easy to make the film thicker, and by making it thicker, the spread of light emission is increased, and the surface is greatly etched to make the surface uneven. We have been trying to improve the luminous efficiency.

【0015】[0015]

【発明が解決しようとする課題】しかしながら、半導体
層をMOCVD法(Metalorganic Chemical Vapor Depo
sition)にて薄層化して成膜した場合には、前述した公
知の表面凹凸化手法でもって行うことは、むずかしかっ
た。
However, the semiconductor layer is formed by MOCVD (Metalorganic Chemical Vapor Depo Deposition).
In the case of forming a thin layer by a sition), it was difficult to carry out by the above-mentioned known surface unevenness forming method.

【0016】このMOCVD法について、さらに述べる
と、近年、さらなる高出力化、高応答速度化が要求され
ており、そのためのエピタキシャル膜の薄膜化が進んで
いる。そして、MOCVD法にて成膜する技術が注目さ
れている。
To further describe the MOCVD method, in recent years, higher output and higher response speed have been demanded, and the epitaxial film has been made thinner for that purpose. And, the technique of forming a film by MOCVD is drawing attention.

【0017】このMOCVD法によれば、膜厚あるいは
組成の制御が容易になり、ますます複雑な構造の半導体
発光素子を作製することができる。
According to this MOCVD method, it becomes easy to control the film thickness or composition, and a semiconductor light emitting device having an increasingly complicated structure can be manufactured.

【0018】しかしながら、このMOCVD法ではLP
E法に比べて、成膜速度が非常に遅く、成膜時間が大幅
に長くなるという点で、厚膜を成膜することに不向きで
ある。
However, in this MOCVD method, LP
Compared with the E method, the film forming speed is very slow and the film forming time is significantly long, which is not suitable for forming a thick film.

【0019】その上、MOCVD法においては、実際に
成膜に供する原料は、その一部に過ぎず、大部分は廃棄
しており、そのため、膜を厚くすることは大幅なコスト
高になっていた。
Moreover, in the MOCVD method, the raw material actually used for film formation is only a part of it, and most of it is discarded. Therefore, thickening the film causes a significant increase in cost. It was

【0020】したがって本発明は叙上に鑑みて完成され
たものであり、その目的はMOCVD法などの薄膜形成
技術にて一導電型半導体層と逆導電型半導体層とを順次
積層するとともに、その発光表面を粗面化処理面と成し
て、有効立体角度を大きくし、光の取り出し効率を高め
た高性能な半導体発光素子の製造方法を提供することに
ある。
Therefore, the present invention has been completed in view of the above, and an object thereof is to successively laminate one conductivity type semiconductor layer and reverse conductivity type semiconductor layer by a thin film forming technique such as MOCVD method, and It is an object of the present invention to provide a method for manufacturing a high-performance semiconductor light emitting device in which the light emitting surface is a roughened surface, the effective solid angle is increased, and the light extraction efficiency is improved.

【0021】また、本発明の他の目的は発光効率を高め
た半導体発光素子の製造方法を提供することにある。
Another object of the present invention is to provide a method for manufacturing a semiconductor light emitting device with improved luminous efficiency.

【0022】[0022]

【課題を解決するための手段】本発明の半導体発光素子
の製造方法は、順次下記(1)〜(4)の各工程を経る
ことで、発光面を粗面化処理したこと特徴とする。 (1)半導体基板上にガリウム砒素系の一導電型半導体
層と逆導電型半導体層とを順次積層する。 (3)少なくとも逆導電型半導体層とZn含有層との双
方に対し加熱し逆導電型半導体層にZnを拡散する。 (4)エッチング処理によりZn含有層を除去するとと
もに、逆導電型半導体層の表面を粗面化する。
The method for manufacturing a semiconductor light emitting device of the present invention is characterized in that the light emitting surface is roughened by sequentially performing the following steps (1) to (4). (1) A gallium arsenide-based one conductivity type semiconductor layer and an opposite conductivity type semiconductor layer are sequentially stacked on a semiconductor substrate. (3) At least both the opposite conductivity type semiconductor layer and the Zn-containing layer are heated to diffuse Zn into the opposite conductivity type semiconductor layer. (4) The Zn-containing layer is removed by etching and the surface of the opposite conductivity type semiconductor layer is roughened.

【0023】本発明の他の半導体発光素子の製造方法
は、前記ガリウム砒素系の一導電型半導体層と逆導電型
半導体層とをMOCVD法により形成したことを特徴と
する。
Another method of manufacturing a semiconductor light emitting device according to the present invention is characterized in that the gallium arsenide-based one conductivity type semiconductor layer and the opposite conductivity type semiconductor layer are formed by MOCVD.

【0024】本発明のさらに他の半導体発光素子の製造
方法は、前記ガリウム砒素系の一導電型半導体層と逆導
電型半導体層との双方の膜厚合計が15μm以下である
ことを特徴とする。
Still another semiconductor light emitting device manufacturing method of the present invention is characterized in that the total film thickness of both the gallium arsenide-based one conductivity type semiconductor layer and the opposite conductivity type semiconductor layer is 15 μm or less. .

【作用】本発明によれば、上記構成のように逆導電型半
導体層上にZn含有層を形成し、加熱処理の工程を経る
ことで、その後のエッチング処理にて、逆導電型半導体
層の表面を粗面化することができる。
According to the present invention, the Zn-containing layer is formed on the reverse-conductivity-type semiconductor layer as in the above structure, and the heat treatment step is performed. The surface can be roughened.

【0025】また、本発明のように、逆導電型半導体層
上にZn含有層を形成したことで、かかる加熱処理に当
り、Zn原子が逆導電型半導体層内に高濃度に拡散さ
れ、これにより、Zn原子が効率的に半導体層に拡散さ
れ、内部に流れる電流が電極下に集中されないような構
成になり、その結果、発光効率が向上した。
Further, since the Zn-containing layer is formed on the reverse-conductivity type semiconductor layer as in the present invention, Zn atoms are diffused in the reverse-conductivity type semiconductor layer at a high concentration during the heat treatment. As a result, Zn atoms were efficiently diffused into the semiconductor layer, and the current flowing inside was not concentrated under the electrodes, and as a result, the luminous efficiency was improved.

【0026】[0026]

【発明の実施の形態】以下、本発明を添付図面に基づき
詳細に説明する。
DETAILED DESCRIPTION OF THE INVENTION The present invention will be described below in detail with reference to the accompanying drawings.

【0027】〔例1〕図1は本発明に係る半導体発光素
子の膜構成を示す断面図であり、加熱処理―エッチング
処理による粗面化処理を施していないものである。図2
は本発明の半導体発光素子の一実施形態を示す断面図で
あり、エッチングによる粗面化処理を施したものであ
る。
[Example 1] FIG. 1 is a cross-sectional view showing a film structure of a semiconductor light emitting device according to the present invention, which is not subjected to surface roughening treatment by heat treatment-etching treatment. Figure 2
FIG. 3 is a cross-sectional view showing an embodiment of a semiconductor light emitting device of the present invention, which has been subjected to surface roughening treatment by etching.

【0028】図1において、加熱・エッチングによる粗
面化処理前の構造を説明する。
Referring to FIG. 1, the structure before roughening treatment by heating / etching will be described.

【0029】1は基板、2は一導電型半導体層、3は逆
導電型半導体層、6は前記Zn含有層であるZnO膜、
7はSiO2膜である。
1 is a substrate, 2 is a one conductivity type semiconductor layer, 3 is a reverse conductivity type semiconductor layer, 6 is a ZnO film which is the Zn-containing layer,
Reference numeral 7 is a SiO 2 film.

【0030】基板1はガリウム砒素(GaAs)、シリ
コン(Si)などの単結晶半導体基板から成る。
The substrate 1 is a single crystal semiconductor substrate made of gallium arsenide (GaAs), silicon (Si) or the like.

【0031】一導電型半導体層2はバッファ層2a、電
子注入層2bで構成される。
The one conductivity type semiconductor layer 2 is composed of a buffer layer 2a and an electron injection layer 2b.

【0032】バッファ層2aは0.5〜3μm程度の厚
みに形成され、電子注入層2bは0.2〜5μm程度の
厚みに形成される。
The buffer layer 2a is formed to a thickness of about 0.5 to 3 μm, and the electron injection layer 2b is formed to a thickness of about 0.2 to 5 μm.

【0033】バッファ層2aはガリウム砒素などで形成
され、電子注入層2bはアルミニウムガリウム砒素(G
aAlAs)などで形成される。
The buffer layer 2a is formed of gallium arsenide or the like, and the electron injection layer 2b is formed of aluminum gallium arsenide (G).
aAlAs) or the like.

【0034】電子注入層2bはシリコンなどの一導電型
半導体不純物を1×1016〜1019atoms(原子)
/cm3 程度含有する。また、この時、電子注入層2b
のAlの組成は(GaAs)1−xAlxにて表示する
とx=0.2〜0.5程度で形成する。
The electron injection layer 2b contains 1 × 10 16 to 10 19 atoms of one conductivity type semiconductor impurity such as silicon.
/ Cm 3 is contained. At this time, the electron injection layer 2b
The Al composition is expressed as (GaAs) 1-xAlx, where x is about 0.2 to 0.5.

【0035】逆導電型半導体層3は発光層3a、クラッ
ド層3bおよびオーミックコンタクト層3cで構成され
る。
The opposite conductivity type semiconductor layer 3 is composed of a light emitting layer 3a, a cladding layer 3b and an ohmic contact layer 3c.

【0036】発光層3aは0.2〜1μm程度の厚みに
形成され、クラッド層3bは1〜5μmの厚みに形成さ
れ、オーミックコンタクト層3cは0.01〜1μm程
度の厚みに形成される。
The light emitting layer 3a is formed to a thickness of about 0.2 to 1 μm, the cladding layer 3b is formed to a thickness of 1 to 5 μm, and the ohmic contact layer 3c is formed to a thickness of about 0.01 to 1 μm.

【0037】発光層3aはアルミニウムガリウム砒素、
ガリウム砒素などからなり、亜鉛(Zn)などの逆導電
型半導体不純物を1×1016〜1018atoms/cm
3 程度含有する。
The light emitting layer 3a is made of aluminum gallium arsenide,
It is made of gallium arsenide or the like and contains 1 × 10 16 to 10 18 atoms / cm 3 of a reverse conductivity type semiconductor impurity such as zinc (Zn).
Contain about 3

【0038】クラッド層3bは電子の閉じ込め効果と光
の取り出し効果を考慮し、アルミニウム砒素(AlA
s)とガリウム砒素(GaAs)との混晶比を双方の間
にて異ならしめる。
The clad layer 3b is made of aluminum arsenide (AlA) in consideration of the electron confinement effect and the light extraction effect.
The mixed crystal ratio of s) and gallium arsenide (GaAs) is made different between the two.

【0039】クラッド層3bは亜鉛(Zn)などの逆導
電型半導体不純物を1×1016〜1020atoms/c
3 程度含有する。
The cladding layer 3b contains 1 × 10 16 to 10 20 atoms / c of a reverse conductivity type semiconductor impurity such as zinc (Zn).
Contains about m 3 .

【0040】クラッド層3bのAl組成は(GaAs)
1−xAlxにて表示するとx=0.2〜0.5程度で
形成する。
The Al composition of the clad layer 3b is (GaAs)
When expressed by 1-xAlx, x is formed at about 0.2 to 0.5.

【0041】オーミックコンタクト層3cはガリウム砒
素などから成り、亜鉛などの逆導電型半導体不純物を1
×1019〜1020atoms/cm3 程度含有する。
The ohmic contact layer 3c is made of gallium arsenide or the like, and has a reverse conductivity type semiconductor impurity such as zinc.
× 10 19 to 10 20 atoms / cm 3 is contained.

【0042】その上にZnO膜6を500〜2000Å
の厚みにて形成する。さらにZnO膜6の上にSiO2
膜7を1000〜2000Åの厚さで形成する。
A ZnO film 6 is then deposited on the surface of the ZnO film 6 by 500 to 2000 Å.
It is formed with the thickness of. Furthermore, on the ZnO film 6, SiO 2
The film 7 is formed to a thickness of 1000 to 2000Å.

【0043】(半導体発光素子の製造方法)次に本発明
の半導体発光素子の製造方法を説明する。順次、下記
(1)〜(4)の各工程を経る。なお、工程(1)と
(2)を経ることで、図1に示すような構造が得られ
る。
(Method of Manufacturing Semiconductor Light Emitting Element) Next, a method of manufacturing the semiconductor light emitting element of the present invention will be described. The following steps (1) to (4) are sequentially performed. Note that the structure as shown in FIG. 1 is obtained through the steps (1) and (2).

【0044】(1)工程:半導体基板上にガリウム砒素
系の一導電型半導体層と逆導電型半導体層とを順次積層
する。
Step (1): A gallium arsenide-based one conductivity type semiconductor layer and an opposite conductivity type semiconductor layer are sequentially laminated on a semiconductor substrate.

【0045】すなわち、単結晶基板1上に一導電型半導
体層2および逆導電型半導体層3をMOCVD法で順次
積層して形成する。
That is, the one conductivity type semiconductor layer 2 and the opposite conductivity type semiconductor layer 3 are sequentially formed on the single crystal substrate 1 by MOCVD.

【0046】これらの半導体層2、3を形成する場合、
基板温度を700〜900℃に上げて所望厚みの半導体
層2、3を形成する。
When forming these semiconductor layers 2 and 3,
The substrate temperature is raised to 700 to 900 ° C. to form the semiconductor layers 2 and 3 having a desired thickness.

【0047】この場合、原料ガスとしてはTMG((C
33 Ga)、TEG((C2 53 Ga)、アル
シン(AsH3 )、TMA((CH33 Al)、TE
A((C253 Al)などが用いられ、導電型を制
御するためのガスとしては、シラン(SiH4 )、セレ
ン化水素(H2 Se)、DMZ((CH32 Zn)な
どが用いられ、キャリアガスとしては、H2などが用い
られる。
In this case, TMG ((C
H3 )3 Ga), TEG ((C2 H Five )3 Ga), Al
Shin (AsH3 ), TMA ((CH3 )3 Al), TE
A ((C2 HFive )3 Al) is used to control the conductivity type.
As the gas for controlling, silane (SiHFour ), Cele
Hydrogen fluoride (H2 Se), DMZ ((CH3 )2 Zn)
Which is used and H is used as the carrier gas.2Used by
To be

【0048】(2)工程:逆導電型半導体層上にZn含
有層を形成する。
Step (2): A Zn-containing layer is formed on the opposite conductivity type semiconductor layer.

【0049】すなわち、ZnO膜6とSiO2膜7とを
それぞれスパッタリング法などを用いて、成膜する。こ
の際、ZnO膜6は500〜2000Å、SiO2膜は
1000〜2000Åの厚さで形成する。
That is, the ZnO film 6 and the SiO 2 film 7 are formed by the sputtering method or the like. At this time, the ZnO film 6 is formed to a thickness of 500 to 2000Å, and the SiO 2 film is formed to a thickness of 1000 to 2000Å.

【0050】また、ZnO層は半導体層に対しZnを拡
散させるが、このZnO層に代えて、Zn層もしくはZ
nAs層であってもよい。また、これら各層に対しそれ
ぞれにSiO2を混合した膜であってもよい。
The ZnO layer diffuses Zn into the semiconductor layer. Instead of this ZnO layer, a Zn layer or a Z layer is formed.
It may be an nAs layer. Further, a film in which SiO 2 is mixed with each of these layers may be used.

【0051】(3)工程:少なくとも逆導電型半導体層
とZn含有層との双方に対し加熱する。
Step (3): At least both the opposite conductivity type semiconductor layer and the Zn-containing layer are heated.

【0052】すなわち、この基板を600〜700度で
数十分アニ-ルすることでZnを基板に拡散する。
That is, Zn is diffused into the substrate by annealing this substrate at 600 to 700 degrees for several tens of minutes.

【0053】(4)工程:Zn含有層と逆導電型半導体
層とに対しエッチング処理して逆導電型半導体層の表面
を粗面化する。
Step (4): The Zn-containing layer and the opposite conductivity type semiconductor layer are subjected to etching treatment to roughen the surface of the opposite conductivity type semiconductor layer.

【0054】すなわち、ZnO膜6とSiO2膜7とに
対し、フッ酸等を用いたウエットエッチングにて除去す
る。このような除去にともなって、オーミックコンタク
ト層3cも粗面化される。
That is, the ZnO film 6 and the SiO 2 film 7 are removed by wet etching using hydrofluoric acid or the like. With such removal, the ohmic contact layer 3c is also roughened.

【0055】以上の各工程は、本発明の製造方法の基本
的なプロセスであり、このようなプロセスを経ること
で、本発明の半導体発光素子が得られる。
Each of the above steps is a basic process of the manufacturing method of the present invention, and the semiconductor light emitting device of the present invention is obtained by passing through such processes.

【0056】実際には、下記のような工程が引続き行わ
れる。各素子が分離されるように、半導体層2、3が島
状にパターニングされる。
Actually, the following steps are continuously performed. The semiconductor layers 2 and 3 are patterned in an island shape so that each element is separated.

【0057】このエッチングには、硫酸過酸化水素系の
エッチング液を用いたウエットエッチングやCCl2
2 ガスを用いたドライエッチングなどで行われる。各素
子を分離する時にダイシング等を用いて行う場合にはこ
のエッチング工程を省略してよい。
For this etching, wet etching using a sulfuric acid / hydrogen peroxide type etching solution or CCl 2 F 2 is used.
It is performed by dry etching using 2 gases. This etching step may be omitted if dicing or the like is used to separate each element.

【0058】そして、Auなどを蒸着法やスパッタリン
グ法で形成してP側電極4をパターニングして、N側電
極5をAuGeなどを同じく蒸着法やスパッタリング法
で形成する。
Then, Au or the like is formed by a vapor deposition method or a sputtering method and the P-side electrode 4 is patterned, and an N-side electrode 5 is formed of AuGe or the like by a vapor deposition method or a sputtering method.

【0059】かくして本発明の製造方法により得られた
半導体発光素子によれば、図1に示す上述の構成に対
し、エッチングによる粗面化処理を行うことで、図2に
示すように、クラッド層3bが凹凸状態となる。
Thus, according to the semiconductor light-emitting device obtained by the manufacturing method of the present invention, the clad layer as shown in FIG. 3b becomes an uneven state.

【0060】このようなエッチング処理後の表面粗さ
は、たとえばRa=約500Åになる。
The surface roughness after such etching treatment is, for example, Ra = about 500 Å.

【0061】かかる粗面化処理面を形成することで、ミ
クロに見ると光の取り出し面にさまざまな角度を有する
凹凸が形成され、有効立体角度が大きくなり、これによ
り、光の取り出し効率が向上し、その結果、半導体発光
素子の高出力化を実現できた。
By forming such a roughened surface, irregularities having various angles are formed on the light extraction surface when viewed microscopically, and the effective solid angle is increased, whereby the light extraction efficiency is improved. As a result, higher output of the semiconductor light emitting device was realized.

【0062】本発明においては、MOCVD法などの薄
膜形成技術にて半導体層を形成した場合にて、エッチン
グによる粗面化処理後に、一導電型半導体層2と逆導電
型半導体層3との積層の双方の膜厚合計が15μm以下
に設定している。
In the present invention, when the semiconductor layer is formed by the thin film forming technique such as MOCVD method, the one conductivity type semiconductor layer 2 and the opposite conductivity type semiconductor layer 3 are laminated after the roughening treatment by etching. The total film thickness of both is set to 15 μm or less.

【0063】このように設定したことで、クラッド層に
よる閉じ込め効果が十分に得られ、電流を電極下に集中
させないよう電流拡散の効果をもたせることができる。
With this setting, the confinement effect of the clad layer can be sufficiently obtained, and the current diffusion effect can be provided so that the current is not concentrated under the electrode.

【0064】しかも、この上限の膜厚にしたことで、成
膜時間を所要内に短くすることができ、製造コストを下
げることができる。
Moreover, by setting the film thickness at the upper limit, the film forming time can be shortened within a required amount, and the manufacturing cost can be reduced.

【0065】また、工程(3)にてZnが固相拡散され
たことで、拡散源周辺に高濃度のP型拡散領域が形成さ
れ、これにより、低抵抗化になる。
Further, since Zn is solid-phase-diffused in the step (3), a high-concentration P-type diffusion region is formed in the periphery of the diffusion source, and the resistance is reduced.

【0066】さらにまた、Znの固相拡散により、拡散
深さが浅く、また、表面荒れについても最表面にのみに
しか発生しないので、クラッド層3bがエッチングによ
って影響を受けないため、キャリアの注入効率が高く、
高出力、高応答速度というダブルヘテロ接合構造半導体
発光素子の特徴を損なうことない。
Furthermore, due to the solid phase diffusion of Zn, the diffusion depth is shallow, and the surface roughness occurs only on the outermost surface, so that the cladding layer 3b is not affected by the etching, so that carrier injection is performed. High efficiency,
The features of the double-heterojunction structure semiconductor light-emitting device such as high output and high response speed are not impaired.

【0067】しかも、上述したように従来の半導体発光
素子においては、LPE法でエピタキシャル成長して作
製していることで、クラッド層等はそれぞれ数十μm以
上の膜が形成され、これによって表面凹凸化を行うのは
容易である。しかしながら、MOCVDで作製した膜は
薄膜化が要請されるため、表面凹凸化は困難であるが、
このようにZnO層とSiO2膜を成膜した後に熱処理
を加えることによって、膜が薄い場合においても表面凹
凸処理を安定して行うことができ、また、高濃度のP拡
散領域を形成することができた。
Moreover, as described above, in the conventional semiconductor light emitting device, the cladding layer and the like are each formed with a film having a thickness of several tens of μm or more by the epitaxial growth by the LPE method. Is easy to do. However, it is difficult to make the surface uneven because the film formed by MOCVD is required to be thin.
Thus, by performing heat treatment after forming the ZnO layer and the SiO 2 film, the surface unevenness treatment can be stably performed even when the film is thin, and a high concentration P diffusion region can be formed. I was able to.

【0068】図8は本発明に係る半導体発光素子(実施
例1)と従来の半導体発光素子(表面凹凸なし)との発
光強度を比較した測定結果である。
FIG. 8 shows the measurement results comparing the light emission intensities of the semiconductor light emitting device according to the present invention (Example 1) and the conventional semiconductor light emitting device (without surface irregularities).

【0069】バッファ層2aはガリウム砒素層を0.5
μmの厚みに形成し、電子注入層2bはAl組成がx=
0.3のアルミニウムガリウム砒素を2μmの厚みに形
成した。
The buffer layer 2a is a gallium arsenide layer of 0.5.
The electron injection layer 2b is formed to have a thickness of μm and has an Al composition of x =
0.3 gallium aluminum gallium arsenide was formed to a thickness of 2 μm.

【0070】発光層3aはガリウム砒素層を1μmの厚
みに形成し、クラッド層3bはAl組成がx=0.3の
アルミニウムガリウム砒素を2μmの厚みに形成し、オ
ーミックコンタクト層3cはガリウム砒素層を0.01
μmの厚みに形成した。
The light emitting layer 3a is formed of a gallium arsenide layer with a thickness of 1 μm, the cladding layer 3b is formed of aluminum gallium arsenide with an Al composition of x = 0.3 with a thickness of 2 μm, and the ohmic contact layer 3c is a gallium arsenide layer. 0.01
It was formed to a thickness of μm.

【0071】その後、ZnO膜を1000Å、SiO2
膜を2000Åスパッタリング法を用いて成膜し、その
後、650度で25分間熱処理を加えた。
After that, a ZnO film of 1000 Å and SiO 2
A film was formed by using a 2000Å sputtering method, and then heat treatment was applied at 650 ° C. for 25 minutes.

【0072】この熱処理の後に、ZnO膜とSiO2
とを、たとえばフッ酸でもって除去すると、ZnO膜と
ガリウム砒素層との界面に凹凸が形成される。本発明者
はZnOとGaAsとの相互拡散が起因して、このよう
に凹凸が形成されると考える。
After this heat treatment, if the ZnO film and the SiO 2 film are removed with, for example, hydrofluoric acid, irregularities are formed at the interface between the ZnO film and the gallium arsenide layer. The present inventor believes that such unevenness is formed due to the mutual diffusion of ZnO and GaAs.

【0073】そして、P側電極4は金/クロム電極を厚
み1μm程度に形成し、N側電極5は金-ゲルマニウム-
ニッケルから成り、厚み1μm程度に形成した。
The P-side electrode 4 is a gold / chromium electrode having a thickness of about 1 μm, and the N-side electrode 5 is gold-germanium-.
It was made of nickel and formed to a thickness of about 1 μm.

【0074】このような処理を行うことによって、成膜
後の表面粗さRa=約50Åであったものが、エッチン
グ処理後の表面粗さRa=約500Åにすることができ
た。
By carrying out such a treatment, the surface roughness Ra after the film formation was about 50 Å, but the surface roughness Ra after the etching treatment could be about 500 Å.

【0075】このように作製したウエハーをウエハー状
態において発光強度を測定し、評価を行った。その結
果、図8に示すように、発光強度を約2割アップさせる
ことができた。
The wafer thus produced was evaluated by measuring the emission intensity in a wafer state. As a result, the emission intensity could be increased by about 20% as shown in FIG.

【0076】〔例2〕図3は本発明に係る半導体発光素
子の膜構成を示す断面図であり、熱処理による粗面化処
理を施す以前のものである。図4は本発明の半導体発光
素子の一実施形態を示す断面図であり、エッチングによ
る粗面化処理を施したものである。なお、図1と図2に
示す半導体発光素子と同一材には同一符号を付す。
Example 2 FIG. 3 is a cross-sectional view showing the film structure of the semiconductor light emitting device according to the present invention, which is before the roughening treatment by heat treatment. FIG. 4 is a cross-sectional view showing an embodiment of the semiconductor light emitting device of the present invention, which has been roughened by etching. The same members as those of the semiconductor light emitting device shown in FIGS. 1 and 2 are designated by the same reference numerals.

【0077】図3において、1は基板、2は一導電型半
導体層、3は逆導電型半導体層、6はZnO層、7はS
iO2膜、8は拡散マスクである。
In FIG. 3, 1 is a substrate, 2 is a one conductivity type semiconductor layer, 3 is a reverse conductivity type semiconductor layer, 6 is a ZnO layer, and 7 is S.
The iO 2 film and 8 are diffusion masks.

【0078】一導電型半導体層、逆導電型半導体層の成
膜は例1に記載したものと同一であるが、その後、Si
Nなどの拡散マスク8をP−CVD法等を用いて成膜す
る。その後、フォトリソを用いて、電極形状に合わせて
拡散マスク8を残すようにパターンニングを行う。
The film formation of the one-conductivity-type semiconductor layer and the opposite-conductivity-type semiconductor layer is the same as that described in Example 1, but thereafter, Si is used.
A diffusion mask 8 of N or the like is formed by using a P-CVD method or the like. After that, patterning is performed using photolithography so that the diffusion mask 8 is left according to the shape of the electrode.

【0079】その上にZnO膜6を500〜2000
Å、SiO2膜7を1000〜2000Åの厚さで形成
する。
A ZnO film 6 is further formed thereon to 500 to 2000.
Å, the SiO 2 film 7 is formed with a thickness of 1000 to 2000Å.

【0080】本発明の半導体発光素子は、図3に示す構
成に対し、熱処理による粗面化処理を行うことで、図4
に示すように、クラッド層3bが凹凸状態となる。
The semiconductor light emitting device of the present invention is obtained by subjecting the structure shown in FIG.
As shown in, the clad layer 3b becomes uneven.

【0081】このような粗面化処理によれば、エッチン
グ処理後の表面粗さは、たとえばRa=約500Åにな
る。
According to such a roughening treatment, the surface roughness after the etching treatment becomes Ra = about 500Å, for example.

【0082】かくして、かかる粗面化処理面を形成する
ことで、ミクロに見ると光の取り出し面にさまざまな角
度を有する凹凸が形成されたことで、有効立体角度が大
きくなり、これにより、光の取り出し効率が向上し、そ
の結果、半導体発光素子の高出力化を実現できた。
Thus, by forming such a roughened surface, irregularities having various angles are formed on the light extraction surface in a microscopic view, and the effective solid angle is increased, which results in light The extraction efficiency was improved, and as a result, higher output of the semiconductor light emitting device was realized.

【0083】本発明においては、MOCVD法などの薄
膜形成技術にて半導体層を形成した場合にて、エッチン
グによる粗面化処理後に、一導電型半導体層2と逆導電
型半導体層3との積層の双方の膜厚合計が15μm以下
に設定している。
In the present invention, when the semiconductor layer is formed by the thin film forming technique such as MOCVD method, the one conductivity type semiconductor layer 2 and the opposite conductivity type semiconductor layer 3 are laminated after the roughening treatment by etching. The total film thickness of both is set to 15 μm or less.

【0084】このように設定したことで、クラッド層に
よる閉じ込め効果が十分に得られ、電流を電極下に集中
させないよう電流拡散の効果をもたせることができる。
With this setting, the confinement effect of the cladding layer can be sufficiently obtained, and the current diffusion effect can be provided so that the current is not concentrated under the electrode.

【0085】しかも、この上限の膜厚にしたことで、成
膜時間を所要内に短くすることができ、製造コストを下
げることができる。
Moreover, by setting the film thickness at the upper limit, the film formation time can be shortened within a required time, and the manufacturing cost can be reduced.

【0086】(半導体発光素子の製造方法)次に、上述
のような半導体発光素子の製造方法を説明する。
(Manufacturing Method of Semiconductor Light Emitting Element) Next, a manufacturing method of the above semiconductor light emitting element will be described.

【0087】まず、単結晶基板1上に一導電型半導体層
2および逆導電型半導体層3をMOCVD法で順次積層
して形成する。
First, the one conductivity type semiconductor layer 2 and the opposite conductivity type semiconductor layer 3 are sequentially formed on the single crystal substrate 1 by MOCVD.

【0088】これらの半導体層2、3を形成する場合、
基板温度を700〜900℃に上げて所望厚みの半導体
層2、3を形成する。
When forming these semiconductor layers 2 and 3,
The substrate temperature is raised to 700 to 900 ° C. to form the semiconductor layers 2 and 3 having a desired thickness.

【0089】この場合、原料ガスとしてはTMG((C
33 Ga)、TEG((C2 53 Ga)、アル
シン(AsH3 )、TMA((CH33 Al)、TE
A((C253 Al)などが用いられ、導電型を制
御するためのガスとしては、シラン(SiH4 )、セレ
ン化水素(H2 Se)、DMZ((CH32 Zn)な
どが用いられ、キャリアガスとしては、H2などが用い
られる。
In this case, TMG ((C
H3 )3 Ga), TEG ((C2 H Five )3 Ga), Al
Shin (AsH3 ), TMA ((CH3 )3 Al), TE
A ((C2 HFive )3 Al) is used to control the conductivity type.
As the gas for controlling, silane (SiHFour ), Cele
Hydrogen fluoride (H2 Se), DMZ ((CH3 )2 Zn)
Which is used and H is used as the carrier gas.2Used by
To be

【0090】その後、拡散マスク8を、SiN等を10
00〜3000Åの厚さでP−CVD法等を用いて成膜
する。その後、フォトリソを用いて、電極形状に合わせ
て拡散マスクを残すようにパターンニングを行う。
Thereafter, the diffusion mask 8 is replaced with SiN or the like by 10
A film having a thickness of 00 to 3000 Å is formed by using the P-CVD method or the like. Then, using photolithography, patterning is performed so as to leave a diffusion mask in conformity with the electrode shape.

【0091】次にZnO層6、SiO2膜7をそれぞれ
スパッタリング法などを用いて、成膜する。この際、Z
nO膜6は500〜2000Å、SiO2膜は1000
〜2000Åの厚さで形成する。
Next, the ZnO layer 6 and the SiO 2 film 7 are formed by the sputtering method or the like. At this time, Z
The nO film 6 is 500 to 2000Å, the SiO 2 film is 1000
Form with a thickness of ~ 2000Å.

【0092】その後、この基板を600〜700度で数
十分アニ-ルすることでZnを基板に拡散するととも
に、基板表面を祖面化する。
Thereafter, this substrate is annealed at 600 to 700 ° C. for several tens of minutes to diffuse Zn into the substrate and make the surface of the substrate rough.

【0093】その後、ZnO膜、SiO2膜をフッ酸等
を用いて除去する。
After that, the ZnO film and the SiO 2 film are removed by using hydrofluoric acid or the like.

【0094】次に、各素子が分離されるように、半導体
層2、3が島状にパターニングされる。
Next, the semiconductor layers 2 and 3 are patterned in an island shape so that each element is separated.

【0095】このエッチングには、硫酸過酸化水素系の
エッチング液を用いたウエットエッチングやCCl2
2 ガスを用いたドライエッチングなどで行われる。各素
子を分離する時にダイシング等を用いて行う場合にはこ
のエッチング工程を省略してよい。
For this etching, wet etching using a sulfuric acid / hydrogen peroxide type etching solution or CCl 2 F 2 is used.
It is performed by dry etching using 2 gases. This etching step may be omitted if dicing or the like is used to separate each element.

【0096】そして、Auなどを蒸着法やスパッタリン
グ法で形成して電極をパターニングして、裏面をAuG
eなどを同じく蒸着法やスパッタリング法で形成する。
Then, Au or the like is formed by a vapor deposition method or a sputtering method, the electrodes are patterned, and the back surface is made of AuG.
Similarly, e and the like are formed by vapor deposition or sputtering.

【0097】このようにZnの固相拡散を用いること
で、拡散源周辺に高濃度のP型拡散領域を形成すること
ができ、低抵抗化を図ることができる。また、Znの固
相拡散を用いることで拡散深さが浅く、また、表面荒れ
についても最表面にのみにしか発生しないので、クラッ
ド層3bがエッチングによって影響を受けないため、キ
ャリアの注入効率が高く、高出力、高応答速度というダ
ブルヘテロ接合構造半導体発光素子の特徴を損なうこと
ない。
By using the solid phase diffusion of Zn as described above, a high-concentration P-type diffusion region can be formed around the diffusion source, and the resistance can be reduced. Further, since the solid phase diffusion of Zn is used, the diffusion depth is shallow, and the surface roughness is generated only on the outermost surface. Therefore, the cladding layer 3b is not affected by the etching, so that the carrier injection efficiency is improved. The features of the double heterojunction structure semiconductor light emitting device that are high, high output, and high response speed are not impaired.

【0098】また、表面を凹凸化することにより、ミク
ロに見ると光の取り出し面にさまざまな角度を有する凹
凸が形成されることで、有効立体角度が大きくなり、光
の取り出し効率が向上する。このことによって、半導体
発光素子の高出力化を実現することが可能となる。
Further, by making the surface uneven, unevenness having various angles is formed on the light extraction surface in a microscopic view, thereby increasing the effective solid angle and improving the light extraction efficiency. As a result, it is possible to realize higher output of the semiconductor light emitting device.

【0099】上述したように従来の半導体発光素子にお
いては、LPE法でエピタキシャル成長して作製してい
ることで、クラッド層等はそれぞれ数十μm以上の膜が
形成され、これによって表面凹凸化を行うのは容易であ
る。
As described above, in the conventional semiconductor light emitting device, the cladding layer and the like are each formed with a film of several tens of μm or more by being epitaxially grown by the LPE method, so that the surface is roughened. Is easy.

【0100】しかしながら、MOCVD法で作製した膜
は薄膜化が要請されるため、表面凹凸化は困難である。
このようにZnO層やSiO2膜を成膜した後に熱処理
を加えることによって、膜が薄い場合においても表面凹
凸処理を安定して行うことができ、また、高濃度のP拡
散領域を形成することができた。
However, it is difficult to make the surface uneven because the film formed by the MOCVD method is required to be thin.
By performing heat treatment after forming the ZnO layer or the SiO 2 film in this way, surface unevenness treatment can be stably performed even when the film is thin, and a high concentration P diffusion region can be formed. I was able to.

【0101】また、このような構造にすることによっ
て、電流が主にZn拡散層を伝って流れるので、電極下
に電流が集中することが防止できる。
Further, with such a structure, the current mainly flows through the Zn diffusion layer, so that the current can be prevented from being concentrated under the electrode.

【0102】図8は本発明に係る半導体発光素子(実施
例2)と従来の半導体発光素子との発光強度を比較した
測定結果である。
FIG. 8 shows the measurement results comparing the light emission intensities of the semiconductor light emitting device according to the present invention (Example 2) and the conventional semiconductor light emitting device.

【0103】バッファ層2aはガリウム砒素層を0.5
μmの厚みに形成し、電子注入層2bはAl組成がx=
0.3のアルミニウムガリウム砒素を2μmの厚みに形
成した。
The buffer layer 2a is a gallium arsenide layer having a thickness of 0.5.
The electron injection layer 2b is formed to have a thickness of μm and has an Al composition of x =
0.3 gallium aluminum gallium arsenide was formed to a thickness of 2 μm.

【0104】発光層3aはガリウム砒素層を1μmの厚
みに形成し、クラッド層3bはAl組成がx=0.3の
アルミニウムガリウム砒素を2μmの厚みに形成し、オ
ーミックコンタクト層3cはガリウム砒素層を0.01
μmの厚みに形成した。
The light emitting layer 3a is formed of a gallium arsenide layer with a thickness of 1 μm, the cladding layer 3b is formed of aluminum gallium arsenide with an Al composition of x = 0.3 with a thickness of 2 μm, and the ohmic contact layer 3c is formed with a gallium arsenide layer. 0.01
It was formed to a thickness of μm.

【0105】その後、拡散防止SiN膜を2000Å、
ZnO膜を1000Å、SiO2膜を2000Åスパッ
タリング法を用いて成膜し、その後、650度で25分
間熱処理を加えた。
Thereafter, a diffusion prevention SiN film is added to 2000 Å,
A ZnO film was formed by 1000 Å and a SiO 2 film was formed by 2000 Å sputtering method, and thereafter, heat treatment was applied at 650 ° C. for 25 minutes.

【0106】P側電極4は金/クロム電極を厚み1μm
程度に形成し、N側電極5は金-ゲルマニウム-ニッケル
から成り、厚み1μm程度に形成した。
The P-side electrode 4 is a gold / chromium electrode having a thickness of 1 μm.
The N-side electrode 5 was made of gold-germanium-nickel and had a thickness of about 1 μm.

【0107】このような処理を行うことによって、成膜
後の表面粗さRa=約50Åであったものが、エッチン
グ処理後の表面粗さRa=約500Åにすることができ
た。
By carrying out such a treatment, the surface roughness Ra after the film formation was about 50 Å, but the surface roughness Ra after the etching treatment was about 500 Å.

【0108】このように作製したウエハーをウエハー状
態において発光強度を測定し、評価を行った。その結
果、図8に示すように発光強度は約2割アップさせるこ
とができた。
The wafer thus produced was evaluated by measuring the emission intensity in a wafer state. As a result, the emission intensity could be increased by about 20% as shown in FIG.

【0109】〔例3〕図5は本発明に係る半導体発光素
子の膜構成を示す断面図であり、熱処理による粗面化処
理を施す以前のものである。図6は本発明の半導体発光
素子の一実施形態を示す断面図であり、エッチングによ
る粗面化処理を施したものである。なお、図1〜図4に
示す半導体発光素子と同一材には同一符号を付す。
Example 3 FIG. 5 is a cross-sectional view showing a film structure of a semiconductor light emitting device according to the present invention, which is before roughening treatment by heat treatment. FIG. 6 is a cross-sectional view showing an embodiment of the semiconductor light emitting device of the present invention, which is subjected to a surface roughening treatment by etching. The same members as those of the semiconductor light emitting device shown in FIGS. 1 to 4 are designated by the same reference numerals.

【0110】図5において、1は基板、2は一導電型半
導体層、3は逆導電型半導体層、6はZnO層、7はS
iO2膜、8は拡散マスクである。
In FIG. 5, 1 is a substrate, 2 is a one conductivity type semiconductor layer, 3 is a reverse conductivity type semiconductor layer, 6 is a ZnO layer, and 7 is S.
The iO 2 film and 8 are diffusion masks.

【0111】一導電型半導体層、逆導電型半導体層の成
膜はその1に記載したものと同一である。
The film formation of the one conductivity type semiconductor layer and the opposite conductivity type semiconductor layer is the same as that described in 1.

【0112】その後、SiNなどの拡散マスク8をP−
CVD法等を用いて成膜する。その後、フォトリソを用
いて、電極形状に合わせて拡散マスクを残すようにパタ
ーンニングを行う。
Thereafter, the diffusion mask 8 made of SiN or the like is set to P-
The film is formed by using the CVD method or the like. Then, using photolithography, patterning is performed so as to leave a diffusion mask in conformity with the electrode shape.

【0113】その上にZnO膜を500〜2000Å、
SiO2膜を1000〜2000Åの厚さで形成する。
A ZnO film having a thickness of 500 to 2000Å,
An SiO 2 film is formed with a thickness of 1000 to 2000Å.

【0114】本発明の半導体発光素子は、図5に示す構
成に対し、熱処理による粗面化処理を行うことで、図6
に示すように、クラッド層3bが凹凸状態となる。
The semiconductor light emitting device of the present invention is obtained by subjecting the structure shown in FIG.
As shown in, the clad layer 3b becomes uneven.

【0115】このような粗面化処理は、後述の製法によ
り詳述するが、エッチング処理後の表面粗さは、たとえ
ばRa=約500Åになる。
Such a surface roughening treatment will be described in detail by a manufacturing method described later, but the surface roughness after the etching treatment is Ra = about 500Å, for example.

【0116】かくして、かかる粗面化処理面を形成する
ことで、ミクロに見ると光の取り出し面にさまざまな角
度を有する凹凸が形成されたことで、有効立体角度が大
きくなり、これにより、光の取り出し効率が向上し、そ
の結果、半導体発光素子の高出力化を実現できた。
Thus, by forming such a roughened surface, microscopically, irregularities having various angles are formed on the light extraction surface, so that the effective three-dimensional angle becomes large. The extraction efficiency was improved, and as a result, higher output of the semiconductor light emitting device was realized.

【0117】本発明においては、MOCVD法などの薄
膜形成技術にて半導体層を形成した場合にて、エッチン
グによる粗面化処理後に、一導電型半導体層2と逆導電
型半導体層3との積層の双方の膜厚合計が15μm以下
に設定している。
In the present invention, when the semiconductor layer is formed by a thin film forming technique such as MOCVD, the one conductivity type semiconductor layer 2 and the opposite conductivity type semiconductor layer 3 are laminated after the roughening treatment by etching. The total film thickness of both is set to 15 μm or less.

【0118】このように設定したことで、クラッド層に
よる閉じ込め効果が十分に得られ、電流を電極下に集中
させないよう電流拡散の効果をもたせることができる。
With this setting, the confinement effect of the cladding layer can be sufficiently obtained, and the effect of current diffusion can be provided so that the current is not concentrated under the electrode.

【0119】しかも、この上限の膜厚にしたことで、成
膜時間を所要内に短くすることができ、製造コストを下
げることができる。
Moreover, by setting the film thickness at the upper limit, the film formation time can be shortened within a required time, and the manufacturing cost can be reduced.

【0120】(半導体発光素子の製造方法)次に、本発
明の半導体発光素子の製造方法を説明する。まず、単結
晶基板1上に一導電型半導体層2および逆導電型半導体
層3をMOCVDなどで順次積層して形成する。
(Method for Manufacturing Semiconductor Light Emitting Element) Next, a method for manufacturing the semiconductor light emitting element of the present invention will be described. First, the one conductivity type semiconductor layer 2 and the opposite conductivity type semiconductor layer 3 are sequentially formed on the single crystal substrate 1 by MOCVD or the like.

【0121】これらの半導体層2、3を形成する場合、
基板温度を700〜900℃に上げて所望厚みの半導体
層2、3を形成する。
When these semiconductor layers 2 and 3 are formed,
The substrate temperature is raised to 700 to 900 ° C. to form the semiconductor layers 2 and 3 having a desired thickness.

【0122】この場合、原料ガスとしてはTMG((C
33 Ga)、TEG((C2 53 Ga)、アル
シン(AsH3 )、TMA((CH33 Al)、TE
A((C253 Al)などが用いられ、導電型を制
御するためのガスとしては、シラン(SiH4 )、セレ
ン化水素(H2 Se)、DMZ((CH32 Zn)な
どが用いられ、キャリアガスとしては、H2などが用い
られる。
In this case, TMG ((C
H3 )3 Ga), TEG ((C2 H Five )3 Ga), Al
Shin (AsH3 ), TMA ((CH3 )3 Al), TE
A ((C2 HFive )3 Al) is used to control the conductivity type.
As the gas for controlling, silane (SiHFour ), Cele
Hydrogen fluoride (H2 Se), DMZ ((CH3 )2 Zn)
Which is used and H is used as the carrier gas.2Used by
To be

【0123】その後、拡散マスクをSiN等を1000
〜3000Åの厚さでP−CVD法等を用いて成膜す
る。その後、フォトリソを用いて、電極形状に合わせて
拡散マスクを残すようにパターンニングを行う。
Thereafter, the diffusion mask is made of SiN, etc.
A film having a thickness of up to 3000 Å is formed by the P-CVD method or the like. Then, using photolithography, patterning is performed so as to leave a diffusion mask in conformity with the electrode shape.

【0124】次にZnO層やSiO2膜をそれぞれスパ
ッタリング法などを用いて、成膜する。この際、ZnO
膜は500〜2000Å、SiO2膜は1000〜20
00Åの厚さで形成する。ここでZnOはZnを拡散さ
せるためのものでZn、ZnAsであってもよい。ま
た、それぞれにSiO2を混合した膜であってもよい。
SiO2の混合膜を用いると、SiO2比率が大きいと表
面の凹凸化が生じにくくなるため、Zn比率が大きくな
るようにする。
Next, a ZnO layer and a SiO 2 film are formed by the sputtering method or the like. At this time, ZnO
The film is 500 ~ 2000Å, the SiO 2 film is 1000 ~ 20
It is formed with a thickness of 00Å. Here, ZnO is for diffusing Zn, and may be Zn or ZnAs. Further, it may be a film in which SiO 2 is mixed in each.
When a mixed film of SiO 2 is used, if the ratio of SiO 2 is large, it becomes difficult for the surface to become uneven, so the ratio of Zn is made large.

【0125】その後、この基板を600〜700度で数
十分アニ-ルすることでZnを基板に拡散するととも
に、基板表面を祖面化する。
Then, this substrate is annealed at 600 to 700 ° C. for several tens of minutes to diffuse Zn into the substrate and make the surface of the substrate rough.

【0126】しかる後、フォトリソを用いて、電極がコ
ンタクトする部分のみをエッチングして、その他のZn
O膜、SiO2膜を除去せずにパッシベーション膜とし
て利用する。
After that, using photolithography, only the portions in contact with the electrodes are etched to remove other Zn.
The O film and the SiO 2 film are used as a passivation film without being removed.

【0127】次に、各素子が分離されるように、半導体
層2、3が島状にパターニングされる。
Next, the semiconductor layers 2 and 3 are patterned in an island shape so that each element is separated.

【0128】このエッチングには、硫酸過酸化水素系の
エッチング液を用いたウエットエッチングやCCl2
2 ガスを用いたドライエッチングなどで行われる。各素
子を分離する時にダイシング等を用いて行う場合にはこ
のエッチング工程を省略してよい。
For this etching, wet etching using a sulfuric acid / hydrogen peroxide type etching solution or CCl 2 F 2 is used.
It is performed by dry etching using 2 gases. This etching step may be omitted if dicing or the like is used to separate each element.

【0129】そして、Auなどを蒸着法やスパッタリン
グ法で形成して電極をパターニングして、裏面をAuG
eなどを同じく蒸着法やスパッタリング法で形成する。
Then, Au or the like is formed by a vapor deposition method or a sputtering method, the electrodes are patterned, and the back surface is made of AuG.
Similarly, e and the like are formed by vapor deposition or sputtering.

【0130】このようにZnの固相拡散を用いること
で、拡散源周辺に高濃度のP型拡散領域を形成すること
ができ、低抵抗化を図ることができた。また、Znの固
相拡散を用いることで拡散深さが浅く、また、表面荒れ
についても最表面にのみにしか発生しないので、クラッ
ド層3bがエッチングによって影響を受けないため、キ
ャリアの注入効率が高く、高出力、高応答速度というダ
ブルヘテロ接合構造半導体発光素子の特徴を損なうこと
ない。
By using the solid phase diffusion of Zn as described above, a high-concentration P-type diffusion region can be formed around the diffusion source, and the resistance can be reduced. Further, since the solid phase diffusion of Zn is used, the diffusion depth is shallow, and the surface roughness is generated only on the outermost surface. Therefore, the cladding layer 3b is not affected by the etching, so that the carrier injection efficiency is improved. The features of the double heterojunction structure semiconductor light emitting device that are high, high output, and high response speed are not impaired.

【0131】また、表面を凹凸化することにより、ミク
ロに見ると光の取り出し面にさまざまな角度を有する凹
凸が形成されることで、有効立体角度が大きくなり、光
の取り出し効率が向上する。このことによって、半導体
発光素子の高出力化を実現することができる。
Further, by making the surface uneven, unevenness having various angles is formed on the light extraction surface in a microscopic view, so that the effective solid angle is increased and the light extraction efficiency is improved. As a result, higher output of the semiconductor light emitting device can be realized.

【0132】上述したように従来の半導体発光素子にお
いては、LPE法でエピタキシャル成長して作製してい
ることで、クラッド層等はそれぞれ数十μm以上の膜が
形成され、これによって表面凹凸化を行うのは容易であ
る。
As described above, in the conventional semiconductor light emitting device, the cladding layer and the like are each formed with a film having a thickness of several tens of μm or more by the epitaxial growth by the LPE method, so that the surface is roughened. Is easy.

【0133】しかしながら、MOCVD法で作製した膜
は薄膜化が要請されるため、表面凹凸化は困難である。
このようにZnO層やSiO2膜を成膜した後に熱処理
を加えることによって、膜が薄い場合においても表面凹
凸処理を安定して行うことができ、また、高濃度のP拡
散領域を形成することができた。
However, since the film formed by the MOCVD method is required to be thin, it is difficult to make the surface uneven.
By performing heat treatment after forming the ZnO layer or the SiO 2 film in this way, surface unevenness treatment can be stably performed even when the film is thin, and a high concentration P diffusion region can be formed. I was able to.

【0134】また、このような構造にすることによっ
て、電流が主にZn拡散層を伝って流れるので、電極下
に電流が集中することが防止できる。
Further, with such a structure, the current mainly flows through the Zn diffusion layer, so that the current can be prevented from being concentrated under the electrode.

【0135】図8は本発明に係る半導体発光素子(実施
例3)と従来の半導体発光素子との発光強度を比較した
測定結果である。
FIG. 8 shows the measurement results comparing the light emission intensities of the semiconductor light emitting device according to the present invention (Example 3) and the conventional semiconductor light emitting device.

【0136】バッファ層2aはガリウム砒素層を0.5
μmの厚みに形成し、電子注入層2bはAl組成がx=
0.3のアルミニウムガリウム砒素を2μmの厚みに形
成した。
The buffer layer 2a is a gallium arsenide layer having a thickness of 0.5.
The electron injection layer 2b is formed to have a thickness of μm and has an Al composition of x =
0.3 gallium aluminum gallium arsenide was formed to a thickness of 2 μm.

【0137】発光層3aはガリウム砒素層を1μmの厚
みに形成し、クラッド層3bはAl組成がx=0.3の
アルミニウムガリウム砒素を2μmの厚みに形成し、オ
ーミックコンタクト層3cはガリウム砒素層を0.01
μmの厚みに形成した。
The light emitting layer 3a is a gallium arsenide layer having a thickness of 1 μm, the clad layer 3b is aluminum gallium arsenide having an Al composition of x = 0.3 having a thickness of 2 μm, and the ohmic contact layer 3c is a gallium arsenide layer. 0.01
It was formed to a thickness of μm.

【0138】その後、拡散防止SiN膜を2000Å、
ZnO膜を1000Å、SiO2膜を2000Åスパッ
タリング法を用いて成膜し、その後、650度で25分
間熱処理を加えた。
Thereafter, a diffusion preventing SiN film is added to 2000 Å,
A ZnO film was formed by 1000 Å and a SiO 2 film was formed by 2000 Å sputtering method, and thereafter, heat treatment was applied at 650 ° C. for 25 minutes.

【0139】P側電極4は金/クロム電極を厚み1μm
程度に形成し、N側電極5は金-ゲルマニウム-ニッケル
から成り、厚み1μm程度に形成した。
The P-side electrode 4 is a gold / chromium electrode having a thickness of 1 μm.
The N-side electrode 5 was made of gold-germanium-nickel and had a thickness of about 1 μm.

【0140】このような処理を行うことによって、成膜
後の表面粗さRa=約50Åであったものが、エッチン
グ処理後の表面粗さRa=約500Åにすることができ
た。
By carrying out such a treatment, the surface roughness Ra after the film formation was about 50 Å, but the surface roughness Ra after the etching treatment was about 500 Å.

【0141】このように作製したウエハーをウエハー状
態において発光強度を測定し、評価を行った。その結
果、図8に示すように、発光強度は約3割アップさせる
ことが出来た。
The wafer thus produced was evaluated by measuring the emission intensity in a wafer state. As a result, as shown in FIG. 8, the emission intensity could be increased by about 30%.

【0142】[0142]

【発明の効果】以上のように、本発明の半導体発光素子
によれば、半導体基板上に双方の膜厚合計が15μm以
下になるように一導電型半導体層と逆導電型半導体層と
を順次積層し、さらに逆導電型半導体層は発光層とクラ
ッド層とを順次積層して形成し、上面にZnを含む膜を
形成し、その後、熱処理をくわえることで、粗面化処理
面と成したことで、有効立体角度を大きくし、光の取り
出し効率を高め、これによって高性能な半導体発光素子
が提供できた。
As described above, according to the semiconductor light emitting device of the present invention, the one conductivity type semiconductor layer and the opposite conductivity type semiconductor layer are sequentially formed on the semiconductor substrate so that the total film thickness of both is 15 μm or less. Further, the reverse conductivity type semiconductor layer was formed by sequentially stacking a light emitting layer and a cladding layer, forming a film containing Zn on the upper surface, and then adding heat treatment to form a roughened surface. As a result, the effective solid angle can be increased and the light extraction efficiency can be increased, whereby a high performance semiconductor light emitting device can be provided.

【0143】また、本発明によれば、Zn固相拡散時に
おいて、Zn含有率の高い拡散源を用いると表面が荒れ
るという現象を利用して、表面を粗面化処理すること
で、有効立体角度を大きくし、光の取り出し効率を高
め、これによって高性能な半導体発光素子が提供でき
た。
Further, according to the present invention, during the solid phase diffusion of Zn, the surface is roughened by utilizing the phenomenon that the surface is roughened by using a diffusion source having a high Zn content. By increasing the angle and increasing the light extraction efficiency, a high-performance semiconductor light emitting device could be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る熱処理による粗面化処理を施す前
の半導体発光素子の膜構成を示す断面図である。
FIG. 1 is a cross-sectional view showing a film structure of a semiconductor light emitting device before roughening treatment by heat treatment according to the present invention.

【図2】本発明に係る熱処理による粗面化処理を施した
半導体発光素子の膜構成を示す断面図である。
FIG. 2 is a cross-sectional view showing a film structure of a semiconductor light emitting device which has been subjected to a surface roughening treatment by a heat treatment according to the present invention.

【図3】本発明に係る熱処理による粗面化処理を施す前
の他の半導体発光素子の膜構成を示す断面図である。
FIG. 3 is a cross-sectional view showing a film structure of another semiconductor light emitting device before roughening treatment by heat treatment according to the present invention.

【図4】本発明に係る熱処理による粗面化処理を施した
他の半導体発光素子の膜構成を示す断面図である。
FIG. 4 is a cross-sectional view showing a film structure of another semiconductor light emitting device which has been subjected to a surface roughening treatment by a heat treatment according to the present invention.

【図5】本発明に係る熱処理による粗面化処理を施す前
のさらに他の半導体発光素子の膜構成を示す断面図であ
る。
FIG. 5 is a cross-sectional view showing a film structure of still another semiconductor light emitting device before the roughening treatment by the heat treatment according to the present invention is performed.

【図6】本発明に係る熱処理による粗面化処理を施した
さらに他の半導体発光素子の膜構成を示す断面図であ
る。
FIG. 6 is a cross-sectional view showing a film structure of still another semiconductor light emitting device which has been subjected to a surface roughening treatment by a heat treatment according to the present invention.

【図7】従来の半導体発光素子を示す断面図である。FIG. 7 is a cross-sectional view showing a conventional semiconductor light emitting device.

【図8】半導体発光素子の発光強度を示す評価図であ
る。
FIG. 8 is an evaluation diagram showing the emission intensity of a semiconductor light emitting device.

【符号の説明】[Explanation of symbols]

1、11・・・半導体基板 2、12・・・一導電型半導体層 3、13・・・逆導電型半導体層 4、14・・・P側電極 5、15・・・N側電極 6・・・Zn拡散源(ZnO) 7・・・キャップ膜(SiO2) 8・・・拡散防止膜 2a・・・バッファ層 2b・・・電子注入層 3a・・・発光層 3b・・・クラッド層 3c・・・オーミックコンタクト層1, 11 ... Semiconductor substrate 2, 12 ... One conductivity type semiconductor layer 3, 13 ... Reverse conductivity type semiconductor layer 4, 14 ... P-side electrode 5, 15 ... N-side electrode 6. ..Zn diffusion source (ZnO) 7 ... Cap film (SiO 2 ) 8 ... Diffusion prevention film 2a ... Buffer layer 2b ... Electron injection layer 3a ... Light emitting layer 3b ... Clad layer 3c ... Ohmic contact layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】順次下記(1)〜(4)の各工程を経るこ
とで、発光面を粗面化処理したことを特徴とする半導体
発光素子の製造方法。 (1)半導体基板上にガリウム砒素系の一導電型半導体
層と逆導電型半導体層とを順次積層する。 (2)逆導電型半導体層上にZn含有層を形成する。 (3)少なくとも逆導電型半導体層とZn含有層との双
方に対し加熱し逆導電型半導体層にZnを拡散する。 (4)エッチング処理によりZn含有層を除去するとと
もに、逆導電型半導体層の表面を粗面化する。
1. A method for manufacturing a semiconductor light emitting device, characterized in that a light emitting surface is roughened by sequentially performing the following steps (1) to (4). (1) A gallium arsenide-based one conductivity type semiconductor layer and an opposite conductivity type semiconductor layer are sequentially stacked on a semiconductor substrate. (2) A Zn-containing layer is formed on the opposite conductivity type semiconductor layer. (3) At least both the opposite conductivity type semiconductor layer and the Zn-containing layer are heated to diffuse Zn into the opposite conductivity type semiconductor layer. (4) The Zn-containing layer is removed by etching and the surface of the opposite conductivity type semiconductor layer is roughened.
【請求項2】前記ガリウム砒素系の一導電型半導体層と
逆導電型半導体層とをMOCVDにより形成したことを
特徴とする請求項1記載の半導体発光素子の製造方法。
2. A method of manufacturing a semiconductor light emitting device according to claim 1, wherein the gallium arsenide-based one conductivity type semiconductor layer and the opposite conductivity type semiconductor layer are formed by MOCVD.
【請求項3】前記ガリウム砒素系の一導電型半導体層と
逆導電型半導体層との双方の膜厚合計が15μm以下で
あることを特徴とする請求項2記載の半導体発光素子の
製造方法。
3. The method of manufacturing a semiconductor light emitting device according to claim 2, wherein the total thickness of both the gallium arsenide-based one conductivity type semiconductor layer and the opposite conductivity type semiconductor layer is 15 μm or less.
JP2001229698A 2001-07-30 2001-07-30 Method for manufacturing semiconductor light-emitting element Pending JP2003046117A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001229698A JP2003046117A (en) 2001-07-30 2001-07-30 Method for manufacturing semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001229698A JP2003046117A (en) 2001-07-30 2001-07-30 Method for manufacturing semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
JP2003046117A true JP2003046117A (en) 2003-02-14

Family

ID=19062004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001229698A Pending JP2003046117A (en) 2001-07-30 2001-07-30 Method for manufacturing semiconductor light-emitting element

Country Status (1)

Country Link
JP (1) JP2003046117A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743468B1 (en) * 2006-03-31 2007-07-30 에피밸리 주식회사 Iii-nitride semiconductor light emitting device
CN100356593C (en) * 2004-03-30 2007-12-19 晶元光电股份有限公司 High efficient nitride series light-emitting element
JP2008505507A (en) * 2004-07-02 2008-02-21 クリー インコーポレイテッド LED using substrate modification to improve light extraction and method of making the same
JP2008252056A (en) * 2007-03-05 2008-10-16 Fujifilm Corp Light-emitting element and manufacturing method thereof, and optical element and manufacturing method thereof
KR100926319B1 (en) * 2005-07-12 2009-11-12 한빔 주식회사 Light emitting diode device having advanced light extraction efficiency and preparation method thereof
US8598607B2 (en) 2006-03-07 2013-12-03 Lg Electronics Inc. Light emitting device and method of manufacturing the same
US8858004B2 (en) 2005-12-22 2014-10-14 Cree, Inc. Lighting device
US8901585B2 (en) 2003-05-01 2014-12-02 Cree, Inc. Multiple component solid state white light
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
US9666772B2 (en) 2003-04-30 2017-05-30 Cree, Inc. High powered light emitter packages with compact optics
US10615324B2 (en) 2013-06-14 2020-04-07 Cree Huizhou Solid State Lighting Company Limited Tiny 6 pin side view surface mount LED

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666772B2 (en) 2003-04-30 2017-05-30 Cree, Inc. High powered light emitter packages with compact optics
US8901585B2 (en) 2003-05-01 2014-12-02 Cree, Inc. Multiple component solid state white light
CN100356593C (en) * 2004-03-30 2007-12-19 晶元光电股份有限公司 High efficient nitride series light-emitting element
US8617909B2 (en) 2004-07-02 2013-12-31 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
JP2008505507A (en) * 2004-07-02 2008-02-21 クリー インコーポレイテッド LED using substrate modification to improve light extraction and method of making the same
KR100926319B1 (en) * 2005-07-12 2009-11-12 한빔 주식회사 Light emitting diode device having advanced light extraction efficiency and preparation method thereof
US8858004B2 (en) 2005-12-22 2014-10-14 Cree, Inc. Lighting device
US9343624B2 (en) 2006-03-07 2016-05-17 Lg Electronics Inc. Light emitting device and method of manufacturing the same
US8643035B2 (en) 2006-03-07 2014-02-04 Lg Electronics Inc. Light emitting device and method of manufacturing the same
US8598607B2 (en) 2006-03-07 2013-12-03 Lg Electronics Inc. Light emitting device and method of manufacturing the same
US8912556B2 (en) 2006-03-07 2014-12-16 Lg Electronics Inc. Light emitting device and method of manufacturing the same
KR100743468B1 (en) * 2006-03-31 2007-07-30 에피밸리 주식회사 Iii-nitride semiconductor light emitting device
WO2008123010A1 (en) * 2007-03-05 2008-10-16 Fujifilm Corporation Light emitting element, method for manufacturing the light emitting element, optical element and method for manufacturing the optical element
JP2008252056A (en) * 2007-03-05 2008-10-16 Fujifilm Corp Light-emitting element and manufacturing method thereof, and optical element and manufacturing method thereof
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
US10615324B2 (en) 2013-06-14 2020-04-07 Cree Huizhou Solid State Lighting Company Limited Tiny 6 pin side view surface mount LED

Similar Documents

Publication Publication Date Title
US7422915B2 (en) Light emitting diode and method for manufacturing the same
TWI390763B (en) Light-emitting element and manufacturing method thereof
JPH06350135A (en) Radiation emitting-diode provided with improved radiation capability
JPH0897471A (en) Group-iii nitride semiconductor light emitting device
CN100452582C (en) Semiconductor laser and method for manufacturing the same
JPH1051030A (en) Group iii nitride semiconductor light-emitting element
JP2003046117A (en) Method for manufacturing semiconductor light-emitting element
JP4174581B2 (en) Method for manufacturing light emitting device
JP3782230B2 (en) Manufacturing method of semiconductor laser device and manufacturing method of group III-V compound semiconductor element
JP3507716B2 (en) Method for manufacturing semiconductor light emitting device
JPH0964414A (en) Light emitting diode element
JP4108439B2 (en) Light emitting device manufacturing method and light emitting device
JP3016241B2 (en) Group III nitride semiconductor light emitting device
JP2000022262A (en) Semiconductor laser
JP2002353500A (en) Semiconductor light-emitting device and manufacturing method therefor
JP3140123B2 (en) Semiconductor light emitting device
JP3236649B2 (en) Semiconductor light emitting device
JP4126448B2 (en) Manufacturing method of semiconductor light emitting device
JP3564811B2 (en) Group III nitride semiconductor light emitting device
JP2003133584A (en) Semiconductor light emitting element
JP2001284650A (en) Semiconductor light emitting element
JP2912780B2 (en) Method for manufacturing semiconductor light emitting device
JPH05235406A (en) Semiconductor light-emitting device
JP3140121B2 (en) Semiconductor light emitting device
JP3748998B2 (en) Etching method and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308