KR100926319B1 - Light emitting diode device having advanced light extraction efficiency and preparation method thereof - Google Patents
Light emitting diode device having advanced light extraction efficiency and preparation method thereof Download PDFInfo
- Publication number
- KR100926319B1 KR100926319B1 KR1020050062481A KR20050062481A KR100926319B1 KR 100926319 B1 KR100926319 B1 KR 100926319B1 KR 1020050062481 A KR1020050062481 A KR 1020050062481A KR 20050062481 A KR20050062481 A KR 20050062481A KR 100926319 B1 KR100926319 B1 KR 100926319B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting diode
- etching
- layer
- ohmic contact
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 (a) 발광면 상에 요철 패턴이 형성된 발광 다이오드부; 및 (b) 상기 요철 패터닝된 발광다이오드부의 발광면 일부를 식각하여 형성된 오목부(recess part) 내 위치하는 오믹 접촉 금속층을 구비하는 것이 특징인 발광다이오드 소자 및 이의 제조방법을 제공한다.The present invention (a) a light emitting diode unit is formed with an uneven pattern on the light emitting surface; And (b) an ohmic contact metal layer positioned in a recess part formed by etching a portion of the light emitting surface of the uneven patterned light emitting diode portion, and a method of manufacturing the same.
본 발명에서는 발광다이오드의 광추출 효율을 증가시키기 위해 전극 형성 이후 습식 식각을 통해 발광다이오드부의 발광면 상에 요철을 형성하는 대신, 발광면 상에 요철 패턴을 형성한 후 식각 처리 및 전극 형성 단계를 실시함으로써, 식각 공정에 의한 전극 재료의 부식 방지 및 발광다이오드 소자의 광추출 효율 증대를 제공할 수 있다. In the present invention, in order to increase the light extraction efficiency of the light emitting diode, instead of forming irregularities on the light emitting surface of the light emitting diode portion through wet etching after forming the electrode, an etching process and an electrode forming step after forming the uneven pattern on the light emitting surface By this, it is possible to provide corrosion prevention of the electrode material by the etching process and increase in light extraction efficiency of the light emitting diode device.
오믹 접촉 금속, 요철, 식각, 오목부, 광추출, 발광다이오드 소자 Ohmic contact metal, irregularities, etching, recess, light extraction, light emitting diode device
Description
도 1a는 종래 사파이어 기판이 제거된 발광다이오드부의 발광면에서 광 경로를 나타내는 모식도이며, 도 1b는 본 발명에 따라 사파이어 기판이 제거된 발광다이오드부의 요철 패턴이 형성된 발광면에서의 광 경로를 나타내는 모식도이다.Figure 1a is a schematic diagram showing the optical path in the light emitting surface of the light emitting diode portion is removed conventional sapphire substrate, Figure 1b is a schematic diagram showing the optical path in the light emitting surface formed with an uneven pattern of the light emitting diode portion from which the sapphire substrate is removed according to the present invention to be.
도 2는 사파이어 기판이 제거된 질화갈륨계 발광다이오드부의 발광면 상에 전극을 형성한 후 요철 패터닝된 발광다이오드부를 구비하는 종래 발광다이오드 소자의 단면 구조도이다.FIG. 2 is a cross-sectional structural view of a conventional light emitting diode device including an uneven patterned light emitting diode portion after forming an electrode on a light emitting surface of a gallium nitride based light emitting diode portion from which a sapphire substrate is removed.
도 3은 본 발명에 따라 발광면 상에 요철 패턴이 형성된 발광다이오드부와 상기 요철 패터닝된 발광면의 일부를 식각하여 형성된 오목부(recess part) 내 위치하는 오믹 접촉 금속층이 구비된 사파이어 기판이 제거된 발광 다이오드 단위 칩의 단면도이다. 3 is a sapphire substrate having an ohmic contact metal layer positioned in a recessed part formed by etching a portion of the light emitting diode portion having an uneven pattern formed on the light emitting surface and the uneven patterned light emitting surface according to the present invention. Section of a light emitting diode module chip.
도 4는 본 발명에 따라 사파이어 기판이 제거된 발광 다이오드 소자의 제작 공정에 관한 개략도이다. 4 is a schematic diagram of a manufacturing process of a light emitting diode device from which a sapphire substrate is removed according to the present invention.
도 5는 본 발명에 따라 건식 및 습식 식각법에 의해 발광면 상에 요철이 형성된 발광다이오드부 및 상기 요철 패터닝된 발광면의 일부를 재식각하여 드러난 n 형 층의 표면을 각각 나타내는 주사 전자 현미경(scanning electron microscope: SEM) 사진이다.FIG. 5 is a scanning electron microscope each showing a surface of an n-type layer exposed by re-etching a portion of the light emitting diode portion having unevenness formed on the light emitting surface by dry and wet etching methods and a part of the uneven patterned light emitting surface according to the present invention. scanning electron microscope (SEM).
본 발명은 전극 형성 이후 습식 식각을 통해 발광다이오드부의 발광면 상에 요철을 형성하는 대신, 상기 발광면 상에 요철 패턴을 형성한 후 식각 처리 및 전극을 형성함으로써, 식각 공정에 의한 전극 재료의 부식이 방지되고 광추출 효율이 증대된 발광다이오드 소자 및 이의 제조방법을 제공한다.According to the present invention, instead of forming irregularities on the light emitting surface of the light emitting diode portion through wet etching after forming the electrode, an etching process and an electrode are formed after the uneven pattern is formed on the light emitting surface, thereby causing corrosion of the electrode material by the etching process. The present invention provides a light emitting diode device which is prevented and has an increased light extraction efficiency and a method of manufacturing the same.
발광다이오드(light emitting diode; LED) 소자는 PN 접합에 순방향으로 전류를 흐르게 함으로써 빛을 발생시키는 반도체 소자이다.A light emitting diode (LED) device is a semiconductor device that generates light by flowing a current in a forward direction through a PN junction.
발광다이오드 제조를 위한 질화갈륨계 화합물 반도체의 성장에는 주로 사파이어 기판이 이용된다. 사파이어 기판은 절연체이므로 발광다이오드의 양극과 음극이 웨이퍼의 전면에 형성된다. 일반적인 저출력 질화갈륨계 발광다이오드는 결정 구조가 성장된 사파이어 기판을 리드프레임에 올린 후, 두개의 전극을 상부에 연결시키는 방식으로 제작된다. 열방출 효율을 개선하기 위하여 사파이어 기판을 약 100㎛ 이하의 두께로 얇게 하여 리드프레임에 붙이게 된다. 이때, 사파이어 기판의 열전도도는 약 50 W/m·K 으로 두께를 100㎛ 정도로 하더라도 열저항이 매우 크다. 반면 고출력 질화갈륨계 발광다이오드의 경우는 열방출 특성을 보다 개선하기 위하여 플립칩 본딩 방식이 주로 사용되는 추세이다. A sapphire substrate is mainly used for growing a gallium nitride compound semiconductor for manufacturing a light emitting diode. Since the sapphire substrate is an insulator, the anode and cathode of the light emitting diode are formed on the front surface of the wafer. A general low-power gallium nitride-based light emitting diode is fabricated by placing a sapphire substrate with a crystal structure on a lead frame and then connecting two electrodes to the top. In order to improve heat dissipation efficiency, the sapphire substrate is thinned to a thickness of about 100 μm or less and attached to the lead frame. At this time, the thermal conductivity of the sapphire substrate is about 50 W / m · K, and even if the thickness is about 100 μm, the thermal resistance is very large. On the other hand, in the case of high-output gallium nitride-based light emitting diodes, flip chip bonding is mainly used to improve heat dissipation characteristics.
플립칩 본딩 방식은 발광다이오드 구조가 만들어진 칩을 열전도도가 우수한 실리콘 웨이퍼(150 W/m·K)나 AlN 세라믹(약 180 W/m·K) 기판 등의 서브마운트에 뒤집어 접합한 것이다. 플립칩 구조는 서브마운트 기판을 통하여 열이 방출되므로 사파이어 기판을 통하여 열을 방출하는 경우보다는 열방출 효율이 개선되나, 제작 공정이 복잡하고 열방출 문제가 여전히 잔존하는 문제점이 있다. In the flip chip bonding method, a chip in which a light emitting diode structure is formed is inverted and bonded to a submount such as a silicon wafer (150 W / m · K) or AlN ceramic (about 180 W / m · K) substrate having excellent thermal conductivity. Since the flip chip structure emits heat through the submount substrate, the heat dissipation efficiency is improved as compared with the heat dissipation through the sapphire substrate, but the manufacturing process is complicated and heat dissipation problems remain.
이러한 문제점들을 해결하기 위하여 사파이어 기판이 제거된 발광 다이오드 제작이 주목 받고 있다. 이는 질화갈륨계 발광 다이오드 결정구조로부터 사파이어 기판을 제거한 후 패키징 하는 기술로서 열방출 효율이 가장 우수한 구조로 알려져 있으며, 제작 공정이 획기적으로 줄어들고 발광 면적이 넓은 장점을 가진 것으로 알려져 있다. In order to solve these problems, fabrication of light emitting diodes from which the sapphire substrate has been removed has been attracting attention. This is a technology for packaging after removing the sapphire substrate from the gallium nitride-based light emitting diode crystal structure is known to have the best heat dissipation efficiency, it is known that the manufacturing process is significantly reduced and the light emitting area has a wide light emitting area.
그러나 이러한 장점에도 불구하고 사파이어 기판 제거에 의해 제작된 발광 다이오드는 기존 기술을 이용한 발광 다이오드에 비해 낮은 광추출 효율을 보이는데 그 이유는 다음과 같다. 질화갈륨과 몰딩 물질 간의 큰 굴절률 차에 의하여 발광 다이오드에서 발생된 빛의 상당 부분이 외부로 방출되지 않고 전반사되어 다시 발광다이오드 구조쪽으로 진행하여 소멸하게 된다. 활성층에서 생성된 광이 외부로 방출될 때 임계각보다 크면 모두 전반사 된다고 가정하고, 질화갈륨과 몰딩 물질의 굴절률을 고려하여 계산하면 발생된 빛의 약 10% 정도 만이 외부로 방출되게 된다. 따라서 광추출 효율의 많은 개선이 요구된다. 이를 해결하기 위해서 일부 연구자들은 레이저로 사파이어 기판을 제거 하고 전극 배선을 형성한 후, 노출된 n-GaN 표면에 요철을 주는 방법에 대한 연구가 수행되고 있다. n-GaN 의 표면에 요철을 주 는 구체적인 방법으로는 습식식각에 의하여 n-GaN 표면에 원뿔 모양을 형성시키는 것이다 (T. Fujii et al. Appl. phys. Lett., 2004, 84, 855, Y. Gao et al. Jap. J. Appl. Phys., 2004, 43, L637 참조). 이 경우 광추출 효율이 2 배 정도 향상되는 것으로 보고되었다. Despite these advantages, however, light emitting diodes manufactured by sapphire substrate removal show lower light extraction efficiency compared to light emitting diodes using conventional technologies, for the following reasons. Due to the large difference in refractive index between the gallium nitride and the molding material, a large part of the light emitted from the light emitting diode is totally reflected without disappearing to the outside and proceeds to the light emitting diode structure again and disappears. When the light generated from the active layer is emitted to the outside, it is assumed to be totally reflected when it is larger than the critical angle. When calculating the refractive index of gallium nitride and the molding material, only about 10% of the generated light is emitted to the outside. Therefore, much improvement of light extraction efficiency is required. To solve this problem, some researchers are investigating how to remove the sapphire substrate with a laser, form electrode wirings, and apply irregularities to the exposed n-GaN surface. As a specific method of giving irregularities to the surface of n-GaN, a conical shape is formed on the n-GaN surface by wet etching (T. Fujii et al. Appl. phys. Lett., 2004, 84, 855, Y Gao et al. Jap. J. Appl. Phys., 2004, 43, L637). In this case, the light extraction efficiency is reported to be improved by about 2 times.
광추출 효율이 향상되는 원리는 도 1을 통해 설명될 수 있다. 도 1은 사파이어 기판이 제거된 발광 다이오드에서 발생한 광의 경로를 나타낸 것으로, 도 1(a)는 사파이어 기판이 제거된 발광 다이오드의 표면에서 발생하는 전반사에 의해 발생한 광(光) 중 일부만 발광 다이오드를 빠져 나오는 것을 보여주는 개념도이고, 도 1(b)는 사파이어 기판 제거 후 표면에 형성된 요철을 통해 발광 다이오드의 광추출 효율이 증가되는 현상을 나타낸 개략도이다. The principle of improving the light extraction efficiency can be described with reference to FIG. 1. FIG. 1 illustrates a path of light generated in a light emitting diode from which a sapphire substrate is removed. FIG. 1 (a) shows only a part of light generated by total reflection generated from the surface of the light emitting diode from which the sapphire substrate is removed. Figure 1 (b) is a schematic diagram showing a phenomenon that the light extraction efficiency of the light emitting diode is increased through the irregularities formed on the surface after removing the sapphire substrate.
한편, 종래 일부 연구자들은 n 전극 형성 후 습식 식각법으로 질화갈륨 표면에 요철을 형성하여 사파이어 기판이 제거된 발광 다이오드를 제작하였다. 이러한 방법으로 발광 다이오드를 제작하면 도 2와 같은 구조를 갖는다. Meanwhile, some researchers have fabricated a light emitting diode from which a sapphire substrate is removed by forming irregularities on the surface of gallium nitride by wet etching after n electrode formation. When the light emitting diode is manufactured in this manner, it has a structure as shown in FIG.
이때, 질화갈륨 표면에 요철을 형성하기 위한 습식 식각 공정에서는 주로 수산화칼륨과 같은 강염기를 사용하게 되는데, 대부분의 금속은 강염기 용액에 부식성을 가지므로, 이미 형성된 n 전극이 부식되는 문제점이 있다. 일반적으로 질화갈륨 박막의 n 오믹 접촉을 위해 Ti/Al 과 같은 금속 구조를 사용하나, Al 은 강염기 용액에서 부식되기 때문에 Ti/Al 을 n 오믹 금속으로 사용하고 요철 형성 공정을 진행하면 금속이 부식되어 없어지게 된다. 따라서 선행기술로 발광소자를 제작할 때는 Ti/Au 와 같이 제한된 금속만을 사용해야 하는 문제점이 발생한다. 또한, n 전극 형성 후 건식 식각으로 질화갈륨 표면에 요철을 형성한다 하더라도, 플라즈마 분위기에서 n 전극의 식각 및/또는 표면상태의 변화가 발생하게 된다. 따라서 기존 제조 공정으로는 표면에 요철을 형성하여 사파이어 기판이 제거된 발광 다이오드를 제작할 수 없다. At this time, in the wet etching process for forming irregularities on the gallium nitride surface, a strong base such as potassium hydroxide is mainly used, and since most metals have corrosiveness to the strong base solution, there is a problem that the already formed n electrode is corroded. Generally, a metal structure such as Ti / Al is used for n-ohmic contact of a gallium nitride thin film, but since Al is corroded in a strong base solution, when Ti / Al is used as an n-omic metal and the unevenness forming process proceeds, the metal is corroded. It will disappear. Therefore, when manufacturing the light emitting device according to the prior art, there is a problem that only a limited metal such as Ti / Au should be used. In addition, even if the irregularities are formed on the gallium nitride surface by dry etching after the formation of the n electrode, the etching and / or change of the surface state of the n electrode in the plasma atmosphere occurs. Therefore, in the conventional manufacturing process, it is not possible to manufacture a light emitting diode in which sapphire substrate is removed by forming irregularities on the surface.
이와 같은 문제점을 해결하기 위해, 본 발명자들은 종래 기술에 따라 발광다이오드부 상에 금속을 증착한 후 발광다이오드부의 발광면을 식각하여 요철을 형성하는 대신, 상기 종래 기술의 방법을 역순으로 실시하면 즉, 상기 발광면의 요철 형성을 먼저 실시한 후 요철 패터닝된 발광면 일부의 식각을 통해 드러난 반도체 층, 예컨대 n형층 또는 p형층 상에 금속을 증착하면, 식각 공정에 의한 금속 부식을 방지할 수 있을 뿐만 아니라, 발광면에 상에 형성된 요철 패턴으로 인해 발광다이오드 소자의 광추출 효율을 증대시킬 수 있다는 것을 발견하였다.In order to solve this problem, the inventors of the present invention, instead of depositing a metal on the light emitting diode portion and etching the light emitting surface of the light emitting diode portion to form irregularities, the prior art method is performed in reverse order. If the metal is deposited on the semiconductor layer, for example, the n-type layer or the p-type layer, which is exposed through the etching of the uneven patterned light emitting surface, the formation of the uneven surface of the light emitting surface first may be prevented. Rather, it was found that the light extraction efficiency of the light emitting diode device can be increased due to the uneven pattern formed on the light emitting surface.
이에, 본 발명은 전술한 공정을 통해 광추출 효율이 증대된 발광다이오드 소자 및 이의 제조방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a light emitting diode device and a method of manufacturing the light extraction efficiency is increased through the above-described process.
본 발명은 (a) 발광면 상에 요철 패턴이 형성된 발광 다이오드부; 및 (b) 상기 요철 패터닝된 발광다이오드부의 발광면 일부를 식각하여 형성된 오목부(recess part) 내 위치하는 오믹 접촉 금속층을 구비하는 것이 특징인 발광다이오드 소자 및 이의 제조방법을 제공한다.The present invention (a) a light emitting diode unit is formed with an uneven pattern on the light emitting surface; And (b) an ohmic contact metal layer positioned in a recess part formed by etching a portion of the light emitting surface of the uneven patterned light emitting diode portion, and a method of manufacturing the same.
또한, 본 발명은 (a) 발광다이오드부의 일면을 식각 처리하여 요철 패턴을 형성하는 단계; (b) 상기 요철 패턴이 형성된 발광다이오드 일면의 일부를 식각 처리하여 반도체층을 노출시키는 단계; 및 (c) 상기 노출된 반도체층 상에 오믹 접촉 금속을 증착시키는 단계를 포함하는 발광다이오드 소자의 제조방법을 제공한다.In addition, the present invention comprises the steps of (a) etching the one surface of the light emitting diode portion to form an uneven pattern; (b) etching a portion of one surface of the light emitting diode having the uneven pattern to expose the semiconductor layer; And (c) depositing an ohmic contact metal on the exposed semiconductor layer.
이하, 본 발명에 대하여 상세히 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated in detail.
본 발명은 발광다이오드부로부터 생성된 광(光) 추출 효율 향상과 더불어 식각 공정에 의한 발광면에 증착된 금속의 부식 발생을 억제하고자, 종래 발광다이오드부의 발광면 상에 금속을 증착하고 이후 식각을 통해 발광면의 요철을 형성하는 대신, 발광다이오드부의 발광면에 요철을 형성한 후 식각과 금속 증착을 수행하는 것을 특징으로 한다.The present invention is to improve the light extraction efficiency generated from the light emitting diode portion and to suppress the corrosion of the metal deposited on the light emitting surface by the etching process, to deposit a metal on the light emitting surface of the conventional light emitting diode portion and then etching Instead of forming the unevenness of the light emitting surface through, by forming the unevenness on the light emitting surface of the light emitting diode portion is characterized in that the etching and metal deposition.
이와 같은 공정 순서의 차이점으로 인해 나타나는 효과 및 최종 제작되는 발광다이오드 소자의 구조는 하기와 같이 구별된다. Effects resulting from the difference in the process sequence and the structure of the light emitting diode device to be manufactured is distinguished as follows.
즉, 종래와 같이 발광다이오드부의 발광면 상에 오믹 접촉 금속을 증착한 후 식각을 통해 발광면의 요철을 형성할 경우, 전술한 바와 같이 수행되는 식각법의 종류에 상관 없이 금속 재료의 부식 또는 식각이 발생하게 되어 최종 발광다이오드 소자의 특성이 저하되며, 이로 인해 금속 재료를 제한적으로 사용하여야 한다. 이에 비해, 본 발명에서는 발광다이오드부의 발광면 상에 요철을 먼저 형성한 후 식각과 금속 증착을 순차적으로 수행함으로써 금속 재료의 부식 또는 식각 발생이 근본적으로 일어나지 않게 된다. 따라서, 일반적인 질화갈륨계 발광 다이오드에서 n 오믹 접촉 금속으로 사용되는 Ti, Al 과 같은 금속 뿐만 아니라 Ni, Au, Ag, Pt, Cr, Cu, Rh 등의 다양한 금속 재료를 사용할 수 있다.That is, when the ohmic contact metal is deposited on the light emitting surface of the light emitting diode portion as in the related art, the unevenness of the light emitting surface is formed by etching, regardless of the type of etching performed as described above, the corrosion or etching of the metal material. This results in deterioration of the characteristics of the final light emitting diode device, which requires a limited use of metal materials. On the contrary, in the present invention, the unevenness is first formed on the light emitting surface of the light emitting diode part, and then etching and metal deposition are sequentially performed so that corrosion or etching of the metal material does not occur. Therefore, various metal materials such as Ni, Au, Ag, Pt, Cr, Cu, and Rh, as well as metals such as Ti and Al, which are used as n-ohmic contact metals in general gallium nitride-based light emitting diodes, can be used.
또한, 종래 발광다이오드 소자는 전술한 공정의 수행으로 인해 발광다이오드부의 발광면 상에 오믹 접촉 금속층이 형성되고, 그 오믹 접촉 금속층의 양측에 식각 처리를 통해 요철이 형성되는 도 2와 같은 구조를 갖게 되는 반면, 본 발명의 발광다이오드 소자는 전술한 도 2의 발광다이오드 소자 구조와는 반대되는 도 3과 같은 구조를 갖게 된다. 이러한 구조적 차이점과는 별도로, 발광다이오드부의 발광면 상에 형성된 요철 패터닝으로 인해 전반사에 의해 감소된 광추출 효율을 증대시킬 수 있다. In addition, the conventional light emitting diode device has a structure as shown in FIG. 2 in which an ohmic contact metal layer is formed on the light emitting surface of the light emitting diode part, and irregularities are formed on both sides of the ohmic contact metal layer by etching. On the other hand, the light emitting diode device of the present invention has a structure as shown in FIG. 3 as opposed to the light emitting diode device structure of FIG. Apart from this structural difference, the light extraction efficiency reduced by total reflection can be increased due to the uneven patterning formed on the light emitting surface of the light emitting diode portion.
본 발명의 발광다이오드 소자를 구성하는 구성 요소 중 하나는 식각 처리에 의해 발광면 상에 요철 패턴이 형성되는 발광다이오드부로서, 상기 발광다이오드부는 당 업계에 알려진 통상적인 Ⅲ-V족 화합물을 사용하여 n형층(5), 활성층(발광층), p형층(7)이 순차적으로 적층된 형태이다. 상기 Ⅲ-V족 화합물의 비제한적인 예로는 GaAs, GaP, GaN, InP, InAs, InSb, InGaN, InAlGaN, AlGaN 또는 이들의 혼합물 등이 있다. 이때, 상기 p형층 및 n형층은 각각 p형 및 n형 도펀트가 도핑되어 있지 않아도 무방하나, 가능하면 도핑되어 있는 것이 바람직하다. One of the components constituting the light emitting diode device of the present invention is a light emitting diode portion in which an uneven pattern is formed on the light emitting surface by an etching process, wherein the light emitting diode portion is formed using a conventional group III-V compound known in the art. The n type layer 5, the active layer (light emitting layer), and the p type layer 7 are laminated | stacked sequentially. Non-limiting examples of the group III-V compounds include GaAs, GaP, GaN, InP, InAs, InSb, InGaN, InAlGaN, AlGaN or mixtures thereof. In this case, the p-type layer and the n-type layer may be doped with the p-type and n-type dopant, respectively, but preferably doped.
발광다이오드부의 바람직한 형태로는 (a) Ⅲ-V족 화합물로 구성된 비도핑(undoped) 층 및 (b) 반도체 층이 순차적으로 적층된 것으로서, 상기 반도체 층은 (i) Ⅲ-V족 화합물과 n형 도펀트를 포함하는 n형층; (ⅱ) 활성층; 및 (ⅲ) Ⅲ-V족 화합물과 p형 도펀트를 포함하는 p형층을 포함한다. 이때, n형 도펀트는 전자의 농도를 증가시키는 불순물로서, 일명 도너(donor)를 의미하게 되며, p형 도펀트는 정공의 농도를 증가시키는 불순물로서, 어셉터(acceptor)를 의미한다. A preferred embodiment of the light emitting diode portion is (a) an undoped layer consisting of a III-V compound and (b) a semiconductor layer are sequentially stacked, wherein the semiconductor layer comprises (i) a III-V compound and n An n-type layer comprising a type dopant; (Ii) an active layer; And (iii) a p-type layer comprising a III-V compound and a p-type dopant. In this case, the n-type dopant is an impurity that increases the concentration of electrons, which is referred to as a donor, and the p-type dopant is an impurity that increases the concentration of holes, and means an acceptor.
상기 p형층(7) 과 n형층(5)을 형성하기 위해 사용되는 p형 도펀트 및 n형 도펀트는 당 업계에 알려진 통상적인 성분, 즉 정공과 전자의 농도를 증가시키는 물질을 제한 없이 사용할 수 있다. 이때, p형 도펀트는 주로 Mg 등의 Ⅱ족 성분을 사용하며, n형 도펀트는 Si, Sn, Te 등의 IV족 및/또는 VI족 성분을 사용하는 것이 바람직하다. 또한, 활성층(일명 발광층)은 단일 양자 우물 구조 또는 다중 양자 우물구조(multiple quantum well: MQW)일 수 있다. 반도체 층은 전술한 p형층, 활성층, n형층 이외에 다른 버퍼층을 포함할 수도 있다. 상기 Ⅲ-V족 화합물의 성분을 조절함으로써 장파장에서부터 단파장까지의 발광다이오드를 자유롭게 제작할 수 있으며, 이를 통해 460 nm 근처에서 발광 피크를 갖는 청색 질화물계 발광다이오드에 국한되지 않고 모든 발광다이오드에 적용할 수 있다. The p-type dopant and the n-type dopant used to form the p-type layer 7 and the n-type layer 5 may be used without limitation conventional materials known in the art, that is, materials that increase the concentration of holes and electrons. . At this time, the p-type dopant mainly uses a Group II component such as Mg, and the n-type dopant preferably uses a Group IV and / or VI component such as Si, Sn, Te, or the like. In addition, the active layer (aka light emitting layer) may be a single quantum well structure or multiple quantum well structure (MQW). The semiconductor layer may include other buffer layers in addition to the p-type layer, the active layer, and the n-type layer described above. By controlling the components of the group III-V compound can be freely produced from the long wavelength to short wavelength, it can be applied to all light emitting diodes, not limited to blue nitride-based light emitting diode having an emission peak near 460 nm. have.
본 발명의 발광다이오드부의 일면, 바람직하게는 발광면 상에 요철 패턴을 형성하기 위해서는 당 업계에 알려진 통상적인 식각 처리 방법, 예컨대 습식 식각 및/또는 건식 식각 처리 등과 같은 방법을 제한 없이 사용할 수 있다. In order to form an uneven pattern on one surface of the light emitting diode portion of the present invention, preferably, a light emitting surface, a conventional etching treatment method known in the art, such as wet etching and / or dry etching treatment, may be used without limitation.
오믹 접촉층은 전기적으로 연결되기 위하여 반도체 층, 예컨대 p형층 또는 n형층 상에 형성되는데, 이때 사파이어 기판상에 성장되는 발광다이오드부는 사파이어 기판 상에 바로 n형층, 활성층, p형층이 적층되는 것이 아니라, 결정 구조의 defect 방지 및 고질의 반도체 층 적층을 위해, 도펀트(dopant)가 함유되지 않은 비도핑층(undoped)이 먼저 성장되는 것이 일반적이다. 따라서, 종래기술에서는 오믹 접촉 금속층을 형성하기 위해 비도핑층(undoped) 제거를 필수적으로 수행한 후, 드러난 반도체 층 상에 오믹 접촉 금속을 증착시키고 이후 다시 반도체 층을 식각 하여 요철을 형성하게 된다. 이로 인해, 특정 전압 인가시 전자나 정공이 주입되는 반도체 층의 두께 감소에 의해 발광다이오드 소자의 특성이 저하될 수 있다.The ohmic contact layer is formed on a semiconductor layer such as a p-type layer or an n-type layer to be electrically connected, wherein the light emitting diode portion grown on the sapphire substrate is not directly stacked on the sapphire substrate with the n-type layer, the active layer, and the p-type layer. In order to prevent defects in the crystal structure and stacking of high quality semiconductor layers, it is common for an undoped-free dopant-grown layer to be grown first. Therefore, in the prior art, after the undoped removal is essentially performed to form the ohmic contact metal layer, the ohmic contact metal is deposited on the exposed semiconductor layer, and then the semiconductor layer is etched again to form the unevenness. For this reason, the characteristics of the light emitting diode device may be degraded by reducing the thickness of the semiconductor layer into which electrons or holes are injected when a specific voltage is applied.
이에 비해, 본 발명의 발광면 상에 요철이 형성되는 부분이 반도체 층이 아닌 버퍼 역할을 하는 비도핑층(undoped)인 경우, 요철 형성을 위해 식각되는 반도체 층(n형층, p형층)의 소모가 이루어지지 않아 발광다이오드 소자의 특성 저하가 초래되지 않는다. 이때, 요철의 형태는 식각 처리를 통해 나타날 수 있는 모든 형태가 가능하며, 일례로 삼각뿔, 원뿔 또는 hexagonal pyramid 형태 등이 있다. 또한, 상기 발광다이오드부의 발광면 상에 형성되는 요철은 발광다이오드부로부터 생성된 빛의 전반사를 감소시키기 위해 요철의 높이(height)가 요철의 폭(width)에 비해 클 수 있으나, 이에 한정되는 것은 아니다. In contrast, when the portion where the unevenness is formed on the light emitting surface of the present invention is an undoped layer serving as a buffer instead of the semiconductor layer, the consumption of the semiconductor layer (n-type layer and p-type layer) etched to form the unevenness Does not occur, which does not cause deterioration of characteristics of the light emitting diode device. At this time, the shape of the concave-convex may be any shape that can appear through the etching process, for example, a triangular pyramid, a cone or a hexagonal pyramid form. In addition, the unevenness formed on the light emitting surface of the light emitting diode part may have a height of the unevenness compared to the width of the unevenness in order to reduce total reflection of light generated from the light emitting diode part, but is not limited thereto. no.
본 발명의 발광다이오드 소자를 구성하는 구성 요소 중 다른 하나는 오믹 접촉 금속층으로서, 상기 요철 패터닝된 발광다이오드부의 발광면을 재식각하여 드러난 반도체 층(n형층 또는 p형층) 상에 오믹 접촉 금속이 증착된다. 상기 오믹 접촉 금속층은 발광다이오드 소자의 제조방식, 예컨대 저·중출력용, 고출력용, 레이저 리프트-오프 방식 등에 따라 n-오믹 접촉 금속층 또는 p-오믹 접촉 금속층일 수 있다. 오믹 접촉 금속으로는 당 업계에 알려진 통상적인 금속, 예컨대 Ti, Al, Ni, Au, Ag, Pt, Cr, Cu, Rh 또는 이들의 혼합 형태(합금) 등을 사용할 수 있다. 상기 오믹 접촉 금속의 형태와 두께는 특별한 제한이 없다. Another component of the light emitting diode device of the present invention is an ohmic contact metal layer, and an ohmic contact metal is deposited on a semiconductor layer (n-type layer or p-type layer) exposed by re-etching the light emitting surface of the uneven patterned light emitting diode portion. do. The ohmic contact metal layer may be an n-ohmic contact metal layer or a p-omic contact metal layer according to a manufacturing method of a light emitting diode device, for example, a low / medium output, a high output, a laser lift-off method, or the like. As the ohmic contact metal, conventional metals known in the art, such as Ti, Al, Ni, Au, Ag, Pt, Cr, Cu, Rh or a mixed form thereof (alloy) and the like can be used. The shape and thickness of the ohmic contact metal is not particularly limited.
상기 오믹 접촉 금속은 요철 패터닝된 발광면의 식각 처리에 의해 형성된 오목부 내에 위치하게 되는데, 상기 오목부는 적용하고자 하는 패턴 디자인에 따라 위치를 적절히 조절할 수 있다. 또한, 상기 오목부의 깊이(depth)는 특별한 제한이 없으나, 발광다이오드부의 비도핑층으로부터 반도체 층 까지 범위인 것이 바람직하다. 상기 오믹 접촉 금속은 식각과 금속 증착 단계의 용이성 및 단순성을 도모하고자, 금속 리프트-오프 패턴을 식각 마스크로 사용하여 제조될 수 있다.The ohmic contact metal is positioned in a recess formed by the etching process of the uneven patterned light emitting surface, and the recess may be appropriately adjusted according to a pattern design to be applied. In addition, the depth of the concave portion is not particularly limited, but preferably ranges from the undoped layer to the semiconductor layer of the light emitting diode portion. The ohmic contact metal may be manufactured using a metal lift-off pattern as an etching mask to facilitate the ease and simplicity of etching and metal deposition.
본 발명의 발광다이오드부를 탑재하는 기판으로는 당 업계에 알려진 통상적인 서브마운트(10)가 사용 가능하며, 이 기판의 재료는 CuW, Si, AlN 세라믹, Al2O3 세라믹 등으로 구성될 수 있다. 기판의 크기는 발광다이오드부 보다 크거나 발광다이오드부가 사파이어 기판상에 성장된 경우 사파이어 기판보다 크거나 같은 것이 적용 가능하다. As a substrate on which the light emitting diode portion of the present invention is mounted, a conventional submount 10 known in the art may be used, and the material of the substrate may be composed of CuW, Si, AlN ceramic, Al 2 O 3 ceramic, or the like. . The size of the substrate may be larger than or equal to the light emitting diode portion, or larger than or equal to the sapphire substrate when the light emitting diode portion is grown on the sapphire substrate.
이하, 본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징적인 점들 및 동작상의 잇점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Other objects, features, and operational advantages, including the object, operation, and effect of the present invention will become more apparent from the description of the preferred embodiment.
도 3은 본 발명의 일 실시예에 따른 발광다이오드의 단면 구조를 도시한 것이다. 기판인 서브마운트의 한 평면 위에 발광다이오드부의 p-오믹 접촉 금속층이 서로 접합된 상태로 존재한다. 상기 p-오믹 접촉 금속층 상에는 순차적인 스택 구조로 형성되는 발광다이오드부의 p형층, 활성층(발광층), n형층이 형성되며, 이때, n형층 상부는 요철 패턴이 형성되어 있으며, 상기 요철 패터닝된 n형층의 일부에 형성된 오목부, 즉 반도체 층이 식각되어 드러난 n형층 상에 n-오믹 접촉 금속층이 위치한다. 3 illustrates a cross-sectional structure of a light emitting diode according to an embodiment of the present invention. The p-omic contact metal layers of the light emitting diode portion exist on one plane of the submount, which is the substrate, bonded to each other. The p-type layer, the active layer (light emitting layer), and the n-type layer of the light emitting diode portion formed in a sequential stack structure are formed on the p-ohmic contact metal layer. An n-ohmic contact metal layer is located on a recess formed in a portion of the n-type layer, that is, the semiconductor layer is exposed by etching.
전술한 바와 같이 구성되는 발광다이오드 소자는 외부 전원에 의해 특정 전압이 인가되면, 음극은 n-오믹 접촉 금속, n형층을 통해 연결되며, 양극은 서브마운트, p-오믹 접촉 금속, p형층을 통해 연결되어 전류가 주입된다. 이로 인해 활성층에서는 전자와 정공이 서로 재결합하면서 활성층의 밴드갭 또는 에너지 레벨 차이에 해당하는 만큼의 에너지를 갖는 빛을 발광하게 된다. In the light emitting diode device configured as described above, when a specific voltage is applied by an external power source, a cathode is connected through an n-omic contact metal or an n-type layer, and an anode is connected through a submount, p-omic contact metal or a p-type layer. Connected and the current is injected. As a result, in the active layer, electrons and holes recombine with each other to emit light having an energy corresponding to a band gap or energy level difference of the active layer.
본 발명의 발광다이오드 소자는 하기와 같이 제조될 수 있다.The light emitting diode device of the present invention can be manufactured as follows.
1) 요철 형성 단계 (도 4a, 도 5a, 도 5b 참조)1) Unevenness forming step (see FIGS. 4A, 5A, 5B)
발광다이오드부의 일면, 바람직하게는 발광다이오드부의 발광면 상에 건식 또는 습식 식각 방법을 이용하여 요철을 형성한다. 이와 같이 빛이 방출되는 발광다이오드 발광면에 요철을 형성하면 빛의 내부 전반사가 감소하게 되며, 발광다이오드 외부로 방출되는 빛의 양은 증가하게 된다. Unevenness is formed on one surface of the light emitting diode portion, preferably on the light emitting surface of the light emitting diode portion by using a dry or wet etching method. As such, when the unevenness is formed on the light emitting diode emitting surface, the total internal reflection of the light is reduced, and the amount of light emitted to the outside of the light emitting diode is increased.
건식 식각법으로는 특별한 제한이 없으나, 당 업계에 알려진 ICP 장비 등을 이용하여 실시할 수 있다. 또한, 습식 식각법 역시 특별한 제한이 없으나, 일례로 당 업계에 알려진 알칼리 용액(예, NaOH, KOH 등)과 수은 램프 등을 각각 식각 용액과 Illumination source로 사용하여 하기 반응이 반복적으로 일어나도록 함으로써 발광다이오드부의 발광면에 요철이 형성될 수 있다. The dry etching method is not particularly limited, but may be performed using ICP equipment known in the art. In addition, the wet etching method is not particularly limited, but, for example, an alkali solution (eg, NaOH, KOH, etc.) and a mercury lamp known in the art are used as the etching solution and the illumination source, respectively, so that the following reactions occur repeatedly. Unevenness may be formed on the light emitting surface of the diode unit.
(i) UV를 흡수하여 electron-hole pair 생성(i) absorbs UV to form electron-hole pairs
(ⅱ) GaN 표면에 Ga2O3 형성: 2GaN + 3OH- + 6p+ → Ga2O3 + N2 + 3H+ (Ⅱ) Ga 2 O 3 formed on the GaN surface: 2GaN + 3OH - + 6p + → Ga 2 O 3 + N 2 + 3H +
(ⅲ) KOH 용액에 Ga2O3 식각 : Ga2O3 + 3H2O → 2Ga3 + + 6OH- (Ⅲ) Ga 2 O 3 etching in KOH solution: Ga 2 O 3 + 3H 2 O → 2Ga 3 + + 6OH -
→ 전체 반응(Overall reaction) : 2GaN → 2Ga3 + + 1/2N2 → overall reaction: 2GaN → 2Ga 3 + + 1 / 2N 2
도 5a와 도 5b는 건식 식각법과 습식 식각법을 각각 수행하여 요철 패턴이 형성된 발광다이오드부의 발광면을 나타낸 SEM 사진으로서, 요철 패턴이 모두 균일하고 조밀하게 형성된 것을 알 수 있다.5A and 5B are SEM images showing the light emitting surface of the light emitting diode part in which the uneven pattern is formed by performing the dry etching method and the wet etching method, respectively, and it can be seen that the uneven patterns are uniformly and densely formed.
2) 식각 단계 (도 4b, 도 5c 및 도 5d 참조)2) etching step (see FIGS. 4b, 5c and 5d)
상기 요철 패턴이 형성된 발광다이오드 일면의 일부를 식각 처리하여 반도체 층, 예컨대 n형층 또는 p형층을 노출시킨다. 이때, 식각 처리는 당 업계에 알려진 통상적인 방법에 따라 실시될 수 있으며, 전술한 건식 식각 및/또는 습식 식각을 이용할 수 있다. A portion of one surface of the light emitting diode on which the uneven pattern is formed is etched to expose a semiconductor layer such as an n-type layer or a p-type layer. In this case, the etching treatment may be performed according to a conventional method known in the art, and may use the dry etching and / or wet etching described above.
도 5c와 도 5d는 건식 식각법과 습식 식각법을 각각 수행하여 드러난 n형층의 표면을 나타낸 SEM 사진으로서, 모두 평평하고 깨끗한 표면임을 알 수 있다.5C and 5D are SEM photographs showing the surface of the n-type layer exposed by performing the dry etching method and the wet etching method, respectively, and it can be seen that both surfaces are flat and clean.
3) 오믹 접촉 금속층 형성 단계 (도 4c 참조)3) forming the ohmic contact metal layer (see FIG. 4C)
식각 처리로 인해 형성된 발광다이오드부의 오목부, 즉 노출된 반도체층 상에 진공 증착으로 오믹 접촉 금속을 형성시킨 후 열처리를 수행하여 오믹 접촉을 완성한다. 이때, 전술한 바와 같이 식각과 금속 증착을 한번에 가능하도록 금속 리프트 오프 패턴을 식각 마스크로 사용할 수도 있다. 일례로, 전극 형성을 위한 금속 리프트-오프 패턴을 형성하고 이를 식각 마스크로 사용하여 식각 처리를 실시한 후, 이를 진공 증착 장비에 로딩시켜 전극을 형성하면 된다.After the ohmic contact metal is formed on the concave portion of the light emitting diode portion formed by the etching process, that is, the exposed semiconductor layer by vacuum deposition, heat treatment is performed to complete the ohmic contact. In this case, as described above, the metal lift-off pattern may be used as an etching mask to enable etching and metal deposition at once. For example, a metal lift-off pattern for forming an electrode may be formed and an etching process may be performed using the metal lift-off pattern, and then loaded into a vacuum deposition apparatus to form an electrode.
이후, 오믹 접촉 금속층이 형성된 발광다이오드부는 당 업계에 알려진 통상적인 방법에 따라 발광다이오드 소자를 제조할 수 있다. Subsequently, the light emitting diode part in which the ohmic contact metal layer is formed may manufacture the light emitting diode device according to a conventional method known in the art.
본 발명의 다이오드 소자는 전술한 구조를 갖기만 하면 제조방식, 출력방식, 발광 범위에 상관없이 적용 가능하나, 레이저 리프트-오프(laser lift-off: LLO) 방식의 발광 다이오드 소자가 바람직하다.The diode device of the present invention can be applied regardless of the manufacturing method, the output method, and the light emitting range as long as it has the above-described structure, but a laser lift-off (LLO) type light emitting diode device is preferable.
본 발명에 따라 발광면 상에 요철 패턴이 형성된 발광다이오드부 및 상기 요철 패터닝된 발광면의 일부를 식각하여 형성된 오목부(recess part) 내 위치하는 오믹 접촉 금속층을 구비하는 발광다이오드 소자는, 상기 발광다이오드부의 발광면 상에 요철 패턴을 형성시키고, 이후 상기 요철 패터닝된 발광면의 일부를 식각하여 드러난 반도체 층 상에 오믹 접촉 금속을 증착한 것을 제외하고는, 당 업계에서 알려진 방법에 따라 제조될 수 있다. 이의 일 실시예로, 레이저 리프트 오프 방식을 사용한 경우에 대해 자세히 설명하고자 한다. 상기 발광다이오드 소자의 제조방법은 하기 단계를 포함할 수 있다.According to the present invention, a light emitting diode device including a light emitting diode part having an uneven pattern formed on a light emitting surface and an ohmic contact metal layer positioned in a recess part formed by etching a portion of the uneven patterned light emitting surface may include: Except for forming an uneven pattern on the light emitting surface of the diode portion, and then depositing an ohmic contact metal on the exposed semiconductor layer by etching a portion of the uneven patterned light emitting surface, it can be prepared according to methods known in the art. have. As an embodiment thereof, a case in which the laser lift-off method is used will be described in detail. The method of manufacturing the light emitting diode device may include the following steps.
(1) 사파이어 기판 상 발광다이오드부 성장 단계(1) Growth step of light emitting diode part on sapphire substrate
금속유기화학기상증착법(metal organic chemical vapor deposition: MOCVD), 액상에피텍셀법(LPE), 분자빔에피텍셜법(MBE) 등의 방법을 사용하여 사파이어 기판 상에 비도핑층, n형층, 발광층(활성층), p형층을 차례로 성장시켜 발광다이오드부를 형성한다. An undoped layer, an n-type layer, a light emitting layer on a sapphire substrate using a method such as metal organic chemical vapor deposition (MOCVD), liquid epitaxel (LPE), molecular beam epitaxial method (MBE), etc. Active layer), and then p-type layer is grown in order to form a light emitting diode portion.
(2) p-형 오믹 접촉 형성 단계 (2) p-type ohmic contact forming step
사파이어 기판에 발광다이오드 구조(예, 질화갈륨계)가 성장된 웨이퍼를 초기 세정한 후 웨이퍼의 상부 p-형 표면(예, p-형 GaN)에 진공 증착으로 p-형 오믹 접촉 금속을 형성시킨 후 열처리를 수행하여 p-형 오믹 접촉을 완성한다. Initially cleaning a wafer on which a light emitting diode structure (eg, gallium nitride) was grown on a sapphire substrate, and then forming a p-type ohmic contact metal by vacuum deposition on the upper p-type surface (eg, p-type GaN) of the wafer. Post-heat treatment is performed to complete the p-type ohmic contact.
(3) 사파이어 기판면의 폴리싱 단계(3) Polishing the Sapphire Substrate Surface
일반적으로 발광 다이오드의 결정 구조는 430 마이크론 정도의 두께를 지니는 사파이어 기판에 성장된다. 레이저 빛이 사파이어 기판을 용이하게 투과할 수 있게 하는 경면(鏡面)을 형성하기 위해, 필요한 경우 랩핑(lapping) /폴리싱(polishing) 공정을 통하여 사파이어 기판의 두께를 약 80-100 마이크론 정도로 얇게 만든다.In general, the crystal structure of a light emitting diode is grown on a sapphire substrate having a thickness of about 430 microns. To form a mirror surface that allows laser light to easily penetrate the sapphire substrate, the sapphire substrate is thinned to about 80-100 microns through a lapping / polishing process, if necessary.
(4) 제 2 기판(서브마운트)과의 접합 단계(4) bonding step with the second substrate (submount)
필요한 경우, 예컨대 고출력 발광 다이오드의 경우, 열방출 효율을 향상시키기 위해 서브마운트 기판을 사용할 수 있다. 즉, 폴리싱 처리된 사파이어 기판을 서브마운트 기판에 폴리싱 처리된 사파이어 기판이 위로 올라오도록 뒤집고, p-오믹 접촉 금속층 면(面)을 서브마운트 기판에 접합시킨다. 이때, 서브마운트 기판상에 도전성 패드부가 존재할 경우, 상기 p-오믹 접촉 금속층을 도전성 패드부에 접합시킬 수도 있다.If necessary, for example, in the case of a high output light emitting diode, a submount substrate can be used to improve heat dissipation efficiency. That is, the polished sapphire substrate is turned over to the submount substrate so that the polished sapphire substrate is raised upward, and the p-ohmic contact metal layer face is bonded to the submount substrate. In this case, when the conductive pad portion is present on the submount substrate, the p-ohmic contact metal layer may be bonded to the conductive pad portion.
(5) 단위칩 형성 단계(5) unit chip forming step
필요한 경우, 서브마운트 기판과 발광 다이오드 결정 구조를 단위 발광 다이오드 칩으로 자를 수 있다(dicing).If necessary, the submount substrate and the LED crystal structure may be cut into unit light emitting diode chips.
(6) 리드 프레임 접합 단계(6) lead frame bonding step
상기 단위칩을 리드 프레임에 붙인다. 이때, 서브마운트 기판 접합 단계 및/또는 단위칩 형성 단계를 생략하고, 발광 다이오드의 p-오믹 접촉 금속층 면을 리드프레임에 접합시킬 수도 있다. The unit chip is attached to the lead frame. In this case, the sub-mount substrate bonding step and / or the unit chip forming step may be omitted, and the p-omic contact metal layer surface of the light emitting diode may be bonded to the lead frame.
(7) 레이저 조사 단계(7) laser irradiation step
사파이어 기판을 제거하기 위하여 엑시머 등의 레이저를 조사한다. 이때, 레이저광의 파장은 365nm 이하인 것이 바람직하다. 예컨대, 사파이어 기판을 투과한 레이저 빛이 질화갈륨에 흡수되어 사파이어와 질화갈륨의 계면 영역의 질화갈륨이 분해되어 금속 갈륨과 질소 가스가 생성됨으로써 사파이어 기판은 발광 다이오드 결정 구조와 분리된다. In order to remove the sapphire substrate, a laser such as an excimer is irradiated. At this time, it is preferable that the wavelength of a laser beam is 365 nm or less. For example, laser light transmitted through the sapphire substrate is absorbed by gallium nitride to decompose gallium nitride in the interface region between sapphire and gallium nitride to generate metal gallium and nitrogen gas, thereby separating the sapphire substrate from the light emitting diode crystal structure.
(8) 본 발명에 따른 요철 형성 단계(8) irregularities forming step according to the present invention
전술한 바와 같이, 사파이어 기판이 제거된 발광다이오드부의 발광면 상에 요철 패턴을 형성한다.As described above, an uneven pattern is formed on the light emitting surface of the light emitting diode portion from which the sapphire substrate is removed.
(9) 식각 단계(9) etching step
요철 패턴이 형성된 발광면의 일부를 식각하여 n형층을 노출시킨다.A portion of the light emitting surface on which the uneven pattern is formed is etched to expose the n-type layer.
(10) n-형 오믹 접촉 금속 형성 단계 (10) n-type ohmic contact metal forming step
노출된 n-형 표면(예, n-형 GaN)에 n-형 오믹접촉 금속을 증착시킨다. An n-type ohmic contact metal is deposited on the exposed n-type surface (eg, n-type GaN).
(11) 와이어 본딩 단계 (11) wire bonding step
n-형 표면 및/또는 p-형 표면에 금(gold) 와이어 본딩을 수행한다.Gold wire bonding is performed on the n-type surface and / or p-type surface.
(12) 몰딩재 처리 단계 (12) molding material processing step
에폭시와 같은 몰딩재 또는 형광체가 혼합된 몰딩재를 씌워서 발광 다이오드 제작을 완료한다. 이때, 단위칩으로 분리하는 단계는 제작 공정의 용이성 및 공정의 단순화를 도모하기 위해 적절히 순서를 변경하여 실시할 수 있다. Manufacturing of a light emitting diode is completed by covering a molding material such as epoxy or a molding material in which phosphors are mixed. At this time, the step of separating into unit chips can be carried out by changing the order as appropriate in order to facilitate the manufacturing process and simplify the process.
상기 제시된 발광다이오드 소자를 제조하는 방법의 실시예들은 바람직한 제조예를 든 것에 불과하며, 이에 의해 본 발명이 제한되는 것은 아니다. Embodiments of the above-described method of manufacturing a light emitting diode device are merely examples of preferred manufacturing examples, and the present invention is not limited thereto.
본 발명의 발광다이오드 소자는 당 업계에 알려진 통상적인 발광 다이오드 소자, 예컨대 청색 질화물계 발광다이오드 소자 뿐만 아니라 다른 모든 파장의 발광다이오드 소자를 포함한다. The light emitting diode device of the present invention includes conventional light emitting diode devices known in the art, such as blue nitride based light emitting diode devices, as well as light emitting diode devices of all other wavelengths.
또한, 본 발명은 상기와 같은 구조 또는 상기와 같은 방법에 따라 제조되는 발광다이오드 소자를 구비하는 발광 장치를 제공한다. 상기 발광 장치는 발광다이오드 소자를 구비하는 모든 발광 장치를 포함하며, 일례로 조명 장치, 표시부, 살균 램프, 디스플레이부 등이 있다.In addition, the present invention provides a light emitting device having a light emitting diode device manufactured according to the above structure or the method as described above. The light emitting device includes all light emitting devices including light emitting diode elements. Examples of the light emitting device include a lighting device, a display unit, a germicidal lamp, and a display unit.
실시예 1Example 1
질화갈륨계 발광다이오드부가 성장된 기판을 초기 세정한 후, p-GaN 표면에 오믹 접촉 금속을 형성하였다. 사파이어 기판의 제거를 위해 사파이어 기판을 100 ㎛ 두께로 랩핑(lapping)한 후 폴리싱(polishing)하였다. 이와 같이 준비된 웨이퍼를 스크라이빙(scribing)과 브레이킹(breaking) 공정을 통하여 1 mm x 1 mm 크기의 단위 칩으로 만든 후, 단위칩의 p-오믹 접촉 금속면을 서브마운트 기판에 접합하였다. 이후 단위칩의 사파이어 기판면을 KrF 레이저를 이용하여 248 nm 파장의 빛을 600 mJ/cm2의 세기로 조사하여 사파이어 기판을 제거하였다. 사파이어 기판 제거시 생긴 금속 갈륨을 염산으로 제거한 후, 발광다이오드부인 질화갈륨 표면에 요철을 형성하기 위하여 ICP 장비를 사용하였다. BCl3, Cl2, Ar을 혼합하여 사용하였으며, 이때 ICP power는 250 W, RIE power는 50 W이었다. 상기와 같은 조건으로 식각하여 도 5(a)와 같이 요철이 형성된 거친 표면을 얻을 수 있었다. 이후, n 전극 형성을 위한 금속 리프트-오프 패턴을 형성한 후, 이를 식각 마스크로 사용하여 n형 질화갈륨이 드러나도록 식각하였다(도 5(c) 참조). 이후 이 시료를 진공 증착 장비에 로딩하여 n 금속 전극을 형성시켰으며, 이후 금속 리프트-오프 패턴을 유기 용매로 제거하였다. 상기 발광다이오드부가 접합된 서브마운트 기판을 다이싱 등의 공정을 통하여 하나의 단위 칩으로 분리하고 이를 리드프레임에 붙인 후, Au 와이어 본딩을 하여 발광다이오드 소자를 제작하였다. After the substrate on which the gallium nitride-based light emitting diode portion was grown was initially cleaned, an ohmic contact metal was formed on the p-GaN surface. The sapphire substrate was wrapped to a thickness of 100 μm and then polished to remove the sapphire substrate. The wafer thus prepared was made into a unit chip having a size of 1 mm x 1 mm through scribing and breaking processes, and then the p-omic contact metal surface of the unit chip was bonded to the submount substrate. Thereafter, the sapphire substrate surface of the unit chip was irradiated with light of 248 nm wavelength at an intensity of 600 mJ / cm 2 using a KrF laser to remove the sapphire substrate. After removing the metal gallium generated by removing the sapphire substrate with hydrochloric acid, ICP equipment was used to form irregularities on the surface of the gallium nitride, which is a light emitting diode part. BCl 3 , Cl 2 , Ar were used in a mixture, where ICP power was 250 W and RIE power was 50 W. By etching under the same conditions as described above, as shown in FIG. Subsequently, after forming a metal lift-off pattern for forming an n-electrode, it was etched to reveal an n-type gallium nitride using this as an etching mask (see FIG. 5 (c)). This sample was then loaded into a vacuum deposition equipment to form an n metal electrode, after which the metal lift-off pattern was removed with an organic solvent. The light emitting diode device was manufactured by separating the submount substrate bonded to the light emitting diode unit into one unit chip through a dicing process and attaching the same to a lead frame, followed by Au wire bonding.
상기 제작된 발광다이오드 소자에 300 mA 의 전류를 흘려주었을 때 측정된 발광다이오드 소자의 밝기는 65.7mW 였다.The brightness of the light emitting diode device measured when a current of 300 mA was supplied to the light emitting diode device was 65.7 mW.
실시예 2Example 2
사파이어 기판 제거에 의해 드러난 질화갈륨 표면에 건식 식각법 대신 습식 식각법으로 요철을 형성한 것을 제외하고는, 상기 실시예 1과 동일한 방법을 수행하여 발광다이오드 소자를 제작하였다. 이때, 습식 식각 용액으로는 수산화칼륨(KOH) 수용액이 사용되었으며, Illumination source로는 1000W의 수은 램프가 사용되었다. 이후 건식 식각 공정을 위해 ICP 장비를 사용하였다. BCl3, Cl2, Ar 을 혼합하여 사용하였으며, ICP power 는 450 W, RIE power 는 50 W 이었다. 상기와 같 이 습식 식각법으로 요철이 형성된 질화갈륨 표면과 요철 형성된 질화갈륨 표면의 일부를 다시 건식 식각 공정을 실시하여 드러난 n+-GaN층의 표면은 각각 도 5b와 도 5d와 같다. A light emitting diode device was manufactured in the same manner as in Example 1, except that the unevenness was formed by wet etching instead of dry etching on the gallium nitride surface exposed by the sapphire substrate removal. At this time, a potassium hydroxide (KOH) aqueous solution was used as the wet etching solution, and a 1000 W mercury lamp was used as the illumination source. Thereafter, ICP equipment was used for the dry etching process. BCl 3 , Cl 2 and Ar were used in a mixture. The ICP power was 450 W and the RIE power was 50 W. As described above, the surface of the n + -GaN layer, which is exposed by performing a dry etching process on the gallium nitride surface having the uneven surface and the gallium nitride surface having the uneven surface formed by the wet etching method, is as shown in FIGS. 5B and 5D, respectively.
상기 제작된 발광다이오드 소자에 300 mA의 전류를 흘려주었을 때 측정된 발광다이오드 소자의 밝기는 67.2mW 였다.The brightness of the light emitting diode device measured when a current of 300 mA was applied to the light emitting diode device was 67.2 mW.
비교예 1Comparative Example 1
사파이어 기판 제거에 의해 드러난 질화갈륨 표면에 요철을 형성하지 않은 것을 제외하고는, 상기 실시예 1과 동일한 방법을 수행하여 발광다이오드 소자를 제작하였으며, 300mA의 전류를 흘려주었을 때 발광다이오드 소자의 밝기는 43.9mW였다.A light emitting diode device was manufactured in the same manner as in Example 1, except that no irregularities were formed on the gallium nitride surface exposed by the sapphire substrate, and the brightness of the light emitting diode device was reduced when a current of 300 mA was applied. 43.9 mW.
비교예 2Comparative Example 2
식각 공정 후 n-전극을 형성하는 대신 n-전극 형성 후 습식 식각법으로 GaN 표면에 요철을 형성한 것을 제외하고는, 상기 실시예 2와 동일한 방법을 수행하여 도 2와 같은 구조의 발광다이오드 소자를 제작하였다. A light emitting diode device having the structure as shown in FIG. 2 by performing the same method as in Example 2, except that the irregularities were formed on the GaN surface by wet etching after n-electrode formation instead of the n-electrode after etching. Was produced.
이때, n-오믹 접촉 금속으로 Ti/Al을 사용하였는데, 요철 형성을 위해 사용된 수산화칼륨 용액에 상기 금속이 뜯겨져 나가 전극 상에 와이어 본딩을 할 수 없었다. 이는 종래 기술을 따르는 비교예 2와 같은 제조 방법으로는 발광다이오드 소자의 제작이 불가능하다는 것을 보여주는 것이다. At this time, Ti / Al was used as the n-ohmic contact metal, but the metal was peeled off from the potassium hydroxide solution used for forming the unevenness, and thus wire bonding was not possible on the electrode. This shows that it is impossible to manufacture a light emitting diode device by the manufacturing method as in Comparative Example 2 according to the prior art.
본 발명은 발광다이오드부의 발광면 상에 요철 패턴을 형성한 후 식각 처리 및 전극 형성하는 단계를 실시함으로써, 식각 공정에 의한 전극 재료의 부식 방지 및 제조된 발광다이오드 소자의 광추출 효율 증대를 제공할 수 있다. According to the present invention, by forming an uneven pattern on the light emitting surface of the light emitting diode part and then performing an etching process and forming an electrode, corrosion protection of the electrode material by the etching process and increase in light extraction efficiency of the manufactured light emitting diode device can be provided. Can be.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050062481A KR100926319B1 (en) | 2005-07-12 | 2005-07-12 | Light emitting diode device having advanced light extraction efficiency and preparation method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050062481A KR100926319B1 (en) | 2005-07-12 | 2005-07-12 | Light emitting diode device having advanced light extraction efficiency and preparation method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070008745A KR20070008745A (en) | 2007-01-18 |
KR100926319B1 true KR100926319B1 (en) | 2009-11-12 |
Family
ID=38010668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050062481A KR100926319B1 (en) | 2005-07-12 | 2005-07-12 | Light emitting diode device having advanced light extraction efficiency and preparation method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100926319B1 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100865754B1 (en) * | 2006-08-21 | 2008-10-28 | 삼성전기주식회사 | Vertically structured GaN type semiconductor light emitting device and method of manufacturing the same |
US20080042149A1 (en) | 2006-08-21 | 2008-02-21 | Samsung Electro-Mechanics Co., Ltd. | Vertical nitride semiconductor light emitting diode and method of manufacturing the same |
KR100826287B1 (en) * | 2007-08-23 | 2008-04-30 | (주)에피플러스 | Light emitting diode and method of manufacturing the same |
KR100921466B1 (en) | 2007-08-30 | 2009-10-13 | 엘지전자 주식회사 | Nitride light emitting device and method of making the same |
KR101371511B1 (en) * | 2007-10-04 | 2014-03-11 | 엘지이노텍 주식회사 | Light emitting device having vertical topology |
KR100956456B1 (en) * | 2008-01-31 | 2010-05-06 | 주식회사 에피밸리 | ?-nitride semiconductor light emitting device |
KR101507127B1 (en) * | 2008-06-30 | 2015-04-01 | 서울바이오시스 주식회사 | Patterned substrate and nitride based semiconductor layer fabrication method |
KR101064016B1 (en) | 2008-11-26 | 2011-09-08 | 엘지이노텍 주식회사 | Light emitting device and manufacturing method |
KR101034211B1 (en) * | 2009-04-16 | 2011-05-12 | (재)나노소자특화팹센터 | Vertical light emitting device |
KR101316619B1 (en) * | 2011-05-13 | 2013-10-15 | (주)버티클 | Semiconductor devices and fabrication method thereof |
KR101381989B1 (en) * | 2012-03-09 | 2014-04-07 | 서울바이오시스 주식회사 | Light emitting diode and method for fabricating the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163525A (en) * | 1996-11-29 | 1998-06-19 | Sanyo Electric Co Ltd | Light-emitting device |
JP2003046117A (en) * | 2001-07-30 | 2003-02-14 | Kyocera Corp | Method for manufacturing semiconductor light-emitting element |
JP2003174191A (en) * | 2001-06-25 | 2003-06-20 | Toshiba Corp | Semiconductor light-emitting device and manufacturing method thereof |
JP2003209283A (en) * | 2002-01-15 | 2003-07-25 | Toshiba Corp | Semiconductor light emitting element and its manufacturing method |
JP2004119839A (en) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | Optical semiconductor device and its manufacturing method |
-
2005
- 2005-07-12 KR KR1020050062481A patent/KR100926319B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163525A (en) * | 1996-11-29 | 1998-06-19 | Sanyo Electric Co Ltd | Light-emitting device |
JP2003174191A (en) * | 2001-06-25 | 2003-06-20 | Toshiba Corp | Semiconductor light-emitting device and manufacturing method thereof |
JP2003046117A (en) * | 2001-07-30 | 2003-02-14 | Kyocera Corp | Method for manufacturing semiconductor light-emitting element |
JP2003209283A (en) * | 2002-01-15 | 2003-07-25 | Toshiba Corp | Semiconductor light emitting element and its manufacturing method |
JP2004119839A (en) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | Optical semiconductor device and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
KR20070008745A (en) | 2007-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100926319B1 (en) | Light emitting diode device having advanced light extraction efficiency and preparation method thereof | |
US11677044B2 (en) | Highly efficient gallium nitride based light emitting diodes via surface roughening | |
US11348908B2 (en) | Contact architectures for tunnel junction devices | |
Yamada et al. | InGaN-based near-ultraviolet and blue-light-emitting diodes with high external quantum efficiency using a patterned sapphire substrate and a mesh electrode | |
KR100716790B1 (en) | Gallium nitride based semiconductor light emitting diode and method of manufacturing the same | |
US8569085B2 (en) | Photoelectrochemical etching for chip shaping of light emitting diodes | |
US8097493B2 (en) | Method of manufacturing semiconductor light emitting elements | |
KR20080087135A (en) | Nitride semiconductor light emitting element | |
JP2020505762A (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
JP4937599B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
US8288788B2 (en) | Optical semiconductor device having uneven semiconductor layer with non-uniform carrier density | |
KR100890468B1 (en) | Light emitting diode device using conductive interconnection part | |
US20050079642A1 (en) | Manufacturing method of nitride semiconductor device | |
JP4493041B2 (en) | Nitride semiconductor light emitting device | |
JPH07176826A (en) | Gallium nitride compound semiconductor laser element | |
JP2007042944A (en) | Method of manufacturing nitride semiconductor element | |
Yeh et al. | InGaN flip-chip light-emitting diodes with embedded air voids as light-scattering layer | |
KR101039970B1 (en) | Method for forming a semiconductor layer and fabricating light emitting device | |
Lee et al. | GaN-based LEDs with Al-deposited V-shaped sapphire facet mirror | |
KR102260691B1 (en) | Light-emitting diodes and method of manufacturing the same | |
KR100721169B1 (en) | Gallium nitride based semiconductor light emitting diode and method of manufacturing the same | |
KR100676061B1 (en) | Method of manufacturing light emitting diode | |
KR20060092897A (en) | Light emitting diode device having advanced light extraction efficiency and preparation method thereof | |
KR20090079123A (en) | A light emitting diode and a method of fabricating the same | |
Lee et al. | Fabricating GaN-based LEDs with V-shape sapphire facet mirror by double transferred scheme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121024 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151105 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161107 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |