JP2007042944A - Method of manufacturing nitride semiconductor element - Google Patents

Method of manufacturing nitride semiconductor element Download PDF

Info

Publication number
JP2007042944A
JP2007042944A JP2005227006A JP2005227006A JP2007042944A JP 2007042944 A JP2007042944 A JP 2007042944A JP 2005227006 A JP2005227006 A JP 2005227006A JP 2005227006 A JP2005227006 A JP 2005227006A JP 2007042944 A JP2007042944 A JP 2007042944A
Authority
JP
Japan
Prior art keywords
layer
type
protective layer
type layer
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005227006A
Other languages
Japanese (ja)
Inventor
Hiroaki Ota
裕朗 太田
Toshio Nishida
敏夫 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005227006A priority Critical patent/JP2007042944A/en
Publication of JP2007042944A publication Critical patent/JP2007042944A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide the method of manufacturing a nitride semiconductor element, small in a contact resistance between a p-type layer and an electrode, and capable of increasing the carrier concentration in the p-type layer, by omitting a process for annealing wherein impurities are readily adhered and keeping crean the surface of the p-type layer. <P>SOLUTION: An epitaxial growth layer 6 including the p-type layer 5 at least on the surface is formed by the vapor phase epitaxial growth of the nitride semiconductor layer on a substrate 1 to grow the most front surface layer 5 of the epitaxial growth layer 6. Thereafter, a protective layer 7 consisting of In<SB>x</SB>Ga<SB>1-x</SB>N (0<x≤1) is grown by using organic nitrogen material gas and nitrogen carrier gas succeedingly in the same growth device (a). Then, at least part of the protective layer 7 is removed through wet etching by dipping it into etchant 12 before forming the electrode by connecting to the p-type layer 5 (b). <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は窒化物半導体を用いた発光ダイオード(LED)やレーザダイオード、ホトディテクタなどの光デバイス、および高耐圧ダイオードなど、p形の窒化物半導体結晶層を用いた半導体素子の製法に関する。さらに詳しくは、製造工程中におけるp形窒化物半導体層の表面を清浄に保持し、その表面側に設けられる電極との接触抵抗を低抵抗にすると共に、p形窒化物半導体層自身のキャリア濃度も高くすることができる窒化物半導体素子の製法に関する。   The present invention relates to a method of manufacturing a semiconductor device using a p-type nitride semiconductor crystal layer, such as a light emitting diode (LED), a laser diode, a photodetector, or the like using a nitride semiconductor, and a high voltage diode. More specifically, the surface of the p-type nitride semiconductor layer during the manufacturing process is kept clean, the contact resistance with the electrode provided on the surface side is reduced, and the carrier concentration of the p-type nitride semiconductor layer itself The present invention relates to a method for manufacturing a nitride semiconductor device that can be increased.

近年、窒化物半導体を用いた青色系発光ダイオード(LED)やレーザダイオード(LD)などの窒化物半導体発光素子が実用化されている。この窒化物半導体を用いた青色系の光を発光する半導体発光素子は、たとえばサファイア基板上に、MOCVD法により、GaNなどからなる低温バッファ層、GaNなどからなるn形層、バンドギャップエネルギーがn形層のそれよりも小さく発光波長を定める材料、たとえばInGaN系(InとGaの比率が種々変り得ることを意味する、以下同じ)化合物半導体からなるMQW活性層(発光層)、GaNなどからなるp形層が順次積層され、その表面に透光性導電層(透光性電極)を介して、p側電極(パッド電極)が設けられ、積層された半導体積層部の一部がエッチングされて露出したn形層の表面にn側電極が設けられることにより形成されている。なお、n形層およびp形層はキャリアの閉じ込め効果を向上させるため、活性層側にAlGaN系(AlとGaの比率が種々変り得ることを意味する、以下同じ)化合物などのさらにバンドギャップエネルギーの大きい半導体層が用いられることがある。   In recent years, nitride semiconductor light emitting devices such as blue light emitting diodes (LEDs) and laser diodes (LDs) using nitride semiconductors have been put into practical use. A semiconductor light emitting device that emits blue light using a nitride semiconductor is formed on a sapphire substrate by, for example, MOCVD, a low-temperature buffer layer made of GaN, an n-type layer made of GaN, and the band gap energy is n. A material that determines the emission wavelength smaller than that of the shape layer, for example, an InGaN-based (meaning that the ratio of In and Ga can be changed variously, the same applies hereinafter), an MQW active layer (light-emitting layer) made of a compound semiconductor, GaN, etc. A p-type layer is sequentially stacked, and a p-side electrode (pad electrode) is provided on the surface via a light-transmitting conductive layer (translucent electrode), and a part of the stacked semiconductor stacked portion is etched. An n-side electrode is provided on the surface of the exposed n-type layer. Note that the n-type layer and the p-type layer improve the carrier confinement effect, and therefore further increase the band gap energy such as an AlGaN-based compound (meaning that the ratio of Al and Ga can be variously changed, the same applies hereinafter) on the active layer side. A large semiconductor layer may be used.

この窒化物半導体層を、たとえばMOCVD法により積層すると、窒素の原料ガスであるNH3の水素があること、キャリアガスが水素であることなどのため、p形層のアクセプタとして導入するMgなどがHと結合しやすいことから水素と結合して、Mg-Hの形で窒化物半導体層に取り込まれることになる。このように、MgとHとが結合して窒化物半導体層中に存在すると、Mgが不活性化し、アクセプタとして機能しなくなる。そのため、従来は400℃以上の水素を含まない雰囲気でのアニール処理が一般に行われ、温度によりMgとHとの結合を切り離して、Hを窒化物半導体層から放出し、アクセプタであるMgを活性化している(たとえば特許文献1参照)。また、このアニールの際に、半導体積層部表面にGaN層やSi34やSiO2などのキャップ層を設けてアニール後に除去することにより、GaN系化合物の分解を防止し、アニール後にそのキャップ層を除去することも開示されている。
特開平5−183189号公報
When this nitride semiconductor layer is stacked by, for example, the MOCVD method, there is a hydrogen of NH 3 that is a nitrogen source gas, a carrier gas is hydrogen, and so on, so that Mg introduced as an acceptor of the p-type layer is present. Since it is easily bonded to H, it is combined with hydrogen and taken into the nitride semiconductor layer in the form of Mg—H. Thus, when Mg and H are combined and exist in the nitride semiconductor layer, Mg is deactivated and does not function as an acceptor. For this reason, conventionally, annealing in an atmosphere containing no hydrogen at 400 ° C. or higher is generally performed, and the bond between Mg and H is cut off by temperature, H is released from the nitride semiconductor layer, and the acceptor Mg is activated. (For example, refer to Patent Document 1). Also, during this annealing, a cap layer such as a GaN layer or Si 3 N 4 or SiO 2 is provided on the surface of the semiconductor laminated portion and removed after annealing, thereby preventing decomposition of the GaN-based compound and the cap after annealing. It is also disclosed to remove the layer.
JP-A-5-183189

前述のように、窒化物半導体層を用いたデバイスを形成する場合、p形層のキャリア濃度を上げるためにアニール処理が行われている。しかし、半導体積層部表面に保護膜を設けないでアニール処理を行うと、そのアニール処理中に窒化物半導体層が分解しやすくキャリア濃度を充分に上げることができず、また、キャップ層を設ける場合、たとえばSi34やSiO2などを設けると半導体成長装置と異なる装置で成膜作業をしなければならず、とくに半導体層をエピタキシャル成長した後に、温度を室温まで下げる際にCなど、残留不純物がp形層の表面に付着しやすく、また、その後のキャップ層形成過程で汚染物が付着しやすくなるし、GaN層を設けると半導体層の成長と続けて形成することができるが、ドライエッチングでなければ除去することができず(引用文献1の段落0029参照)、ドライエッチングをするとp形層表面が荒れてオーミックコンタクトをとれなくなると共に、p形層自身の抵抗値も増大するという問題がある。 As described above, when a device using a nitride semiconductor layer is formed, an annealing process is performed to increase the carrier concentration of the p-type layer. However, if the annealing process is performed without providing a protective film on the surface of the semiconductor laminate, the nitride semiconductor layer is likely to decompose during the annealing process, and the carrier concentration cannot be sufficiently increased, and a cap layer is provided. If, for example, Si 3 N 4 or SiO 2 is provided, the film forming operation must be performed by an apparatus different from the semiconductor growth apparatus. In particular, when the temperature is lowered to room temperature after epitaxially growing the semiconductor layer, residual impurities such as C Is easily attached to the surface of the p-type layer, and contaminants are easily attached in the subsequent cap layer formation process. If a GaN layer is provided, it can be formed continuously with the growth of the semiconductor layer. Otherwise, it cannot be removed (see paragraph 0029 of Cited Document 1). When dry etching is performed, the surface of the p-type layer becomes rough and ohmic contacts are formed. There is a problem in that the resistance value of the p-type layer itself increases as it cannot be removed.

さらに、アニール処理に限らず、たとえば前述の発光ダイオードを製造する場合、窒化物半導体層をエピタキシャル成長した後、室温まで冷却する場合に、基板と窒化物半導体層との熱膨張係数の差が大きいことから、熱応力を抑制して、転位、クラックなどの発生を抑制する必要があり、降温プロセスを非常にゆっくりとしたプロセスにする必要があり、長時間の冷却を要する。そのため、この冷却中にエピタキシャル成長層の表面に残留不純物が堆積し、一部はp形層内にも侵入してp形層のキャリア濃度を下げたり、表面に形成される電極材料との接触抵抗を大きくしたりする。さらに、p形層と接続するp側電極(透光性電極またはパッド電極)を形成するまでに、たとえばn形層を露出するためにマスクを形成してドライエッチングをする工程を経る場合もあり、それらの工程でもp形層の表面が露出していると、その露出面に不純物が付着しやすく、表面のみならずp形層内部に侵入してp形層の抵抗増加に繋がりやすい。とくにp形窒化物半導体層は表面に不純物などが付着するとその上に形成する電極とオーミックコンタクトをとり難くなり、一対の電極間の直列抵抗を小さくすることができないという問題がある。   Furthermore, not only in the annealing process, for example, in the case of manufacturing the above-described light emitting diode, when the nitride semiconductor layer is epitaxially grown and then cooled to room temperature, the difference in thermal expansion coefficient between the substrate and the nitride semiconductor layer is large. Therefore, it is necessary to suppress thermal stress to suppress the occurrence of dislocations, cracks, etc., and it is necessary to make the temperature lowering process a very slow process, and cooling for a long time is required. Therefore, residual impurities are deposited on the surface of the epitaxial growth layer during this cooling, and some of the impurities also penetrate into the p-type layer to lower the carrier concentration of the p-type layer or contact resistance with the electrode material formed on the surface. Or make it bigger. Further, there is a case where a mask is formed and dry etching is performed to expose the n-type layer before the p-side electrode (translucent electrode or pad electrode) connected to the p-type layer is formed. In these steps, if the surface of the p-type layer is exposed, impurities are likely to adhere to the exposed surface, and not only the surface but also the inside of the p-type layer is likely to increase the resistance of the p-type layer. In particular, when impurities or the like adhere to the surface of the p-type nitride semiconductor layer, it becomes difficult to make ohmic contact with the electrode formed thereon, and there is a problem that the series resistance between the pair of electrodes cannot be reduced.

本発明はこのような問題を解決するためになされたもので、不純物が付着しやすいアニールのための工程を省くと共に、必要な半導体層の成長が完了した後の電極形成前の工程でも、p形層表面を清浄に保持することにより、p形層と電極との接触抵抗を小さくし、かつ、p形層のキャリア濃度を高くすることができる窒化物半導体素子の製法を提供することを目的とする。   The present invention has been made to solve such problems, and omits an annealing process in which impurities are likely to adhere, and at the step before the electrode formation after the necessary semiconductor layer growth is completed, p. An object of the present invention is to provide a method of manufacturing a nitride semiconductor device that can reduce the contact resistance between a p-type layer and an electrode and increase the carrier concentration of the p-type layer by keeping the shape layer surface clean. And

本発明による窒化物半導体素子の製法は、基板上に窒化物半導体層を気相成長して少なくとも表面側にp形層を含むエピタキシャル成長層を有する窒化物半導体素子の製法であって、前記エピタキシャル成長層の最表面層を成長した後、引き続き同じ成長装置で有機窒素原料ガスと窒素キャリアガスとを用いてInxGa1-xN(0<x≦1)からなる保護層を成長し、該基板の温度を室温まで下げた後で、前記p形層上に電極を形成する前に、前記保護層の少なくとも一部をウェットエッチングにより除去することを特徴とする。なお、エピタキシャル成長層の最表面層とは、半導体素子を構成する必須のエピタキシャル成長層の最後の層を意味し、保護層もエピタキシャル成長層になるが保護層形成前のエピタキシャル成長層を意味している。 A method of manufacturing a nitride semiconductor device according to the present invention is a method of manufacturing a nitride semiconductor device having an epitaxial growth layer including a p-type layer at least on the surface side by vapor phase growth of a nitride semiconductor layer on a substrate, wherein the epitaxial growth layer Then, a protective layer made of In x Ga 1-x N (0 <x ≦ 1) is grown using the organic nitrogen source gas and the nitrogen carrier gas in the same growth apparatus, and the substrate is grown. After the temperature is lowered to room temperature and before forming an electrode on the p-type layer, at least a part of the protective layer is removed by wet etching. The outermost surface layer of the epitaxial growth layer means the last layer of the essential epitaxial growth layer constituting the semiconductor element. The protective layer also becomes the epitaxial growth layer, but means the epitaxial growth layer before forming the protective layer.

ここに窒化物半導体とは、III族元素のGaとV族元素のNとの化合物またはIII族元素のGaの一部または全部がAl、Inなどの他のIII 族元素と置換したものおよび/またはV族元素のNの一部がP、Asなどの他のV族元素と置換した化合物(窒化物)からなる半導体をいう。   Here, the nitride semiconductor means a compound in which a group III element Ga and a group V element N or a part or all of a group III element Ga is replaced with another group III element such as Al, In and / or Alternatively, it refers to a semiconductor made of a compound (nitride) in which a part of N of the group V element is substituted with another group V element such as P or As.

前記ウェットエッチングによる保護層の除去を、該保護層のバンドギャップエネルギーに相当する波長またはそれより短い波長の光を照射しながら行うことにより、InxGa1-xN層が励起されてウェットエッチングによっても簡単にエッチングすることができる。この場合、前記InxGa1-xNからなる保護層が、前記最表層のp形層のバンドギャップエネルギーよりも50meV以上小さいバンドギャップエネルギーを有する材料により形成されていれば、InxGa1-xN層をp形層と選択性よくエッチングすることができ、p形層にダメージを全く与えることなくエッチングすることができる。 By removing the protective layer by wet etching while irradiating light having a wavelength corresponding to or shorter than the band gap energy of the protective layer, the In x Ga 1-x N layer is excited and wet etching is performed. Can also be etched easily. In this case, if the protective layer made of In x Ga 1-x N is formed of a material having a band gap energy smaller than the band gap energy of the outermost p-type layer by 50 meV or more, In x Ga 1 The -x N layer can be etched with good selectivity to the p-type layer, and can be etched without damaging the p-type layer.

具体的には、前記窒化物半導体からなるエピタキシャル成長層を、基板上にn形層、活性層、およびp形層を発光層を形成するようにこの順で積層し、引き続き前記保護層を成長し、その後該保護層を除去して露出するp形層表面に透光性電極を介して、または露出する該p形層表面に直接p側電極を形成することにより、LEDやLDなどの発光素子を形成すれば窒化物半導体発光素子が得られる。   Specifically, an epitaxial growth layer made of the nitride semiconductor is laminated on the substrate in this order so as to form a light emitting layer, an n-type layer, an active layer, and a p-type layer, and then the protective layer is grown. Then, the protective layer is removed and a p-type electrode is directly formed on the exposed p-type layer surface on the exposed p-type layer surface, or a light-emitting element such as an LED or LD A nitride semiconductor light-emitting device can be obtained by forming.

前記InxGa1-xNからなる保護層をp形層で形成し、少なくとも前記p側パッド電極の下側に該保護層の一部を残存させることもできる。 The protective layer made of In x Ga 1-x N may be formed as a p-type layer, and at least a part of the protective layer may be left below the p-side pad electrode.

本発明によれば、デバイスを構成する窒化物半導体層を積層した後、その半導体積層部の最表面に、同じ装置で引き続き、たとえばトリアリルアミン(TAN:(C253N)やエチルアジド(EtN3)などの有機窒素ガスと窒素キャリアガスを用いてInxGa1-xN層からなる保護層を成長しているため、つぎのような効果を有している。まず第1に、アニール工程を後から行う必要がなく、p形層へのコンタミネーションの付着などによる汚染を招くことなく非常に清浄な状態を保持することができる。第2に、窒化物半導体層のエピタキシャル成長後に、引き続き同じ装置で保護層を形成しているため、基板温度を室温まで下げる過程でコンタミネーションが付着しても、後で除去することができる保護層への付着であるため、p形層を清浄に保持することができる。第3に、電極形成前まで保護層を形成しておくことにより、その間の製造工程でもp形層を清浄に保持することができる。第4に、ウェットエッチングにより保護層の除去を行っているため、ドライエッチングによるダメージがp形層に及ぶということが全くない。その結果、p形層と電極との接触抵抗を非常に小さくすることができると共に、p形層自身のキャリア濃度も大幅に向上させることができる。 According to the present invention, after the nitride semiconductor layer constituting the device is laminated, the same apparatus is used on the outermost surface of the semiconductor laminated portion, for example, triallylamine (TAN: (C 2 H 5 ) 3 N) or ethyl azide. Since a protective layer made of an In x Ga 1-x N layer is grown using an organic nitrogen gas such as (EtN 3 ) and a nitrogen carrier gas, it has the following effects. First, it is not necessary to perform an annealing step later, and a very clean state can be maintained without causing contamination due to the adhesion of contamination to the p-type layer. Second, since the protective layer is continuously formed by the same apparatus after the epitaxial growth of the nitride semiconductor layer, even if contamination adheres in the process of lowering the substrate temperature to room temperature, the protective layer can be removed later. Therefore, the p-type layer can be kept clean. Thirdly, by forming the protective layer until the electrode is formed, the p-type layer can be kept clean even during the production process. Fourth, since the protective layer is removed by wet etching, the damage due to dry etching does not reach the p-type layer at all. As a result, the contact resistance between the p-type layer and the electrode can be made extremely small, and the carrier concentration of the p-type layer itself can be greatly improved.

さらに詳細に説明すると、たとえばMOCVD法によりNH3をNの原料ガスとして窒化物半導体層を成長しても、最後の保護層を形成する際には、Nの原料ガスとしてNH3ガスを使用しないため、活性化したHを殆ど放出しない。そのため、p形ドーパントのMgなどとHとの結合は大幅に抑制されると共に、すでにMgと結合しているHも保護層の成長の際に放出され、アニール工程をわざわざ設けることなく充分にp形ドーパントの活性化をすることができる。その結果、半導体層を積層してからアニール処理をする必要がなく、アニール処理のための保護層の形成や除去に伴うp形層表面の汚れを防止することができる。 More specifically, for example, even if a nitride semiconductor layer is grown using NH 3 as an N source gas by MOCVD, NH 3 gas is not used as the N source gas when forming the last protective layer. Therefore, almost no activated H is released. For this reason, the bonding between the p-type dopant Mg and the like and H is greatly suppressed, and H that has already been bonded to Mg is also released during the growth of the protective layer, so that the p can be sufficiently produced without any additional annealing step. Activation of the shape dopant can be achieved. As a result, it is not necessary to perform an annealing process after laminating the semiconductor layers, and contamination of the p-type layer surface due to the formation and removal of the protective layer for the annealing process can be prevented.

さらに、InxGa1-xNからなる保護層が電極の形成前の工程まで表面に設けられたままにすることにより、電極形成前の工程で、p形層表面に不純物が付着してp形層にコンタミネーションが付着する恐れが殆どない。一方、InxGa1-xN層は、Inの組成が多くなるなど一定の条件を満たせばKOHなどによりウェットエッチングを行うことができるが、そのバンドギャップエネルギーに相当する波長またはそれより短い波長の光が照射されることにより励起されてKOHなどのエッチング液で容易に腐食させることができる。その結果、ドライエッチングをすることなく、すなわち、その下にあるp形層にダメージを与えることなく除去することができる。この場合、p形層のバンドギャップエネルギーより50meV以上小さいバンドギャップエネルギーのInxGa1-xN層を用いることにより、p形層と保護層とのエッチングの選択性を充分に上げることができ、p形層に何らの影響を与えることなく、保護層を除去することができる。 Furthermore, by leaving the protective layer made of In x Ga 1-x N on the surface until the process before the electrode formation, impurities adhere to the p-type layer surface in the process before the electrode formation, and p There is almost no risk of contamination adhering to the shape layer. On the other hand, the In x Ga 1-x N layer can be wet-etched with KOH or the like if certain conditions such as an increase in the composition of In are satisfied, but the wavelength corresponding to the band gap energy or a wavelength shorter than that. Can be easily corroded with an etching solution such as KOH. As a result, it can be removed without dry etching, that is, without damaging the underlying p-type layer. In this case, the etching selectivity between the p-type layer and the protective layer can be sufficiently increased by using an In x Ga 1-x N layer having a band gap energy of 50 meV or more smaller than the band gap energy of the p-type layer. The protective layer can be removed without affecting the p-type layer.

なお、InxGa1-xNからなる保護層は、前述のように、p形層とのエッチングの選択比を大きくするためには、バンドギャップエネルギーを小さくすることが好ましく、LEDとして使用するような場合には活性層で発生する光を吸収する可能性があるため、除去した方が好ましい。しかしながら、たとえばパッド電極の下側など、光を透過しない場所であればそのまま残してコンタクト層とすることもできる。また、そのような光の吸収の問題がない程度の組成にすれば、または半導体レーザ(LD)のように端面発光の発光素子や、トランジスタなどの光の吸収に関係ない半導体素子では、たとえば表面層の一部を前述のウェットエッチングにより清浄化すれば、残りの層をそのまま残存させることもできる。 As described above, the protective layer made of In x Ga 1-x N preferably has a small band gap energy and is used as an LED in order to increase the etching selectivity with the p-type layer. In such a case, the light generated in the active layer may be absorbed. However, the contact layer may be left as it is if it does not transmit light, for example, below the pad electrode. Further, if the composition is such that there is no such problem of light absorption, or in a semiconductor element not related to light absorption such as an edge-emitting light emitting element such as a semiconductor laser (LD), for example, the surface If a part of the layer is cleaned by the aforementioned wet etching, the remaining layer can be left as it is.

つぎに、図面を参照しながら本発明の窒化物半導体素子の製法について説明をする。本発明による窒化物半導体素子の製法は、本発明による窒化物半導体素子の一例として、GaN系化合物からなるLEDの製造工程の例が図1に断面説明図で示されるように、基板1上に窒化物半導体層を気相成長して少なくとも表面側にp形層5を含むエピタキシャル成長層6を形成し、エピタキシャル成長層6の最表面層5を成長した後、引き続き同じ成長装置で有機窒素原料ガスと窒素キャリアガスとを用いてInxGa1-xN(0<x≦1)からなる保護層7を成長する(図1(a))。そして、図1(b)に示されるように、基板1の温度を室温まで下げた後で、p形層5と接続する電極を形成する前に、たとえばKOH水溶液などのエッチング液12に浸漬することにより、保護層7の少なくとも一部をウェットエッチングにより除去する。その後は、図1(c)に示されるように、通常の製造工程と同様に、p形層5の表面に、たとえばAu-Ni合金またはITO、ZnOなどからなる透光性電極8を形成し、その後エピタキシャル成長層6の一部をドライエッチングによりエッチングしてn形層3を露出させ、透光性電極8の表面の一部にp側電極(パッド電極)9、露出したn形層3の露出面にn側電極10を形成し、ウェハからチップ化することにより、窒化物半導体から成るLEDチップが製造される。 Next, a method for manufacturing the nitride semiconductor device of the present invention will be described with reference to the drawings. The method for manufacturing a nitride semiconductor device according to the present invention is an example of a nitride semiconductor device according to the present invention. As shown in FIG. A nitride semiconductor layer is vapor-phased to form an epitaxial growth layer 6 including a p-type layer 5 at least on the surface side. After growing the outermost surface layer 5 of the epitaxial growth layer 6, organic nitrogen source gas and A protective layer 7 made of In x Ga 1-x N (0 <x ≦ 1) is grown using a nitrogen carrier gas (FIG. 1A). Then, as shown in FIG. 1B, after the temperature of the substrate 1 is lowered to room temperature and before the electrode connected to the p-type layer 5 is formed, the substrate 1 is immersed in an etching solution 12 such as an aqueous KOH solution. Thereby, at least a part of the protective layer 7 is removed by wet etching. Thereafter, as shown in FIG. 1 (c), a translucent electrode 8 made of, for example, Au—Ni alloy, ITO, ZnO or the like is formed on the surface of the p-type layer 5 as in the normal manufacturing process. Thereafter, a part of the epitaxial growth layer 6 is etched by dry etching to expose the n-type layer 3. A p-side electrode (pad electrode) 9 is formed on a part of the surface of the translucent electrode 8, and the exposed n-type layer 3 is exposed. An n-side electrode 10 is formed on the exposed surface, and an LED chip made of a nitride semiconductor is manufactured by chipping from a wafer.

InxGa1-xN(0<x≦1)からなる保護層7は、製造工程中のp形層5が残留不純物などの付着などによる汚染を防止するために設けられている。そのため、この保護層7は、エピタキシャル成長層6を成長後、成長温度を室温まで下げることなく、エピタキシャル成長層6の成長後そのまま連続して設けられている。このInxGa1-xNからなる保護層7は、成長の際に成長温度が高いとInが抜けやすいため、低い温度で成長する必要があり、とくにInの組成が多いほど成長温度が低くする必要がある。たとえばInNを成長する場合には550℃程度の温度で、In0.03Ga0.97Nを成長する場合には、800℃程度で成長することが好ましい。したがって、多少Gaを混入すれば、600〜800℃程度で成長することができる。このInの組成が大きいほど、除去のためのウェットエッチングをする際にエッチングしやすくなるが、一方で、バンドギャップエネルギーが小さくなり、LEDにする場合では、発光する光を吸収しやすくなるため、完全に除去する場合は問題ないが、残す場合には光の吸収も考慮して、その組成が定められる。なお、完全に除去する場合には、導電形はp形でも、n形でも、アンドープでも何でも構わないが、後述するコンタクト層として一部でも残す場合には、p形にすることが好ましい。 The protective layer 7 made of In x Ga 1-x N (0 <x ≦ 1) is provided in order to prevent the p-type layer 5 during the manufacturing process from being contaminated by adhesion of residual impurities and the like. Therefore, the protective layer 7 is continuously provided after the epitaxial growth layer 6 is grown without growing the growth temperature to room temperature after the epitaxial growth layer 6 is grown. The protective layer 7 made of In x Ga 1-x N needs to be grown at a low temperature because In is easy to escape when the growth temperature is high. In particular, the growth temperature is lower as the In composition is larger. There is a need to. For example, when growing InN, it is preferable to grow at a temperature of about 550 ° C., and when growing In 0.03 Ga 0.97 N at about 800 ° C. Therefore, if Ga is mixed somewhat, it can grow at about 600 to 800 ° C. The larger the composition of In, the easier it is to etch when performing wet etching for removal. On the other hand, the band gap energy is small, and in the case of making an LED, it becomes easier to absorb emitted light. If it is completely removed, there is no problem, but if it is left, its composition is determined in consideration of light absorption. In the case of complete removal, the conductivity type may be p-type, n-type, undoped, or p-type if any part of the contact layer to be described later is left.

この保護層7の成長は、たとえばエピタキシャル成長層6を成長する成長装置でそのまま続けて成長するが、キャリアガスを水素から窒素に変え、また、Nの原料ガスとして、NH3ガスは止めて、その代わりに有機窒素原料ガスを使用する。これは、活性化したHが発生してp形ドーパントのMgなどと化合しないようにするためである。有機窒素ガスには、Hが含まれるが、メチル基やエチル基などとして含まれるもので、単独のHにはなりにくいため、p形ドーパントと結合して不活性化させることは殆どない。この有機窒素ガスとしては、トリアリルアミン(TAN)、エチルアジド(EtN3)、アセトニトリル(acetonitrile)、アゾイソブタン(azoisobutane)、ターシャリブチルジメチルアミン(tertialybutildimethylamine)、トリエチルアミン(triethyllamine)、トリメチルアミン(trimethyllamine)、トリノーマルプロピルアミン(trinormalpropylamine)、トリフェニルアミン(triphenylamine)などを用いることができる。 The protective layer 7 is grown by, for example, a growth apparatus for growing the epitaxial growth layer 6 as it is. However, the carrier gas is changed from hydrogen to nitrogen, and NH 3 gas is stopped as a source gas of N. Instead, organic nitrogen source gas is used. This is because activated H is not generated and combined with Mg or the like of the p-type dopant. The organic nitrogen gas contains H, but is contained as a methyl group, an ethyl group, or the like, and hardly forms a single H. Therefore, it is hardly combined with a p-type dopant to be inactivated. Examples of the organic nitrogen gas include triallylamine (TAN), ethyl azide (EtN 3 ), acetonitrile (acetonitrile), azoisobutane, tertialybutildimethylamine, triethylamine, trimethyllamine, trimethyllamine, Normal propylamine (trinormalpropylamine), triphenylamine (triphenylamine), etc. can be used.

この保護層7を除去するには、InNのようにInの組成が多ければ、そのままウェットエッチングをすることもできるが、時間がかかるし、Inの組成が少なくなるとますますエッチングし難くなるので、図1(b)に示されるように、光を照射しながら、KOHのようなエッチング液に浸漬すると短時間でエッチングすることができ、たとえば0.02μm程度の厚さに形成した保護層7を20wt%濃度のKOH水溶液に10分程度浸漬することにより完全に除去することができる。照射する光は、保護層7であるInxGa1-xNのバンドギャップエネルギー程度の波長以下の波長の光を照射することにより、光で励起されやすいため、エッチングされやすくなる。しかし、あまり波長の短い光を照射すると、保護層7のみならず、p形層5なども励起されるため、p形層5のバンドギャップエネルギーに相当する波長より長い波長の光を用いることが好ましい。そのため、保護層のバンドギャップエネルギーに相当する波長近傍の光を照射すれば問題はない。 In order to remove the protective layer 7, wet etching can be performed as it is if the In composition is large like InN, but it takes time, and if the In composition decreases, etching becomes more difficult. As shown in FIG. 1 (b), it is possible to perform etching in a short time when immersed in an etching solution such as KOH while irradiating light. For example, the protective layer 7 having a thickness of about 0.02 μm is formed. It can be completely removed by immersing in a 20 wt% KOH aqueous solution for about 10 minutes. Irradiation light is easily excited by light when irradiated with light having a wavelength equal to or less than the band gap energy of In x Ga 1-x N, which is the protective layer 7, and thus is easily etched. However, when light having a short wavelength is irradiated, not only the protective layer 7 but also the p-type layer 5 is excited, and therefore light having a wavelength longer than the wavelength corresponding to the band gap energy of the p-type layer 5 may be used. preferable. Therefore, there is no problem if light in the vicinity of the wavelength corresponding to the band gap energy of the protective layer is irradiated.

これらの観点から、保護層7の組成としては、p形層5のバンドギャップエネルギーよりも50meV以上のエネルギー差を有する(保護層7のバンドギャップエネルギーが小さい)材料を用いることが、保護層7のみを選択的にエッチングするのに好ましい。たとえばInNのバンドギャップエネルギーが0.8eV程度、GaNのバンドギャップエネルギーが3.8eV程度であるため、Inの僅かの増加により大きくバンドギャップエネルギーを下げることができる。   From these viewpoints, the protective layer 7 is made of a material having an energy difference of 50 meV or more than the band gap energy of the p-type layer 5 (the band gap energy of the protective layer 7 is small). It is preferable to selectively etch only. For example, since the band gap energy of InN is about 0.8 eV and the band gap energy of GaN is about 3.8 eV, the band gap energy can be greatly reduced by a slight increase of In.

このInxGa1-xN層は、前述のように、Inの組成が多くなるほどバンドギャップエネルギーが小さくなるが、キャリア濃度を大きくすることができ、また、p形層や電極パッドとのオーミックコンタクトも得やすくなる。そのため、p形層として電極パッドの下のみに残すことができ、また、ストライプ型半導体レーザのように端面発光する素子には、全面に残すこともできる。この場合、前述のように、製造工程中の保護層として用いているため、少なくともその表面の一部をウェットエッチングにより除去することが好ましい。 As described above, the In x Ga 1-x N layer has a smaller band gap energy as the In composition increases, but the carrier concentration can be increased, and the ohmic contact with the p-type layer and the electrode pad can be increased. Contact is also easier to obtain. Therefore, it can be left only under the electrode pad as a p-type layer, and can also be left on the entire surface in an element that emits edge light, such as a stripe type semiconductor laser. In this case, as described above, since it is used as a protective layer during the manufacturing process, it is preferable to remove at least part of its surface by wet etching.

つぎに、具体例で本発明の窒化物半導体発光素子の製法について、図1を参照しながら、さらに詳細に説明をする。基板1としては、たとえばサファイア、SiC、GaN系化合物(窒化物半導体を意味する)、ZnO系化合物(Znを含む酸化物を意味する)、Si、GaAsなどからなる各種の基板を用いることができる。たとえば(0001)面を主面としたサファイアからなる基板1をMOCVD装置のサセプタに配置し、水素ガスを流しながら、1070℃程度まで温度を上げて、基板1をサーマルクリーニングする。その後、温度を400〜600℃程度まで下げて、たとえばGaNからなる低温バッファ層2aを0.005〜0.1μm程度成膜した後、温度を600〜1200℃程度、たとえば1000℃程度の高温に上げて、アンドープでGaNからなる高温バッファ層2bを1μm程度、ついでSiをドープしたGaNからなるn形層3を1〜10μm程度、たとえば4μm程度積層する。つぎに、成長温度を700〜850℃程度の低温に下げて、アンドープのInGaN系化合物/GaN−MQW(たとえば1〜3nmのIn0.17Ga0.83Nからなるウェル層と5〜20nmのInzGa1-zN(0≦z≦0.05)からなるバリア層とが3〜8ペア積層される多重量子井戸 構造)の活性層4を0.05〜0.3μm程度積層する。ついで、成長装置内の温度を900〜1100℃程度、たとえば1000℃程度に上げて、MgをドープしたGaNからなるp形層5を0.01〜0.5μm程度成長する。 Next, the method for producing the nitride semiconductor light emitting device of the present invention will be described in more detail with reference to FIG. As the substrate 1, for example, various substrates made of sapphire, SiC, GaN-based compounds (meaning nitride semiconductors), ZnO-based compounds (meaning oxides containing Zn), Si, GaAs, or the like can be used. . For example, a substrate 1 made of sapphire having a (0001) plane as a main surface is placed on a susceptor of an MOCVD apparatus, and the substrate 1 is thermally cleaned by raising the temperature to about 1070 ° C. while flowing hydrogen gas. Thereafter, the temperature is lowered to about 400 to 600 ° C., and a low temperature buffer layer 2a made of GaN, for example, is formed to about 0.005 to 0.1 μm, and then the temperature is raised to a high temperature of about 600 to 1200 ° C., for example, about 1000 ° C. Then, an undoped high-temperature buffer layer 2b made of GaN is laminated to about 1 μm, and then an n-type layer 3 made of Si-doped GaN is laminated to about 1 to 10 μm, for example, about 4 μm. Next, the growth temperature is lowered to a low temperature of about 700 to 850 ° C., and an undoped InGaN-based compound / GaN-MQW (for example, a well layer made of 1 to 3 nm of In 0.17 Ga 0.83 N and 5 to 20 nm of In z Ga 1 -z N (0 ≦ z ≦ 0.05 ) and a barrier layer made of the laminated about 0.05~0.3μm the active layer 4 having a multiple quantum well structure) is 3-8 pairs stacked. Next, the temperature in the growth apparatus is raised to about 900 to 1100 ° C., for example, about 1000 ° C., and the p-type layer 5 made of GaN doped with Mg is grown to about 0.01 to 0.5 μm.

なお、前述の各半導体層を成長する場合、キャリアガスのH2 と共にトリメチリガリウム(TMG)、アンモニア(NH3)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMIn)などの反応ガスおよびn形にする場合のドーパントガスとしてのSiH4 、p形にする場合のドーパントガスとしてのシクロペンタジエニルマグネシウム(Cp2 Mg)などの必要なガスを供給して、所望の組成で、所望の導電形の半導体層を所望の厚さに形成することができる。 When growing each of the semiconductor layers described above, the reaction gas such as trimethylethylene gallium (TMG), ammonia (NH 3 ), trimethylaluminum (TMA), trimethylindium (TMIn) and the like and n-type are used together with the carrier gas H 2. When supplying a necessary gas such as SiH 4 as a dopant gas and cyclopentadienylmagnesium (Cp 2 Mg) as a dopant gas when forming a p-type, a desired composition and a desired conductivity type are supplied. The semiconductor layer can be formed to a desired thickness.

その後、TMGとCp2 Mgの供給を中断し、基板温度を800℃程度に下げる。そして、窒素原料ガスのNH3をたとえばTAAのような有機窒素ガスに変更し、キャリアガスの水素を窒素に切り替えた後、基板温度を550℃まで下げてTMIの供給を開始することにより、InNからなる保護層7を成長することができ、3〜200nm程度、たとえば10nm程度成長する。この際、たとえばCp2 Mgのドーパントガスを供給してp形層とすることにより、InN層を除去する際にInN層の残渣がある場合でも、容易に正孔濃度の高い表面を残すことが可能になるし、また、電極のコンタクト層とすることもできる。InNからなる保護層7の成長後、TMIの供給を中断し、TAAを供給しながら室温まで降温することによりp形層5の表面を完全に保護しながら室温まで冷却することができる。 Thereafter, the supply of TMG and Cp 2 Mg is interrupted, and the substrate temperature is lowered to about 800 ° C. Then, after changing the NH 3 of the nitrogen source gas to an organic nitrogen gas such as TAA and switching the hydrogen of the carrier gas to nitrogen, the substrate temperature is lowered to 550 ° C. and the supply of TMI is started. The protective layer 7 can be grown, and is grown to about 3 to 200 nm, for example, about 10 nm. At this time, for example, by supplying a Cp 2 Mg dopant gas to form a p-type layer, even when there is a residue of the InN layer when the InN layer is removed, a surface having a high hole concentration can be easily left. It can also be used as an electrode contact layer. After the growth of the protective layer 7 made of InN, the supply of TMI is interrupted, and the temperature is lowered to room temperature while supplying TAA, whereby the surface of the p-type layer 5 can be cooled to room temperature while completely protecting it.

その後、結晶成長した基板表面にSOGを500nm程度形成した後、レジストで透明電極のパターンを形成する。この時点で、透明電極形成部分のInNからなる保護層7が露出する。この状態で、図1(b)に概念図で示されるように、30℃程度のKOH水溶液12(濃度20wt%)を満たした容器11内にウェハごと浸漬させ、光源13により光を照射することにより、10分程度で露出した部分のInNからなる保護層7をエッチングしてp形層5を露出させることができる。このInNからなる保護層7は、バンドギャップエネルギーが0.8eV程度であるため、可視光もしくは近紫外光で容易に励起することができ、KOH水溶液に浸漬したまま励起光を照射することにより、p形層5は励起されず選択的にエッチングをすることができる。この場合、下層となるp形層5のバンドギャップエネルギーに相当する波長よりも長い波長の光を励起光とすることにより、選択性の高いエッチングが可能で、最上層のInN層(保護層7)のみを取り除くことができ、清浄で、損傷のない表面を形成することができる。   Thereafter, SOG is formed to about 500 nm on the surface of the substrate on which the crystal has grown, and then a transparent electrode pattern is formed with a resist. At this point, the protective layer 7 made of InN in the transparent electrode forming portion is exposed. In this state, as shown in a conceptual diagram in FIG. 1B, the wafer is immersed in a container 11 filled with a KOH aqueous solution 12 (concentration 20 wt%) at about 30 ° C., and light is emitted from the light source 13. Thus, the p-type layer 5 can be exposed by etching the portion of the protective layer 7 made of InN exposed in about 10 minutes. Since the protective layer 7 made of InN has a band gap energy of about 0.8 eV, it can be easily excited by visible light or near-ultraviolet light. By irradiating excitation light while being immersed in a KOH aqueous solution, The p-type layer 5 can be selectively etched without being excited. In this case, by using light having a wavelength longer than the wavelength corresponding to the band gap energy of the lower p-type layer 5 as excitation light, highly selective etching is possible, and the uppermost InN layer (protective layer 7) ) Can be removed, and a clean and undamaged surface can be formed.

その後、図1(c)に示されるように、たとえばNiとAuを積層して合金化することによりNi-Au合金層を2〜100nm程度形成することにより透光性導電層である透光性電極8を形成する。なお、マスクとしたSOGをエッチングで除去することにより、不要部分に付着した透光性導電層も除去される。なお、透光性電極7は、この例によらないで、ZnOや、ITOなどにより形成することもできるし、パッド電極(p側電極)のみを形成することもできる。ZnOやITOの材料によれば、厚くても透光性があり、0.01〜5μm程度に設けることもできる。その後、レジスト膜を塗布してパターニングし、ドライエッチングによりエピタキシャル成長層6の一部をエッチングしてn形層3を露出させ、透光性電極7上の一部に、リフトオフ法などによりTiとAuとの積層構造で、パッド電極であるp側電極8を、露出したn形層3にオーミックコンタクト用のn側電極9を、Ti-Al合金などにより形成する。その後、各チップに分割することにより、図1(c)に示されるようなLEDチップが得られる。また、前述の例では、n形層3を露出する前に透光性電極7を形成したが、n形層3を露出させた後に、保護層7をエッチング除去して透光性電極8を形成することもできる。なお、p側電極9およびn側電極10の構造や材料などは、この例には限定されない。   Thereafter, as shown in FIG. 1 (c), for example, Ni and Au are laminated and alloyed to form a Ni—Au alloy layer of about 2 to 100 nm, thereby forming a translucent conductive layer. The electrode 8 is formed. Note that the light-transmitting conductive layer attached to unnecessary portions is also removed by removing the SOG as a mask by etching. The translucent electrode 7 can be formed of ZnO, ITO, or the like without depending on this example, or only the pad electrode (p-side electrode) can be formed. According to the material of ZnO or ITO, even if it is thick, it has translucency, and can be provided in a thickness of about 0.01 to 5 μm. After that, a resist film is applied and patterned, and a part of the epitaxial growth layer 6 is etched by dry etching to expose the n-type layer 3, and Ti and Au are formed on a part on the translucent electrode 7 by a lift-off method or the like. And a p-side electrode 8 as a pad electrode, and an n-side electrode 9 for ohmic contact is formed on the exposed n-type layer 3 using a Ti—Al alloy or the like. Then, by dividing into chips, an LED chip as shown in FIG. 1C is obtained. In the above example, the translucent electrode 7 is formed before the n-type layer 3 is exposed. However, after the n-type layer 3 is exposed, the protective layer 7 is removed by etching to form the translucent electrode 8. It can also be formed. Note that the structures and materials of the p-side electrode 9 and the n-side electrode 10 are not limited to this example.

また、前述の例では、p形層5としてGaNの単層で形成する例であったが、たとえば活性層側にAlGaN系化合物のようなバンドギャップの大きい層を形成することもできる。また、n形層3もこのような2種以上の複層にすることもできる。さらに、この例では、n形層3とp形層5とで活性層4が挟持されたダブルヘテロ接合構造であるが、n形層とp形層とが直接ホモ接合またはヘテロ接合するpn接合構造のものでもよい。さらに、前述の例では、LEDの例であったが、メサ状のドライエッチングまたは電流狭窄層を埋め込むことによりストライプ状の発光領域を形成するLDでも、エピタキシャル成長層を通常のLDを形成するように積層し、その最表面層に前述の保護層を形成しておくことにより、上面電極とp形層との接触抵抗を小さくすることができると共に、p形層のキャリア濃度を向上させることができる。   In the above example, the p-type layer 5 is a single layer of GaN. However, for example, a layer having a large band gap such as an AlGaN-based compound can be formed on the active layer side. Moreover, the n-type layer 3 can also be made into two or more kinds of such multiple layers. Further, in this example, the active layer 4 is sandwiched between the n-type layer 3 and the p-type layer 5, but the pn junction in which the n-type layer and the p-type layer are directly homojunction or heterojunction is used. A structure may be used. Further, in the above-described example, the example of the LED is used. However, even in an LD that forms a stripe-shaped light emitting region by embedding a mesa-shaped dry etching or current confinement layer, an epitaxial growth layer is formed as a normal LD. By laminating and forming the above-mentioned protective layer on the outermost surface layer, the contact resistance between the upper surface electrode and the p-type layer can be reduced, and the carrier concentration of the p-type layer can be improved. .

リッジ型LDの製造工程を示す斜視説明図が図2に示されている。まず、図2(a)に示されるように、たとえばn形GaN基板21上に、たとえばSiが不純物濃度で3×1018cm-3程度にドープされたn形GaNからなるn形バッファ層22を4μm程度、たとえばSiが3×1017cm-3程度にドープされたn形Al0.08Ga0.92Nからなるn形クラッド層23を1μm程度、たとえばSiが1×1017cm-3程度にドープされたn形GaNからなるn形ガイド層24を0.1μm程度、不純物濃度が3×1018cm-3程度のn形GaN層(9nm程度)とノンドープのIn0.1Ga0.9N層(3nm程度)/3×1018cm-3程度のn形GaN層(12nm程度)のペアを3組程度積層した多重量子井戸(MQW)構造からなる活性層25を54nm程度、たとえばMgが5×1019cm-3程度にドープされたp形Al0.2Ga0.8Nからなるブロック層26を25nm程度、たとえばMgが5×1019cm-3程度にドープされたGaNからなるp形ガイド層27を0.1μm程度、たとえばMgが5×1019cm-3程度にドープされたAl0.08Ga0.92Nからなるp形クラッド層28を0.4μm程度、たとえばMgが1×1020cm-3程度にドープされたGaNからなるp形コンタクト層29を0.1μm程度、それぞれ順次積層して、エピタキシャル成長層30を形成する。 FIG. 2 is a perspective explanatory view showing the manufacturing process of the ridge type LD. First, as shown in FIG. 2A, an n-type buffer layer 22 made of n-type GaN doped with, for example, Si at an impurity concentration of about 3 × 10 18 cm −3 on an n-type GaN substrate 21, for example. N-type cladding layer 23 made of n-type Al 0.08 Ga 0.92 N doped with Si to about 3 × 10 17 cm −3 , for example, about 1 μm, for example Si with about 1 × 10 17 cm −3 The n-type guide layer 24 made of the n-type GaN has an n-type GaN layer (about 9 nm) having an impurity concentration of about 3 × 10 18 cm −3 and an undoped In 0.1 Ga 0.9 N layer (about 3 nm). ) The active layer 25 having a multiple quantum well (MQW) structure in which about 3 pairs of n-type GaN layers (about 12 nm) of about 3 × 10 18 cm −3 are stacked is about 54 nm, for example, Mg is 5 × 10 19. the dough to about cm -3 It has been p-type Al 0.2 Ga 25 nm about the blocking layer 26 made of 0.8 N, for example Mg is 5 × 10 19 cm p-type guide layer 27 0.1μm approximately of doped GaN of about -3, for example, Mg is A p-type cladding layer 28 made of Al 0.08 Ga 0.92 N doped to about 5 × 10 19 cm −3 is applied to a p-type made of GaN doped with about 0.4 μm, eg, Mg of about 1 × 10 20 cm −3. The contact layer 29 is sequentially laminated to a thickness of about 0.1 μm to form an epitaxial growth layer 30.

なお、各層の成長温度は前述の例と同様に、Inを含む活性層の成長温度を下げて行い、また、成長する組成に応じて必要な前述のガスを導入してエピタキシャル成長を行う。このエピタキシャル成長層30の成長が終ったら、TMGとCp2 Mgの供給を中断し、基板温度を800℃程度に下げる。そして、前述の例と同様に、窒素原料ガスのNH3をたとえばTAAのような有機窒素ガスに変更し、キャリアガスの水素を窒素に切り替えた後、基板温度を550℃まで下げてTMIの供給を開始することにより、InNからなる保護層31を、3〜200nm程度、たとえば10nm程度成長する。この際、前述のように、たとえばCp2 Mgのドーパントガスを供給してp形層とすることにより、InNからなる保護層31を完全に除去しないで、一部の厚さを残存させることができる。この保護層の成長後、TMIの供給を中断し、TAAを供給しながら室温まで冷却する。 As in the above example, the growth temperature of each layer is lowered by lowering the growth temperature of the active layer containing In, and epitaxial growth is performed by introducing the necessary gas according to the composition to be grown. After the growth of the epitaxial growth layer 30, the supply of TMG and Cp 2 Mg is interrupted, and the substrate temperature is lowered to about 800 ° C. Then, as in the previous example, the NH 3 source gas is changed to organic nitrogen gas such as TAA, the carrier gas hydrogen is changed to nitrogen, the substrate temperature is lowered to 550 ° C., and TMI is supplied. Then, the protective layer 31 made of InN is grown to about 3 to 200 nm, for example, about 10 nm. At this time, as described above, for example, by supplying a dopant gas of Cp 2 Mg to form a p-type layer, it is possible to leave a part of the thickness without completely removing the protective layer 31 made of InN. it can. After the growth of the protective layer, the supply of TMI is interrupted and cooled to room temperature while supplying TAA.

その後、図2(b)に示されるように、たとえばSiO2などのマスク材料を保護層31の表面に設け、発光領域を形成するストライプ状に残存するようにパターニングして、マスク38を形成する。そして、そのマスク38から露出する保護層31および半導体積層部30をドライエッチングによりp形ガイド層27が露出するかその手前までエッチングしてメサ形状にする。その後、マスク38をそのままにして、たとえばZrO2からなる絶縁層32を、たとえばスパッタ法などにより成膜し、その後マスク38を除去することにより、メサ形状の上面以外の側壁部およびメサ形状の底面に絶縁層32が形成され、保護層31の表面が露出する。 Thereafter, as shown in FIG. 2B, a mask material such as SiO 2 is provided on the surface of the protective layer 31, and is patterned so as to remain in a stripe shape forming a light emitting region, thereby forming a mask 38. . Then, the protective layer 31 and the semiconductor stacked portion 30 exposed from the mask 38 are etched to the front of the p-type guide layer 27 by dry etching to form a mesa shape. After that, the insulating layer 32 made of, for example, ZrO 2 is formed by, for example, sputtering while leaving the mask 38 as it is, and then the mask 38 is removed, so that the side walls other than the mesa-shaped upper surface and the mesa-shaped bottom surface are formed. An insulating layer 32 is formed on the surface, and the surface of the protective layer 31 is exposed.

その後、図1(b)に示される例と同様に、ウェハごとKOHエッチング液に浸漬し、可視光などを照射しながら保護層31をエッチングすることによりp形コンタクト層29を露出させる。そして、図2(d)に示されるように、たとえばNi/Auなどを真空蒸着などにより全面に設けることにより、p側コンタクト電極用金属膜33aを成膜する。その後、レジスト膜などを形成してパターニングすることにより、図2(e)に示されるように、ストライプ状メサ領域の近傍のみに残存させてp側コンタクト電極33を形成する。   Thereafter, similarly to the example shown in FIG. 1B, the p-type contact layer 29 is exposed by immersing the entire wafer in a KOH etching solution and etching the protective layer 31 while irradiating visible light or the like. Then, as shown in FIG. 2D, the metal film 33a for the p-side contact electrode is formed by providing, for example, Ni / Au or the like on the entire surface by vacuum deposition or the like. Thereafter, a resist film or the like is formed and patterned, so that the p-side contact electrode 33 is formed only in the vicinity of the striped mesa region as shown in FIG.

そして、図2(f)に示されるように、たとえばリフトオフ法により、NiとAuとの積層構造でp側パッド電極34を、チップ周辺部を除いたほぼ全面に形成する。その後、基板21の裏面を研磨して、基板21の厚さを100μm程度にし、TiおよびAl膜を真空蒸着法などにより成膜してシンターさせることにより、Ti-Al合金などからなるn側電極35を形成する。その後、ストライプと平行方向はダイシングし、ストライプと直角方向は劈開して各チップに分割することにより、図2(g)に示されるようなLDチップが得られる。   Then, as shown in FIG. 2F, the p-side pad electrode 34 is formed on almost the entire surface excluding the peripheral portion of the chip by a lift-off method, for example, with a stacked structure of Ni and Au. Thereafter, the back surface of the substrate 21 is polished so that the thickness of the substrate 21 is about 100 μm, and Ti and Al films are formed by vacuum deposition or the like, and are sintered to form an n-side electrode made of Ti—Al alloy or the like. 35 is formed. Thereafter, dicing is performed in the direction parallel to the stripes, and the direction perpendicular to the stripes is cleaved and divided into chips, thereby obtaining an LD chip as shown in FIG.

なお、p側コンタクト電極33、p側パッド電極34およびn側電極35の構造や材料などは、この例には限定されない。また、基板がサファイア基板のように絶縁性基板からなる場合には、n側電極は保護層31および半導体積層部30の一部をエッチングすることにより露出するn形層(n形バッファ層)の露出面に形成される。また、前述のように、保護層31を完全にエッチング除去しないで、表面のみのエッチングをして清浄化すれば、他は殆ど残存させることもできる。とくに端面発光のLDでは、表面からは光を放射しないため、このような端面発光の場合には残っていても何ら支障はない。さらに、LDを構成する半導体の積層構造も前述の例に限定されず、種々の積層構造に形成することもできる。   The structures and materials of the p-side contact electrode 33, the p-side pad electrode 34, and the n-side electrode 35 are not limited to this example. When the substrate is made of an insulating substrate such as a sapphire substrate, the n-side electrode is an n-type layer (n-type buffer layer) exposed by etching a part of the protective layer 31 and the semiconductor stacked portion 30. Formed on the exposed surface. Further, as described above, if the protective layer 31 is not completely removed by etching and only the surface is etched to be cleaned, most of the others can be left. In particular, in an edge emitting LD, no light is emitted from the surface, and in the case of such edge emitting, there is no problem even if it remains. Furthermore, the stacked structure of the semiconductors constituting the LD is not limited to the above example, and various stacked structures can be formed.

本発明によれば、素子を構成する半導体層をエピタキシャル成長した後に、InxGa1-xNからなる保護層により表面を被覆しているため、半導体層のエピタキシャル成長後に基板温度を室温まで下げる場合でも、残留不純物が直接p形層などに付着することがなく、保護層は簡単にウェットエッチングにより除去することができるため、p形層にダメージを与えることなく、非常に清浄なp形層の表面を得ることができる。その結果、p形層に接続して設けられる電極(透明電極またはパッド電極)とp形層との接触抵抗を非常に低減させることができ、直列抵抗が小さく駆動電圧の低い窒化物半導体素子が得られる。 According to the present invention, since the surface is covered with the protective layer made of In x Ga 1-x N after the semiconductor layer constituting the element is epitaxially grown, even when the substrate temperature is lowered to room temperature after the epitaxial growth of the semiconductor layer. Since the residual impurities do not directly adhere to the p-type layer and the like, and the protective layer can be easily removed by wet etching, the surface of the p-type layer is very clean without damaging the p-type layer. Can be obtained. As a result, the contact resistance between the electrode (transparent electrode or pad electrode) provided in connection with the p-type layer and the p-type layer can be greatly reduced, and a nitride semiconductor device having a low series resistance and a low driving voltage can be obtained. can get.

本発明による窒化物半導体素子の製法の一実施形態である発光素子の製造工程を示す断面説明図である。It is sectional explanatory drawing which shows the manufacturing process of the light emitting element which is one Embodiment of the manufacturing method of the nitride semiconductor element by this invention. 本発明により形成したLDの一例の断面説明図である。It is sectional explanatory drawing of an example of LD formed by this invention.

符号の説明Explanation of symbols

1 基板
2 低温バッファ層
3 n形層
4 活性層
5 p形層
6 エピタキシャル成長層
7 保護層
8 透光性電極
9 p側電極(パッド電極)
10 n側電極
DESCRIPTION OF SYMBOLS 1 Substrate 2 Low-temperature buffer layer 3 N-type layer 4 Active layer 5 P-type layer 6 Epitaxial growth layer 7 Protective layer 8 Translucent electrode 9 P-side electrode (pad electrode)
10 n-side electrode

Claims (5)

基板上に窒化物半導体層を気相成長して少なくとも表面側にp形層を含むエピタキシャル成長層を有する窒化物半導体素子の製法であって、前記エピタキシャル成長層の最表面層を成長した後、引き続き同じ成長装置で有機窒素原料ガスと窒素キャリアガスとを用いてInxGa1-xN(0<x≦1)からなる保護層を成長し、該基板の温度を室温まで下げた後で、前記p形層上に電極を形成する前に、前記保護層の少なくとも一部をウェットエッチングにより除去することを特徴とする窒化物は導体素子の製法。 A method for manufacturing a nitride semiconductor device having an epitaxial growth layer including a p-type layer on at least the surface side by vapor-phase growth of a nitride semiconductor layer on a substrate, wherein the same is continued after growing the outermost surface layer of the epitaxial growth layer After growing a protective layer made of In x Ga 1-x N (0 <x ≦ 1) using an organic nitrogen source gas and a nitrogen carrier gas in a growth apparatus and lowering the temperature of the substrate to room temperature, Before forming an electrode on a p-type layer, at least a part of the protective layer is removed by wet etching. 前記ウェットエッチングによる保護層の除去を、該保護層のバンドギャップエネルギーに相当する波長またはそれより短い波長の光を照射しながら行う請求項1記載の窒化物半導体素子の製法。   The method for producing a nitride semiconductor device according to claim 1, wherein the protective layer is removed by wet etching while irradiating light having a wavelength corresponding to or shorter than the band gap energy of the protective layer. 前記保護層が、前記最表層のp形層のバンドギャップエネルギーよりも50meV以上小さいバンドギャップエネルギーを有する材料からなる請求項1または2記載の窒化物半導体素子の製法。   3. The method for manufacturing a nitride semiconductor device according to claim 1, wherein the protective layer is made of a material having a band gap energy that is smaller than the band gap energy of the outermost p-type layer by 50 meV or more. 前記窒化物半導体からなるエピタキシャル成長層を、基板上にn形層、活性層、およびp形層を発光層を形成するようにこの順で積層し、引き続き前記保護層を成長し、その後該保護層を除去して露出するp形層表面に透光性電極を介して、または露出する該p形層表面に直接p側電極を形成することにより発光素子を形成する請求項1または2記載の窒化物半導体素子の製法。   The epitaxially grown layer made of the nitride semiconductor is laminated on the substrate in this order so as to form a light emitting layer, an n-type layer, an active layer, and a p-type layer, and subsequently the protective layer is grown, and then the protective layer 3. The nitriding device according to claim 1, wherein the light-emitting element is formed by forming a p-side electrode directly on the exposed p-type layer surface through a translucent electrode or on the exposed p-type layer surface. Manufacturing method for semiconductor devices. 前記InxGa1-xNからなる保護層をp形層で形成し、少なくとも前記p側パッド電極の下側に該保護層の一部を残存させる請求項4記載の窒化物半導体素子の製法。 5. The method for producing a nitride semiconductor device according to claim 4, wherein the protective layer made of In x Ga 1-x N is formed as a p-type layer, and at least a part of the protective layer is left below the p-side pad electrode. .
JP2005227006A 2005-08-04 2005-08-04 Method of manufacturing nitride semiconductor element Pending JP2007042944A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005227006A JP2007042944A (en) 2005-08-04 2005-08-04 Method of manufacturing nitride semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005227006A JP2007042944A (en) 2005-08-04 2005-08-04 Method of manufacturing nitride semiconductor element

Publications (1)

Publication Number Publication Date
JP2007042944A true JP2007042944A (en) 2007-02-15

Family

ID=37800636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005227006A Pending JP2007042944A (en) 2005-08-04 2005-08-04 Method of manufacturing nitride semiconductor element

Country Status (1)

Country Link
JP (1) JP2007042944A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069550A1 (en) * 2007-11-29 2009-06-04 Showa Denko K.K. Method for manufacturing iii nitride semiconductor, method for manufacturing iii nitride semiconductor light emitting element, iii nitride semiconductor light emitting element, and lamp
WO2009139095A1 (en) * 2008-05-15 2009-11-19 パナソニック株式会社 Semiconductor laser device and method for manufacturing the same
US20180035500A1 (en) * 2016-07-28 2018-02-01 Lumileds Llc Dimming led circuit augmenting dc/dc controller integrated circuit
JP2019517144A (en) * 2016-05-20 2019-06-20 ルミレッズ リミテッド ライアビリティ カンパニー Method of forming p-type layer of light emitting device

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173487A (en) * 1989-12-01 1991-07-26 Nec Corp Manufacture of semiconductor light emitting element
JPH05183189A (en) * 1991-11-08 1993-07-23 Nichia Chem Ind Ltd Manufacture of p-type gallium nitride based compound semiconductor
JPH0897468A (en) * 1994-09-28 1996-04-12 Rohm Co Ltd Semiconductor light emitting device
JPH09232681A (en) * 1996-02-22 1997-09-05 Hitachi Ltd Nitride compd. semiconductor optical device
JPH11274560A (en) * 1998-03-23 1999-10-08 Sanyo Electric Co Ltd Semiconductor element and manufacture thereof
JP2000200946A (en) * 1998-10-26 2000-07-18 Matsushita Electronics Industry Corp Semiconductor device and its manufacture
JP2000323751A (en) * 1999-05-10 2000-11-24 Pioneer Electronic Corp Fabrication of group 3 nitride semiconductor element
JP2002033279A (en) * 2000-07-13 2002-01-31 Matsushita Electric Ind Co Ltd Manufacturing method of p-type nitride semiconductor
JP2003101068A (en) * 2001-09-25 2003-04-04 Sanyo Electric Co Ltd Method for forming nitride-based semiconductor device
JP2003178987A (en) * 2001-12-13 2003-06-27 Hitachi Cable Ltd Method of manufacturing nitride system compound semiconductor, nitride system compound semiconductor wafer and nitride system compound semiconductor device
JP2003218396A (en) * 2001-11-15 2003-07-31 Mitsubishi Cable Ind Ltd Ultraviolet-ray emitting element
JP2003304036A (en) * 2002-04-08 2003-10-24 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor
JP2005108917A (en) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd Semiconductor laser element and apparatus

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173487A (en) * 1989-12-01 1991-07-26 Nec Corp Manufacture of semiconductor light emitting element
JPH05183189A (en) * 1991-11-08 1993-07-23 Nichia Chem Ind Ltd Manufacture of p-type gallium nitride based compound semiconductor
JPH0897468A (en) * 1994-09-28 1996-04-12 Rohm Co Ltd Semiconductor light emitting device
JPH09232681A (en) * 1996-02-22 1997-09-05 Hitachi Ltd Nitride compd. semiconductor optical device
JPH11274560A (en) * 1998-03-23 1999-10-08 Sanyo Electric Co Ltd Semiconductor element and manufacture thereof
JP2000200946A (en) * 1998-10-26 2000-07-18 Matsushita Electronics Industry Corp Semiconductor device and its manufacture
JP2000323751A (en) * 1999-05-10 2000-11-24 Pioneer Electronic Corp Fabrication of group 3 nitride semiconductor element
JP2002033279A (en) * 2000-07-13 2002-01-31 Matsushita Electric Ind Co Ltd Manufacturing method of p-type nitride semiconductor
JP2003101068A (en) * 2001-09-25 2003-04-04 Sanyo Electric Co Ltd Method for forming nitride-based semiconductor device
JP2003218396A (en) * 2001-11-15 2003-07-31 Mitsubishi Cable Ind Ltd Ultraviolet-ray emitting element
JP2003178987A (en) * 2001-12-13 2003-06-27 Hitachi Cable Ltd Method of manufacturing nitride system compound semiconductor, nitride system compound semiconductor wafer and nitride system compound semiconductor device
JP2003304036A (en) * 2002-04-08 2003-10-24 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor
JP2005108917A (en) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd Semiconductor laser element and apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069550A1 (en) * 2007-11-29 2009-06-04 Showa Denko K.K. Method for manufacturing iii nitride semiconductor, method for manufacturing iii nitride semiconductor light emitting element, iii nitride semiconductor light emitting element, and lamp
JP2009135197A (en) * 2007-11-29 2009-06-18 Showa Denko Kk Manufacturing methods of group iii nitride semiconductor and group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp
US8765507B2 (en) 2007-11-29 2014-07-01 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride semiconductor, method for manufacturing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
WO2009139095A1 (en) * 2008-05-15 2009-11-19 パナソニック株式会社 Semiconductor laser device and method for manufacturing the same
JP2019517144A (en) * 2016-05-20 2019-06-20 ルミレッズ リミテッド ライアビリティ カンパニー Method of forming p-type layer of light emitting device
US20180035500A1 (en) * 2016-07-28 2018-02-01 Lumileds Llc Dimming led circuit augmenting dc/dc controller integrated circuit
US10959306B2 (en) 2016-07-28 2021-03-23 Lumileds Llc Dimming LED circuit augmenting DC/DC controller integrated circuit

Similar Documents

Publication Publication Date Title
JP4295669B2 (en) Manufacturing method of semiconductor device
JP3924303B2 (en) Nitride semiconductor device and manufacturing method thereof
US20090315045A1 (en) Integrated semiconductor light emitting device and method for manufacturing same
US20050199891A1 (en) Nitride-based semiconductor light-emitting device
JP2007067418A (en) Group iii nitride light emitting device having light emitting region with double hetero-structure
JP2007150066A (en) Nitride semiconductor light-emitting element
JPH10294531A (en) Nitride compound semiconductor light emitting element
JP2008182275A (en) Nitride semiconductor light-emitting element
JP2008047871A (en) Semiconductor light emitting diode
JP2006313844A (en) Process for fabricating nitride semiconductor element
JP4804930B2 (en) Method of manufacturing nitride semiconductor device
JP2007324585A (en) Semiconductor light-emitting element
KR101000276B1 (en) Semiconductor light emiitting device
JP2004112000A (en) Method for manufacturing semiconductor light emitting device
JP2007200932A5 (en)
JP2007324581A (en) Integrated semiconductor light-emitting device, and manufacturing method thereof
JP4493041B2 (en) Nitride semiconductor light emitting device
US20050079642A1 (en) Manufacturing method of nitride semiconductor device
JP2007207869A (en) Nitride semiconductor light-emitting device
JP2007324586A (en) Manufacturing method of semiconductor light-emitting element
JP2007042944A (en) Method of manufacturing nitride semiconductor element
JPH10144962A (en) Semiconductor light-emitting element and its manufacture
US7550757B2 (en) Semiconductor laser and method for manufacturing semiconductor laser
JP2007324583A (en) Integrated semiconductor light-emitting device, and manufacturing method thereof
JP2007142345A (en) Nitride semiconductor light-emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403