KR101507127B1 - Patterned substrate and nitride based semiconductor layer fabrication method - Google Patents

Patterned substrate and nitride based semiconductor layer fabrication method Download PDF

Info

Publication number
KR101507127B1
KR101507127B1 KR20080062397A KR20080062397A KR101507127B1 KR 101507127 B1 KR101507127 B1 KR 101507127B1 KR 20080062397 A KR20080062397 A KR 20080062397A KR 20080062397 A KR20080062397 A KR 20080062397A KR 101507127 B1 KR101507127 B1 KR 101507127B1
Authority
KR
South Korea
Prior art keywords
substrate
nano
metal
semiconductor layer
nitride semiconductor
Prior art date
Application number
KR20080062397A
Other languages
Korean (ko)
Other versions
KR20100002486A (en
Inventor
김창연
김윤구
윤여진
김종규
김화목
이장우
오덕환
이준희
김선모
서원철
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR20080062397A priority Critical patent/KR101507127B1/en
Publication of KR20100002486A publication Critical patent/KR20100002486A/en
Application granted granted Critical
Publication of KR101507127B1 publication Critical patent/KR101507127B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

기판위에 금속층을 형성하는 단계; 열처리를 수행하여 상기 기판위에 금속 나노섬을 형성하는 단계; 상기 기판위에 형성된 나노섬을 새도우 마스크로 하여 상기 기판의 표면을 부분적으로 식각하여 나노 크기의 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 패턴된 기판 제조방법이 제공된다.Forming a metal layer on the substrate; Performing a heat treatment to form a metal nano-island on the substrate; And patterning a nano-sized pattern by partially etching the surface of the substrate using the nano-island formed on the substrate as a shadow mask.

나노, PSS, 기판, 식각, 나노섬, 패턴 Nano, PSS, substrate, etch, nano island, pattern

Description

패턴된 기판 및 질화물 반도체층 제조방법{PATTERNED SUBSTRATE AND NITRIDE BASED SEMICONDUCTOR LAYER FABRICATION METHOD}TECHNICAL FIELD [0001] The present invention relates to a patterned substrate and a method for fabricating the nitride semiconductor layer,

본 발명은 발광 다이오드용 기판 및 질화물 반도체층 제조방법에 관한 것으로, 상세하게는 나노 크기의 PSS 패턴이 형성된 발광 다이오드용 기판 및 질화물 반도체층을 제조하는 방법에 관한 것이다.The present invention relates to a substrate for a light-emitting diode and a method for manufacturing a nitride semiconductor layer, and more particularly, to a substrate for a light-emitting diode having a nano-sized PSS pattern and a method for manufacturing the nitride semiconductor layer.

대표적인 발광 소자인 발광다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산하도록 구성된다. 위와 같은 발광다이오드로는 GaN계 발광다이오드가 공지되어 있다. GaN계 발광다이오드는 예컨대, 사파이어 또는 SiC 등의 소재로 이루어진 기판 위에 GaN계의 N형 반도체층, 활성층(또는, 발광층), P형 반도체층을 순차적으로 적층하고, 투명전극을 형성하여 제조된다.A light emitting diode which is a typical light emitting element is a photoelectric conversion semiconductor element having a structure in which an N-type semiconductor and a P-type semiconductor are bonded to each other and is configured to emit light by recombination of electrons and holes. A GaN-based light emitting diode is known as such a light emitting diode. The GaN-based light emitting diode is manufactured by sequentially laminating a GaN-based N-type semiconductor layer, an active layer (or light emitting layer) and a P-type semiconductor layer on a substrate made of sapphire or SiC or the like and forming a transparent electrode.

일반적으로 발광다이오드에서는 광이 생성되면 전체 외부로 방출되지 않고 전반사되어 내부에 갇힘으로 인해 내부에서 손실되는 광이 많다.Generally, in a light emitting diode, when light is generated, it is not emitted to the entire outside but is totally reflected and is internally trapped, so that light is internally lost.

광의 특성상, 광이 서로 다른 굴절율을 가지는 두 매질 사이를 통과할 때 그 경계면에서 반사와 투과가 일어나는데, 입사각이 어떤 각보다 커지게 되면 투과는 이루어지지 않고 전반사가 일어난다. 이때 각을 임계각이라고 한다.When light passes between two media having different refractive indices, reflection and transmission occur at the interface. When the angle of incidence becomes larger than a certain angle, the light is totally transmitted without being transmitted. At this time, angle is called critical angle.

이러한, 전반사 현상에 의하여, 발광 다이오드에서는 활성층에서 방출된 광이 임계각 이상의 각도를 가지고 투명전극에 진행되면, 광은 투명전극에서 전반사되어 발광다이오드의 내부에 갇히게 되어, 발광다이오드의 에피층과 사파이어 기판에 흡수되게 됨으로써, 발광다이오드의 광효율이 낮아지게 되는 문제점이 발생된다.When the light emitted from the active layer is incident on the transparent electrode at an angle greater than the critical angle, the light is totally reflected by the transparent electrode and is trapped in the light emitting diode. As a result, The light efficiency of the light emitting diode is lowered.

이를 해결하기 위한 방법의 하나로 패턴된 사파이어 기판(PSS:Patterned Sapphire Substrate)을 이용하는 방법이 있다.As a method for solving this problem, there is a method using a patterned sapphire substrate (PSS).

도 1은 종래 기술에 따른 패턴된 사파이어 기판을 제조하는 방법을 설명하기 위한 도면이다.1 is a view for explaining a method of manufacturing a patterned sapphire substrate according to the prior art.

도 1을 참조하면, 사파이어 기판(1)의 굴곡 패턴(3)이 형성되어 있다. 사파이어 기판(1)의 굴곡 패턴(3) 상부에 발광다이오드의 발광셀이 성장되는 것이다.Referring to FIG. 1, a bending pattern 3 of the sapphire substrate 1 is formed. The light emitting cell of the light emitting diode is grown on the bending pattern 3 of the sapphire substrate 1. [

즉, 발광셀을 형성하기 위한 반도체층이 성장되기 전에 사파이어 기판을 패터닝하여 특정한 형태의 굴곡을 만든 다음, 그 굴곡된 형상 상부에 반도체층을 성장시켜 발광다이오드에서 전반사에 의해 외부로 추출되지 못하던 광량을 추출할 수 있게 된다.That is, the sapphire substrate is patterned to form a certain type of curvature before the semiconductor layer for forming the light emitting cells is grown, and then the semiconductor layer is grown on the curved shape, so that the light amount Can be extracted.

이렇게, 내부 광량이 외부로 추출될 수 있는 것은 측면방향으로 굴절률 차이를 갖도록 발광 다이오드 구조를 디자인하므로서 가능하다.The inner light quantity can be extracted to the outside by designing the light emitting diode structure so as to have a refractive index difference in the lateral direction.

그러나, 종래의 기술은 기판(1)상에 패턴(3)을 형성하기 위한 포토레지스트 마스크막(2)을 형성하고 마스크막(2)의 일정 영역을 제거하는 포토리소그래 피(Photolithography)를 이용하여 패턴 마스크막을 제조하기 때문에 패턴의 크기에 제약을 받는다. 기판에 형성되는 패턴의 크기가 커짐으로써 이후에 반도체층을 형성시킬 때 필요이상의 두께로 성장시켜야 한다. Conventional techniques, however, use photolithography to form a photoresist mask film 2 for forming a pattern 3 on a substrate 1 and to remove a certain region of the mask film 2 Thereby producing a patterned mask film, which limits the size of the pattern. The size of the pattern formed on the substrate is increased so that the substrate must be grown to a thickness larger than necessary when forming the semiconductor layer thereafter.

또한, 정교한 포토리소그래피(Photolithography)를 사용함에 따라 제작공정이 어렵고 비용이 높으며, 양산성 및 재현성이 떨어지고 다양한 패턴의 형상을 제조하는 것도 어려운 문제점이 있다.In addition, the use of elaborate photolithography makes the fabrication process difficult and expensive, lowers mass productivity and reproducibility, and makes it difficult to produce various pattern shapes.

본 발명의 이러한 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하고자 하는 과제는 공정이 용이하고 양산성 및 재현성이 높은 패턴된 기판 및 질화물 반도체층을 제조하는 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention provides a method of manufacturing a patterned substrate and a nitride semiconductor layer that are easy to process and have high productivity and reproducibility.

이러한 기술적 과제를 달성하기 위한 본 발명의 일측면에 의하면, 발광 다이오드를 제조하기 위한 패턴된 기판의 제조방법에 있어서, 기판위에 금속층을 형성하는 단계; 열처리를 수행하여 상기 기판위에 금속 나노섬(nano island)을 형성하는 단계; 상기 기판위에 형성된 나노섬을 마스크로 하여 상기 기판의 표면을 부분적으로 식각하여 나노 크기의 패턴을 형성하는 단계를 포함하는 패턴된 기판 제조방법이 제공된다.According to an aspect of the present invention, there is provided a method of manufacturing a patterned substrate for manufacturing a light emitting diode, the method comprising: forming a metal layer on a substrate; Performing a heat treatment to form a metal nano island on the substrate; And forming a nano-sized pattern by partially etching the surface of the substrate using the nano-island formed on the substrate as a mask.

바람직하게는, 상기 금속층은, Ni, Au, Pt, Rh, W, Ti, Mo, Al, Cr 중 적어도 하나를 포함할 수 있다.The metal layer may include at least one of Ni, Au, Pt, Rh, W, Ti, Mo, Al and Cr.

바람직하게는, 상기 기판은, 사파이어 기판, 스피넬 기판, Si 기판, SiC 기판, ZnO 기판, GaAs 기판, GaN 기판 중 어느 하나의 기판일 수 있다.Preferably, the substrate may be a sapphire substrate, a spinel substrate, a Si substrate, a SiC substrate, a ZnO substrate, a GaAs substrate, or a GaN substrate.

바람직하게는, 상기 기판위에 형성되는 금속층은 적어도 2층이상으로 형성되며, 각각의 금속층은 서로 다른 금속물질로 이루어질 수 있다.Preferably, the metal layer formed on the substrate is formed of at least two layers, and each of the metal layers may be formed of a different metal material.

바람직하게는, 상기 기판은 표면에 패턴들이 형성되어 있으며, 상기 나노 크기의 패턴은 상기 패턴들상에 형성된 것일 수 있다.Preferably, the substrate has patterns formed on its surface, and the nano-sized pattern may be formed on the patterns.

바람직하게는, 상기 기판 제조 방법은 상기 기판 표면에 나노 크기의 패턴을 형성하는 단계 이후에, 질화물 반도체층을 형성하는 단계; 상기 질화물 반도체층상에 금속층을 형성하는 단계; 열처리를 수행하여 상기 질화물 반도체층위에 금속 나노섬을 형성하는 단계; 및 상기 질화물 반도체층 상에 형성된 나노섬을 마스크로 하여 상기 질화물 반도체층의 표면을 부분적으로 식각하여 나노 크기의 패턴을 형성하는 단계를 더 포함할 수 있다.Preferably, the substrate manufacturing method further comprises: forming a nitride semiconductor layer after forming the nano-sized pattern on the substrate surface; Forming a metal layer on the nitride semiconductor layer; Performing a heat treatment to form a metal nano-island on the nitride semiconductor layer; And forming a nano-sized pattern by partially etching the surface of the nitride semiconductor layer using the nano-island formed on the nitride semiconductor layer as a mask.

바람직하게는, 상기 금속층은, Ni, Au, Pt, Rh, W, Ti, Mo, Al, Cr 중 적어도 하나를 포함하 수 있다.The metal layer may include at least one of Ni, Au, Pt, Rh, W, Ti, Mo, Al and Cr.

바람직하게는, 상기 질화물 반도체층위에 형성되는 금속층은 적어도 2층 이상으로 형성되며, 각각의 금속층은 서로 다른 금속물질로 이루어질 수 있다.Preferably, the metal layer formed on the nitride semiconductor layer is formed of at least two layers, and each of the metal layers may be formed of a different metal material.

본 발명의 또 다른 측면에 의하면, 발광 다이오드를 제조하기 위한 패턴된 질화물 반도체층의 제조방법에 있어서, 기판위에 질화물 반도체층을 형성하는 단계; 상기 질화물 반도체층위에 금속층을 형성하는 단계; 열처리를 수행하여 상기 질화물 반도체층위에 금속 나노섬(nano island)을 형성하는 단계; 상기 질화물 반 도체층위에 형성된 나노섬을 마스크로 하여 상기 질화물 반도체층의 표면을 부분적으로 식각하여 나노 크기의 패턴을 형성하는 단계를 포함하는 패턴된 질화물 반도체층 제조방법이 제공된다.According to another aspect of the present invention, there is provided a method of manufacturing a patterned nitride semiconductor layer for manufacturing a light emitting diode, comprising: forming a nitride semiconductor layer on a substrate; Forming a metal layer on the nitride semiconductor layer; Performing a heat treatment to form a metal nano island on the nitride semiconductor layer; And patterning the nitride semiconductor layer by partially etching the surface of the nitride semiconductor layer using the nano-island formed on the nitride semiconductor layer as a mask to form a nano-sized pattern.

바람직하게는, 상기 금속층은, Ni, Au, Pt, Rh, W, Ti, Mo, Al, Cr 중 적어도 하나를 포함할 수 있다.The metal layer may include at least one of Ni, Au, Pt, Rh, W, Ti, Mo, Al and Cr.

바람직하게는, 상기 질화물 반도체층위에 형성되는 금속층은 적어도 2층이상으로 형성되며, 각각의 금속층은 서로 다른 금속물질로 이루어질 수 있다.Preferably, the metal layer formed on the nitride semiconductor layer is formed of at least two layers, and each of the metal layers may be formed of a different metal material.

바람직하게는, 상기 질화물 반도체층은 표면에 패턴들이 형성되어 있으며, 상기 나노 크기의 패턴은 적어도 상기 패턴들상에 형성된 것일 수 있다.Preferably, the nitride semiconductor layer has patterns formed on its surface, and the nano-sized pattern may be formed on at least the patterns.

본 발명에 의하면, 사파이어 기판의 표면에 나노(10-9m) 크기의 PSS 패턴을 형성함으로써 기존 마이크로(10-6m) 크기의 패턴을 갖는 PSS에 비해 내부 전반사율을 감소시켜 외부 양자 효율을 향상시킬 수 있다.According to the present invention, by forming a nano (10 -9 m) PSS pattern on the surface of a sapphire substrate, the internal total reflectance is reduced compared to a conventional micro (10 -6 m) Can be improved.

이때, 기판에 형성되는 패턴의 직경은 수 마이크로미터 예를 들어 500 나노미터 이하의 크기로도 형성할 수 있다. 패턴의 직경을 종래의 마스크를 이용한 방법에 생성된 패턴의 직경보다 작게 할 수 있음에 따라 기판위에 적층되는 반도체층의 두께를 줄일 수 있고 아울러 광방출 효율을 향상시킬 수 있다.At this time, the diameter of the pattern formed on the substrate may be formed to be several micrometers, for example, 500 nanometers or less. Since the diameter of the pattern can be made smaller than the diameter of the pattern generated by the conventional mask method, the thickness of the semiconductor layer stacked on the substrate can be reduced and the light emission efficiency can be improved.

즉, 기판에 형성된 패턴의 직경이 방출되는 광의 파장대와 유사해질수록 기판에 형성된 패턴을 통해 외부로 반사되는 효과가 더욱 증가됨에 따라 광방출 효율 을 향상시킬 수 있다.That is, as the diameter of the pattern formed on the substrate becomes closer to the wavelength band of the emitted light, the effect of being reflected to the outside through the pattern formed on the substrate is further increased, so that the light emitting efficiency can be improved.

또한, 본 발명에 의하면, 종래의 마스크(또는 패턴층) 형성을 위해 필요했던 박막층 형성 공정과 패터닝 식각 공정과 같은 복잡한 공정을 생략할 수 있게 해준다. 따라서, 본 발명은 마스크(또는 패턴층 형성) 형성을 위해 요구되는 종래의 복잡한 공정을 생략하여 그 양산성 및 재현성을 높일 수 있고, 종래의 복잡한 공정 중에 야기되던 수율 저하 및 시간 손실을 크게 줄여줄 수 있다.Further, the present invention makes it possible to omit complicated steps such as a thin film layer forming step and a patterning etching step, which are necessary for forming a conventional mask (or pattern layer). Accordingly, the present invention eliminates the conventional complicated processes required for forming a mask (or pattern layer formation), thereby increasing the mass productivity and reproducibility thereof, and greatly reducing the yield reduction and time loss caused in the conventional complicated processes .

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 2 내지 도 5는 본 발명의 일실시예에 따른 패턴된 기판을 제조하는 공정을 설명하기 위한 도면이다.FIGS. 2 to 5 are views for explaining a process for manufacturing a patterned substrate according to an embodiment of the present invention.

도 2를 참조하면, 기판(50)을 준비한다. 여기에서 기판(50)은 사파이어기판이 이용될 수 있다.Referring to FIG. 2, a substrate 50 is prepared. Here, the substrate 50 may be a sapphire substrate.

도 3을 참조하면, 기판(50)의 표면에 금속을 증착하여 금속층(60)을 형성한다. 상기 금속층(60)은 Ni, Au, Pt, Rh, W, Ti, Mo, Al, Cr 혹은 적어도 이들을 포함하나 2종 이상의 합금으로 한다. 상기 금속층(60)은 열증착기, 이빔 증착기(e-beam evaporation), 스퍼터링, 레이저 증착기 등의 공지된 증착방법을 이용하여 증착될 수 있다. 상기 사용된 금속층(60)의 증착두께는 예를 들어 100Å으로 할 수 있으며, 본 발명은 이에 한정되지 않고 1Å 이상으로 형성할 수 있다.Referring to FIG. 3, metal is deposited on the surface of the substrate 50 to form a metal layer 60. The metal layer 60 may be Ni, Au, Pt, Rh, W, Ti, Mo, Al, Cr, or at least two or more alloys thereof. The metal layer 60 may be deposited using a known deposition method such as a thermal evaporator, e-beam evaporation, sputtering, or laser deposition. The deposition thickness of the used metal layer 60 may be, for example, 100 angstroms, and the present invention is not limited thereto.

도 4를 참조하면, 금속층(60)이 형성된 기판(50)을 예를 들어, 진공, 질소, 또는 아르곤 등의 분위기에서 열처리한다. 이에 따라, 기판(50)위에 금속물질의 나노섬들(nano islands)(61)이 형성된다. 금속물질의 나노섬들(27)은 예를 들어, 1nm~100nm 범위 내의 크기를 갖도록 형성된다. 상기 나노섬들(61)은 단일의 금속물질 또는 두종류 이상의 금속물질로 형성될 수 있으며, 상기 나노섬들(61)이 두개 이상의 금속물질로 형성될 경우, 이들 금속물질이 서로 혼합되거나 분리되어 상기 나노섬들(61)을 형성할 수 있다. 열처리 온도는 기판(50)에 증착된 금속층(60)의 종류에 따라 설정될 수 있다. 열처리 온도는 금속층(60)의 특성에 따라 기판(50)위에 증착된 상태에서 열에 의해 나노섬들(61)이 형성될 수 있는 온도 이상으로 예를 들어, 250 ~ 1100℃ 이상으로 열처리할 수 있다.Referring to FIG. 4, the substrate 50 on which the metal layer 60 is formed is heat-treated in an atmosphere of, for example, vacuum, nitrogen, argon or the like. Thereby, nano islands 61 of metal material are formed on the substrate 50. The nano-islands 27 of the metal material are formed, for example, to have a size in the range of 1 nm to 100 nm. The nano-islands 61 may be formed of a single metal material or two or more kinds of metal materials. When the nano-islands 61 are formed of two or more metal materials, The nano-islands 61 may be formed. The heat treatment temperature may be set according to the type of the metal layer 60 deposited on the substrate 50. The heat treatment may be performed at a temperature higher than the temperature at which the nano-islands 61 can be formed by heat, for example, 250 to 1100 ° C or more in a state of being deposited on the substrate 50 according to the characteristics of the metal layer 60 .

나노섬들(61)이 형성된 기판(50)에 대하여 나노섬들(61)을 새도우 마스크로 하여 건식 식각을 수행한다. 이때, 건식 식각에 사용되는 반응 기체는 Cl2, BCl3, Ar 등의 사파이어 식각에 사용되는 반응 기체를 사용할 수 있다. 나노섬들(61)이 형성된 기판(50)에 대하여 건식 식각이 수행되면, 기판(50)은 나노섬들(61)에 의해 가려진 부분과 노출된 부분에서 서로 다르게 식각이 진행된다. 이에 따라, 도 5에 도시된 바와 같이 기판(50)에 나노 크기의 PSS 패턴(51)이 형성된다.Dry etching is performed on the substrate 50 on which the nano-islands 61 are formed using the nano-islands 61 as a shadow mask. At this time, the reactive gas used for dry etching may be a reactive gas used for etching sapphire such as Cl 2 , BCl 3 , and Ar. When the dry etching is performed on the substrate 50 on which the nano islands 61 are formed, the substrate 50 is etched differently from the portions covered by the nano islands 61 and the exposed portions. Accordingly, a nano-sized PSS pattern 51 is formed on the substrate 50 as shown in FIG.

도 6 내지 도 7은 본 발명의 다른 실시예에 따른 패턴된 기판을 제조하는 공정을 설명하기 위한 도면이다.6 to 7 are views for explaining a process for manufacturing a patterned substrate according to another embodiment of the present invention.

도 6을 참조하면, 기판(50)의 표면에 제1 금속층(60) 및 제2 금속층(70)을 차례대로 증착하여 형성한다. 상기 제1 금속층(60) 및 상기 제2 금속층(70)은 Ni, Au, Pt, Rh, W, Ti, Mo, Al, Cr 혹은 적어도 이들을 포함하나 2종 이상의 합금 중에서 선택될 수 있다. 예를 들어, 제1 금속층(60)은 Ni로 증착하여 형성하고, 제2 금속층(70)은 Au로 증착하여 형성할 수 있다. 상기 제1 금속층(60) 및 상기 제2 금속층(70)은 열증착기, 이빔 증착기(e-beam evaporation), 스퍼터링, 레이저 증착기 등의 공지된 증착방법을 이용하여 증착될 수 있다. 상기 사용된 제1 금속층(60) 및 제2 금속층(70)의 증착두께는 예를 들어 100Å으로 할 수 있으며, 본 발명은 이에 한정되지 않고 1Å 이상으로 형성할 수 있다.Referring to FIG. 6, a first metal layer 60 and a second metal layer 70 are sequentially deposited on a surface of a substrate 50. The first metal layer 60 and the second metal layer 70 may be selected from Ni, Au, Pt, Rh, W, Ti, Mo, Al, Cr or at least two or more alloys thereof. For example, the first metal layer 60 may be formed by depositing Ni and the second metal layer 70 may be formed by depositing Au. The first metal layer 60 and the second metal layer 70 may be deposited using a known deposition method such as a thermal evaporator, e-beam evaporation, sputtering, or laser deposition. The deposition thickness of the first metal layer 60 and the second metal layer 70 may be, for example, 100 angstroms, and the present invention is not limited thereto.

도 7을 참조하면, 제1 금속층(60) 및 제2 금속층(70)이 형성된 기판(50)을 예를 들어, 진공, 질소, 또는 아르곤 등의 분위기에서 열처리한다. 열처리를 통해 기판(50)위에 형성된 제1 금속층(60)내에 제2 금속층(70)을 구성하는 Au의 나노섬들(nano islands)(71)이 형성된다. 금속 특성상 Au가 Ni 보다 나노섬을 좀더 쉽게 형성하기 때문이다. 이와 같이 기판(50)상에 서로 다른 금속물질들이 두 개의 서로 다른 층으로 증착된 상태에서 열처리를 수행하면 상기 금속물질들이 서로 혼합되거나 분리되어 나노섬들을 형성할 수 있다.7, the substrate 50 on which the first metal layer 60 and the second metal layer 70 are formed is heat-treated in an atmosphere of, for example, vacuum, nitrogen, argon or the like. The nano islands 71 of Au constituting the second metal layer 70 are formed in the first metal layer 60 formed on the substrate 50 through the heat treatment. Because of the nature of the metal, Au forms nano-islands more easily than Ni. When the heat treatment is performed in the state where different metal materials are deposited on the substrate 50 in two different layers, the metal materials may be mixed or separated to form nano-islands.

나노섬들(71)이 형성된 기판(50)에 대하여 건식 식각을 수행한다. 이때, 건 식 식각에 사용되는 반응 기체는 Cl2, BCl3, Ar 등의 사파이어 식각에 사용되는 반응 기체를 사용할 수 있다. 나노섬들(61)이 형성된 기판(50)에 대하여 건식 식각이 수행되면, 기판(50)은 제2 금속층(70)을 구성하던 Au의 나노섬들(71)이 Ni의 제1 금속층(60)에 비하여 식각이 빠르다. 이에 따라, 도 5에 도시된 바와 같이 기판(50)에 나노 크기의 PSS 패턴(51)이 형성된다.Dry etching is performed on the substrate 50 on which the nano-islands 71 are formed. At this time, the reactive gas used for the dry etching may be a reactive gas used for sapphire etching such as Cl 2 , BCl 3 , and Ar. When the dry etching is performed on the substrate 50 on which the nano-islands 61 are formed, the substrate 50 is formed such that the nano-islands 71 of Au, which constitute the second metal layer 70, ). Accordingly, a nano-sized PSS pattern 51 is formed on the substrate 50 as shown in FIG.

도 8 내지 도 10은 본 발명의 또 다른 실시예들에 따른 패턴된 기판을 제조하는 공정을 설명하기 위한 도면이다.8 to 10 are views for explaining a process for manufacturing a patterned substrate according to still another embodiment of the present invention.

도 8은 기판(50)에 마이크로 단위의 PSS 패턴(52)을 형성한 상태에서, 상술한 바와 같은 공정을 통하여 마이크로 단위의 각 PSS 패턴(52)에 나노 크기의 PSS 패턴(53)을 형성한 것을 보여준다.8 shows a state in which a nano-sized PSS pattern 53 is formed on each of the PSS patterns 52 in units of micrometers through the above-described process in a state where the PSS pattern 52 in the unit of microns is formed on the substrate 50 .

도 9는 기판(50)에 마이크로 단위의 PSS 패턴(52)을 형성한 상태에서, 질화물 반도체층(54)을 형성하고, 상술한 바와 같은 공정을 통하여 질화물 반도체층(54)의 표면에 나노 크기의 PSS 패턴(55)을 형성한 것을 보여준다.9 shows a state in which a nitride semiconductor layer 54 is formed in a state in which a PSS pattern 52 in a unit of microns is formed on a substrate 50 and a nitride semiconductor layer 54 is formed on the surface of the nitride semiconductor layer 54 through the above- The PSS pattern 55 is formed.

도 10은 기판(50)에 마이크로 단위의 PSS 패턴(52)을 형성한 상태에서, 상술한 바와 같은 공정을 통하여 마이크로 단위의 각 PSS 패턴(52)에 나노 크기의 PSS 패턴(53)을 형성하고, 그 위에 질화물 반도체층(54)을 형성하고, 상술한 바와 같은 공정을 통하여 질화물 반도체층(54)의 표면에 나노 크기의 PSS 패턴(55)을 형성한 것을 보여준다.10 shows a state in which a PSS pattern 52 of a micrometer size is formed on a substrate 50 and a nano-sized PSS pattern 53 is formed on each PSS pattern 52 of micrometers by the process described above , A nitride semiconductor layer 54 is formed thereon, and a nano-sized PSS pattern 55 is formed on the surface of the nitride semiconductor layer 54 through the above-described steps.

이상의 본 발명은 상기에 기술된 실시예에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The invention being thus described, it will be obvious that the same way may be varied in many ways. Such variations are not to be regarded as a departure from the spirit and scope of the invention as defined by the appended claims.

예를 들어, 본 발명의 일 실시예를 설명함에 있어서 사파이어 기판을 중심으로 설명했으나 사파이어 기판 이외에도 스피넬(spinel) 기판, Si 기판, SiC 기판, ZnO 기판, GaAs 기판, GaN 기판 등 다른 종류의 기판이 사용될 수 있음은 물론이다. For example, although the sapphire substrate is mainly described in the description of the embodiment of the present invention, other kinds of substrates such as a spinel substrate, a Si substrate, a SiC substrate, a ZnO substrate, a GaAs substrate, Of course.

도 1은 종래 기술에 따른 패턴된 사파이어 기판을 제조하는 방법을 설명하기 위한 도면이다.1 is a view for explaining a method of manufacturing a patterned sapphire substrate according to the prior art.

도 2 내지 도 5는 본 발명의 일실시예에 따른 패턴된 기판을 제조하는 공정을 설명하기 위한 도면이다.FIGS. 2 to 5 are views for explaining a process for manufacturing a patterned substrate according to an embodiment of the present invention.

도 6 내지 도 7은 본 발명의 다른 실시예에 따른 패턴된 기판을 제조하는 공정을 설명하기 위한 도면이다.6 to 7 are views for explaining a process for manufacturing a patterned substrate according to another embodiment of the present invention.

도 8 내지 도 10은 본 발명의 또 다른 실시예들에 따른 패턴된 기판을 제조하는 공정을 설명하기 위한 도면이다.8 to 10 are views for explaining a process for manufacturing a patterned substrate according to still another embodiment of the present invention.

Claims (12)

발광 다이오드를 제조하기 위한 패턴된 기판의 제조방법에 있어서,A method of manufacturing a patterned substrate for manufacturing a light emitting diode, 기판위에 금속층을 형성하는 단계;Forming a metal layer on the substrate; 열처리를 수행하여 상기 기판위에 금속 나노섬(nano island)을 형성하는 단계;Performing a heat treatment to form a metal nano island on the substrate; 상기 기판위에 형성된 나노섬을 마스크로 하여 상기 기판의 표면을 부분적으로 식각하여 나노 크기의 패턴을 형성하는 단계를 포함하고,And forming a nano-sized pattern by partially etching the surface of the substrate using the nano-island formed on the substrate as a mask, 상기 기판위에 형성되는 금속층은 적어도 2층이상으로 형성되며,The metal layer formed on the substrate is formed of at least two layers, 각각의 금속층은 서로 다른 금속물질로 이루어짐을 특징으로 하는 패턴된 기판 제조 방법.Wherein each metal layer is made of a different metal material. 청구항 1에 있어서, 상기 금속층은,The method as claimed in claim 1, Ni, Au, Pt, Rh, W, Ti, Mo, Al, Cr 중 적어도 하나를 포함하는 것을 특징으로 하는 패턴된 기판 제조 방법. And at least one of Ni, Au, Pt, Rh, W, Ti, Mo, Al, and Cr. 청구항 1에 있어서, 상기 기판은,The plasma display panel according to claim 1, 사파이어 기판, 스피넬 기판, Si 기판, SiC 기판, ZnO 기판, GaAs 기판, GaN 기판 중 어느 하나의 기판인 패턴된 기판 제조방법.Sapphire substrate, spinel substrate, Si substrate, SiC substrate, ZnO substrate, GaAs substrate, or GaN substrate. 청구항 1에 있어서, The method according to claim 1, 상기 금속층은 제1 금속층 및 제2 금속층을 포함하고,Wherein the metal layer comprises a first metal layer and a second metal layer, 상기 금속 나노섬은 상기 제2 금속층을 구성하는 금속을 포함하고, 상기 금속 나노섬은 상기 제1 금속층 내에 분산된 것을 특징으로 하는 패턴된 기판 제조 방법.Wherein the metal nano-island comprises a metal constituting the second metal layer, and the metal nano-island is dispersed in the first metal layer. 청구항 1에 있어서,The method according to claim 1, 상기 기판은 표면에 패턴들이 형성되어 있으며,The substrate has patterns formed on its surface, 상기 나노 크기의 패턴은 상기 패턴들상에 형성된 것을 특징으로 하는 패턴된 기판 제조 방법.Wherein the nano-sized pattern is formed on the patterns. 청구항 1에 있어서,The method according to claim 1, 상기 기판 표면에 나노 크기의 패턴을 형성하는 단계 이후에,After forming the nano-sized pattern on the substrate surface, 질화물 반도체층을 형성하는 단계;Forming a nitride semiconductor layer; 상기 질화물 반도체층상에 금속층을 형성하는 단계;Forming a metal layer on the nitride semiconductor layer; 열처리를 수행하여 상기 질화물 반도체층위에 금속 나노섬을 형성하는 단계; 및Performing a heat treatment to form a metal nano-island on the nitride semiconductor layer; And 상기 질화물 반도체층 상에 형성된 나노섬을 마스크로 하여 상기 질화물 반도체층의 표면을 부분적으로 식각하여 나노 크기의 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 패턴된 기판 제조 방법.And forming a nano-sized pattern by partially etching the surface of the nitride semiconductor layer using the nano-island formed on the nitride semiconductor layer as a mask. 청구항 6에 있어서, 상기 금속층은,7. The semiconductor device according to claim 6, Ni, Au, Pt, Rh, W, Ti, Mo, Al, Cr 중 적어도 하나를 포함하는 것을 특징 으로 하는 패턴된 기판 제조 방법. And at least one of Ni, Au, Pt, Rh, W, Ti, Mo, Al, and Cr. 청구항 6에 있어서, The method of claim 6, 상기 질화물 반도체층위에 형성되는 금속층은 적어도 2층 이상으로 형성되며,The metal layer formed on the nitride semiconductor layer is formed of at least two layers, 각각의 금속층은 서로 다른 금속물질로 이루어짐을 특징으로 하는 패턴된 기판 제조 방법.Wherein each metal layer is made of a different metal material. 발광 다이오드를 제조하기 위한 패턴된 질화물 반도체층의 제조방법에 있어서,A method of manufacturing a patterned nitride semiconductor layer for manufacturing a light emitting diode, 기판위에 질화물 반도체층을 형성하는 단계;Forming a nitride semiconductor layer on the substrate; 상기 질화물 반도체층위에 금속층을 형성하는 단계;Forming a metal layer on the nitride semiconductor layer; 열처리를 수행하여 상기 질화물 반도체층위에 금속 나노섬(nano island)을 형성하는 단계;Performing a heat treatment to form a metal nano island on the nitride semiconductor layer; 상기 질화물 반도체층위에 형성된 나노섬을 마스크로 하여 상기 질화물 반도체층의 표면을 부분적으로 식각하여 나노 크기의 패턴을 형성하는 단계를 포함하고,And forming a nano-sized pattern by partially etching the surface of the nitride semiconductor layer using the nano-island formed on the nitride semiconductor layer as a mask, 상기 질화물 반도체층위에 형성되는 금속층은 적어도 2층이상으로 형성되며,The metal layer formed on the nitride semiconductor layer is formed of at least two layers, 각각의 금속층은 서로 다른 금속물질로 이루어짐을 특징으로 하는 패턴된 질화물 반도체층 제조 방법.Wherein each of the metal layers is formed of a different metal material. 청구항 9에 있어서, 상기 금속층은,[12] The method of claim 9, Ni, Au, Pt, Rh, W, Ti, Mo, Al, Cr 중 적어도 하나를 포함하는 것을 특징 으로 하는 패턴된 질화물 반도체층 제조 방법. Wherein the at least one nitride semiconductor layer comprises at least one of Ni, Au, Pt, Rh, W, Ti, Mo, Al and Cr. 청구항 9에 있어서, The method of claim 9, 상기 금속층을 제1 금속층 및 제2 금속층을 포함하고,Wherein the metal layer comprises a first metal layer and a second metal layer, 상기 금속 나노섬은 상기 제2 금속층을 구성하는 금속을 포함하고, 상기 금속 나노섬은 상기 제1 금속층 내에 분산된 것을 특징으로 하는 패턴된 질화물 반도체층 제조 방법.Wherein the metal nano-island comprises a metal constituting the second metal layer, and the metal nano-island is dispersed in the first metal layer. 청구항 9에 있어서,The method of claim 9, 상기 질화물 반도체층은 표면에 패턴들이 형성되어 있으며,The nitride semiconductor layer has patterns formed on its surface, 상기 나노 크기의 패턴은 적어도 상기 패턴들상에 형성된 것을 특징으로 하는 패턴된 질화물 반도체층 제조 방법.Wherein the nano-sized pattern is formed on at least the patterns.
KR20080062397A 2008-06-30 2008-06-30 Patterned substrate and nitride based semiconductor layer fabrication method KR101507127B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080062397A KR101507127B1 (en) 2008-06-30 2008-06-30 Patterned substrate and nitride based semiconductor layer fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080062397A KR101507127B1 (en) 2008-06-30 2008-06-30 Patterned substrate and nitride based semiconductor layer fabrication method

Publications (2)

Publication Number Publication Date
KR20100002486A KR20100002486A (en) 2010-01-07
KR101507127B1 true KR101507127B1 (en) 2015-04-01

Family

ID=41812515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080062397A KR101507127B1 (en) 2008-06-30 2008-06-30 Patterned substrate and nitride based semiconductor layer fabrication method

Country Status (1)

Country Link
KR (1) KR101507127B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243635B1 (en) * 2011-07-19 2013-03-15 포항공과대학교 산학협력단 Method of manufacturing a substrate and method of manufacturing an electronic device using the same
KR101588577B1 (en) * 2014-06-11 2016-01-28 한국표준과학연구원 A fabrication method of vertically aligned GaAs semiconductor nanowire arrays with large area

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070008745A (en) * 2005-07-12 2007-01-18 주식회사 엘지화학 Light emitting diode device having advanced light extraction efficiency and preparation method thereof
KR20070021876A (en) * 2005-08-19 2007-02-23 주식회사 엘지화학 Light emitting diode device having advanced light extraction efficiency and preparation method thereof
KR20070063731A (en) * 2005-12-15 2007-06-20 엘지전자 주식회사 Method of fabricating substrate with nano pattern and light emitting device using the substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070008745A (en) * 2005-07-12 2007-01-18 주식회사 엘지화학 Light emitting diode device having advanced light extraction efficiency and preparation method thereof
KR20070021876A (en) * 2005-08-19 2007-02-23 주식회사 엘지화학 Light emitting diode device having advanced light extraction efficiency and preparation method thereof
KR20070063731A (en) * 2005-12-15 2007-06-20 엘지전자 주식회사 Method of fabricating substrate with nano pattern and light emitting device using the substrate

Also Published As

Publication number Publication date
KR20100002486A (en) 2010-01-07

Similar Documents

Publication Publication Date Title
US8053789B2 (en) Light emitting device and fabrication method thereof
KR101250450B1 (en) Fabricating method of micro nano combination structure and fabricating method of photo device integrated with micro nano combination structure
KR100668964B1 (en) Light emitting device with nano-groove and method for fabricating the same
US8729580B2 (en) Light emitter with metal-oxide coating
TWI419367B (en) Optoelectronic device and method for manufacturing the same
US8847265B2 (en) Light-emitting device having dielectric reflector and method of manufacturing the same
US20120112218A1 (en) Light Emitting Diode with Polarized Light Emission
US20080303047A1 (en) Light-emitting diode device and manufacturing method therof
CN108172673B (en) Manufacturing method and structure of distributed Bragg reflector pattern for LED flip chip
KR20160089081A (en) Method of fabricating light emitting diode and light emitting diode manufactured thereby
CN103165778A (en) Method for manufacturing semiconductor light emitting element
US8618563B2 (en) Light emitting device with vertically adjustable light emitting pattern
KR100672077B1 (en) Method of manufacturing light emitting device
KR101507127B1 (en) Patterned substrate and nitride based semiconductor layer fabrication method
KR100794121B1 (en) Light emitting diode
WO2012045222A1 (en) Light emitting device and manufacturing method thereof
TW200924248A (en) Method of forming fine patterns and method of manufacturing semiconductor light emitting device using the same
JP2010056459A (en) Method of producing light-emitting device
TWI443864B (en) Fabrication of crystalline structure
KR100679739B1 (en) Method For Manufacturing Light Emitting Diode Having Photonic Crystals
KR20050072640A (en) Led using photonic crystal structure and method of fabricating the same
KR101063597B1 (en) Structure and Manufacturing Method of LED Element
TWI303495B (en) Light emitter with metal-oxide coating
CN114188452B (en) Light-emitting chip and preparation method thereof
TWI495155B (en) Optoelectronic device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 4