KR101063597B1 - Structure and Manufacturing Method of LED Element - Google Patents

Structure and Manufacturing Method of LED Element Download PDF

Info

Publication number
KR101063597B1
KR101063597B1 KR1020040003714A KR20040003714A KR101063597B1 KR 101063597 B1 KR101063597 B1 KR 101063597B1 KR 1020040003714 A KR1020040003714 A KR 1020040003714A KR 20040003714 A KR20040003714 A KR 20040003714A KR 101063597 B1 KR101063597 B1 KR 101063597B1
Authority
KR
South Korea
Prior art keywords
layer
type cladding
buffer layer
cladding layer
forming
Prior art date
Application number
KR1020040003714A
Other languages
Korean (ko)
Other versions
KR20050075969A (en
Inventor
정석구
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040003714A priority Critical patent/KR101063597B1/en
Publication of KR20050075969A publication Critical patent/KR20050075969A/en
Application granted granted Critical
Publication of KR101063597B1 publication Critical patent/KR101063597B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 광 적출 효율을 증가시키기 위한 LED 소자의 구조 및 제조방법에 관한 것으로, 본 발명에 따른 LED 소자의 구조는 사파이어 기판 위에; 일정 두께를 가지는 버퍼층과; 상기 버퍼층 위에 2개의 상반된 도핑층과 이들 도핑층 사이에 개재된 활성층으로 구성된 LED 구조체와; 상기 LED 구조체의 양단에 형성된 서로 상반된 전극으로 이루어된 것으로서, 상기 버퍼층의 두께를 종래보다 두껍게 하여 상기 활성층에서 발생한 빛의 측면 방출 특성을 향상시킴으로써, 전체적으로 광 적출 효율을 증가시키기 위한 LED 소자의 구조 및 그 제조방법을 제공한다. The present invention relates to a structure and a manufacturing method of the LED device for increasing the light extraction efficiency, the structure of the LED device according to the invention on the sapphire substrate; A buffer layer having a predetermined thickness; An LED structure comprising two opposing doped layers over the buffer layer and an active layer interposed between the doped layers; Consists of opposite electrodes formed on both ends of the LED structure, the thickness of the buffer layer to be thicker than conventional to improve the side emission characteristics of the light generated in the active layer, the structure of the LED device for increasing the overall light extraction efficiency and It provides a manufacturing method.

LED, 전반사, 광 적출 효율LED, total reflection, light extraction efficiency

Description

LED 소자의 구조 및 제조방법{A structure for LED device and a manufacturing method thereof}A structure for LED device and a manufacturing method

도 1은 종래 AlGaInN계 LED 소자의 구조를 보여주는 단면도.1 is a cross-sectional view showing the structure of a conventional AlGaInN-based LED device.

도 2는 전반사에 따른 LED 소자 내부에서의 빛의 전달 특성을 보여주는 단면도.2 is a cross-sectional view showing the light transmission characteristics inside the LED device according to the total reflection.

도 3은 종래 LED 소자에서 전반사를 줄이기 위한 요철 형상 구조를 보여주는 단면도. 3 is a cross-sectional view showing a concave-convex shape structure for reducing total reflection in a conventional LED device.

도 4는 종래 LED 소자에서의 버퍼층과 기판의 계면에서의 전반사 특성을 보여주는 단면도.4 is a cross-sectional view showing total reflection characteristics at an interface between a buffer layer and a substrate in a conventional LED device.

도 5는 본 발명에 의한 버퍼층 두께 증가에 따른 전반사 감소 효과의 동작원리를 보여주는 단면도.5 is a cross-sectional view showing the operation principle of the total reflection reduction effect according to the increase in the buffer layer thickness according to the present invention.

도 6은 본 발명에 의한 버퍼층 두께를 증가시켜 완성된 LED 소자의 구조를 보여주는 단면도.Figure 6 is a cross-sectional view showing the structure of the LED device completed by increasing the buffer layer thickness according to the present invention.

도 7은 본 발명에 의한 버퍼층 상측 표면을 요철 형상으로 하여 광 적출 효율을 증가시키기 위한 구조를 보여주는 단면도.7 is a cross-sectional view showing a structure for increasing light extraction efficiency by making the upper surface of the buffer layer according to the present invention into an uneven shape.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 사파이어 기판 200 : 버퍼층 100: sapphire substrate 200: buffer layer                 

300 : n형 클래드층(n형 GaN) 301 : LED 소자 구조체300: n-type cladding layer (n-type GaN) 301: LED device structure

400 : 활성층 500 : p형 클래드층(p형 GaN)400: active layer 500: p-type cladding layer (p-type GaN)

600 : n측 전극 700 : 전류확산층(투명전극)600: n-side electrode 700: current diffusion layer (transparent electrode)

800 : p측 전극800: p-side electrode

본 발명은 광 적출 효율을 증가시키기 위한 LED(Light Emitting Diode) 소자의 구조 및 제조방법에 관한 것으로, 보다 상세하게는 종래 AlGaInN계 LED 소자의 구조에서 사파이어 기판 위의 버퍼층 두께를 달리하여 활성층에서 발생한 빛의 측면 방출 특성을 향상시킴으로써, 전체적으로 광 적출 효율을 증가시키기 위한 LED 소자의 구조 및 그 제조방법에 관한 것이다. The present invention relates to a structure and a manufacturing method of an LED (Light Emitting Diode) device for increasing the light extraction efficiency, and more specifically, in the structure of the conventional AlGaInN-based LED device generated in the active layer by varying the thickness of the buffer layer on the sapphire substrate The present invention relates to a structure of a LED device and a method of manufacturing the same for improving the light extraction efficiency as a whole by improving the side emission characteristics of light.

LED는 전기 에너지를 빛으로 변환시키는 중요한 고체 소자의 일종으로서, 일반적으로 2개의 상반된 도핑층 사이에 개재된 반도체 재료의 활성층을 포함한다. 2개의 도핑층 양단에 바이어스가 인가되면, 정공과 전자가 활성층으로 주입된 후 그곳에서 재결합되어 빛이 발생된다. 활성 영역에서 발생된 빛은 모든 방향으로 방출되어 모든 노출 표면을 통해 반도체 칩 밖으로 탈출한다. LED의 패키징은 일반적으로 탈출하는 빛을 희망하는 출력 방출 형태로 지향하는데 사용된다. 특히 AlGaInN계 재료를 이용한 반도체 LED는 출력 파장이 녹색에서 자외선 영역에 이르며, 최근 응용 분야가 확대되고 고출력 LED 제품에 대한 요구가 커짐에 따라 광출력을 향상 시키기 위한 많은 연구 개발이 진행되고 있다. LEDs are an important solid element that converts electrical energy into light and generally include an active layer of semiconductor material sandwiched between two opposing doped layers. When a bias is applied across the two doped layers, holes and electrons are injected into the active layer and then recombined there to generate light. Light generated in the active region is emitted in all directions and escapes the semiconductor chip through all exposed surfaces. The packaging of LEDs is generally used to direct the escaping light to the desired output emission form. In particular, semiconductor LEDs using AlGaInN-based materials have an output wavelength ranging from green to an ultraviolet range. Recently, as research applications are expanded and demand for high-power LED products increases, a lot of research and development have been conducted to improve light output.

종래 일반적으로 제조되고 있는 AlGaInN계 LED 소자의 구조는 도 1과 같다. 종래 AlGaInN계 LED 소자의 기판(10)으로는 사파이어(Al2O3)를 사용하며, 단결정 성장을 통해 버퍼층(20), n형 GaN층(30), AlGaInN 양자우물 활성층(40), p형 GaN층(50)을 각각 형성한 후 식각 공정을 통해 상기 n형 GaN층(30)을 노출시켜 n측 전극(60)을 증착하고, 상기 p형 GaN층(50) 위에 전류확산을 위한 투명전극(70) 및 p측 전극(80)을 각각 형성한다. 이러한 종래의 LED 구조에서 광 적출 효율을 높이기 위한 주요 수단으로서 활성층(40)의 내부 양자 효율을 극대화하려는 접근 및 활성층에서 생성된 광을 최대한 LED 칩 외부로 적출하려는 접근이 시도되고 있다.The structure of the AlGaInN-based LED device generally manufactured in the prior art is as shown in FIG. Sapphire (Al 2 O 3 ) is used as the substrate 10 of the conventional AlGaInN-based LED device, the buffer layer 20, n-type GaN layer 30, AlGaInN quantum well active layer 40, p-type through the single crystal growth After forming each GaN layer 50, the n-type GaN layer 30 is exposed through an etching process to deposit the n-side electrode 60, and a transparent electrode for current diffusion on the p-type GaN layer 50. 70 and the p-side electrode 80 are formed, respectively. In such a conventional LED structure, approaches to maximize the internal quantum efficiency of the active layer 40 and approaches to extract light generated in the active layer to the outside of the LED chip as much as possible are the main means for increasing the light extraction efficiency.

LED 소자에서 광 적출 효율을 결정하는 요인으로는 크게 두 가지로 열거할 수 있는데, 첫번째는 전류 확산층에 투과 정도에 의한 광 손실이며, 두번째는 빛이 방출되는 계면에서의 전반사에 의한 광 손실이다.  Two factors can be used to determine the light extraction efficiency in the LED device. First is the light loss due to the degree of transmission to the current diffusion layer, and second is the light loss due to total reflection at the interface where light is emitted.

첫번째 요인과 관련하여 종래 LED 소자의 전류 확산층으로는 주로 수 nm 및 수십 nm 두께의 Ni/Au 합금층 등이 사용되는데, 두께 및 얼로이(alloy) 조건에 따라 발산 파장에 대해 60~80% 정도의 투과율을 가진다. 이를 극복하기 위해 최근 ITO 등의 투과도가 높은 전극 재료를 사용하는 접근이 이루어지고 있으나 p형 GaN층과의 높은 접촉저항 때문에 실제 상용화에는 난점을 가지고 있어, n-p 터널 접합 혹은 InGaN/GaN 초격자 등의 구조를 채용하는 기술 등이 적용되고 있다. In relation to the first factor, a Ni / Au alloy layer having a thickness of several nm and several tens of nm is mainly used as a current diffusion layer of a conventional LED device, which is about 60 to 80% of the emission wavelength depending on the thickness and alloy conditions. It has a transmittance of In order to overcome this problem, an approach using an electrode material with high permeability such as ITO has been recently made, but due to the high contact resistance with the p-type GaN layer, it has a difficulty in commercialization, such as np tunnel junction or InGaN / GaN superlattice. The technique which employ | adopts a structure is applied.

한편, 두번째 요인과 관련된 전반사에 의한 광 손실은, 도 2에 도시한 것과 같이, 빛이 LED 소자의 상부에서 외부로 방출되는 계면 즉, p형 GaN과 레진(resin) 혹은 p형 GaN과 공기 또는 p형 GaN과 접촉한 그 밖의 물질사이의 계면이나, LED 소자의 하부 영역에서 존재하는 버퍼층(20)과 사파이어 기판(10)의 계면 등에서 인접 물질간 굴절률 차이로 발생한다. On the other hand, the light loss due to total reflection related to the second factor is, as shown in Fig. 2, the interface at which light is emitted from the top of the LED element to the outside, that is, p-type GaN and resin or p-type GaN and air or The difference in refractive index between adjacent materials occurs at the interface between other materials in contact with the p-type GaN or at the interface between the buffer layer 20 and the sapphire substrate 10 existing in the lower region of the LED device.

이러한 전반사에 의한 광 손실을 감소시키기 위한 종래 접근 방법으로 계면에서의 입사각 혹은 방출각을 변화시키기 위해, 도 3에 도시된 바와 같이, GaN 최상부층 영역(52)에 식각 등의 공정을 이용하여 규칙적인 혹은 불규칙적인 요철 형상의 패터닝을 행하는 방법 등이 있다. 그러나 이러한 종래의 접근을 통해서 얻어지는 광 적출의 향상은 제한적이며, 또한 부가적인 리소그라피 및 식각 공정이 요구되며 복잡한 전극 설계 등이 불가피해지는 등 공정이 복잡해지는 단점도 가지고 있다.In order to change the incident angle or the emission angle at the interface in the conventional approach to reduce the light loss due to the total reflection, as shown in Fig. 3, the GaN top layer region 52 using a process such as etching using a rule And a method of patterning irregular or irregular irregular shapes. However, the improvement of light extraction obtained through such a conventional approach is limited, and additional lithography and etching processes are required, and there are disadvantages in that the process is complicated, such as complicated electrode design is inevitable.

따라서, 본 발명의 목적은 상기한 종래 AlGaInN계 LED 소자가 가지고 있는 문제점을 해결하기 위하여 버퍼층과 사파이어 기판의 계면에서 발생하는 전반사를 충분히 피할 수 있도록 두꺼운 버퍼층을 형성할 뿐만 아니라 활성층 상측의 도핑층 두께를 증가시킴으로써, 계면에서의 전반사를 피하고 LED 소자의 측면으로 보다 많은 빛이 방출될 수 있도록 하여 광 적출 효율을 향상시킬 수 있는 LED 소자의 구조와 그 제조 방법을 제공하는데 있다.Accordingly, an object of the present invention is to not only form a thick buffer layer to sufficiently avoid total reflection occurring at the interface between the buffer layer and the sapphire substrate in order to solve the problems of the conventional AlGaInN-based LED device, but also the thickness of the doping layer on the upper side of the active layer. The present invention provides a structure and a method of manufacturing the LED device which can improve the light extraction efficiency by avoiding total reflection at the interface and allowing more light to be emitted to the side of the LED device.

상기 목적을 달성하기 위하여, 본 발명에서 제안하는 LED 소자의 구조는, 도 6과 같이, 사파이어 기판(100) 위에; 일정 두께를 가지는 버퍼층(200)과; 상기 버퍼층 위에 2개의 상반된 도핑층과 이들 도핑층 사이에 개재된 활성층으로 구성된 LED 구조체(301)와; 상기 LED 구조체의 양단에 형성된 서로 상반된 전극(600; 700, 800)으로 이루어된 것으로서, 상기 버퍼층(200)의 두께를 종래보다 두껍게 하여 상기 활성층(400)에서 발생한 빛의 측면 방출 특성을 향상시킴으로써, 전체적으로 광 적출 효율을 증가시키기 위한 것을 특징으로 한다.In order to achieve the above object, the structure of the LED device proposed in the present invention, as shown in Figure 6, on the sapphire substrate 100; A buffer layer 200 having a predetermined thickness; An LED structure (301) comprising two opposing doped layers over the buffer layer and an active layer interposed between the doped layers; Consists of opposite electrodes (600; 700, 800) formed on both ends of the LED structure, by increasing the thickness of the buffer layer 200 than the conventional to improve the side emission characteristics of the light generated in the active layer 400, It is characterized by increasing the light extraction efficiency as a whole.

여기서 사파이어(Al2O3) 기판(100)은 굴절률이 약 1.8이므로, 굴절률이 약 2.5인 GaN을 버퍼층(200)으로 사용할 경우 굴절률 차이로 활성층(400)에서 발생한 빛의 대부분은 기판을 통과하지 못하고 버퍼층 내부로 반사된다. 즉 스넬(Shell) 법칙에 의하면, 도 2와 같이, 아래 수식에 의하여 굴절률이 높은 영역(n1)에서 계면의 법선 방향에 대하여 임의 각도(θ1)으로 입사한 빛은 굴절률이 낮은 영역(n2)으로 보다 큰 각도(θ2)로 굴절된다.Since the sapphire (Al 2 O 3 ) substrate 100 has a refractive index of about 1.8, when GaN having a refractive index of about 2.5 is used as the buffer layer 200, most of the light generated in the active layer 400 does not pass through the substrate due to the difference in refractive index. Not reflected inside the buffer layer. That is, according to Snell's law, as shown in FIG. 2, light incident at an arbitrary angle (θ 1 ) with respect to the normal direction of the interface in the region of high refractive index n 1 according to the following formula is a region of low refractive index n 2 ) is refracted at a larger angle θ 2 .

Figure 112004002153054-pat00001
Figure 112004002153054-pat00001

결국 계면의 법선 방향에 대해 일정한 임계 각도보다 큰 각도(θ3, θ4)로 굴절률이 높은 영역에서 굴절률이 낮은 영역으로 이동하는 빛은 굴절률이 더 높은 영역으로 진행하여 굴절률이 낮은 영역으로 방출되지 않고 내부 전반사가 일어나게 된다. 따라서 사파이어 기판(100)에 GaN을 버퍼층(200)으로 사용할 경우에는 전반 사를 일으킬 수 있는 임계각이 48 ~ 50o 가 되어 약 15 ~ 20% 정도에 해당하는 빛 만이 전반사를 일으키지 않고 사파이어 기판을 통과하여 패키지와 칩 사이에 위치하는 실버 페이스트 등의 반사막에 도달하게 된다. 한편, 이들 계면에서 전반사된 빛의 일정 부분은 LED 내부에서 반사에 의한 경로를 거치는 동안 흡수 및 산란 등에 의해 손실되어 지므로 전반사에 의한 광 손실을 줄이는 게 관건이 된다. Eventually, light moving from the region of higher refractive index to the region of lower refractive index at an angle greater than a certain critical angle (θ 3 , θ 4 ) with respect to the normal direction of the interface proceeds to the region of higher refractive index and is not emitted to the region of lower refractive index. Total internal reflection occurs. Therefore, when GaN is used as the buffer layer 200 in the sapphire substrate 100, the critical angle that can cause total reflection is 48 to 50 o , and only about 15 to 20% of light passes through the sapphire substrate without causing total reflection. As a result, a reflection film such as a silver paste positioned between the package and the chip is reached. On the other hand, since a portion of the light totally reflected at these interfaces is lost by absorption and scattering during the reflection path inside the LED, it is important to reduce the light loss due to total reflection.

본 발명에선 상기한 사파이어 기판(100)과 버퍼층(200)의 계면에서의 전반사에 의한 광 손실을 감소시키기 위한 방법으로, 종래 도 4와 같이 버퍼층의 두께가 2 내지 4 마이크로미터로 얇아 계면에서 많은 전반사가 일어나던 것을, 본 발명의 동작 원리를 나타낸 도 5에서 보는 바와 같이 버퍼층(200)의 두께를 종래보다 증가시킴으로써, 활성층(400)에서 생성된 빛을 상대적으로 기판과 버퍼층 계면을 통과하지 않고 버퍼층의 측면을 통해 보다 많은 빛이 방출되도록 하여 전체적으로 LED 소자의 광 적출 효율을 높였다. In the present invention, as a method for reducing the light loss due to total reflection at the interface between the sapphire substrate 100 and the buffer layer 200, the thickness of the buffer layer is conventionally thin as 2 to 4 micrometers as shown in Figure 4 As the total reflection occurs, as shown in FIG. 5 showing the operating principle of the present invention, by increasing the thickness of the buffer layer 200, the light generated in the active layer 400 does not relatively pass through the substrate and the buffer layer interface. More light is emitted through the side of the buffer layer, thereby increasing the light extraction efficiency of the LED device as a whole.

상기의 버퍼층(200)으로는 GaN 뿐만아니라 InGaN, AlGaN 등이 사용될 수 있으며, 버퍼층이 인접한 도핑층(클래드층:300)의 물질과 다를 경우 이들 계면 사이에서 발생하는 전반사를 줄이고 웨이퍼의 구부러짐을 피하기 위해, 도 7에 도시된 바와 같이, 상기 버퍼층의 표면을 요철 형상으로 할 수 있으며, 상기 버퍼층의 두께는 층을 결정성장하는 단계에서 종래 2 내지 4 마이크로미터 보다 두꺼운 10 내지 40 마이크로미터의 두께로 하는 것이 본 발명의 목적을 달성하기에 적합하다.In addition to GaN, InGaN, AlGaN, and the like may be used as the buffer layer 200. When the buffer layer is different from the material of the adjacent doping layer (clad layer 300), the total reflection occurring between these interfaces and the bending of the wafer may be avoided. 7, the surface of the buffer layer may have a concave-convex shape, and the thickness of the buffer layer may be 10 to 40 micrometers thicker than conventional 2 to 4 micrometers in the crystal growth step. It is suitable to achieve the object of the present invention.

또한, 상기의 LED 구조체(301)는 2개의 상반된 도핑층(300, 500)과 이들 도 핑층 사이에 개재된 활성층(400)으로 구성되는데, 2개의 상반된 도핑층은 바람직하게는 상층(500)은 p형 클래드층이고 하층(300)은 n형 클래드층 이지만 이와 상반되게 상층과 하층을 도핑할 수 있다. 상기의 도핑층과 활성층은 각각 GaN과 AlGaInN 재료를 사용할 수 있다. 도핑층에 GaN을 사용할 경우, 도 2에서 도시된 바와 같이, 활성층 상부의 p형 GaN(500)과 수지(resin ; 굴절률은 약 1.5) 혹은 p형 공기(굴절률은 약 1.0) 계면에서도 굴절률 차이로 전반사 현상이 일어나 대부분의 빛이 GaN층 내부로 반사되고 약 5 내지 8 % 정도의 빛 만이 전반사를 거치지 않고 외부로 발산하게 된다. 이렇게 전반사된 빛의 많은 부분은 LED 내부에서 흡수 및 산란 등에 의해 여기서도 광 손실이 있게 되어 결국 LED 소자의 광 적출 효율이 떨어지는 한 원인이 되고 있다. In addition, the LED structure 301 is composed of two opposing doped layers 300 and 500 and an active layer 400 interposed between these doped layers, wherein the two opposing doped layers are preferably The p-type cladding layer and the lower layer 300 is an n-type cladding layer, but the upper layer and the lower layer may be doped oppositely. The doped layer and the active layer may use GaN and AlGaInN materials, respectively. When GaN is used in the doping layer, as shown in FIG. 2, the refractive index difference is also used at the p-type GaN 500 and the resin (resin; refractive index is about 1.5) or p-type air (refractive index is about 1.0). The total reflection phenomenon causes most of the light to be reflected inside the GaN layer, and only about 5 to 8% of the light is emitted to the outside without going through the total reflection. A large part of the totally reflected light has a light loss here due to absorption and scattering in the LED, which is one cause of a decrease in light extraction efficiency of the LED device.

따라서, 상기와 같은 LED 소자 구조에 활성층 상부에서의 전반사에 의한 광 손실도 감소시키기 위하여 활성층 위에 있는 물질의 두께를 종래보다 증가시켜 10 내지 50 마이크로미터로 할 수 있는데, 이렇게 되면 상부층 계면에서의 전반사 횟수도 상대적으로 줄여 상부층의 측면으로 보다 많은 빛이 방출되도록 할 수 있다. 상부층의 두께는 두꺼울 수록 측면으로의 방출 특성이 향상되나 최적한 두께는 공정의 용이성 및 상부층의 전기적 특성 등을 고려하여 결정되어 진다. 특히 상부층의 전기적인 특성을 고려하여 LED 소자의 면적에 따라 최적 두께를 결정하여야 하는데, 통상 LED 소자의 면적이 300 마이크로미터 × 300 마이크로미터에서 수 밀리미터 ×수 밀리미터이므로 상부층의 두께는 10 내지 40 마이크로미터가 적당하다. 물론 LED 소자의 면적이 상기보다 더 커진다면 상부층의 두께도 더 크게 할 수 있 다. Therefore, in order to reduce the light loss due to total reflection at the top of the active layer in the LED device structure as described above, the thickness of the material on the active layer can be increased to 10 to 50 micrometers compared with the conventional, so that the total reflection at the upper layer interface The number of times is also relatively reduced, allowing more light to be emitted to the side of the top layer. The thicker the upper layer is, the better the release characteristics to the side, but the optimum thickness is determined in consideration of the ease of processing and the electrical properties of the upper layer. In particular, considering the electrical characteristics of the upper layer, the optimum thickness should be determined according to the area of the LED element. Usually, the thickness of the upper layer is 10 to 40 microns because the area of the LED element is 300 micrometers × 300 micrometers to several millimeters × several millimeters. The meter is suitable. Of course, if the area of the LED device is larger than the above, the thickness of the upper layer can be made larger.

그리고, 상기 LED 구조체(301)의 양단에 서로 상반된 전극을 각각 형성하여 LED 소자를 완성한다. 여기서 p측 전극(700, 800)은 Pd, Pt, Pd/Au, Pt/Au, Ni/Au, NiO/Au 또는 이들의 합금 등 얇은 반투명 금속으로 바람직하게는 p형 GaN층 상단에 증착된다. 그리고 n측 전극(600)은 콘택을 위해 반응성 이온 에칭 등에 의하여 n형 GaN층을 노출시킨 다음 Ni, Al/Ni/Au, Al/Ti/Au 또는 Al/Pt/Au가 증착되어 사용될 수 있다.Then, opposite electrodes are formed on both ends of the LED structure 301 to complete the LED device. Here, the p-side electrodes 700 and 800 are thin translucent metals such as Pd, Pt, Pd / Au, Pt / Au, Ni / Au, NiO / Au, or alloys thereof, and are preferably deposited on top of the p-type GaN layer. The n-side electrode 600 may expose and expose an n-type GaN layer by reactive ion etching for contact, and then Ni, Al / Ni / Au, Al / Ti / Au, or Al / Pt / Au may be used.

상기 LED 소자를 제조하는 방법은 또 다른 발명으로 그 실시예를 설명하면 다음과 같다. Method for manufacturing the LED device is another embodiment of the present invention will be described as follows.

우선, 상기 LED 소자를 제조하는 방법은 사파이어 기판(100) 위에 버퍼층을 형성하는 제 1 단계와; 상기 버퍼층 위에 n형 클래드층(300)을 형성하는 제 2 단계와; 상기 n형 클래드층(300) 위에 다중양자우물(Multi-Quantum Well : MQW)로 활성층(400)을 형성하는 제 3 단계와; 상기 활성층(400) 위에 p형 클래드층(500)을 형성하는 제 4 단계와; 사진식각 공정을 통하여 패턴에 따라 상기 p형 클래드층(500)과 활성층(400)을 순차적으로 식각하여 상기 n형 클래드층(300)을 노출시키는 제 5 단계와; 상기 노출된 n형 클래드층(300)과 p형 클래드층(500) 위에 각각 전극을 형성하는 제 6 단계로 구성되고, 상기 제 1 단계의 버퍼층을 형성함에 있어서 상기 사파이어 기판과의 계면에서 전반사를 줄이기 위해 버퍼층을 종래 보다 두꺼운 10 내지 40 마이크로미터의 두께로 그리고/또는 제 4 단계의 p형 클래드층을 형성함에 있어서 상기 p형 전극층과의 계면에서 전반사를 줄이기 위해 p형 클래드층을 종래 보다 두꺼운 10 내지 40 마이크로미터의 두께로 하는 것을 특징으로 한다.First, the method of manufacturing the LED device comprises the first step of forming a buffer layer on the sapphire substrate (100); A second step of forming an n-type cladding layer (300) on the buffer layer; Forming an active layer (400) on the n-type cladding layer (300) with multi-quantum wells (MQWs); Forming a p-type clad layer (500) on the active layer (400); A fifth step of sequentially etching the p-type cladding layer 500 and the active layer 400 according to a pattern through a photolithography process to expose the n-type cladding layer 300; Comprising a sixth step of forming an electrode on the exposed n-type cladding layer 300 and the p-type cladding layer 500, respectively, the total reflection at the interface with the sapphire substrate in forming the buffer layer of the first step To reduce the buffer layer to a thickness of 10 to 40 micrometers thicker than conventionally and / or to form a p-type cladding layer of the fourth step, the p-type cladding layer is thicker than conventionally to reduce total reflection at the interface with the p-type electrode layer. It is characterized by having a thickness of 10 to 40 micrometers.

여기서 상기 제 1 단계의 버퍼층은 GaN, InGaN, 또는 AlGaN으로, 상기 제 2 단계의 n형 클래드층(300)은 n형 GaN으로, 상기 제 3 단계의 활성층(400)은 AlGaInN으로, 상기 제 4 단계의 p형 클래드층(500)은 p형 GaN으로, 상기 제 6 단계의 p측 전극(700, 800)은 Pd, Pt, Pd/Au, Pt/Au, Ni/Au, NiO/Au 또는 이들의 합금 또는 얇은 반투명 금속으로 하고 n측 전극(600)은 Ni, Al/Ni/Au, Al/Ti/Au, Al/Pt/Au또는 이들의 합금으로 형성할 수 있다. Wherein the buffer layer of the first stage is GaN, InGaN, or AlGaN, the n-type cladding layer 300 of the second stage is n-type GaN, the active layer 400 of the third stage is AlGaInN, and the fourth The p-type cladding layer 500 of step is p-type GaN, and the p-side electrodes 700 and 800 of the sixth step are Pd, Pt, Pd / Au, Pt / Au, Ni / Au, NiO / Au or these Alloy or a thin translucent metal, and the n-side electrode 600 may be formed of Ni, Al / Ni / Au, Al / Ti / Au, Al / Pt / Au, or an alloy thereof.

나아가, 상기 제 1 단계와 제 2 단계 사이에 버퍼층과 n형 클래드층 계면사이의 전반사를 줄이고 웨이퍼의 구부러짐을 피하기 위해, 도 8에 도시된 바와 같이, 상기 버퍼층의 표면에 요철 형상을 형성하는 단계와 상기 제 2 단계와 제 3 단계 사이에 n형 클래드층 상부를 CMP(Chemical Mechanical Polishing) 공정 등에 의하여 평탄화하는 단계가 더 포함될 수 있다.Furthermore, in order to reduce the total reflection between the buffer layer and the n-type clad layer interface between the first step and the second step and to avoid bending of the wafer, as shown in FIG. 8, forming an uneven shape on the surface of the buffer layer. And planarizing the upper part of the n-type cladding layer between the second step and the third step by a chemical mechanical polishing (CMP) process or the like.

그 밖에 상기의 버퍼층, n형 클래드층, 활성층, p형 클래드층은 스퍼터링법, PECVD 공정, 또는 그 밖의 결정성장 방법을 이용할 수 있으며, 버퍼층 상부 표면의 부가적인 요철 형상은 리소그라피나 메커니컬 폴리싱 공정을 이용할 수 있고, n형 전극 콘택을 만들기 위해서는 반응성 이온 에칭 등을 이용할 수 있고, 전극 형성을 위해서는 증발법(evaporation) 또는 스퍼터링법 등을 이용할 수 있다.In addition, the buffer layer, the n-type cladding layer, the active layer, and the p-type cladding layer may be sputtered, PECVD, or other crystal growth methods. An additional uneven shape of the upper surface of the buffer layer may be a lithography or mechanical polishing process. Reactive ion etching or the like may be used to form an n-type electrode contact, and evaporation or sputtering may be used to form an electrode.

이상에서 설명한 바와 같이, 본 발명에 의한, LED 소자의 구조와 그 제조 방법은 종래 AlGaInN계 LED 소자가 가지고 있었던 전반사로 인한 광 손실 문제를 해 결하기 위하여 버퍼층 및/또는 활성층 상측의 도핑층 두께를 증가시킴으로써, 활성층에서 발생한 빛이 각 계면에서의 전반사는 되도록 피하고 LED 소자의 측면으로 보다 많이 방출될 수 있도록 하여 결과적으로 LED 소자의 광 적출 효율을 향상시킬 수 있다.As described above, according to the present invention, the structure of the LED device and the method of manufacturing the same according to the present invention are used to improve the thickness of the doping layer on the upper side of the buffer layer and / or the active layer in order to solve the light loss problem due to the total reflection of the AlGaInN-based LED device. By increasing, the light generated in the active layer is avoided to be totally reflected at each interface and can be emitted more to the side of the LED device, thereby improving the light extraction efficiency of the LED device.

Claims (14)

사파이어 기판 위에 형성된 버퍼층과;A buffer layer formed on the sapphire substrate; 상기 버퍼층 위에 2개의 상반된 도핑층-상측 도핑층 및 하측 도핑층-과 이들 도핑층 사이에 개재된 활성층으로 구성된 LED 구조체와;An LED structure composed of two opposing doped layers—an upper and a lower doped layer—over an active layer interposed between the doped layers over the buffer layer; 상기 LED 구조체의 양단에 형성된 서로 상반된 전극으로 이루어진 것으로서, 상기 버퍼층의 두께를 10 내지 40 마이크로미터로 하는 것을 특징으로 하는 LED 소자의 구조.Comprising opposite electrodes formed on both ends of the LED structure, the structure of the LED device, characterized in that the thickness of the buffer layer is 10 to 40 micrometers. 제1항에 있어서, 상기 상측 도핑층의 두께를 10 내지 40 마이크로미터로 하는 것을 특징으로 하는 LED 소자의 구조.The structure of the LED device according to claim 1, wherein the upper doping layer has a thickness of 10 to 40 micrometers. 삭제delete 삭제delete 제1항 또는 제2항에 있어서, 상기 상측 도핑층은 p형 클래드층, 상기 하측 도핑층은 n형 클래드층으로 하고, 상기 LED 구조체의 양단에 형성된 전극은 n측 전극 및 p측 전극을 포함하고, 상기 p측 전극은 투명 전극층을 포함하는 것을 특징으로 하는 LED 소자의 구조.According to claim 1 or 2, wherein the upper doping layer is a p-type cladding layer, the lower doping layer is an n-type cladding layer, the electrodes formed on both ends of the LED structure includes an n-side electrode and a p-side electrode. And the p-side electrode comprises a transparent electrode layer. 제5항에 있어서, 상기 버퍼층은 GaN, InGaN, 또는 AlGaN으로, 상기 n형 클래드층은 n형 GaN으로, 상기 활성층은 AlGaInN으로, 상기 p형 클래드층은 p형 GaN으로, 상기 p측 전극은 Pd, Pt, Pd/Au, Pt/Au, Ni/Au, 또는 NiO/Au로, 상기 n측 전극은 Ni, Al/Ni/Au, Al/Ti/Au 또는 Al/Pt/Au로 형성하는 것을 특징으로 하는 LED 소자의 구조.The method of claim 5, wherein the buffer layer is GaN, InGaN, or AlGaN, the n-type cladding layer is n-type GaN, the active layer is AlGaInN, the p-type cladding layer is p-type GaN, the p-side electrode Pd, Pt, Pd / Au, Pt / Au, Ni / Au, or NiO / Au, wherein the n-side electrode is formed of Ni, Al / Ni / Au, Al / Ti / Au or Al / Pt / Au The structure of the LED element characterized by the above-mentioned. 사파이어 기판 위에 형성된 버퍼층과;A buffer layer formed on the sapphire substrate; 상기 버퍼층 위에 2개의 상반된 도핑층-상측 도핑층 및 하측 도핑층-과 이들 도핑층 사이에 개재된 활성층으로 구성된 LED 구조체와;An LED structure composed of two opposing doped layers—an upper and a lower doped layer—over an active layer interposed between the doped layers over the buffer layer; 상기 LED 구조체의 양단에 형성된 서로 상반된 전극으로 이루어진 것으로서, 상기 하측 도핑층과 상기 버퍼층이 요철 형상으로 접촉된 것을 특징으로 하는 LED 소자의 구조.Comprising opposite electrodes formed on both ends of the LED structure, the lower doping layer and the buffer layer, characterized in that the structure of the LED device characterized in that the contact with the concave-convex shape. (a) 사파이어 기판 위에 버퍼층을 형성하는 단계;(a) forming a buffer layer on the sapphire substrate; (b) 상기 버퍼층 위에 n형 클래드층을 형성하는 단계;(b) forming an n-type clad layer on the buffer layer; (c) 상기 n형 클래드층 위에 다중양자우물(MQW)로 활성층을 형성하는 단계;(c) forming an active layer of multi-quantum wells (MQW) on the n-type cladding layer; (d) 상기 활성층 위에 p형 클래드층을 형성하는 단계;(d) forming a p-type cladding layer on the active layer; (e) 상기 p형 클래드층과 활성층을 순차적으로 식각하여 상기 n형 클래드층을 노출시키는 단계; 및(e) sequentially etching the p-type cladding layer and the active layer to expose the n-type cladding layer; And (f) 상기 노출된 n형 클래드층과 상기 p형 클래드층 위에 각각 전극-n측 전극 및 p측 전극-을 형성하는 단계로 구성되고, 상기 (a)단계의 상기 버퍼층을 형성함에 있어서, 상기 버퍼층의 두께를 10 내지 40 마이크로미터로 형성하는 것을 특징으로 하는 LED 소자의 제조방법.(f) forming an electrode-an n-side electrode and a p-side electrode-on the exposed n-type cladding layer and the p-type cladding layer, respectively, wherein in forming the buffer layer of step (a), the The method of manufacturing an LED device, characterized in that the thickness of the buffer layer is formed from 10 to 40 micrometers. 제8항에 있어서, 상기 (d)단계의 상기 p형 클래드층을 형성함에 있어서, 상기 p형 클래드층의 두께를 10 내지 40 마이크로미터로 형성하는 것을 특징으로 하는 LED 소자의 제조방법.The method of claim 8, wherein in forming the p-type cladding layer of step (d), the thickness of the p-type cladding layer is 10 to 40 micrometers. 삭제delete 삭제delete 제8항 또는 제9항에 있어서, 상기 (a)단계의 상기 버퍼층은 GaN, InGaN, 또는 AlGaN으로, 상기 (b)단계의 상기 n형 클래드층은 n형 GaN으로, 상기 (c)단계의 상기 활성층은 AlGaInN으로, 상기 (d)단계의 상기 p형 클래드층은 p형 GaN으로, 상기 (f)단계의 상기 p측 전극은 Pd, Pt, Pd/Au, Pt/Au, Ni/Au 또는 NiO/Au로, 상기 n측 전극은 Ni, Al/Ni/Au, Al/Ti/Au 또는 Al/Pt/Au로 형성하는 것을 특징으로 하는 LED 소자의 제조방법.The method according to claim 8 or 9, wherein the buffer layer of step (a) is GaN, InGaN, or AlGaN, and the n-type cladding layer of step (b) is n-type GaN, The active layer is AlGaInN, the p-type cladding layer in step (d) is p-type GaN, and the p-side electrode in step (f) is Pd, Pt, Pd / Au, Pt / Au, Ni / Au or NiO / Au, wherein the n-side electrode is formed of Ni, Al / Ni / Au, Al / Ti / Au or Al / Pt / Au. (a) 사파이어 기판 위에 버퍼층을 형성하는 단계;(a) forming a buffer layer on the sapphire substrate; (b) 상기 버퍼층을 요철 형상으로 하는 단계;(b) forming the buffer layer into an uneven shape; (c) 상기 버퍼층 위에 n형 클래드층을 형성하는 단계;(c) forming an n-type clad layer on the buffer layer; (d) 상기 n형 클래드층 위에 다중양자우물(MQW)로 활성층을 형성하는 단계;(d) forming an active layer with multi-quantum wells (MQW) on the n-type cladding layer; (e) 상기 활성층 위에 p형 클래드층을 형성하는 단계;(e) forming a p-type cladding layer on the active layer; (f) 상기 p형 클래드층과 활성층을 순차적으로 식각하여 상기 n형 클래드층을 노출시키는 단계; 및 (f) sequentially etching the p-type cladding layer and the active layer to expose the n-type cladding layer; And (g) 상기 노출된 n형 클래드층과 상기 p형 클래드층 위에 각각 전극을 형성하는 단계를 포함하는 LED 소자의 제조방법.(g) forming an electrode on the exposed n-type cladding layer and the p-type cladding layer, respectively. 제13항에 있어서, 상기 (c)단계와 (d)단계 사이에, The method of claim 13, wherein between step (c) and step (d), (h) 상기 n형 클래드층 상부를 평탄화하는 단계를 더 포함하는 LED 소자의 제조방법.(h) planarizing an upper portion of the n-type cladding layer.
KR1020040003714A 2004-01-19 2004-01-19 Structure and Manufacturing Method of LED Element KR101063597B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040003714A KR101063597B1 (en) 2004-01-19 2004-01-19 Structure and Manufacturing Method of LED Element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040003714A KR101063597B1 (en) 2004-01-19 2004-01-19 Structure and Manufacturing Method of LED Element

Publications (2)

Publication Number Publication Date
KR20050075969A KR20050075969A (en) 2005-07-26
KR101063597B1 true KR101063597B1 (en) 2011-09-07

Family

ID=37263962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040003714A KR101063597B1 (en) 2004-01-19 2004-01-19 Structure and Manufacturing Method of LED Element

Country Status (1)

Country Link
KR (1) KR101063597B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101305761B1 (en) * 2006-06-13 2013-09-06 엘지이노텍 주식회사 Semiconductor light emitting diode
CN109004068A (en) * 2017-06-21 2018-12-14 佛山市国星半导体技术有限公司 A kind of LED chip and preparation method thereof of anti-metal migration

Also Published As

Publication number Publication date
KR20050075969A (en) 2005-07-26

Similar Documents

Publication Publication Date Title
US7785910B2 (en) Light emitting device having protrusion and recess structure and method of manufacturing the same
KR101250450B1 (en) Fabricating method of micro nano combination structure and fabricating method of photo device integrated with micro nano combination structure
US8729580B2 (en) Light emitter with metal-oxide coating
US7294862B2 (en) Photonic crystal light emitting device
JP4869470B2 (en) AlGaInN-based LED with epitaxial layer
US7732822B2 (en) Light emitting device and method of manufacturing the same
JP2006295162A (en) Vertical structure iii nitride light emitting element and its fabrication process
CN1971955A (en) Vertically structured gan type led device
JP5421164B2 (en) Optical semiconductor device and manufacturing method thereof
JP2007281037A (en) Semiconductor light emitting element, and its manufacturing method
KR20060125253A (en) Light emitting diode
US20070096123A1 (en) Nitride semiconductor light-emitting element and manufacturing method thereof
JP5608340B2 (en) Semiconductor light emitting device
KR101063597B1 (en) Structure and Manufacturing Method of LED Element
JP4998701B2 (en) III-V compound semiconductor light emitting diode
CN107591463B (en) Light emitting module and method for manufacturing light emitting module
CN106887489B (en) Semiconductor light-emitting elements
KR101805301B1 (en) Ultraviolet Light-Emitting Diode with p-type ohmic contact electrode pattern to enhance the light extraction
KR100900644B1 (en) Formation method of fine patterns and manufaucturation method of semiconductor light emitting device
KR101106340B1 (en) A structure for LED device and a manufacturing method thereof
JP2007250714A (en) Light emitting element
KR100691123B1 (en) Method for fabricating light emitting diode of vertical electrode type
JP2007173569A (en) Light emitting element
KR20060032167A (en) Gan-based semiconductor light emitting device
KR100755659B1 (en) Vertical nitride based semiconductor light emitting device having improved light extraction efficiency

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee