KR101083397B1 - 신호 처리 시스템 - Google Patents

신호 처리 시스템 Download PDF

Info

Publication number
KR101083397B1
KR101083397B1 KR1020057014217A KR20057014217A KR101083397B1 KR 101083397 B1 KR101083397 B1 KR 101083397B1 KR 1020057014217 A KR1020057014217 A KR 1020057014217A KR 20057014217 A KR20057014217 A KR 20057014217A KR 101083397 B1 KR101083397 B1 KR 101083397B1
Authority
KR
South Korea
Prior art keywords
vfd
signal
mode
protocol
processing system
Prior art date
Application number
KR1020057014217A
Other languages
English (en)
Other versions
KR20050105450A (ko
Inventor
윙 홍 짱
로날드 치우
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20050105450A publication Critical patent/KR20050105450A/ko
Application granted granted Critical
Publication of KR101083397B1 publication Critical patent/KR101083397B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

전자 디바이스에 데이터 통신을 하기 위한 시스템은 제 1, 제 2, 제 3, 및 제 4 신호 경로를 포함하는 데이터 버스를 포함한다. 제 1 제어 수단은 제 1 동작 모드에서 클록 신호가 존재할 때 제어 신호의 제 1 상태를 생성한다. 이 제 1 동작 모드는 소비자 전자 장치의 정상적인 동작 모드일 수 있다. 제 2 제어 수단은 제 2 동작 모드에서 클록 신호가 존재할 때 제어 신호의 제 2 상태를 생성한다. 이 제 2 동작 모드는 소비자 전자 장치의 대기 모드일 수 있다. 이 시스템은 예를 들어 VFD 프로토콜을 사용하는 기존의 시스템 내에 용이하게 통합될 수 있다.

Description

신호 처리 시스템 {SIGNAL PROCESSING SYSTEM}
본 발명은 직렬 데이터 버스와 같은 데이터 버스를 통해 제어되는 신호 처리 시스템에 관한 것이다. 소비자 전자 장치에 있는 신호 처리 시스템과 같은 신호 처리 시스템은 일반적으로 여러 기능을 구현하는 디지털 집적 회로(IC)를 포함한다. 예를 들어, 텔레비전 수신기에서, IC는 튜닝, 비디오 처리, 및 오디오 처리를 포함하는 신호 처리 기능을 제공한다. 추가적으로, 마이크로컴퓨터(
Figure 112005042711947-pct00001
) IC 는, 제어 파라미터와 같은 데이터를 IC에 기록하고 IC로부터 상태 데이터와 같은 데이터를 판독하는 것에 의해 다른 IC의 동작을 제어한다. 정보는 직렬 데이터 버스와 같은 데이터 버스를 통해 IC와 제어
Figure 112005042711947-pct00002
사이에 전달된다.
EP 0 693 729 A1에서, 멀티 프로토콜 3-배선 데이터 버스 시스템이 기술되어 있다. 알려진 직렬 데이터 버스 시스템은 2개의 클록 라인과 하나의 데이터 라인을 포함하는 데이터 버스를 포함한다. 제어기는, 시스템의 제 1 동작 모드 동안 제 1 직렬 데이터 버스 프로토콜(IIC)에 따라 제 1 클록 신호(SCL)와 제 1 데이터 신호(DATA)를 생성하고, 제 2 동작 모드 동안 제 2 직렬 데이터 버스 프로토콜(IM)에 따라 제 2 클록 신호(CLOCK)와 제 2 데이터 신호(DATA)를 생성한다. 제 1 클록 신 호(SCL)와 제 1 데이터 신호(DATA)는 제 1 동작 모드 동안 제 1 및 제 3 신호 경로 상에 각각 제공된다. 제 2 클록 신호(CLOCK)와 제 2 데이터 신호(DATA)는 제 2 동작 모드 동안 제 2 및 제 3 신호 경로 상에 각각 제공된다.
멀티 프로토콜 데이터 버스 시스템의 기술 내용은 VFD 프로토콜이라고 불리우는 프로토콜에 의하여 동작되는 4배선 데이터 버스 시스템에는 적용될 수 없다. VFD 프로토콜의 실제 응용은 다음과 같이 제시된다.
유럽 규정(IEC 60107-1 (100A/5FDIS))에 따라, 예를 들어 TV 또는 VCR와 같은 소비자 전자 디바이스의 대기 전력 소비는 2001년 1월 1일 이후에는 최대 5와트, 2003년 1월 1일 이후에는 최대 3와트, 2005년 1월 1일 이후에는 최대 1와트로 저감되어야 한다. 대체로, 디바이스 상의 기계적 스위치를 사용하여 이 디바이스를 완전한 "오프" 상태로 턴오프할 수 있는데, 다시 말해 디바이스는 완전히 동작하지 않는다. 이후, 한편, 이 디바이스의 전력 소비는 제로(0)로 저감된다. 다른 한편, 이 디바이스의 적외선 수신기도 또한 동작하지 않기 때문에 유저는 종래 방식으로 적외선 리모트 컨트롤을 사용하여 이 디바이스를 다시 "온" 상태로 턴온할 수 없다.
이 단점을 회피하기 위해, EP 0 158 251 A1은, 메인 시스템이 스위치 오프일 때 동작 상태에서 리모트 컨트롤 수신기를 유지할 것을 제안한다.
4배선 직렬 데이터 버스에 대한 VFD 프로토콜에 기초한 EP 0 158 251 A1에 기술된 이러한 일반적 개념을 실현하려면 적외선 수신기를 제어하는 보조 제어기와 메인 시스템 사이에 독립적인 통신 채널을 요구한다. 그러나, 이 접근법은 원하는 낮은 에너지의 소비와 유저 편의성을 제공하지만, 시스템의 전체 제조 비용을 또한 증가시킨다.
따라서, 전술된 제한 사항을 해소하는 신호 처리 시스템을 제안하는 것이 바람직하다.
본 발명은 제 1, 제 2, 제 3, 및 제 4 신호 경로를 포함하는 데이터 버스를 포함하는 신호 처리 시스템을 제안한다. 제 1 제어 수단은 제 1 동작 모드에서 클록 신호가 존재할 때 제어 신호의 제 1 상태를 생성한다. 이 제 1 동작 모드는 소비자 전자 장치의 정상적인 동작 모드일 수 있다. 제 2 제어 수단은 제 2 동작 모드에서 클록 신호가 존재할 때 제어 신호의 제 2 상태를 생성한다. 이 제 2 동작 모드는 소비자 전자 장치의 대기 모드일 수 있다.
본 발명의 유리한 실시예에서, 제 1 제어 수단은 제 1 동작 모드에서 VFD 프로토콜을 적용한다. 제어 신호로서 스트로브 신호(strobe signal)가 선택될 수 있다.
본 발명에 따른 신호 처리 시스템은 디스플레이를 위해 VFD 드라이버를 구비하는 임의의 기존의 시스템에도 유리하게 통합될 수 있다. 본 발명의 기본 개념은 단 하나의 물리적 배선만으로 2개의 논리 채널을 가지는 것이다. 기존의 통신에 혼란은 없다. 기존의 VFD 프로토콜을 확장하기 위해, 단 2가지만을 수행하면 된다: 즉 대기 모드 동안 동작하는 VFD 드라이버와 보조 드라이버와 통신하도록 통신 하드웨어 인터페이스를 공유하기 위한 소프트웨어를 추가하여야 한다. 또한, 보조 제어를 위한 연관 프로토콜이 또한 포함되어야 한다. 유리하게도 기존의 4 라인 접속이 사용될 수 있으며 추가적인 라인이 새로운 동작을 병합하는데 필요치 않다. 이 보조 드라이버는 메인 시스템을 위한 서브 시스템 제어를 수행할 수 있으며, 제어 메시지와 수신확인 메시지는 전 이중 방식(full duplex way)으로 이 연관 프로토콜을 통해 전송될 수 있다. 마지막으로, 프로토콜은 임의의 비트 길이의 메시지에도 용이하게 적용될 수 있다.
본 발명의 예시적인 실시예는 도면에 도시되어 있다.
도 1은 본 발명의 신호 처리 시스템을 포함하는 디바이스의 시스템 개요를 도시하는 도면.
도 2는 데이터 버스 통신 접속 상태를 도시하는 도면.
도 3은 전력 하강 모드에서 데이터 버스 통신 상태를 도시하는 도면.
도 4는 통신 시스템의 흐름도.
도 5 및 도 6은 신호 처리 시스템의 동작 모드를 예시하는 파형도.
도 1에서, 소비자 전자 장치(1)의 일반 구성이 개략적으로 도시되어 있다. 이 장치(1)는 메인 전력 선(4)으로부터 전력을 공급받는 제 1 및 제 2 부분(2, 3)으로 구성된다. 제 1 부분(2)은 메인 전원(7)에 의해 전력을 공급받는 메인 시스템(6)을 포함한다. 이 메인 시스템(6)은 VCR 또는 DVD 플레이어, 신호 처리 회로 등의 매체 드라이브(media drive)를 포함할 수 있다. 임의의 경우에, 메인 시스템(6) 은 전력을 많이 소비하는 모든 요소와 성분을 포함한다.
본 장치(1)의 제 2 부분(3)은 보조 제어기(8), VFD 드라이버(9)(예를 들어, NEC 코포레이션사로부터 상업적으로 구입할 수 있는 μPD16315), IR 수신기(11)와 대기 전원(12)을 포함한다. 보조 제어기(8)는 4배선 직렬 데이터 버스 시스템을 통해 VFD 드라이버(9)와 통신한다. 대기 전원은 본 장치(1)가 메인 전선에 접속할 때 제 2 부분(3)의 모든 요소에 전력을 영구적으로 공급한다. 또, 보조 제어기(8)는 릴레이(13)를 제어하여, 장치(1)의 메인 전원(7)을 선택적으로 턴온 또는 턴오프한다. 대기 모드에서 릴레이(13)는 도통되어 있지 않고 장치(1)의 전력 소비는 예를 들어 1와트로 저감된다.
도 2 및 도 3에서, VFD 통신 접속 상태가 보다 더 상세하게 도시된다.
도 2에 도시된 전력 상승 모드에서, 보조 제어기는 다른 VFD 드라이버로 작동하며 병렬 접속된다.
메인 시스템은, 아래에 보다 상세하게 기술되어 있는, 전력 상승 모드에서 원래의 VFD 프로토콜을 사용하는 VFD 드라이버와, 연관 VFD 프로토콜을 사용하는 보조 제어기와 통신한다. VFD 드라이버의 Dout은 개방 콜렉터(open-collector) 출력이어야 한다. 만일 그렇지 않으면, 추가적인 인터페이스 로직이 추가되어야 한다.
도 3에 도시된 전력 하강 모드에서, 보조 제어기는 프론트 패널(front panel)로부터 키를 폴링(poll)하고 IR 리모트 수신기로부터 키를 검출하도록 호스트(host)로 된다. 이 보조 제어기는 원래의 VFD 프로토콜을 사용하여 프론트 패널 키 신호를 수신한다.
메인 시스템(6)에 부착된 버스는 보조 제어기가 메인 전원을 스위치 오프할 때 높은 임피던스를 가지는 것으로 상정된다. 보조 제어기는 전력 하강 및 전력 상승 모드에서 I/O 방향을 재구성한다.
도 4에 있는 흐름도는 보조 제어기(8)와 메인 시스템(6) 사이의 통신을 예시한다. 이 흐름도에서 점선(14a, 14b)은 보조 제어기(8)와 메인 시스템(6)의 하드웨어 레벨을 중간 통신 레벨과 분리시킨다. 수평방향의 점선(15a, 15b)은 장치(1)의 2개의 동작 모드, 즉 전력 상승 및 전력 하강 모드와 2개의 동작 모드 사이의 전이 모드를 분리시킨다.
도 5에는, VFD 프로토콜의 일반적인 예가 도시되어 있는데, 이 VFD 프로토콜은 VFD 드라이버(9) 내에 명령이나 데이터를 동시에 공급하기 위해 스트로브 STB 신호와 클록 CLK신호를 사용한다. 이 명령은 STB 신호의 하강 에지 이후에 제 1 바이트만큼 데이터와 구별된다. 도 5에서 볼 수 있는 바와 같이, STB 신호는 클록 신호와 항상 로우(low) 상태에서 연관되어, 데이터를 VFD 드라이버(9)로 이동시키거나 이 VFD 드라이버(9)로부터 데이터를 이동시킨다.
연관 VFD 프로토콜의 설계시에 다음과 같은 몇 가지 기준이 만족되어야 한다:
연관 VFD 프로토콜은 정상 동작시에 VFD 드라이버의 임의의 교란을 회피하기 위하여 원래의 VFD 프로토콜을 혼란시켜서는 아니된다. 이것은 VFD 드라이버가 연관 프로토콜을 용이하게 무시할 수 있도록 배열되는 경우 달성될 수 있다. 연관 VFD 프로토콜은 보조 제어기(8)에 의해 원래의 VFD 프로토콜로부터 용이하게 구별 되어야 한다. 마지막으로, 연관 VFD 프로토콜은 메인 시스템과 데이터를 교환할 차례가 되었다는 것을 보조 제어기(8)에 알려주도록 시작 서명(start signature)(또는 헤더)을 포함하여야 한다. 물론, VFD 드라이버(9)는 이 시작 서명을 무시하고 프로토콜에서의 인입 데이터에 영향을 미치지 않는다.
도 6에는, 본 발명에서 제안된 연관 VFD 프로토콜이 예시되어 있다. 연관 VFD 프로토콜에서, 클록 신호 전에 스트로브 로우 신호(strobe low signal)가 시작 서명으로서 사용된다. 한편, 이 스트로브 신호는 원래의 VFD 프로토콜에 영향을 미치지 않도록 클록 신호가 존재할 때 항상 하이(high) 상태로 유지된다는 것을 주지하는 것이 중요하다. 다른 한편, 보조 제어기(8)는 스트로브 신호가 로우 상태를 유지하고 있는지를 클록 신호가 존재할 때 이 스트로브 신호를 검출함으로써 원래의 VFD 프로토콜을 용이하게 구별할 수 있으며, 스트로브 신호가 로우 상태에 있지 않으면 이 프로토콜은 연관 VFD 프로토콜이어야 한다.
원래의 VFD 프로토콜에서, 스트로브 신호(STB)는 클록 신호(CLK)가 존재할 때 로우 상태이다. 이와 대조적으로, 연관 VFD 프로토콜에서 스트로브 신호(STB)는 클록 신호(CLK)가 존재할 때에는 하이 상태이다.
전술된 바와 같이, 본 발명은 신호 처리 시스템 등에 이용가능하다.

Claims (13)

  1. 신호 처리 시스템(1)에 있어서,
    전력이 선택적으로 공급되는 제 1 부분(2)과,
    VFD 드라이버(9)와 보조 제어기(8)를 가지고, 상기 신호 처리 시스템(1)이 메인 전력 선(4)에 연결될 때 전력이 영구적으로 공급되는 제 2 부분(3)을 포함하고,
    상기 제 1 부분(2)은 제 1 VFD 프로토콜을 사용하여 데이터 버스를 통해 VFD 드라이버(9)에 연결되어 이 VFD 드라이버(9)와 통신하고, 상기 제 1 VFD 프로토콜과 구별되는 제 2 VFD 프로토콜을 사용하여 상기 데이터 버스를 통해 상기 보조 제어기(8)에 연결되어 이 보조 제어기(8)와 통신하며,
    상기 데이터 버스는 스트로브 신호(STB), 클록 신호(CLK), Din 및 Dout 신호 경로들을 구비하며, 제 1 동작 모드에서 상기 제 1 부분(2)은 클록 신호(CLK)의 존재시에 제 1 상태의 스트로브 신호(STB)를 생성하고 이 제 1 상태의 스트로브 신호(STB)를 상기 VFD 드라이버(9)에 공급하며, 제 2 동작 모드에서 상기 제 2 부분(3)은 클록 신호의 존재시에 제 2 상태의 스트로브 신호(STB)를 생성하고 이 제 2 상태의 스트로브 신호(STB)를 상기 VFD 드라이버(9)에 공급하며,
    상기 제 1 부분(2)은 상기 제 2 부분(3)의 제어에 의해 전력이 공급되는 것을 특징으로 하는, 신호 처리 시스템.
  2. 제 1 항에 있어서,
    상기 시스템(1)의 제 1 모드에서는, 상기 제 1 부분(2)이 전력 상승(power up)되고, 상기 보조 제어기(8)는 제 2 VFD 드라이버로서 작동하며,
    상기 시스템(1)의 제 2 모드에서는, 상기 제 1 부분(2)이 전력 하강되고, 상기 보조 제어기(8)는 키(key)에 따라 상기 신호 처리 시스템(1)을 상기 제 1 모드로 전환할지를 결정하는, 신호 처리 시스템.
  3. 제 2 항에 있어서,
    상기 제 2 부분(3)은 IR 수신기를 더 포함하고, 상기 IR 수신기로부터 상기 보조 제어기(8)가 상기 제 2 모드에서 상기 키를 검출하여 상기 신호 처리 시스템(1)을 상기 제 1 모드로 전환하는, 신호 처리 시스템.
  4. 제 2 항에 있어서,
    상기 제 2 모드에서 상기 보조 제어기(8)는 VFD 디바이스의 프론트 패널(front panel)로부터 상기 키를 폴링(poll)하여 상기 신호 처리 시스템(1)을 상기 제 1 모드로 전환하는, 신호 처리 시스템.
  5. 제 1 항에 있어서,
    상기 메인 전력 선(4)과 상기 제 1 부분(2) 사이에 릴레이(relay)(13)가 제공되고, 상기 릴레이(13)는 상기 제 1 모드에서는 상기 제 1 부분(2)의 전력을 상승시키고, 상기 제 2 모드에서는 상기 제 1 부분(2)으로의 전력을 하강시키도록, 상기 보조 제어기(8)에 의해 제어되는, 신호 처리 시스템.
  6. 제 4 항에 있어서,
    상기 보조 제어기(8)는 상기 제 1 VFD 프로토콜을 사용하여 상기 프론트 패널로부터 키를 수신하는, 신호 처리 시스템.
  7. 제 3 항에 있어서,
    상기 VFD 드라이버(9)의 Dout은 개방 콜렉터(open-collector) 출력인, 신호 처리 시스템.
  8. 제 3 항에 있어서,
    상기 스트로브 신호(STB)와 클록 신호(CLK)는 상기 제 1 VFD 프로토콜에서 상기 VFD 드라이버(9)에 명령 또는 데이터를 공급하기 위해 각각 서로 다른 경로를 통해 동시에 사용되는, 신호 처리 시스템.
  9. 제 3 항에 있어서,
    상기 제 2 VFD 프로토콜은 상기 제 1 부분(2)과 데이터를 교환할 때가 되었다는 것을 상기 보조 제어기(8)에 알려주기 위해 시작 서명(start signature)으로서 상기 스트로브 신호를 사용하는, 신호 처리 시스템.
  10. 제 9 항에 있어서,
    상기 스트로브 신호의 로우(low) 신호가, 상기 클록 신호가 사용되기 전에, 상기 제 2 VFD 프로토콜에서 시작 서명으로서 사용되는, 신호 처리 시스템.
  11. 제 3 항에 있어서,
    상기 스트로브 신호는 상기 제 2 VFD 프로토콜에서 클록 신호의 존재시에 항상 하이(high) 상태에 유지되는, 신호 처리 시스템.
  12. 제 3 항에 있어서,
    상기 스트로브 신호는 상기 제 1 VFD 프로토콜에서 상기 클록 신호가 존재할 때 로우 상태에 있는, 신호 처리 시스템.
  13. 제 3 항에 있어서,
    상기 스트로브 신호는 상기 제 2 VFD 프로토콜에서 상기 클록 신호가 존재할 때 하이 상태에 있는, 신호 처리 시스템.
KR1020057014217A 2003-02-04 2004-01-28 신호 처리 시스템 KR101083397B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03290271.0 2003-02-04
EP03290271A EP1445705A1 (en) 2003-02-04 2003-02-04 Signal processing system

Publications (2)

Publication Number Publication Date
KR20050105450A KR20050105450A (ko) 2005-11-04
KR101083397B1 true KR101083397B1 (ko) 2011-11-14

Family

ID=32605439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057014217A KR101083397B1 (ko) 2003-02-04 2004-01-28 신호 처리 시스템

Country Status (6)

Country Link
US (1) US7543092B2 (ko)
EP (2) EP1445705A1 (ko)
JP (2) JP4863866B2 (ko)
KR (1) KR101083397B1 (ko)
CN (1) CN1748208A (ko)
WO (1) WO2004070615A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108145A (ja) 2000-09-29 2002-04-10 Ricoh Co Ltd 画像形成装置およびその制御方法ならびに記録媒体

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021775A (en) * 1989-02-27 1991-06-04 Motorola, Inc. Synchronization method and circuit for display drivers
JP3451628B2 (ja) * 1992-03-24 2003-09-29 ソニー株式会社 ４線式同期シリアル通信方式
JPH06187273A (ja) * 1992-12-17 1994-07-08 Fujitsu Ten Ltd 電子制御装置
US5563622A (en) * 1994-05-17 1996-10-08 Chrysler Corporation Vacuum fluorescent display tri-compatible dimming
DE69515147T2 (de) * 1994-07-15 2000-09-21 Thomson Consumer Electronics Mehrfachprotokoll-Datenbussystem
GB9414331D0 (en) * 1994-07-15 1994-09-07 Thomson Consumer Electronics Combined I*C and IM bus architecture
JP2903371B2 (ja) * 1994-07-21 1999-06-07 小島プレス工業株式会社 同期システム
US5664124A (en) * 1994-11-30 1997-09-02 International Business Machines Corporation Bridge between two buses of a computer system that latches signals from the bus for use on the bridge and responds according to the bus protocols
US6002882A (en) * 1997-11-03 1999-12-14 Analog Devices, Inc. Bidirectional communication port for digital signal processor
JP4106771B2 (ja) * 1998-11-11 2008-06-25 双葉電子工業株式会社 表示用コントローラドライバと表示部の駆動方法
JP3867440B2 (ja) * 1999-05-11 2007-01-10 松下電器産業株式会社 電源制御装置
US6457078B1 (en) * 1999-06-17 2002-09-24 Advanced Micro Devices, Inc. Multi-purpose bi-directional control bus for carrying tokens between initiator devices and target devices
JP2001047693A (ja) * 1999-08-05 2001-02-20 Ricoh Co Ltd プリンタシステム
JP3376981B2 (ja) * 1999-12-24 2003-02-17 日本電気株式会社 接続制御機器ならびに物理層ｌｓｉおよび接続制御システム
US7058834B2 (en) * 2001-04-26 2006-06-06 Paul Richard Woods Scan-based state save and restore method and system for inactive state power reduction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108145A (ja) 2000-09-29 2002-04-10 Ricoh Co Ltd 画像形成装置およびその制御方法ならびに記録媒体

Also Published As

Publication number Publication date
JP5538327B2 (ja) 2014-07-02
WO2004070615A1 (en) 2004-08-19
JP2006516777A (ja) 2006-07-06
JP4863866B2 (ja) 2012-01-25
US7543092B2 (en) 2009-06-02
CN1748208A (zh) 2006-03-15
EP1604289B1 (en) 2018-05-23
EP1604289A1 (en) 2005-12-14
US20060179190A1 (en) 2006-08-10
KR20050105450A (ko) 2005-11-04
JP2011233174A (ja) 2011-11-17
EP1445705A1 (en) 2004-08-11

Similar Documents

Publication Publication Date Title
US7111097B2 (en) One wire serial communication protocol method and circuit
EP0716379B1 (en) Interface voltage control apparatus and method
US7738792B2 (en) Multi-protocol infrared receiver
US7461277B2 (en) Image forming device, power supply control device
JPH09512371A (ja) データ通信バスを有する回路
JP2006163403A (ja) グラフィックスコントローラを制御するシステム及び方法
JP4681837B2 (ja) 制御装置、スマートカード読取起動装置及び関連する製品
CN100432973C (zh) 集成电路处于未通电状态时的总线操作
CN100548037C (zh) 用于电子装置的电源单元
US20130159751A1 (en) Installation or device with a high-definition multimedia interface
KR101083397B1 (ko) 신호 처리 시스템
JP4954023B2 (ja) 画像形成装置および接続通知方法
CN108701104B (zh) 数据传输系统、投影仪、和数据传输方法
US6919878B2 (en) Keyboard/mouse switching controller
JPH09284287A (ja) ネットワークシステム
EP2131581B1 (en) Input Detection Device For Lower Stand-By Power Consumption
JP2009048405A (ja) 通信装置
JP2003140780A (ja) Ｕｓｂ用電源コントロール装置
KR100608846B1 (ko) 링크기능을 이용한 비디오레코더의 녹화방법
JP4177388B2 (ja) ディスプレイ
KR200224814Y1 (ko) 데이터 통신 장치
JP3388106B2 (ja) 無線通信機のリモートコントロール装置
KR20050078317A (ko) 영상표시기기의 전원제어방법 및 장치
JPH0629997A (ja) 双方向シリアルデータバスシステム
JP2001339467A (ja) モデム装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161017

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 8