KR101083188B1

KR101083188B1 - Power conversion equipment and malfunction detection method thereof

Info

Publication number: KR101083188B1
Application number: KR1020070078250A
Authority: KR
Inventors: 도시히꼬 마쯔다; 기요따까 고바야시; 마사까네 시교
Original assignee: 가부시키가이샤 히타치세이사쿠쇼
Priority date: 2006-08-22
Filing date: 2007-08-03
Publication date: 2011-11-11
Also published as: CN101707432A; CN102263489A; JP2008054375A; CN101707432B; JP4338721B2; KR20080018099A; CN101132145A; CN102263489B; CN101132145B

Abstract

복수의 IGBT 소자로 구성되는 전력 변환 장치로서, 게이트 구동 회로의 이상 및 IGBT 소자의 이상을 확실하게 검출하여 보호를 행한다. 전력 변환 장치의 제어 회로(100)와, 각 IGBT에 대한 명령 펄스를 발생하는 펄스 발생 회로(200)와, 입력된 명령 펄스에 따라서 IGBT의 온ㆍ오프 동작 제어를 행하는 복수의 게이트 구동 회로(400a ∼ 400n)와, 각 게이트 구동 회로에 접속하는 IGBT(500a ∼ 500n)와, 이상 검출 회로(300)로 구성하고, 이상 검출 회로에서 명령 펄스(RPa 내지 RPn)와 게이트 구동 회로로부터 출력되는 게이트 피드백 신호(FBPa ∼ FBPn)와의 불일치를 판정하고, 불일치 상태가 일정 시간 계속된 경우에 이상으로 판정하여, 펄스 발생 회로에 전체 명령 펄스를 오프시키는 신호(SUP)를 출력한다.As a power conversion device composed of a plurality of IGBT elements, the abnormality of the gate drive circuit and the abnormality of the IGBT element are reliably detected and protected. The control circuit 100 of the power converter, the pulse generation circuit 200 for generating command pulses for each IGBT, and the plurality of gate driving circuits 400a for performing on / off operation control of the IGBTs according to the input command pulses. To 400n, IGBTs 500a to 500n connected to the respective gate driving circuits, and the abnormality detecting circuit 300, and the gate feedback output from the command pulses RPa to RPn and the gate driving circuit in the abnormality detecting circuit. The discrepancy with the signals FBPa to FBPn is judged, and when the discrepancy state continues for a certain time, it is determined as abnormal and the signal SUP for turning off all command pulses is output to the pulse generating circuit.

제어 회로, 펄스 발생 회로, 게이트 구동부, 전원부, 이상 검출 회로 Control circuit, pulse generator circuit, gate driver, power supply unit, abnormal detection circuit

Description

POWER CONVERSION EQUIPMENT AND MALFUNCTION DETECTION METHOD THEREOF

본 발명은, 소자의 제어 입력에 가하는 전압에 의해 도통 상태를 제어할 수 있는, 전압 구동형 반도체 소자를 복수 사용하여 전력 변환을 행하는 전력 변환 장치에 관한 것으로, 특히 전압 구동형 반도체 소자의 이상을 검출하는 수단을 포함한 전력 변환 장치 및 그 이상 검출 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power conversion device that performs power conversion using a plurality of voltage driven semiconductor devices capable of controlling a conduction state by a voltage applied to a control input of the device. It relates to a power conversion device including a means for detecting and an abnormality detection method.

전압 구동형 반도체 소자의 대표적인 것으로 절연 게이트 바이폴러 트랜지스터(Insulated Gate Bipolar Transistor : IGBT로 약칭)가 있고, 전력 변환 장치에 널리 사용되고 있다. 이후, 본 명세서에서는, 전압 구동형 반도체 소자 전반을 가리키는 말로서 IGBT를 이용하여 설명을 행한다.An example of a voltage-driven semiconductor device is an Insulated Gate Bipolar Transistor (IGBT), which is widely used in power conversion devices. Hereinafter, in this specification, description is made using IGBT as a word referring to the entire voltage-driven semiconductor element.

전력 변환 장치의 보호로서, 전력 변환 장치의 부하 단락 등에 의해 발생하는 과전류를 검출하고, IGBT 자신에 의해 과전류를 차단하여 보호하는 방식이 널리 행해지고 있다. 예를 들면, 과대 전류 시의 포화 전압 상승을 IGBT의 콜렉터 전압으로부터 검출하고, 게이트 전압을 저하시켜 과전류를 IGBT 자신에 의해 차단하여 보호하는 경우가 있다. 또한，IGBT 내에 전용의 전류 검출용 에미터 전극을 설치 하여 과전류를 검출하고, 게이트 전압을 저하시켜 과전류를 IGBT 자신에 의해 차단하여 보호하는 경우도 있다.As protection of a power converter, the system which detects the overcurrent generated by the load short circuit of a power converter, etc., and cuts off and protects an overcurrent by the IGBT itself is widely performed. For example, the saturation voltage increase at the time of overcurrent is detected from the collector voltage of an IGBT, gate voltage is reduced, and an overcurrent is interrupted and protected by the IGBT itself. In addition, an exclusive current detection emitter electrode may be provided in the IGBT to detect an overcurrent, and the gate voltage may be lowered to block and protect the overcurrent by the IGBT itself.

그런데, 포화 전압 상승을 검출하는 방식으로는, 과대전류가 흐르지 않으면 콜렉터 전압이 상승하지 않으므로, 필연적으로 검출이 지연되어 버린다. 또한, 고압의 콜렉터 전압을 게이트 구동 회로에 접속하므로, 회로 구성이 복잡하게 됨과 함께, IGBT의 온ㆍ오프 동작에 의해 급격하게 변동하는 콜렉터 전압을 이용하므로 오동작하는 경우도 있었다. 한편, 전류 검출용 에미터 전극을 설치하는 방식은, IGBT의 회로 자체에 전극을 설치할 필요가 있어, 범용품의 IGBT를 이용하는 전력 변환 장치에서는 이용할 수 없다.By the way, in the method of detecting the saturation voltage rise, the collector voltage does not rise unless an excessive current flows, and thus the detection is inevitably delayed. In addition, since the high voltage collector voltage is connected to the gate driving circuit, the circuit configuration is complicated and the collector voltage is suddenly changed by the on / off operation of the IGBT. On the other hand, the method of providing the current detection emitter electrode needs to provide the electrode in the circuit itself of the IGBT, and cannot be used in a power converter using the IGBT of a general-purpose product.

특허 문헌 1에는, 절연 게이트형 반도체 소자의 게이트 전류를 검출하고, 게이트 전류의 상승 신호로부터 온 상당의 시간을 구하고, 해당 시간을 게이트 명령 신호와 비교하여 양자의 불일치를 검출함으로써 소자의 고장을 신속하게 검출하는 절연 게이트형 반도체 소자의 고장 검출 방법의 예에 대한 개시가 있다.Patent Literature 1 describes a gate current of an insulated gate semiconductor device, obtains a substantial amount of time from the rising signal of the gate current, compares the time with a gate command signal, and detects inconsistencies between them, thereby quickly detecting device failure. There is a disclosure of an example of a failure detection method for an insulated gate type semiconductor device to be detected.

<종래기술의 문헌 정보>Literature Information of the Prior Art

[특허 문헌 1] 일본 특허 공개 제2002-281736호 공보 [Patent Document 1] Japanese Unexamined Patent Publication No. 2002-281736

그런데, 종래의 방식에서는, 모두 IGBT 자신에 의해 과전류를 차단하는 방식이므로, IGBT 자체의 고장 등에 의해 전류 차단 기능을 잃어 버리는 경우에는, 보호할 수 없다는 문제가 있었다. 또한, 게이트 구동 회로의 오동작 및 고장 등에 의해, IGBT에 대해 잘못된 온ㆍ오프 제어가 행해진 경우에도 보호할 수 없는 문제가 있었다.By the way, in the conventional system, since the overcurrent is cut off by the IGBT itself, there is a problem that protection cannot be performed when the current interruption function is lost due to the failure of the IGBT itself. In addition, there is a problem that protection cannot be performed even when incorrect on / off control is performed on the IGBT due to malfunction or failure of the gate driving circuit.

한편, 복수의 IGBT로 구성되는 전력 변환 장치에서는，1개의 IGBT 소자의 전류 차단 실패가 다른 IGBT 소자의 과전류의 원인으로 되어, 복수의 IGBT 소자의 파손에로 파급되는 문제가 있었다. On the other hand, in a power conversion device composed of a plurality of IGBTs, the failure of the current interruption of one IGBT element causes the overcurrent of another IGBT element, and there is a problem in that a plurality of IGBT elements are damaged.

본 발명은 상기 사정을 감안하여 이루어진 것으로, 복수의 IGBT 소자로 구성되는 전력 변환 장치로서, 게이트 구동 회로의 이상 및 IGBT 소자의 이상을 확실하게 검출하여 보호를 행함으로써, 1개의 IGBT 소자의 고장이 다른 IGBT 소자의 파손에로 파급되는 것을 방지하는 보호 기능을 포함한, 전력 변환 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and is a power conversion device composed of a plurality of IGBT elements, which reliably detects and protects an abnormality of a gate driving circuit and an abnormality of an IGBT element, thereby preventing failure of one IGBT element. It is an object of the present invention to provide a power conversion device including a protection function for preventing the spread of damage to other IGBT elements.

본 발명은, 전력 변환 장치의 제어 처리를 행하고, 제어 회로로부터의 명령에 기초하여, 각 스위칭 소자(이하, IGBT 등의 전압형 구동 소자로 대표)에 대한 온ㆍ오프 상태를 지정하는 명령 펄스를 발생하는 펄스 발생부와, 입력된 명령 펄스의 상태에 따라서 IGBT의 게이트에 인가하는 게이트 전압의 크기를 바꿈으로써, IGBT를 온 또는 오프 동작을 행하게 하는 복수의 게이트 구동부와, 각 게이트 구동부에 접속하는 IGBT와, 게이트 구동부 및 IGBT의 이상을 검출하는 이상 검출부로 구성한다.The present invention performs a control process of the power converter, and based on the command from the control circuit, a command pulse for designating an on / off state for each switching element (hereinafter referred to as voltage type driving element such as IGBT). A plurality of gate drivers for causing the IGBT to be turned on or off by varying the magnitude of the generated pulse generator and the gate voltage applied to the gate of the IGBT in accordance with the state of the input command pulse, and each gate driver. It consists of an IGBT, a gate drive part, and the abnormality detection part which detects the abnormality of an IGBT.

구체적으로는, 게이트 구동부(게이트 구동 회로)는 명령 펄스의 상태에 따라서 IGBT의 게이트에 인가하는 게이트 전압의 크기를 바꾸는 게이트 구동부와, 게이 트 전압을 검출하고, 그 크기를 임계값과 비교하여, 임계값보다 높은 (H) 또는 낮은 (L)을 나타내는 신호를 출력하는 게이트 전압 판별부와, 게이트 전류를 검출하고, 그 크기를 임계값과 비교하여, 임계값보다 큰 (H) 또는 작은 (L)을 나타내는 신호를 출력하는 게이트 전류 판별부와, 게이트 전압 판별부의 출력과 게이트 전류 판별부의 출력을 입력받아 IGBT의 온ㆍ오프 상태를 나타내는 게이트 피드백 신호를 출력하는 게이트 피드백 작성부 및 전원부로 구성한다.Specifically, the gate driver (gate driver circuit) detects a gate voltage and a gate voltage for changing the magnitude of the gate voltage applied to the gate of the IGBT according to the state of the command pulse, and compares the magnitude with a threshold value. A gate voltage discrimination unit for outputting a signal indicating a higher (H) or lower (L) than the threshold value, and detecting a gate current and comparing the magnitude with the threshold value to determine whether the (H) or smaller (L) value is larger than the threshold value. A gate current determination unit for outputting a signal indicating a signal), a gate feedback preparation unit for receiving an output of the gate voltage determination unit and an output of the gate current determination unit, and outputting a gate feedback signal indicating an on / off state of the IGBT. .

또한, 이상 검출부(이상 검출 회로)는, 펄스 발생부가 각 게이트 구동부에 대해 출력한 명령 펄스와, 펄스 발생 회로에 접속하는 복수의 게이트 구동부로부터 출력되는 게이트 피드백 신호를 입력받고, 명령 펄스와 각 게이트 피드백 신호가 일치하고 있는지를 판정한다. 판정한 결과, 이상을 검출한 경우는, 펄스 발생부에, 예를 들면 전체 명령 펄스를 오프시키는 신호(서프레스 신호)를 발생시키는 명령을 출력한다. 그에 의해, 전력 변환 장치를 구성하는 각 IGBT가 전부 오프 상태로 되고, 전력 변환 장치가 정지된다.The abnormality detection unit (abnormality detection circuit) receives a command pulse outputted by the pulse generator to each gate driver and a gate feedback signal outputted from a plurality of gate drivers connected to the pulse generation circuit. It is determined whether the feedback signals match. As a result of the determination, when an abnormality is detected, a command for generating a signal (press signal) for turning off all command pulses, for example, is output to the pulse generator. As a result, all of the IGBTs constituting the power converter are turned off, and the power converter is stopped.

이와 같이 본 발명에서는, 예를 들면 이상 검출 시에 전력 변환 장치를 구성하는 모든 IGBT에서 오프 동작을 행하므로, 예를 들면 1개의 IGBT가 전류 차단을 행하지 않아도, 그 전류 경로에 있는 다른 IGBT가 오프 상태로 되어 전류를 차단하므로, 다른 IGBT를 보호할 수 있다.As described above, in the present invention, for example, the OFF operation is performed in all the IGBTs constituting the power converter when an abnormality is detected. Thus, even if one IGBT does not cut off the current, the other IGBT in the current path is turned off. It shuts down the current, protecting the other IGBTs.

본 발명에 따르면, 복수의 IGBT로 구성되는 전력 변환 장치에서, IGBT의 이상을 검출함과 함께, 예를 들면 전력 변환 장치를 구성하는 모든 IGBT에서 오프 동 작을 행함으로써, 1개의 IGBT 소자의 고장이 다른 IGBT 소자의 파손에로 파급되는 것을 방지할 수 있다. 또한, 이상 검출 시에는 펄스 발생부에 의해 오프 동작을 행하므로, 게이트 구동부 또는 IGBT 자신에 이상이 있는 경우라도, 예를 들면 모든 IGBT를 확실하게 오프 상태로 할 수 있어, 다른 IGBT를 보호할 수 있다.According to the present invention, in a power conversion device composed of a plurality of IGBTs, an abnormality of the IGBT is detected and, for example, an off operation is performed in all the IGBTs constituting the power conversion device, thereby causing a failure of one IGBT element. It is possible to prevent the spread of other IGBT elements to breakage. In addition, since an off operation is performed by a pulse generator at the time of abnormality detection, even if there is an abnormality in the gate driver or the IGBT itself, for example, all the IGBTs can be reliably turned off to protect other IGBTs. have.

여기서, 게이트 구동부는, 명령 펄스가 H 레벨일 때에는 IGBT의 게이트에 플러스의 일정 전압을 인가하고, L 레벨일 때에는 마이너스의 일정 전압을 인가하는 동작을 행한다. 그 때문에，IGBT의 게이트 전압과 명령 펄스의 레벨이 대응하지 않는 경우에는, 게이트 구동부의 이상 또는 IGBT의 이상이라고 생각된다. 또한, 일반적으로, IGBT 등의 전압 구동형 반도체 소자는, 인가하는 게이트 전압을 변화시킨 직후의 단시간에는, 게이트 용량을 충방전하기 위한 게이트 전류가 흐르지만, 그 밖의 정상 시에는 흐르지 않는다. 그 때문에, 인가하는 게이트 전압을 변화시키고 있지 않음에도 불구하고 일정 시간 이상 게이트 전류가 흐르는 경우에는, IGBT의 이상 상태라고 판정할 수 있다.Here, the gate driver performs an operation of applying a positive constant voltage to the gate of the IGBT when the command pulse is at the H level, and applying a negative constant voltage at the L level. Therefore, when the gate voltage of IGBT and the level of command pulse do not correspond, it is considered that it is an abnormality of a gate drive part or an abnormality of IGBT. In general, in a voltage-driven semiconductor element such as an IGBT, a gate current for charging and discharging the gate capacitance flows in a short time immediately after changing the gate voltage to be applied, but not in other normal times. Therefore, even when the gate voltage to be applied is not changed, when the gate current flows for a predetermined time or more, it can be determined that the IGBT is in an abnormal state.

이상과 같은 IGBT의 특성을 이용하여 이상 검출하기 위해, 게이트 구동부에 게이트 전압 판정부 및 게이트 전류 판정부를 설치하고, IGBT의 게이트 전압과 명령 펄스 등이 일치하지 않는 경우 외에, 게이트 전류와 명령 펄스와의 불일치도 검출할 수 있으므로, 게이트 구동부의 이상 또는 IGBT 소자의 이상을 확실하게 검출하여 보호할 수 있다.In order to detect abnormality by using the above characteristics of the IGBT, a gate voltage determining unit and a gate current determining unit are provided in the gate driver, and the gate current and the command pulse and the gate current and the command pulse are not matched. Since mismatch can be detected, abnormality of the gate driver or abnormality of the IGBT element can be reliably detected and protected.

이하, 본 발명의 일 실시 형태를, 첨부 도면을 참조하여 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, one Embodiment of this invention is described with reference to an accompanying drawing.

도1은, 본 발명의 일 실시 형태에 따른 전력 변환 장치의 구성예를 나타내는 블록도이다. 도1을 참조하여 본 예의 일 실시 형태에 따른 전체 구성에 대해 설명한다.1 is a block diagram showing a configuration example of a power converter according to an embodiment of the present invention. With reference to FIG. 1, the whole structure which concerns on one Embodiment of this example is demonstrated.

본 예는, 전력 변환 장치의 동작을 제어하는 제어 회로(100)와, 제어 회로(100)의 지시에 따라, IGBT의 온ㆍ오프를 명령하는 명령 펄스 발생을 행하는 펄스 발생 수단인 펄스 발생 회로(200)와, 펄스 발생 회로(200)로부터 명령 펄스를 입력받고, 그 명령 펄스의 상태에 따라서 IGBT의 게이트에 인가하는 게이트 전압의 크기를 바꿈으로써, IGBT를 온 또는 오프 동작을 행하게 하는 게이트 구동 수단인 게이트 구동 회로(400a)와, IGBT 소자(500a)와, 게이트 구동 회로 또는 IGBT의 이상을 검출하고, 이상 발생 시에는 펄스 발생 회로(200)의 펄스 발생을 정지하기 위한 신호(SUP)를 출력하는 이상 검출 수단인 이상 검출 회로(300)로 구성한다. 또한, 전력 변환 장치는, 복수의 IGBT(500a ∼ 500n) 및 복수의 게이트 구동 회로(400a ∼ 400n)로 구성하지만, 그들 구성이나 동작은 모두 동일하므로, 도1에서는 1개의 IGBT(500a)와 그 게이트 구동 회로(400a)만 나타내고, 다른 것은 생략한다.This example is a control circuit 100 for controlling the operation of the power converter and a pulse generating circuit which is a pulse generating means for generating command pulses for instructing on / off of the IGBT according to the instruction of the control circuit 100 ( 200 and gate driving means for receiving the command pulse from the pulse generating circuit 200 and changing the magnitude of the gate voltage applied to the gate of the IGBT in accordance with the state of the command pulse to perform the on or off operation of the IGBT. An abnormality of the in-gate driving circuit 400a, the IGBT element 500a, the gate driving circuit or the IGBT is detected, and when an abnormality occurs, the signal SUP for stopping the pulse generation of the pulse generating circuit 200 is output. It consists of the abnormality detection circuit 300 which is an abnormality detection means. The power converter includes a plurality of IGBTs 500a to 500n and a plurality of gate drive circuits 400a to 400n. However, since their configurations and operations are the same, in Fig. 1, one IGBT 500a and the same are shown. Only the gate driving circuit 400a is shown, and others are omitted.

게이트 구동 회로(400a)는, 펄스 발생 회로(200)가 발생하는 명령 펄스(RPa)를 입력받고, 그 명령 펄스(RPa)에 따른 전압을 게이트 전압으로서 인가하고, IGBT(500a)의 온ㆍ오프 동작을 제어하는 게이트 구동부(401a)와, 게이트 구동 회로(400a)의 각 부에서 필요로 하는 전원을 공급하는 전원부(402a)와, 게이트 전압(Vga)을 입력받아, 게이트 전압의 판별을 행하는 게이트 전압 판별부(403a)와, 게이트 전류(Iga)를 입력받아, 게이트 전류를 판별하는 게이트 전류 판별부(404a)와, 게이트 전압 판별부(403a)로부터 출력되는 게이트 전압 피드백 펄스(VFBa) 및 게이트 전류 판별부(404a)로부터 출력되는 게이트 전류 피드백 펄스(IFBa)를 입력받아, 게이트 피드백 펄스(FBPa)를 출력하는 게이트 피드백 작성부(405a)와, 게이트 저항(406a)으로 구성한다.The gate driving circuit 400a receives a command pulse RPa generated by the pulse generating circuit 200, applies a voltage corresponding to the command pulse RPa as a gate voltage, and turns on / off the IGBT 500a. A gate for inputting a gate driver 401a for controlling the operation, a power supply 402a for supplying power required by each part of the gate driving circuit 400a, and a gate voltage Vga to determine the gate voltage A gate current discriminating unit 404a for receiving the voltage discriminating unit 403a, the gate current Iga, and determining the gate current, and a gate voltage feedback pulse VFBa and a gate output from the gate voltage discriminating unit 403a. A gate feedback generator 405a for receiving a gate current feedback pulse IFBa output from the current discriminator 404a and outputting a gate feedback pulse FBPa, and a gate resistor 406a.

다음에, 게이트 구동 회로(400a)의 각 부의 동작에 대해 설명한다.Next, the operation of each part of the gate driving circuit 400a will be described.

게이트 구동부(401a)는, 펄스 발생 회로(200)가 발생하는 명령 펄스(RPa)를 입력받고, 그 명령 펄스(RPa)가 H 레벨인 경우에는, IGBT(500a)의 게이트에 플러스의 일정 전압을 인가하여 온 동작시키고, 명령 펄스(Rpa)가 L 레벨인 경우에는, 마이너스의 일정 전압을 인가하여 오프 동작시키도록 제어한다. The gate driver 401a receives a command pulse RPa generated by the pulse generation circuit 200, and when the command pulse RPa is at the H level, the gate driver 401a supplies a positive constant voltage to the gate of the IGBT 500a. When the command pulse Rpa is at the L level, it is controlled to apply an on-on operation and to turn it off by applying a negative constant voltage.

게이트 전압 판별부(403a)는, IGBT(500a)의 게이트 전압(Vga)을 입력받아, 게이트 전압 피드백 펄스(VFBa)를 발생한다. 도2에 게이트 전압 판별부(403a)의 동작 특성을 나타낸다. 본 예에서는, 게이트 전압을 판정하기 위해 일정한 판정 레벨(Vth)을 설정하고, 입력받은 게이트 전압(Vga)이, Vth보다 작은 경우(Vga < Vth)에는 L 레벨, Vga가, Vth 이상인 경우(Vga ≥ Vth)에는 H 레벨로 판정하고, 그 판정 결과에 대응하는 게이트 전압 피드백 펄스(VFBa)를 생성하여 출력한다.The gate voltage determination unit 403a receives the gate voltage Vga of the IGBT 500a and generates a gate voltage feedback pulse VFBa. 2 shows the operating characteristics of the gate voltage discriminating unit 403a. In this example, a predetermined determination level Vth is set to determine the gate voltage, and when the input gate voltage Vga is smaller than Vth (Vga < Vth), the L level and Vga are Vth or more (Vga). ≥ Vth) is determined as the H level, and a gate voltage feedback pulse VFBa corresponding to the determination result is generated and output.

게이트 전류 판별부(404a)는, IGBT(500a)의 게이트 전류(Iga)를 게이트 저항(406a)의 전압으로서 입력받아, 게이트 전류 피드백 펄스(IFBa)를 발생한다. 도 3에 게이트 전류 판별부(404a)의 동작 특성을 나타낸다. 본 예에서는, 게이트 전류를 판정하기 위해 일정한 판정 레벨(Ith)을 설정하고, 입력받은 게이트 전 류(Iga)의 절대값이, Ith보다 작은 경우(-Ith < Iga < +Ith)에는 L 레벨, 게이트 전류(Iga)의 절대값이, Ith 이상인 경우(Iga ≤ -Ith, Iga ≥ +Ith)에는 H 레벨로 판정하고, 그 판정 결과에 대응하는 게이트 전류 피드백 펄스(IFBa)를 생성하여 출력한다.The gate current determination unit 404a receives the gate current Iga of the IGBT 500a as the voltage of the gate resistor 406a and generates a gate current feedback pulse IFBa. 3 shows operating characteristics of the gate current discriminating unit 404a. In this example, a constant determination level Ith is set to determine the gate current, and when the absolute value of the input gate current Iga is smaller than Ith (-Ith <Iga <+ Ith), the L level is determined. When the absolute value of the gate current Iga is equal to or greater than Ith (Iga ≤ -Ith, Iga ≥ + Ith), the gate current feedback pulse IFBa corresponding to the determination result is generated and output.

다음에，게이트 피드백 작성부(405a)의 동작에 대해 설명한다. 도4에 본 예의 게이트 피드백 작성부(405a)의 구성예를 나타낸다. 게이트 피드백 작성부(405a)에는, 게이트 전압 판별부(403a)가 출력하는 게이트 전압 피드백 펄스(VFBa)와, 게이트 전류 판별부(404a)가 출력하는 게이트 전류 피드백 펄스(IFBa)를 입력받고, 입력받은 펄스의 배타적 논리합을 취해, 그 결과를 H 레벨 또는 L 레벨의 신호인 게이트 피드백 펄스(FBPa)로서 출력한다. 게이트 피드백 펄스(FBPa)는, IGBT(500a)의 온ㆍ오프 상태를 이상 검출 회로(300)에 통지하는 신호로 된다. 게이트 피드백 작성부(405a)의 동작의 상세에 대해서는, 도 6 ∼ 도 8을 이용하여 설명한다.Next, the operation of the gate feedback creating unit 405a will be described. 4 shows an example of the configuration of the gate feedback creating unit 405a of this example. The gate feedback preparing unit 405a receives a gate voltage feedback pulse VFBa output from the gate voltage determining unit 403a and a gate current feedback pulse IFBa output from the gate current determining unit 404a. An exclusive OR of the received pulses is taken and the result is output as a gate feedback pulse FBPa, which is a signal of H level or L level. The gate feedback pulse FBPa becomes a signal for notifying the abnormality detection circuit 300 of the on / off state of the IGBT 500a. Details of the operation of the gate feedback creating unit 405a will be described with reference to FIGS. 6 to 8.

도 5에, 본 예에서의 이상 검출 회로(300)의 구성예를 나타낸다. 도 5를 참조하여, 이상 검출 회로(300)의 구성과 동작에 대해 설명한다.5, the structural example of the abnormality detection circuit 300 in this example is shown. With reference to FIG. 5, the structure and operation | movement of the abnormality detection circuit 300 are demonstrated.

이상 검출 회로(300)는, 펄스 발생 회로(200)로부터 출력된 명령 펄스(RPa ∼ RPn)와, 게이트 피드백 펄스(FBPa ∼ FBPn)를 입력받고, 그들의 불일치를 검출하기 위한 배타적 논리합 연산 회로(304a ∼ 304n)와, 논리합 연산 회로(303)와, 불일치가 발생한 경우에 그 불일치가 일정 시간 계속되는 것을 검지하는 수단으로서, 일정 주파수의 클럭 신호를 발생하는 발진 회로(301)와, 클럭 신호를 카운트하 는 카운터(302)로 구성한다. 배타적 논리합 연산 회로(304a ∼ 304n)에는, 펄스 발생 회로(200)로부터 각 게이트 구동 회로(400a ∼ 400n)에 대해 출력된 명령 펄스(RPa ∼ RPn)와, 각 게이트 구동 회로의 게이트 피드백 작성부(405a ∼ 405n)로부터 출력되는 게이트 피드백 펄스(FBPa ∼ FBPn)를 각각 입력받고, 명령 펄스(RPa ∼ RPn)와 게이트 피드백 펄스(FBPa ∼ FBPn)와의 배타적 논리합을 취한다. 논리합 연산 회로(303)에는, 배타적 논리합 연산 회로(304a ∼ 304n)의 결과를 입력받고, 그들의 논리합을 취한다.The abnormality detection circuit 300 receives the command pulses RPa to RPn and the gate feedback pulses FBPa to FBPn outputted from the pulse generation circuit 200, and an exclusive-OR calculation circuit 304a for detecting their mismatches. 304n), the OR operation circuit 303, and the oscillation circuit 301 for generating a clock signal of a constant frequency and a clock signal as means for detecting that the mismatch continues for a predetermined time when a mismatch occurs. Consists of a counter 302. The exclusive OR calculation circuits 304a to 304n include command pulses RPa to RPn output from the pulse generation circuit 200 to the respective gate drive circuits 400a to 400n, and the gate feedback generators of the respective gate drive circuits ( The gate feedback pulses FBPa to FBPn output from 405a to 405n are respectively input, and an exclusive logical sum of the command pulses RPa to RPn and the gate feedback pulses FBPa to FBPn is taken. The logical sum calculating circuit 303 receives the results of the exclusive logical sum calculating circuits 304a to 304n and takes the logical sum thereof.

카운터(302)는, 발진 회로(301)로부터 입력되는 클럭 입력(CLK), 카운트 동작 허가 입력(EN), 카운터 클리어 입력(CLR), 카운터 오버플로우 출력(OVF)을 포함한다. 카운터(302)는, 카운트 동작 허가 입력(EN)이 H 레벨 또한 카운터 클리어 입력(CLR)이 H 레벨일 때에, 클럭 입력(CLK)이 변화될 때마다 카운트 동작을 행한다. 또한, 카운터 클리어 입력(CLR)에 L 레벨 신호가 입력되면，카운터를 제로 클리어한다. 카운터에는 오버플로우를 검출하기 위한 상한값을 설정해 두고, 카운트 값이 상한값에 도달하면, 카운터 오버플로우 출력(OVF)을 H 레벨 신호로서 출력한다. 카운터 오버플로우 출력은, 펄스 발생 회로(200)의 펄스 발생을 정지하기 위한 신호(SUP)로 된다.The counter 302 includes a clock input CLK, a count operation permission input EN, a counter clear input CLR, and a counter overflow output OVF input from the oscillation circuit 301. The counter 302 performs a count operation whenever the clock input CLK changes when the count operation permission input EN is at the H level and the counter clear input CLR is at the H level. When the L level signal is input to the counter clear input (CLR), the counter is cleared to zero. An upper limit value for detecting overflow is set in the counter. When the count value reaches the upper limit value, the counter overflow output OVF is output as an H level signal. The counter overflow output is a signal SUP for stopping pulse generation of the pulse generating circuit 200.

여기서, 카운터 클리어 입력(CLR)과 카운트 동작 허가 입력(EN)은, 논리합 연산 회로(303)의 출력 신호를 입력받고 있다. 논리합 연산 회로(303)는, 배타적 논리합 연산 회로(304a ∼ 304n)의 결과를 입력받고 있고, 이 배타적 논리합 연산 회로(304a ∼ 304n)의 결과 중 어느 하나가 H 레벨인 경우에, 논리합 연산 회 로(303)의 출력 신호가 H 레벨로 된다. 그 때문에, 논리합 연산 회로(303)의 출력 신호가 H 레벨인 경우에는, 명령 펄스(RPa ∼ RPn)와 게이트 피드백 펄스(FBPa ∼ FBPn) 중 어느 하나에 불일치가 발생하고 있는 상태라고 판단할 수 있다.Here, the counter clear input CLR and the count operation permission input EN receive the output signal of the OR operation circuit 303. The OR operation circuit 303 receives the results of the exclusive OR calculation circuits 304a to 304n, and when any one of the results of the exclusive OR calculation circuits 304a to 304n is H level, the OR operation circuit is performed. The output signal of 303 becomes H level. Therefore, when the output signal of the OR operation circuit 303 is at the H level, it can be determined that a mismatch occurs in any one of the command pulses RPa to RPn and the gate feedback pulses FBPa to FBPn. .

명령 펄스와 게이트 피드백 펄스가 일치하지 않은 상태로서, 명령 펄스와 IGBT의 온ㆍ오프 상태가 일치하지 않은 경우가 있다. 또한, 일반적으로, IGBT에서는, 인가받은 게이트 전압을 변화시킨 직후의 단시간에는, 게이트 용량을 충방전하기 위한 게이트 전류가 흐르지만, 그 밖의 정상 시에는 흐르지 않는다. 그 때문에, 게이트 전압의 변화에 수반하는 게이트 전류의 발생 중에는, 명령 펄스와 게이트 피드백 펄스와의 불일치가 발생하는 경우가 있다. 그러나, 이들 불일치 상태가 복귀되지 않고, 일정 시간 계속된 경우에는, 어떠한 이상이 발생한 것이라 판단할 수 있다. 따라서, 본 예에서는, 이상 발생을 판정하기 위한 임계값으로서 카운터의 상한값을 설정하였다. 카운터(302)는, 논리합 연산 회로(303)의 출력이 H 레벨인 동안 카운터를 계속하고, H 레벨의 상태가 일정 시간 계속되면, 카운트 값이 상한값에 도달하여 카운터 오버플로우 출력(OVF)이 H 레벨로 되도록 구성하였다. 카운터 오버플로우 출력(OVF)은, 펄스 발생 회로(200)에의 출력 신호(SUP)로서 출력하고, H 레벨의 출력 신호(SUP)를 입력받은 펄스 발생 회로(200)는, 전체 명령 펄스를 정지하고, 그 결과 전력 변환 장치를 구성하는 각 IGBT가 전부 오프 상태로 되어, 전력 변환 장치가 정지된다.As the command pulse and the gate feedback pulse do not coincide, there is a case where the on / off states of the command pulse and the IGBT do not coincide. In general, in the IGBT, the gate current for charging and discharging the gate capacitance flows in the short time immediately after the applied gate voltage is changed, but not in other normal times. For this reason, inconsistency between the command pulse and the gate feedback pulse may occur during generation of the gate current accompanying the change of the gate voltage. However, when these inconsistency states do not return and continue for a predetermined time, it can be judged that some abnormality has occurred. Therefore, in this example, the upper limit value of the counter was set as a threshold value for determining abnormal occurrence. The counter 302 continues the counter while the output of the OR operation circuit 303 is at the H level, and if the state of the H level continues for a predetermined time, the count value reaches the upper limit value and the counter overflow output OVF is H. It was configured to be level. The counter overflow output OVF is output as the output signal SUP to the pulse generation circuit 200, and the pulse generation circuit 200 which has received the H level output signal SUP stops all command pulses. As a result, all of the IGBTs constituting the power converter are turned off, and the power converter is stopped.

이와 같이, 본 예에서는, 이상 검출 회로(300)에 의해 이상을 확실하게 검출함과 함께, 펄스 발생 회로(200)가 전체 명령 펄스를 정지하여 IGBT를 전부 오프 상태로 함으로써, 건전한 IGBT를 보호할 수 있다. As described above, in this example, the abnormality detection circuit 300 reliably detects the abnormality, and the pulse generating circuit 200 stops all the command pulses to turn off all the IGBTs, thereby protecting the healthy IGBTs. Can be.

또한, 본 예에서는, 명령 펄스와 게이트 피드백 펄스와의 불일치 상태가 일정 시간 계속된 것을 검지하는 수단으로서 발진 회로와 카운터를 설치하였지만, 논리합 연산 회로(303)의 출력이 H 레벨인 상태가 계속되는 시간을 판정하고, 임계값을 초과한 것을 통지할 수 있으면, 다른 수단이어도 된다.In this example, the oscillation circuit and the counter are provided as means for detecting that the mismatch between the command pulse and the gate feedback pulse has been continued for a certain time, but the time for which the output of the OR operation circuit 303 is at the H level continues. May be determined, and other means may be used as long as it can be notified that the threshold value has been exceeded.

다음에, 도 6 ∼ 도 8을 참조하여 본 예의 동작에 대해 설명한다. 도 6은 정상 시의 동작을, 도 7 및 도 8은 이상 시의 동작을 나타내고 있다.Next, the operation of this example will be described with reference to FIGS. 6 to 8. FIG. 6 shows the normal operation, and FIGS. 7 and 8 show the abnormal operation.

우선, 도 6을 참조하여 정상 시의 동작에 대해 설명한다. 도 6에는, 위로부터 펄스 발생 회로(200)로부터 출력하는 명령 펄스(RPa), IGBT(500a)의 게이트 전압(Vga), 게이트 전류(Iga), 게이트 전압 판별부(403a)로부터 출력되는 게이트 전압 피드백 펄스(VFBa), 게이트 전류 판별부(404a)로부터 출력되는 게이트 전류 피드백 펄스(IFBa), 게이트 피드백 작성부(405a)로부터 출력되는 게이트 피드백 펄스(FBPa), 배타적 논리합 연산 회로(304a)의 출력 신호, 논리합 연산 회로(303)의 출력 신호, 카운터(302)의 카운트 값, 이상 검출 회로(300)의 출력 신호(SLJP)를 나타내고 있다.First, a description will be given of the operation at the time of normal operation with reference to FIG. 6 shows a command pulse RPA output from the pulse generating circuit 200 from above, a gate voltage Vga of the IGBT 500a, a gate current Iga, and a gate voltage output from the gate voltage discriminating unit 403a. Output of the feedback pulse VFBa, the gate current feedback pulse IFBa output from the gate current determination unit 404a, the gate feedback pulse FBPa output from the gate feedback creation unit 405a, and the exclusive OR circuit 304a. Signal, the output signal of the OR operation circuit 303, the count value of the counter 302, and the output signal SLJP of the abnormality detection circuit 300 are shown.

t1에서, 명령 펄스(RPa)가 L 레벨로부터 H 레벨로 변화되면, 게이트 전압(Vga)은 ―V로부터 +V로 변화된다. 이때, IGBT(500a)의 게이트 용량을 충전하기 위하여 플러스의 게이트 전류(Iga)가 흐른다. 게이트 전압(Vga)이 ―V로부터 +V로 변화되었기 때문에, 게이트 전압(Vga)이 판정 레벨(Vth) 이상으로 된 시점에서, 게이트 전압 판별부(403a)의 출력 신호인 게이트 전압 피드백 펄스(VFBa)는 L 레벨로 부터 H 레벨로 된다.At t1, when the command pulse RPa is changed from the L level to the H level, the gate voltage Vga is changed from -V to + V. At this time, a positive gate current Iga flows to charge the gate capacitance of the IGBT 500a. Since the gate voltage Vga has been changed from -V to + V, the gate voltage feedback pulse VFBa which is an output signal of the gate voltage determination unit 403a at the time when the gate voltage Vga becomes above the determination level Vth. ) Goes from L level to H level.

한편, 게이트 전류(Iga)가 일정값 +Ith 이상 흐르고 있는 동안, 게이트 전류 판별부(404a)의 출력 신호인 게이트 전류 피드백 펄스(IFBa)가 H 레벨로 되고, 충전이 종료되어 게이트 전류(Iga)가 일정값 +Ith보다 작아지면, 게이트 전류 피드백 펄스(IFBa)는 L 레벨로 된다.On the other hand, while the gate current Iga flows for a predetermined value + Ith or more, the gate current feedback pulse IFBa, which is an output signal of the gate current discriminating unit 404a, becomes H level, and the charge is terminated so that the gate current Iga. When is smaller than the constant value + Ith, the gate current feedback pulse IFBa becomes L level.

게이트 피드백 작성부(405a)는, 게이트 전압 피드백 펄스(VFBa)와 게이트 전류 피드백 펄스(IFBa)의 배타적 논리합을 취하므로, 출력 신호인 게이트 피드백 펄스(FBPa)는 도시한 바와 같이 된다.Since the gate feedback generator 405a takes an exclusive logical sum of the gate voltage feedback pulse VFBa and the gate current feedback pulse IFBa, the gate feedback pulse FBPa as an output signal becomes as shown.

이상 검출 회로(300)의 배타적 논리합 연산 회로(304a)는, 명령 펄스(RPa)와 게이트 피드백 펄스(FBPa)를 입력받아, 배타적 논리합을 취하므로, 그 출력 신호는 도시한 바와 같이 된다. 또한, 배타적 논리합 연산 회로(304a)의 출력 신호를 입력으로 하는 논리합 연산 회로(303)의 출력도 도시한 바와 같이 된다. 여기서는, 예로 하여 배타적 논리합 연산 회로가 하나인 경우를 나타내고 있으므로, 배타적 논리합 연산 회로(304a)의 출력 신호와 마찬가지의 출력으로 된다.Since the exclusive OR operation circuit 304a of the abnormality detection circuit 300 receives the command pulse RPa and the gate feedback pulse FBPa and takes an exclusive OR, the output signal becomes as shown. In addition, the output of the OR circuit 303 which takes the output signal of the exclusive OR circuit 304a as an input is also shown. Here, the case where there is only one exclusive OR circuit is shown as an example, and therefore, the output is the same as the output signal of the exclusive OR circuit 304a.

카운터(302)는, 논리합 연산 회로(303)의 출력 신호가 H 레벨인 동안, 카운터 값을 증가시키지만, 오버플로우를 검출하기 위한 상한값에 도달하기 전에 L 레벨로 되돌아가므로, 카운트 값은 클리어된다. 그 결과, 이상 검출 회로(300)의 출력 신호(SUP)는, H 레벨로는 되지 않는다.The counter 302 increases the counter value while the output signal of the OR operation circuit 303 is at the H level, but returns to the L level before reaching the upper limit for detecting overflow, so that the count value is cleared. . As a result, the output signal SUP of the abnormality detection circuit 300 does not become H level.

t2에서, 명령 펄스(RPa)가 H 레벨로부터 L 레벨로 변화되면, 게이트 전압(Vga)은 +V로부터 ―V로 변화된다. 이때, IGBT(500a)의 게이트 용량을 방전하기 위하여 마이너스의 게이트 전류(Iga)가 흐른다. 게이트 전압(Vga)이 +V로부터 ―V로 변화되었기 때문에, 게이트 전압(Vga)이 판정 레벨(Vth)보다 낮아진 시점에서, 게이트 전압 판별부(403a)의 출력 신호인 게이트 전압 피드백 펄스(VFBa)는 H 레벨로부터 L 레벨로 된다.At t2, when the command pulse RPa is changed from the H level to the L level, the gate voltage Vga is changed from + V to -V. At this time, a negative gate current Iga flows to discharge the gate capacitance of the IGBT 500a. Since the gate voltage Vga is changed from + V to -V, the gate voltage feedback pulse VFBa which is an output signal of the gate voltage discriminating unit 403a at the time when the gate voltage Vga becomes lower than the determination level Vth. Becomes L level from H level.

한편, 게이트 전류(Iga)가 일정값 -Ith 이하로 되어 있는 동안, 게이트 전류 판별부(404a)의 출력 신호인 게이트 전류 피드백 펄스(IFBa)는 H 레벨로 되고, 충전이 종료되어 게이트 전류(Iga)가 일정값 -Ith보다 커지면, 게이트 전류 피드백 펄스(IFBa)는 L 레벨로 된다.On the other hand, while the gate current Iga is equal to or less than the predetermined value -Ith, the gate current feedback pulse IFBa, which is an output signal of the gate current discriminating unit 404a, becomes H level, and charging ends and the gate current Iga Is larger than the constant value -Ith, the gate current feedback pulse IFBa becomes L level.

이후는 마찬가지로 동작하여, 이상 검출 회로(300)의 출력 신호(SUP)는 H 레벨로는 되지 않는다.Thereafter, the operation is similarly performed, and the output signal SUP of the abnormality detection circuit 300 does not become H level.

다음에, 도 7을 참조하여 이상 발생 시의 동작에 대해 설명한다. 또한, 도 7에 나타낸 신호는 도 6에 나타낸 것과 마찬가지이다.Next, an operation at the time of abnormality will be described with reference to FIG. 7. In addition, the signal shown in FIG. 7 is the same as that shown in FIG.

도 7에서，t3의 시점에서 명령 펄스(RPa)가 H 레벨로부터 L 레벨로 변화된 경우의 동작에 대해서는, 도6에서 나타낸 정상 시의 동작과 마찬가지이다.In Fig. 7, the operation in the case where the command pulse RPa is changed from the H level to the L level at the time t3 is the same as the normal operation shown in Fig. 6.

여기서, t4의 시점에서 IGBT(500a)에 고장이 발생하였다고 하자. IGBT(500a)에 고장이 발생하면, 게이트 전류(Iga)가 유출된다. 이 전류는, IGBT의 콜렉터 및 게이트간의 귀환 용량을 통해, 또는 콜렉터와 게이트가 도통 상태로 되어 콜렉터 전류가 게이트에 유출된 것, 혹은 게이트 및 에미터간이 도통 상태로 되어 게이트 전류가 흐른 것 등, IGBT의 이상에 기인한 것이다.Here, assume that a failure occurs in the IGBT 500a at the time t4. If a failure occurs in the IGBT 500a, the gate current Iga flows out. This current is obtained through the feedback capacitance between the collector and the gate of the IGBT, or the collector and the gate are in a conductive state, and the collector current flows into the gate, or the gate and the emitter are in the conductive state, and the gate current flows. It is due to the abnormality of IGBT.

이 결과, 게이트 전류(Iga)가 일정값 -Ith 이하로 되면, 게이트 전류 판별 부(404a)의 출력 신호인 게이트 전류 피드백 펄스(IFBa)는 H 레벨로 되고, 게이트 피드백 작성부(405a)의 출력 신호인 게이트 피드백 펄스(FBPa)도 H 레벨로 된다. 그리고, 명령 펄스(RPa)와 게이트 피드백 펄스(FBPa)를 입력받아 배타적 논리합을 취하는, 이상 검출 회로(300)의 배타적 논리합 연산 회로(304a)도 H 레벨로 되어, 논리합 연산 회로(303)의 출력도 마찬가지로 된다.As a result, when the gate current Iga becomes equal to or less than the predetermined value -Ith, the gate current feedback pulse IFBa, which is the output signal of the gate current discriminating unit 404a, becomes H level, and the output of the gate feedback preparing unit 405a is output. The gate feedback pulse FBPa, which is a signal, also becomes H level. In addition, the exclusive OR operation circuit 304a of the abnormality detection circuit 300, which receives the command pulse RPa and the gate feedback pulse FBPa and takes an exclusive OR, also becomes H level, and outputs the OR operation circuit 303. The same applies to.

카운터(302)는, 논리합 연산 회로(303)의 출력 신호가 H 레벨 동안, 카운트 값을 증가시키고, 논리합 연산 회로(303)의 출력이 일정 시간 이상 H 레벨인 상태를 계속하면，t5 시점에서 카운터(302)의 카운트 값이 상한값에 도달한다. 그 결과, 이상 검출 회로(300)의 출력 신호(SUP)가 H 레벨로 되고, 이 시점에서 이상이 발생하였다고 판정된다.The counter 302 increases the count value while the output signal of the OR operation circuit 303 is at the H level, and continues at a state where the output of the OR operation circuit 303 is at the H level for a predetermined time. The count value of 302 reaches an upper limit. As a result, the output signal SUP of the abnormality detection circuit 300 becomes H level, and it is determined that an abnormality occurred at this point in time.

이상 검출 회로(300)의 출력 신호(SUP)를 입력받은 펄스 발생 회로(200)는, 펄스 발생을 정지하여, 명령 펄스(RPa ∼ RPn)의 전부가 L 레벨로 된다. 그 때문에，IGBT(500a) ∼ IGBT(500n)가 전부 오프 상태로 되어, 전력 변환 장치는 동작을 정지한다. 이 때문에, 이상이 발생한 IGBT를 포함하는 모든 IGBT는 정지하므로, 과전류를 차단할 수 있어, 정상적인 IGBT를 보호하는 것이 가능하게 된다. The pulse generation circuit 200 which has received the output signal SUP of the abnormality detection circuit 300 stops pulse generation, and all the command pulses RPa-RPn become L level. Therefore, the IGBTs 500a to IGBT 500n are all turned off, and the power converter stops the operation. For this reason, since all IGBTs including the abnormally occurring IGBT are stopped, overcurrent can be cut off and it is possible to protect normal IGBTs.

다음에, 도 8을 참조하여, 다른 이상 발생 시의 동작에 대해 설명한다. 또한, 도 8에 나타낸 신호는 도 6에 나타낸 것과 마찬가지이다.Next, with reference to FIG. 8, operation | movement at the time of another abnormality occurrence is demonstrated. In addition, the signal shown in FIG. 8 is the same as that shown in FIG.

여기서, t6의 시점에서 게이트 구동부(401a)가 오동작하여, 명령 펄스(RPa)에 대응하지 않는 게이트 전압(Vga)이 발생하였다고 한다. 이에 의해, 게이트 전압 판별부(403a)의 출력인 게이트 전압 피드백 펄스(VFBa)가 H 레벨로 되고, 게이 트 피드백 작성부(405a)의 출력 신호인 게이트 피드백 펄스(FBPa)도 H 레벨로 된다. 그 결과, 도 7에서 설명한 동작과 마찬가지로 동작하여, 이상 검출 회로(300)의 논리합 연산 회로(303)의 출력도 H 레벨로 되고, t7 시점에서 카운터(302)의 카운트 값이 상한값에 도달한다. 그리고, 이상 검출 회로(300)의 출력 신호(SUP)가 H 레벨로 되고, 펄스 발생 회로(200)가 펄스 발생을 정지함으로써 IGBT(500a) ∼ IGBT(500n)가 전부 오프 상태로 되어, 전력 변환 장치는 동작을 정지한다.Here, it is assumed that the gate driver 401a malfunctions at the time t6, and a gate voltage Vga that does not correspond to the command pulse RPa is generated. As a result, the gate voltage feedback pulse VFBa, which is the output of the gate voltage determining unit 403a, becomes H level, and the gate feedback pulse FBPa, which is the output signal of the gate feedback generating unit 405a, also becomes H level. As a result, it operates in the same manner as the operation described with reference to FIG. 7, and the output of the OR operation circuit 303 of the abnormality detection circuit 300 also becomes H level, and the count value of the counter 302 reaches the upper limit value at time t7. Then, the output signal SUP of the abnormality detection circuit 300 becomes H level, and the pulse generating circuit 200 stops generating pulses, so that all of the IGBTs 500a to 500n are turned off and power conversion is performed. The device stops operating.

또한, 상기 이상예 외에도, 전원부(402a)에 이상이 생긴 경우에는, 각 회로부 중 어느 하나가 이상으로 된다. 그 결과, 게이트 피드백 펄스(FBPa)가 정상 시와는 다른 파형으로 되므로, 이상 검출 회로(300)에서 이상이 검출되고, 전력 변환 장치는 동작을 정지한다. 또한, 게이트 전압 판별부(403a), 게이트 전류 판별부(404a), 게이트 피드백 작성부(405a)에 이상이 생긴 경우에도, 게이트 피드백 펄스(FBPa)가 정상 시와는 다른 파형으로 됨으로써 검출된다.In addition, in addition to the above example, when an abnormality occurs in the power supply unit 402a, any one of the circuit units becomes abnormal. As a result, since the gate feedback pulse FBPa becomes a waveform different from normal time, an abnormality is detected by the abnormality detection circuit 300, and the power converter stops the operation. In addition, even when an abnormality occurs in the gate voltage determining unit 403a, the gate current determining unit 404a, and the gate feedback producing unit 405a, the gate feedback pulse FBPa is detected by having a waveform different from that in normal operation.

이와 같이, 본 예에서는IGBT 소자, IGBT 소자를 구동하는 게이트 구동 회로 중 어느 하나에 이상이 생긴 경우에도, 확실하게 이상을 검출할 수 있어, 이상 검출 시에는 펄스 발생 회로의 펄스를 정지함으로써 전력 변환 장치 및 IGBT 소자를 확실하게 보호할 수 있다. Thus, in this example, even when an abnormality occurs in any one of the gate driving circuit for driving the IGBT element and the IGBT element, the abnormality can be reliably detected, and the power is converted by stopping the pulse of the pulse generating circuit at the time of abnormality detection. Device and IGBT devices can be reliably protected.

도 1은, 본 발명의 일 실시 형태에 따른 전체 구성예를 나타내는 블록도.BRIEF DESCRIPTION OF THE DRAWINGS The block diagram which shows the whole structural example which concerns on one Embodiment of this invention.

도 2는, 본 발명의 일 실시 형태에 따른 게이트 전압 판별부의 동작 특성예를 나타내는 설명도.2 is an explanatory diagram showing an operation characteristic example of a gate voltage discriminating unit according to an embodiment of the present invention.

도 3은, 본 발명의 일 실시 형태에 따른 게이트 전류 판별부의 동작 특성예를 나타내는 설명도.3 is an explanatory diagram showing an example of operation characteristics of a gate current discriminating unit according to one embodiment of the present invention;

도 4는, 본 발명의 일 실시 형태에 따른 게이트 피드백 작성부의 구성예를 나타내는 설명도.4 is an explanatory diagram showing a configuration example of a gate feedback preparing unit according to an embodiment of the present invention.

도 5는, 본 발명의 일 실시 형태에 따른 이상 검출 회로의 구성예를 나타내는 블록도.5 is a block diagram showing a configuration example of an abnormality detection circuit according to an embodiment of the present invention.

도 6은, 본 발명의 일 실시 형태에 따른 정상 시의 동작예를 나타내는 설명도.FIG. 6 is an explanatory diagram showing an example of operation in normal operation according to one embodiment of the present invention; FIG.

도 7은, 본 발명의 일 실시 형태에 따른 이상 시의 동작예 (1)을 나타내는 설명도.7 is an explanatory diagram showing an operation example (1) at the time of abnormality concerning one embodiment of the present invention.

도 8은, 본 발명의 일 실시 형태에 따른 이상 시의 동작예 (2)를 나타내는 설명도.8 is an explanatory diagram showing an operation example (2) at the time of abnormality according to one embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 제어 회로100: control circuit

200 : 펄스 발생 회로200: pulse generator circuit

300 : 이상 검출 회로300: abnormal detection circuit

301 : 발진 회로301: Oscillator Circuit

302 : 카운터302: Counter

303 : 논리합 연산 회로303: logical sum operation circuit

304 : 배타적 논리합 연산 회로304: exclusive OR operation circuit

400 : 게이트 구동 회로400: gate driving circuit

401 : 게이트 구동부401: gate driver

402 : 전원부402: power supply

403 : 게이트 전압 판별부403: gate voltage determination unit

404 : 게이트 전류 판별부404: gate current determination unit

405 : 게이트 피드백 작성부405: gate feedback composition unit

406 : 게이트 저항406: gate resistance

500 : IGBT500: IGBT

Claims

A power conversion device constructed using a plurality of voltage controlled semiconductor elements,

A pulse generator for generating command pulses for controlling on / off of the voltage controlled semiconductor element based on commands from a control circuit;

A gate driver which controls the on / off of the voltage controlled semiconductor element by receiving the command pulse and applying a voltage corresponding to the command pulse as a gate voltage;

A gate voltage judging section for judging whether a gate voltage of an output of the gate driver corresponds to an on or off state of the gate driver;

A gate current judging section for judging whether a gate current related to an output of the gate driver corresponds to an on or off state of the gate driver;

Means for outputting a gate feedback signal indicating an on / off state of the voltage controlled semiconductor element by a logic operation of the output of the gate current discriminator and the output of the gate voltage discriminator;

An abnormality detector configured to receive the command pulse and the gate feedback signal and detect an abnormality;

The abnormality detecting unit detects a mismatch between the input command pulse and the gate feedback signal.

The method of claim 1,

The gate driver,

A first discriminating unit which receives a gate voltage of the voltage-controlled semiconductor element to be controlled and determines the height of the voltage, and a second discriminating unit which receives a gate current of the voltage-controlled semiconductor element to be controlled and determines whether there is a current Including,

And an abnormality is detected by outputting the state of the voltage controlled semiconductor element as a gate feedback signal based on the state of the gate voltage and the gate current.

A gate driver for controlling on / off of the voltage controlled semiconductor device by receiving a command pulse generated from the pulse generator and applying a voltage corresponding to the command pulse as a gate voltage, and a voltage controlled semiconductor device controlled by the gate driver As an abnormality detection method of a power converter configured using

Determining, by a gate voltage discrimination unit, whether a gate voltage with respect to an output of the gate driver corresponds to an on or off state of the gate driver;

Determining, by a gate current determination unit, whether a gate current with respect to an output of the gate driver corresponds to an on or off state of the gate driver;

Outputting, by an output means, a gate feedback signal indicating an on / off state of the voltage controlled semiconductor element by a logic operation of the output of the gate voltage discriminator by the output of the gate voltage discriminator;

Comparing the command pulse with a gate feedback signal representing an on / off state of the voltage controlled semiconductor device to detect a mismatch between them;

Abnormality detection method of the power conversion device comprising a.

The method of claim 3,

The method for determining a mismatch between the command pulse and a gate feedback signal indicating an on / off state of the voltage controlled semiconductor element,

The gate voltage and gate current of the voltage-controlled semiconductor device are detected. If the gate voltage is above a certain value, the gate voltage and the gate current are detected. If the level is smaller than a certain value, it is determined as L level.

When either one of the gate voltage and the gate current is H level, it is determined as H level, and the result of the determination and the exclusive OR of the command pulse are taken, and when the result is H level, it is determined that both are inconsistent. The abnormality detection method of the power converter characterized by the above-mentioned.

The method of claim 3,

While the command pulse and the gate feedback signal are inconsistent, an elapsed time is measured at a predetermined period, and the number of times of measurement is equal to or greater than a predetermined value, thereby determining that the inconsistent state has been continued for a predetermined time. Detection method.

The method of claim 1,

And a means for detecting that the mismatch has continued for a certain time.

The method of claim 6,

And a power conversion device for stopping a command pulse to another voltage controlled semiconductor when the pulse generation unit continues for a predetermined time.