JP2004129378A

JP2004129378A - Gate drive circuit for power semiconductor device

Info

Publication number: JP2004129378A
Application number: JP2002289809A
Authority: JP
Inventors: Akitake Takizawa; 滝沢　聡毅
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2002-10-02
Filing date: 2002-10-02
Publication date: 2004-04-22

Abstract

<P>PROBLEM TO BE SOLVED: To forcibly disconnect a power semiconductor device by rapidly detecting short circuit or the like, in a gate drive circuit. <P>SOLUTION: A gate resistor 14, a switching element 12 for turning-on, a switching device 13 for turning-off, and a gate resistor 15 are connected to both ends of a DC power source 11 in series. An electric potential between the switching devices 12, 13 and an electric potential between the gate resistor 15 and the DC power source 11 are applied between a gate and a collector of an IGBT 3. The electric potential of the gate resistor 14 of the switching device 12 side is as an electric potential Vsh for short-circuit detection; and when it falls lower than an analog electric potential Vsh<SB>TH</SB>for short-circuit detection, a breaking circuit 32 is operated. A low-level forcible cut-off signal Soff is outputted into an AND circuit 33, in which a control signal Sc for controlling the switching elements 12, 13 is output. A signal for controlling the IGBT3 in a break condition is outputted with respect to the switching devices 12, 13 regardless of the control signal Sc. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、インバータ等に適用するＩＧＢＴ等といった電力用半導体素子のゲート駆動回路に関する。
【０００２】
【従来の技術】
一般に、インバータやチョッパ等の電力変換装置は、ＩＧＢＴ等の電力用半導体素子により構成されている。
図６は、ＩＧＢＴによりインバータを構成した場合の主回路の一例を示す回路図であって、図中１は直流電源、２は、ＩＧＢＴ及びこれを駆動するゲート駆動回路から構成されるインバータモジュールである。なお、交流入力の場合には、直流電源１に替えて、整流器及び電解コンデンサ等を備える。
【０００３】
前記インバータモジュール２は、例えば、電圧駆動型パワーデバイスであるＩＧＢＴ３及びこのＩＧＢＴ３に逆並列に接続されたダイオード４を６組備えた３相のインバータと、ＩＧＢＴ３を駆動するためのゲート駆動回路５とを備え、ゲート駆動回路５は、前記ＩＧＢＴ３及びダイオード４からなる各組毎に設けられ、ゲート駆動回路５用の電源１１と接続されている。そして、図示しない外部装置からの制御信号Ｓｃに応じてゲート駆動回路５が動作して前記ＩＧＢＴ３をオンオフ制御するようになっている。
【０００４】
また、例えば図７に示すように、前記ＩＧＢＴを過電流や過熱等の異常から保護する保護回路６を備えたものも提案されている。この場合、前記ＩＧＢＴは、例えば、電流検出機能を備えたセンスＩＧＢＴ３′で構成され、保護回路６は、前記ゲート駆動回路５と共に、前記ＩＧＢＴ３′及びダイオード４からなる各組毎に設けられ、過電流や過熱等の異常を検出した場合に、これを通知するための異常検出信号Ｓ_ＡＬを例えば外部装置に出力するようになっている。
【０００５】
図８は、前記ゲート駆動回路５の一例を示す回路図であって、ゲート駆動回路５用の電源１１に、Ｎチャネル型ＭＯＳＦＥＴ又はＮＰＮトランジスタからなるターンオン用のスイッチング素子１２及びＰチャネル型ＭＯＳＦＥＴ又はＰＮＰトランジスタからなるターンオフ用のスイッチング素子１３が直列に接続され、さらに、電源１１とターンオン用のスイッチング素子１２との間にターンオン用のゲート抵抗１４が介挿され、同様に電源１１とターンオフ用のスイッチング素子１３との間にターンオフ用のゲート抵抗１５が介挿されている。そして、スイッチング素子１２及び１３間の電位とターンオフ用ゲート抵抗１５及び電源１１間の電位とが、ＩＧＢＴ３のゲート及びエミッタ間に印加されるようになっている。
【０００６】
そして、図示しない外部装置からの制御信号Ｓｃに応じてスイッチング素子１２又は１３がオン状態となることによって、スイッチング素子１２及び１３間の電位が変化し、すなわち、ＩＧＢＴ３のゲート端子への電位が変化することによって、ＩＧＢＴ３がオンオフ動作するようになっている。
また、前記保護回路６を備えたゲート駆動回路５としては、例えば図９に示すような回路が提案されている。つまり、ＩＧＢＴ３′の過電流検出用端子とＩＧＢＴ３′のエミッタ端子側との間に、過電流検出用抵抗１６を設け、ＩＧＢＴ３′の過電流検出用端子と過電流検出用抵抗１６との間の電位を過電流相当電位Ｖｉとし、これをコンパレータ等で構成される過電流検出用の比較回路１７に入力する。そして、比較回路１７で過電流基準電位Ｖｉ_ＴＨと過電流相当電位Ｖｉとが比較され、過電流相当電位Ｖｉが過電流基準電位Ｖｉ_ＴＨを超えるとき、比較回路１７の出力がハイレベルとなり、これをトリガとして、ワンショット回路で構成される遮断回路１８が作動し、所定時間ハイレベルとなる強制遮断信号Ｓｏｆｆ　を発生するようになっている。
【０００７】
この遮断回路１８で発生した強制遮断信号Ｓｏｆｆ　は、ＡＮＤ回路１９に反転入力され、このＡＮＤ回路１９は強制遮断信号Ｓｏｆｆ　及び制御信号Ｓｃの論理積が、ゲート駆動回路５を構成するスイッチング素子１２及び１３へのゲート信号として出力されるようになっている。
つまり、制御信号Ｓｃがハイレベルであり、ＩＧＢＴ３′がオン状態に制御されている状態で、ＩＧＢＴ３′の過電流が検出されたときには、比較回路１７の出力がハイレベルとなり遮断回路１８から所定時間ハイレベルとなる強制遮断信号Ｓｏｆｆ　が出力され、これに応じてＡＮＤ回路１９の論理積出力がローレベルとなることから、制御信号Ｓｃに関わらず、スイッチング素子１２、１３へのゲート信号がローレベルとなり、スイッチング素子１２がオフ、スイッチング素子１３をオン状態に切り替わり、強制的にＩＧＢＴ３′をオフ状態に制御し、また、比較回路１７の出力が異常検出信号Ｓ_ＡＬとして外部装置に通知されることによって、外部装置がＩＧＢＴ３′の過電流を認識し、以後、ＩＧＢＴ３′を駆動しない等の対処を行うようになっている。これによって、ＩＧＢＴ３′の過電流が検出されたときには、速やかにＩＧＢＴ３′の駆動を停止し、ＩＧＢＴ３′を保護するようになっている。
【０００８】
なお、ここでは、ＩＧＢＴ３′のコレクタ電流相当の信号を代表として異常検出を行うようにしているが、その他ＩＧＢＴ３′のチップ温度相当或いはゲート電源電圧相当の検出値に基づいて異常検出を行う場合もある。
また、図１０に示すように、図９に示す保護回路６を備えたゲート駆動回路５において、ターンオン側のゲート抵抗１４及びターンオフ側のゲート抵抗１５を共通にし、スイッチング素子１２及び１３間と、ＩＧＢＴ３′のゲート端子とを、ゲート抵抗１５′を介して接続するようにしたゲート駆動回路５′、さらに、図１１に示すように、インバータの大容量化を図る目的で、図９に示すダイオード４が逆並列に接続されたＩＧＢＴ３′、これを駆動するためのゲート駆動回路５、及び保護回路６からなるＩＧＢＴモジュールであり、且つ同一に構成されたＩＧＢＴモジュールＭａ及びＭｂを並列に接続した回路等も提案されている。
【０００９】
なお、図１１に示すように、ＩＧＢＴモジュールＭａ及びＭｂを並列に接続した場合には、各ＩＧＢＴ３′間のスイッチングのバランスを図るために、ゲート端子間を短絡線２０で接続している。
また、このように、直流電源の両端に、二つのスイッチング素子を直列に接続し、この二つのスイッチング素子の中間電位をＩＧＢＴのゲート端子に入力するようにしたゲート駆動回路を備えたＩＧＢＴモジュールを、複数並列に接続した回路としては、平成１４年電気学会全国大会文献、４−０２１等にも記載されている。
【００１０】
【特許文献１】
平成１４年電気学会全国大会文献４−０２１
【００１１】
【発明が解決しようとする課題】
しかしながら、上述の図６〜図１１に示すように、直列に接続したスイッチング素子１２及び１３を直流電源１１の両端に接続し、制御信号Ｓｃに基づいてスイッチング素子１２、１３を制御し、このスイッチング素子１２及び１３間の電位をＩＧＢＴ３又は３′のゲート端子に印加するようにした場合、例えば前記制御信号Ｓｃにノイズ信号が混入した場合、或いは、スイッチング素子１２や１３が故障した場合等には、直流電源１１、スイッチング素子１２、１３からなる経路、また、場合によっては、ゲート抵抗を経由してゲート駆動回路内に短絡電流が流れることになる。このように短絡電流が流れた場合、ＩＧＢＴ３或いは３′は正常に動作を行うことができなくなり、結果的に、インバータシステム全体に不具合が発生してしまう場合があるという問題がある。
【００１２】
特に、図１１に示すようにＩＧＢＴモジュールＭａ及びＭｂを並列に接続した場合には、電流や温度検出器の特性のばらつき、或いは、ゲート駆動回路の構成部品の特性のばらつき等に起因して、本来、各ゲート駆動回路において異常を検出すべきところ、一方のゲート駆動回路では異常を検出し、もう一方のゲート駆動回路では、異常を検出しないといった状態もあり得る。
【００１３】
このような場合、図１１において、例えば、直流電源１１から一方のＩＧＢＴモジュールＭａのゲート抵抗１４ａ、スイッチング素子１２ａ、短絡線２０、他方のＩＧＢＴモジュールＭｂのスイッチング素子１３ｂ、ゲート抵抗１５ｂの経路で短絡電流が流れる状態となると、この状態が長時間続いた場合には、ゲート抵抗１４ａ或いは１４ｂや、スイッチング素子１２ａ、１４ｂに支障をきたすおそれがある。
【００１４】
これを回避するために、短絡電流を考慮して、ゲート抵抗やスイッチング素子を選定すると、大容量のものが必要となり、ゲート駆動回路の大型化や、コスト高につながるという問題がある。
また、上述のように、短絡現象が発生した場合、ＩＧＢＴモジュールＭａのＩＧＢＴ３ａ′はオン状態、ＩＧＢＴモジュールＭｂのＩＧＢＴ３ｂ′はオフ状態となり、電流のアンバランスや発振現象といった、不具合現象が生じる可能性があり、システム全体の信頼性の低下につながるという問題がある。
【００１５】
そこで、この発明は、上記従来の未解決の点に着目してなされたものであり、ゲート駆動回路の短絡異常を速やかに検出し、ＩＧＢＴ等の電力用半導体素子を用いて構成される電流変換システムの信頼性を向上させることの可能な電力用半導体素子のゲート駆動回路を提供することを特徴としている。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１に係る電力用半導体素子のゲート駆動回路は、スイッチ手段を制御することにより電力用半導体素子へのゲート電圧を調整するようにした、電力用半導体素子のゲート駆動回路において、前記ゲート電圧を制御するための最終段のスイッチ手段を流れる電流相当値の異常を検出する電流相当値異常検出手段と、当該電流相当値異常検出手段で前記電流相当値の異常を検出したとき、前記電力用半導体素子を強制的に遮断制御する強制遮断手段と、を備えることを特徴としている。
【００１７】
この請求項１に係る発明では、電力用半導体素子のゲート電圧はスイッチ手段により制御され、そのうちの最終段のスイッチ手段を流れる電流に相当する電流相当値の異常判定が行われ、この電流相当値の異常が検出されたときには、スイッチ手段の制御に関わらず、電力用半導体素子は強制的に遮断制御される。
したがって、例えばスイッチ手段を含む閉回路の短絡異常等により電流相当値が異常な値となったときにはこの時点で強制的に電力用半導体素子は強制遮断されるから、異常が生じたゲート駆動回路により電力用半導体素子が継続して制御されることが回避される。
【００１８】
また、請求項２に係る電力用半導体素子のゲート駆動回路は、前記最終段のスイッチ手段は、直列に接続されたターンオン用のスイッチ手段とターンオフ用のスイッチ手段であって、前記電流相当値異常検出手段は、前記ターンオン用のスイッチ手段を流れる電流相当値の異常を検出するようになっていることを特徴としている。
【００１９】
この請求項２に係る発明では、直列に接続されたターンオン用のスイッチ手段とターンオフ用のスイッチ手段とにより、電力用半導体素子のゲート電圧が制御され、前記ターンオン用のスイッチ手段を流れる電流相当値の異常が検出される。つまり、電力用半導体素子のゲート電圧をオン状態に制御するためのスイッチ手段を流れる電流相当値の異常が検出されることになり、効果的に電流相当値の異常を検出することが可能となる。
【００２０】
また、請求項３に係る電力用半導体素子のゲート駆動回路は、前記電力用半導体素子用のゲート抵抗を備え、前記電流相当値異常検出手段は、前記ゲート抵抗を流れる電流相当値の異常を検出するようになっていることを特徴としている。また、請求項４に係る電力用半導体素子のゲート駆動回路は、前記ターンオン用のスイッチ手段側のゲート抵抗と、前記ターンオフ用のスイッチ手段側のゲート抵抗とを備え、前記電流相当値異常検出手段は、前記ターンオン用のスイッチ手段側のゲート抵抗を流れる電流相当値の異常を検出するようになっていることを特徴としている。
【００２１】
さらに、請求項５に係る電力用半導体素子のゲート駆動回路は、複数並列に接続され且つゲート端子間が短絡された電力用半導体素子に適用されることを特徴としている。
この請求項５に係る発明では、このゲート駆動回路は、複数並列に接続される電力用半導体素子に適用され且つこれら複数のゲート駆動回路のゲート端子間は短絡されている。したがって、何れかのゲート駆動回路において、電流相当値が正常でないと判断されて電力用半導体素子を遮断制御した場合、短絡されたゲート端子間を介して短絡電流が流れ、これが他のゲート駆動回路の電流相当値として検出され、電流相当値は正常ではないと判定されるから、他のゲート駆動回路においても電力用半導体素子を遮断制御することになる。よって、一つのゲート駆動回路において電力用半導体素子を強制遮断した場合には、他の電力用半導体素子も強制遮断されることになり、並列に接続された電力用半導体素子のうちの何れかは遮断状態、他は導通状態となることに起因して、電流のアンバランスや発振現象が発生することはない。
【００２２】
【発明の実施の形態】
以下に、本発明の実施の形態を説明する。
図１は、本発明の第１の実施の形態を示すゲート駆動回路の一例を示す回路図であって、前述の図６に示すインバータモジュール２を構成するＩＧＢＴ３を駆動するためのゲート駆動回路である。
【００２３】
前記インバータモジュール２は、前述の図６に示すように、３相のインバータ及びこれを駆動するためのゲート駆動回路５を備えて構成され、このゲート駆動回路５は、前記インバータを構成する６個のＩＧＢＴ３毎に設けられている。
図１に示すように、第１の実施におけるゲート駆動回路５は、前記図８に示す従来のゲート駆動回路５に相当するゲート駆動部２１に、短絡電流を検出するための短絡検出回路３０を設けたものである。なお、前記図８と同一部には同一符号を付与しその詳細な説明は省略する。
【００２４】
図１に示すように、ゲート駆動回路５用の直流電源１１に、ターンオン用のゲート抵抗１４、Ｎチャネル型ＭＯＳＦＥＴ又はＮＰＮトランジスタからなるゲートオン用のスイッチング素子１２、Ｐチャネル型ＭＯＳＦＥＴ又はＰＮＰトランジスタからなるゲートオフ用のスイッチング素子１３、及びターンオフ用のゲート抵抗１５が直列に接続され、ゲート駆動部２１を構成している。
【００２５】
また、前記ゲートオン用のゲート抵抗１４とスイッチング素子１２との間の電位が短絡検出用電位Ｖｓｈとして、コンパレータ等で構成される比較回路３１の反転入力端子に入力され、この比較回路３１において、反転入力端子に入力される短絡検出用電位Ｖｓｈと非反転入力端子に入力される短絡検出用基準電位Ｖｓｈ_ＴＨとが比較され、短絡検出用電位Ｖｓｈが短絡検出用基準電位Ｖｓｈ_ＴＨよりも小さくなったとき、比較回路３１の出力がハイレベルとなり、これをトリガとして、ワンショット回路等で構成される遮断回路３２が作動し、予め設定した所定時間ハイレベルとなる短絡遮断信号Ｓｏｆ_ＳＨを出力する。なお、前記短絡検出用基準電位Ｖｓｈ_ＴＨは、直流電源１１の電圧と短絡電流が流れているとみなすことの可能な電位とに基づいて設定される。
【００２６】
遮断回路３２から出力される短絡遮断信号Ｓｏｆ_ＳＨは、ＡＮＤ回路３３に反転入力され、ＡＮＤ回路３３では、図示しない外部装置からの制御信号Ｓｃと遮断回路３２の出力との論理積を、スイッチング素子１２及び１３へのゲート端子に出力する。
次に、上記第１の実施の形態の動作を説明する。
【００２７】
今、ゲート駆動部２１において短絡が発生していない場合には、ゲート抵抗１４とスイッチング素子１２との間の短絡検出用電位Ｖｓｈは、直流電源１１の正電圧と同等となり短絡検出用基準電位Ｖｓｈ_ＴＨよりも高いから、比較回路３１の出力がローレベルを維持し、遮断回路３２の出力、つまり短絡遮断信号Ｓｏｆ_ＳＨがローレベルを維持するから、ＡＮＤ回路３３への反転入力はハイレベルとなり、ＡＮＤ回路３３の出力は入力される制御信号Ｓｃと同様に変化し、制御信号Ｓｃのオンオフ指令に応じて、スイッチング素子１２又は１３がオン状態となり、これにより、ＩＧＢＴ３がオンオフ動作する。
【００２８】
この状態から、制御信号Ｓｃにノイズ信号がのった場合、或いはスイッチング素子１２又は１３に異常が発生し、これらの何れかが正常に動作しなくなり直流電源１１、ゲート抵抗１４、スイッチング素子１２、１３及びゲート抵抗１５の経路で短絡電流が発生すると、ゲート抵抗１４及びスイッチング素子１２間の短絡検出用電位Ｖｓｈが低下する。
【００２９】
このため、比較回路３１において、短絡検出用電位Ｖｓｈが、短絡検出用基準電位Ｖｓｈ_ＴＨを下回ると、比較回路３１の出力がハイレベルとなりこれをトリガとして遮断回路３２からの短絡遮断信号Ｓｏｆ_ＳＨがハイレベルとなり、これにより、ＡＮＤ回路３３の出力は制御信号Ｓｃに関わらず、ローレベルに制御されることになる。したがって、この時点でＩＧＢＴ３をオン状態にする制御信号Ｓｃが入力されている場合には、ＩＧＢＴ３は強制的にオフ状態に制御されることになり、また、比較回路３１の出力を異常検出信号Ｓ_ＡＬとして外部装置に出力することにより、外部装置に対して異常が通知される。
【００３０】
このように、短絡検出用電位Ｖｓｈに基づいて短絡異常の検出を行い、短絡異常を検出した時点で、ＩＧＢＴ３を強制的にオフ状態とするようにしたから、異常が生じたゲート駆動回路５によりＩＧＢＴ３を継続して制御することにより、ＩＧＢＴ３に対し誤った制御が行われることを回避することができ、インバータモジュール２全体の信頼性を向上させることができる。
【００３１】
また、遮断回路３２では、短絡異常が検出された場合に、所定時間のみハイレベルとなる短絡遮断信号Ｓｏｆ_ＳＨを出力し、所定時間のみＩＧＢＴ３を強制的にオフ状態とするようにしているから、所定時間経過後には、ゲート駆動回路５による制御を開始することができる。したがって、例えば一時的に誤動作したような場合等には、外部装置での制御によって、一時的にゲート駆動回路５を停止させた後、その後再開させることができるから、効果的である。
【００３２】
また、このように、短絡検出回路３０を設けることにより、ＩＧＢＴ３を強制遮断させることができ、短絡異常が発生しＩＧＢＴ３を正常に作動させることができない状態で制御が継続して行われることを回避することができる。よって、ゲート駆動回路５を構成する各素子の容量を増大することなく実現することができ、ゲート駆動回路５の小型化及びコスト削減を図ることができる。
【００３３】
また、ターンオン側のゲート抵抗１４を流れる電流相当値を検出するようにし、ＩＧＢＴ３が導通状態に制御されるスイッチング素子１２側の異常を検出するようにしているから、ゲート駆動回路５の誤動作によってＩＧＢＴ３が誤って導通状態となり、他の回路に影響を及ぼすことを速やかに回避することができ効果的に短絡異常を検出を行うことができる。
【００３４】
なお、上記第１の実施の形態においては、ゲート抵抗１４及びスイッチング素子１２間の電位を、短絡検出用電位Ｖｓｈとして比較回路３１に入力し、この短絡検出用電位Ｖｓｈに基づいて短絡異常を検出するようにした場合について説明したが、これに限るものではなく、例えば、図２に示すように、スイッチング素子１３及びゲート抵抗１５との間の電位を短絡検出用電位Ｖｓｈ′とし、これを比較回路３１′の非反転入力端子に入力し、この非反転入力端子に入力される短絡検出用電位Ｖｓｈ′が、反転入力端子に入力される短絡検出用基準電位Ｖｓｈ_ＴＨ′よりも大きくなったときに、ハイレベルの信号を出力するように構成し、これに基づき遮断回路３２を作動させるようにしてもよい。
【００３５】
また、スイッチング素子１２又は１３がオン状態にあるときの飽和電圧を検出し、この飽和電圧に基づいて短絡検出を行うようにしてもよく、また、ゲート抵抗１４と直列に電流検出器を接続し、これにより検出された電流値に基づいて短絡検出を行うようにしてもよい。
次に、本発明の第２の実施の形態を説明する。
【００３６】
この第２の実施の形態は、前記図９に示す、保護回路６を備えたゲート駆動回路５において、さらに短絡電流の検出を行うようにしたものである。
図３に示すように、ＩＧＢＴ３′の過電流検出用端子とエミッタとの間に介挿された過電流検出用抵抗１６との間の過電流相当電位Ｖｉが比較回路１７の非反転入力端子に入力され、ここで、反転入力端子に入力される過電流基準電位Ｖｉ_ＴＨと比較され、過電流相当電位Ｖｉが過電流基準電位Ｖｉ_ＴＨよりも大きくなったとき比較回路１７からハイレベルの信号が出力されて、これがＯＲ回路３５に入力されるようになっている。
【００３７】
また、ゲート抵抗１４とスイッチング素子１２との間の電位が短絡検出用電位Ｖｓｈとして比較回路３１の反転入力端子に入力され、非反転入力端子に入力される短絡検出用基準電位Ｖｓｈ_ＴＨと比較され、短絡検出用電位Ｖｓｈが短絡検出用基準電位Ｖｓｈ_ＴＨよりも小さくなったとき比較回路３１からハイレベルの信号が出力されてこれがＯＲ回路３５に入力されるようになっている。
【００３８】
そして、ＯＲ回路３５では、比較回路１７及び３１の論理和を算出し、ワンショット回路等で構成される遮断回路３６に入力する。この遮断回路３６は、ＯＲ回路３５の論理和出力がハイレベルとなったときこれをトリガとして、所定時間ハイレベルとなる強制遮断信号Ｓｏｆｆ　を遮断回路３６が出力し、この出力は、ＡＮＤ回路３７に反転入力され、これと、外部装置からの制御信号Ｓｃとの論理積が、スイッチング素子１２及び１３のゲート端子に入力されるようになっている。
【００３９】
そして、ゲート抵抗１４、スイッチング素子１２、１３及びゲート抵抗１５によって、前記図９のゲート駆動回路５に相当するゲート駆動部２１を構成し、過電流を検出する過電流検出用抵抗１６及び比較回路１７、短絡異常を検出する比較回路３１、さらに、ＯＲ回路３５、遮断回路３６及びＡＮＤ回路３７によって、保護及び短絡検出部４０を構成している。
【００４０】
次に、上記第２の実施の形態の動作を説明する。
今、ゲート駆動回路５が正常に動作している場合には、ＩＧＢＴ３′で検出される過電流に応じた過電流相当電位Ｖｉはその基準電位Ｖｉ_ＴＨよりも小さくなり、またゲート抵抗１４及びスイッチング素子１２間の短絡検出用電位Ｖｓｈはその基準電位Ｖｓｈ_ＴＨよりも大きくなるから、比較回路１７及び３１の出力はそれぞれローレベルとなる。したがって、ＯＲ回路３５の出力はローレベルを維持し、遮断回路３６の出力がローレベルを維持することから、ＡＮＤ回路３７への反転入力はハイレベルとなり、ＡＮＤ回路３７の出力は、制御信号Ｓｃと同等の信号となり、制御信号Ｓｃに応じて、スイッチング素子１２及び１３がオンオフ動作し、これに応じてＩＧＢＴ３′がオンオフ動作する。
【００４１】
この状態から、例えば、各スイッチング素子１２、１３のゲート端子への信号にノイズが混入し、スイッチング素子１２或いは１３が誤動作し、直流電源１１、ゲート抵抗１４、スイッチング素子１２、１３及びゲート抵抗１５の経路で短絡電流が発生した場合には、ゲート抵抗１４及びスイッチング素子１２間の電位が低下し、短絡検出用電位Ｖｓｈがその基準電位Ｖｓｈ_ＴＨを下回ったとき、比較回路３１の出力がハイレベルとなり、ＯＲ回路３５の出力がハイレベルとなる。
【００４２】
このため、遮断回路３６が作動して所定時間ハイレベルとなる強制遮断信号Ｓｏｆｆ　が出力されることから、この強制遮断信号Ｓｏｆｆ　が反転入力されるＡＮＤ回路３７の出力が制御信号Ｓｃに関わらずローレベルになる。
このため、スイッチング素子１２はオフ状態、スイッチング素子１３はオン状態に制御され、ＩＧＢＴ３′は制御信号Ｓｃに関わらず、強制的に遮断状態に制御され、また、ＯＲ回路３５の出力を異常検出信号Ｓ_ＡＬとして外部装置に出力することにより、異常が発生したことが外部装置に通知される。したがって、この時点で、外部装置では、ゲート駆動回路５の異常を認識することができ、該当するＩＧＢＴ３′の制御を停止することができる。
【００４３】
また、例えば、ＩＧＢＴ３′において過電流が発生した場合には、過電流相当電位Ｖｉがその基準電位Ｖｉ_ＴＨを上回った時点で、比較回路１７の出力がハイレベルとなり、これがＯＲ回路３５を介して遮断回路３６に出力される。このため、遮断回路３６ではこれをトリガとして強制遮断信号Ｓｏｆｆ　を出力し、これによって、ゲート駆動部２１がオフ制御されてＩＧＢＴ３′は、制御信号Ｓｃに関わらず遮断状態となる。
【００４４】
したがって、ゲート駆動回路５に異常が発生した場合、或いはＩＧＢＴ３′に過電流が生じた場合に、ＩＧＢＴ３′が誤動作するかもしれない状態で、継続して制御されることを回避することができ、この場合も上記第１の実施の形態と同等の作用効果を得ることができる。
なお、この場合も上記第１の実施の形態と同様に、スイッチング素子１３及びゲート抵抗１５との間の電位を短絡検出用電位Ｖｓｈとして用いるようにしてもよく、また、スイッチング素子１２又は１３がオン状態にあるときの飽和電圧或いは、ゲート抵抗１４と直列に接続した電流検出器の検出信号に基づいて、短絡異常を検出するようにしてもよい。
【００４５】
また、この第２の実施の形態において、前述の図１０に示すように、前記ターンオン用ゲート抵抗１４及びターンオフ用ゲート抵抗１５を共通にし、スイッチング素子１２及び１３間の電位をゲート抵抗１５′を介してＩＧＢＴ３′のゲート端子に供給するようにした場合には、図４に示すように、ゲート抵抗１５′のスイッチング素子１２、１３側の電位を、短絡検出用電位Ｖｓｈとして比較回路３１の反転入力端子に入力し、この短絡検出用電位Ｖｓｈが、非反転入力端子に入力される短絡検出用基準電位Ｖｓｈ_ＴＨよりも小さくなったときに、ハイレベルの信号をＯＲ回路３５に出力するようにすればよい。
【００４６】
また、この場合にも直流電源１１と直列に電流検出器を設け、この電流検出器の検出信号に基づいて短絡異常検出を行うようにしてもよく、また、ゲート抵抗１５′の両端の電圧に基づいて短絡異常検出を行うようにしてもよい。
次に、本発明の第３の実施の形態を説明する。
この第３の実施の形態は、図５に示すように、逆並列にダイオード４が接続されたＩＧＢＴ３′と、これを駆動するための前記図３に示すゲート駆動回路５とからなるモジュールであり、且つ同一に構成されたＩＧＢＴモジュールＭａ及びＭｂを並列に接続したものである。具体的には、ＩＧＢＴ３ａ′及びＩＧＢＴ３ｂ′が並列に接続され、さらに、ＩＧＢＴ３ａ′を駆動するゲート駆動回路５ａとＩＧＢＴ３ｂ′を駆動するゲート駆動回路５ｂとが、共通の直流電源１１に接続されている。また、各ＩＧＢＴ３ａ′及び３ｂ′間のスイッチングのバランスを図るために、ゲート端子間を短絡線２０で接続している。
【００４７】
なお、ゲート駆動回路５ａ及びゲート駆動回路５ｂは、上記第２の実施の形態におけるゲート駆動回路と同一に構成されている。また、図５において、ＩＧＢＴモジュールＭａを構成する各部には数字の後に“ａ”を付加し、ＩＧＢＴモジュールＭｂを構成する各部には数字の後に“ｂ”を付加している。
このように並列に接続されたＩＧＢＴモジュールＭａ及びＭｂにおいて、各ゲート駆動回路５ａ及び５ｂが正常に動作している場合には、ゲート駆動回路５ａ及び５ｂにおいて、短絡検出用電位Ｖｓｈがその基準電位Ｖｓｈ_ＴＨを上回り、また、過電流相当電位Ｖｉがその基準電位Ｖｉ_ＴＨを下回るから、各比較回路の出力はローレベルを維持し、ＡＮＤ回路１９ａ、１９ｂにおいては、それぞれ入力される制御信号Ｓｃと同等の信号を出力する。したがって、スイッチング素子１２ａ及び１３ａ、１２ｂ及び１３ｂはそれぞれ制御信号Ｓｃに応じてオンオフ動作し、これに伴って各ＩＧＢＴ３ａ′及び３ｂ′はオンオフ動作する。
【００４８】
この状態から、例えば、ＩＧＢＴ３ｂ側において過電流が検出され、本来ならばＩＧＢＴ３ａにおいても過電流が検出されるべきところ、素子のばらつき等に起因して、ＩＧＢＴ３ａでは過電流が検出されない状態となると、ＩＧＢＴ３ｂ側においては、過電流相当電位Ｖｉがその基準電位Ｖｉ_ＴＨを上回ることから、比較回路１７ｂの出力がハイレベルとなり、これによってＯＲ回路３５ｂの出力がハイレベルとなって遮断回路３６ｂが作動し、ＡＮＤ回路３７ｂの出力が制御信号Ｓｃに関わらずオフ状態となり、ＩＧＢＴ３ｂ′は強制的に遮断状態に制御される。
【００４９】
このとき、ＩＧＢＴ３ａ′及び３ｂ′のゲート端子間は、短絡線２０で接続されているから、制御信号ＳｃがＩＧＢＴ３ａ′及び３ｂ′をオン状態に制御する信号である場合、ゲート駆動回路５ａのスイッチング素子１２ａと、ゲート駆動回路５ｂのスイッチング素子１３ｂとがオン状態となり、並列接続しているゲート駆動回路５ａ及び５ｂ間に短絡電流が流れる。
【００５０】
このため、ゲート駆動回路５ａにおいて、ゲート抵抗１４ａに多大な電流が流れることから、ゲート抵抗１４ａ及びスイッチング素子１２ａ間の短絡検出用電位Ｖｓｈが低下し、比較回路３１ａにおいて、この短絡検出用電位Ｖｓｈがその基準電位Ｖｓｈ_ＴＨを下回った時点でその出力がハイレベルとなり、これがＯＲ回路３５ａを介して遮断回路３６ａに入力される。
【００５１】
これにより遮断回路３６ａが作動し、ＡＮＤ回路３７ａの出力が制御信号Ｓｃに関わらずローレベルとなることから、ゲート駆動回路５ａにおいてもＩＧＢＴ３ａ′は強制的に遮断される。
つまり、ゲート駆動回路５ａにおいては過電流を検出していないが、ゲート駆動回路５ｂにおいてＩＧＢＴ３ｂ′が強制遮断されることにより、これに伴ってゲート駆動回路５ａ′においてもＩＧＢＴ３ａ′も強制遮断されることになり、ＩＧＢＴ３ａ′及び３ｂ′共に、強制遮断されることになる。
【００５２】
したがって、本来、同様に作動すべき並列接続されたＩＧＢＴ３ａ′及び３ｂ′が、素子のばらつき等によって過電流を共に検出できない場合であっても、これらを共に強制遮断することができる。
同様に、例えばゲート駆動回路５ａ側において短絡が発生した場合には、ゲート駆動回路５ａでは、短絡検出用電位Ｖｓｈの低下に伴ってこれを検出し、強制的にＩＧＢＴ３ａ′を遮断状態に制御する。そして、ＩＧＢＴ３ａ′及び３ｂ′をオン状態に制御する制御信号Ｓｃが入力されると、このとき、ゲート駆動回路５ａでは、強制的に遮断状態に制御されているから、ゲート駆動回路５ａでは、スイッチング素子１３ａがオン状態となり、ゲート駆動回路５ｂでは、スイッチング素子１２ｂがオン状態となる。
【００５３】
このため、直流電源１１、スイッチング素子１２ｂ、短絡線２０、スイッチング素子１３ａの経路で短絡電流が流れる。
このため、ゲート駆動回路５ｂにおいて、ゲート抵抗１４ｂに多大な電流が流れることから、ゲート抵抗１４ｂ及びスイッチング素子１２ｂ間の短絡検出用電位Ｖｓｈが低下し、比較回路３１ｂにおいて、この短絡検出用電位Ｖｓｈがその基準電位Ｖｓｈ_ＴＨを下回った時点でその出力がハイレベルとなり、これがＯＲ回路３５ａを介して遮断回路３６ａに入力され、以後同様にしてＩＧＢＴ３ｂ′が強制遮断されることになる。よって、何れか一方のゲート駆動回路において短絡が発生し、強制遮断した場合に、他方のゲート駆動回路においてもこれを確実に強制遮断させることができる。
【００５４】
なお、この場合も、上記第２の実施の形態と同様に、スイッチング素子１３及びゲート抵抗１５との間の電位を短絡検出用電位Ｖｓｈとして用いるようにしてもよく、また、スイッチング素子１３又は１４がオン状態にあるときの飽和電圧或いは、ゲート抵抗１４ａ、１４ｂと直列に接続した電流検出器の検出信号に基づいて、短絡異常を検出するようにしてもよく、また、短絡線２０に流れる電流を検出するようにしてもよい。
【００５５】
なお、上記第３の実施の形態においては、２つのＩＧＢＴ３ａ′及びＩＧＢＴ３ｂ′を並列に接続した場合について説明したが、これに限るものではなく、３つ或いはそれ以上のＩＧＢＴを並列に接続する場合であっても適用することができる。
また、上記各実施の形態においては、インバータを構成するＩＧＢＴに適用した場合について説明したが、これに限るものではなく、コンバータ、チョッパ回路等といった電力変換装置であっても適用することができ、また、ＩＧＢＴに関わらずＭＯＳＦＥＴや電力制御用に用いられる電力用半導体素子に適用することもできる。
【００５６】
また、上記各実施の形態においては、電源１１にスイッチング素子１２及び１３を直列に接続し、このスイッチング素子１２及び１３間の電位をＩＧＢＴ３又は３′に供給することにより、ＩＧＢＴ３、３′を制御するようにしたゲート駆動回路に適用した場合について説明したが、これに限るものではなく、ＩＧＢＴ３、３′へのゲート電圧を、スイッチング手段を用いて制御するようにしたゲート駆動回路であれば適用することができる。
【００５７】
なお、上記各実施の形態において、スイッチング素子１２及び１３がスイッチ手段に対応し、ＩＧＢＴ３、３′が電力用半導体素子に対応し、比較回路３１、３１′、３１ａ、３１ｂが電流相当値異常検出手段に対応し、遮断回路３２及びＡＮＤ回路３３、ＯＲ回路３５（３５ａ、３５ｂ）、遮断回路３６（３６ａ、３６ｂ）及びＡＮＤ回路３７（３７ａ、３７ｂ）が強制遮断手段に対応している。
【００５８】
【発明の効果】
以上説明したように、本発明の請求項１乃至４に係る電力用半導体素子のゲート駆動回路によれば、電力用半導体素子のゲート電圧を制御する最終段のスイッチ手段を流れる電流に相当する電流相当値の異常を検出し、電流相当値の異常を検出したときにはスイッチ手段の制御に関わらず、電力用半導体素子を強制的に遮断制御することで、ゲート駆動回路内における短絡異常等を速やかに検出することができ、この時点で電力用半導体素子を強制遮断することにより、ゲート駆動回路の信頼性を向上させることができると共にこのゲート駆動回路を用いて構成されるシステムの信頼性をも向上させることができ、また、回路の増大或いはコストの増加を伴うことなく実現することができる。
【００５９】
さらに、請求項５に係る電力用半導体素子のゲート駆動回路によれば、複数のうちの何れかの電力用半導体素子が強制遮断された場合には、他の電力用半導体素子をも強制遮断させることができ、並列に接続された電力用半導体素子のうち何れかが遮断状態であり他が導通状態であることに起因して、電流がアンバランスになったり、発振現象が生じる等といったことを回避することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるゲート駆動回路の一例を示す回路図である。
【図２】第１の実施の形態におけるゲート駆動回路のその他の例を示す回路図である。
【図３】第２の実施の形態におけるゲート駆動回路の一例を示す回路図である。
【図４】第２の実施の形態におけるゲート駆動回路のその他の例を示す回路図である。
【図５】第３の実施の形態におけるゲート駆動回路の一例を示す回路図である。
【図６】本発明を適用したインバータモジュールの一例を示す回路図である。
【図７】本発明を適用したインバータモジュールのその他の例を示す回路図である。
【図８】従来のゲート駆動回路の一例を示す回路図である。
【図９】保護回路を備えた従来のゲート駆動回路の一例を示す回路図である。
【図１０】保護回路を備えた従来のゲート駆動回路のその他の例を示す回路図である。
【図１１】ＩＧＢＴモジュールを並列に接続した場合の一例を示す回路図である。
【符号の説明】
２　インバータモジュール
３　ＩＧＢＴ
３′、３ａ′、３ｂ′　センスＩＧＢＴ
４　ダイオード
５　ゲート駆動回路
６　保護回路
１１　直流電源
１２、１３　スイッチング素子
１４、１５、１５′　ゲート抵抗
１６　過電流検出用抵抗
１７、１７ａ、１７ｂ　比較回路
１８、３２　遮断回路
１９、３３　ＡＮＤ回路
２１、２１′　データ駆動部
３１、３１ａ、３１ｂ　比較回路
３５、３５ａ、３５ｂ　ＯＲ回路
３６、３６ａ、３６ｂ　遮断回路
３７、３７ａ、３７ｂ　ＡＮＤ回路
４０　保護及び短絡検出部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a gate drive circuit for a power semiconductor device such as an IGBT applied to an inverter or the like.
[0002]
[Prior art]
Generally, power conversion devices such as inverters and choppers are configured by power semiconductor elements such as IGBTs.
FIG. 6 is a circuit diagram showing an example of a main circuit when an inverter is configured by an IGBT. In the figure, reference numeral 1 denotes a DC power supply, 2 denotes an inverter module including an IGBT and a gate drive circuit for driving the IGBT. is there. In the case of AC input, a rectifier and an electrolytic capacitor are provided instead of the DC power supply 1.
[0003]
The inverter module 2 includes, for example, a three-phase inverter including an IGBT 3 which is a voltage-driven power device and six sets of diodes 4 connected in anti-parallel to the IGBT 3, and a gate drive circuit 5 for driving the IGBT 3. The gate drive circuit 5 is provided for each set of the IGBT 3 and the diode 4 and is connected to the power supply 11 for the gate drive circuit 5. The gate drive circuit 5 operates according to a control signal Sc from an external device (not shown) to control the IGBT 3 to be turned on and off.
[0004]
Further, as shown in FIG. 7, for example, a device having a protection circuit 6 for protecting the IGBT from abnormalities such as overcurrent and overheating has been proposed. In this case, the IGBT is constituted by, for example, a sense IGBT 3 'having a current detection function, and the protection circuit 6 is provided for each set of the IGBT 3' and the diode 4 together with the gate drive circuit 5, and When an abnormality such as current or overheating is detected, an abnormality detection signal S for notifying the abnormality is detected. _AL Is output to, for example, an external device.
[0005]
FIG. 8 is a circuit diagram showing an example of the gate drive circuit 5. The power supply 11 for the gate drive circuit 5 includes a turn-on switching element 12 composed of an N-channel MOSFET or an NPN transistor and a P-channel MOSFET or A turn-off switching element 13 composed of a PNP transistor is connected in series, and a turn-on gate resistor 14 is interposed between the power supply 11 and the turn-on switching element 12. A turn-off gate resistor 15 is interposed between the switching element 13 and the switching element 13. The potential between the switching elements 12 and 13 and the potential between the turn-off gate resistor 15 and the power supply 11 are applied between the gate and the emitter of the IGBT 3.
[0006]
When the switching element 12 or 13 is turned on in response to a control signal Sc from an external device (not shown), the potential between the switching elements 12 and 13 changes, that is, the potential to the gate terminal of the IGBT 3 changes. By doing so, the IGBT 3 is turned on and off.
As the gate drive circuit 5 including the protection circuit 6, for example, a circuit as shown in FIG. 9 has been proposed. That is, the overcurrent detection resistor 16 is provided between the overcurrent detection terminal of the IGBT 3 ′ and the emitter terminal side of the IGBT 3 ′, and the overcurrent detection resistor 16 is provided between the overcurrent detection terminal of the IGBT 3 ′ and the overcurrent detection resistor 16. The potential is set to an overcurrent-equivalent potential Vi, which is input to an overcurrent detection comparison circuit 17 composed of a comparator or the like. Then, the comparison circuit 17 outputs the overcurrent reference potential Vi. _TH Is compared with the overcurrent-equivalent potential Vi, and the overcurrent-equivalent potential Vi is compared with the overcurrent reference potential Vi. _TH Is exceeded, the output of the comparison circuit 17 goes to a high level, and using this as a trigger, the cutoff circuit 18 composed of a one-shot circuit operates to generate a forced cutoff signal Soff that goes high for a predetermined time. I have.
[0007]
The forced cutoff signal Soff generated by the cutoff circuit 18 is inverted and input to the AND circuit 19, and the AND circuit 19 calculates the logical product of the forced cutoff signal Soff and the control signal Sc by using the switching element 12 and the switching element 12 constituting the gate drive circuit 5. 13 as a gate signal.
That is, when the overcurrent of the IGBT 3 'is detected in a state where the control signal Sc is at the high level and the IGBT 3' is controlled to the ON state, the output of the comparison circuit 17 becomes the high level and the interruption circuit 18 outputs the signal for a predetermined time. The high-level forced cutoff signal Soff is output, and the AND output of the AND circuit 19 goes low accordingly, so that the gate signal to the switching elements 12 and 13 goes low regardless of the control signal Sc. The switching element 12 is turned off, the switching element 13 is switched on, the IGBT 3 'is forcibly controlled to be off, and the output of the comparison circuit 17 is the abnormality detection signal S. _AL To the external device, the external device recognizes the overcurrent of the IGBT 3 ′ and takes measures such as not driving the IGBT 3 ′. Thus, when the overcurrent of the IGBT 3 'is detected, the driving of the IGBT 3' is stopped immediately to protect the IGBT 3 '.
[0008]
In this case, the abnormality detection is performed by using a signal corresponding to the collector current of the IGBT 3 'as a representative. However, the abnormality detection may be performed based on a detection value equivalent to the chip temperature or the gate power supply voltage of the IGBT 3'. is there.
Further, as shown in FIG. 10, in the gate drive circuit 5 including the protection circuit 6 shown in FIG. 9, the gate resistor 14 on the turn-on side and the gate resistor 15 on the turn-off side are made common, and between the switching elements 12 and 13, A gate drive circuit 5 'connecting the gate terminal of the IGBT 3' via a gate resistor 15 ', and a diode shown in FIG. 9 for the purpose of increasing the capacity of the inverter as shown in FIG. An IGBT module 4 includes an IGBT 3 'connected in anti-parallel, a gate drive circuit 5 for driving the IGBT 3', and a protection circuit 6, and a circuit in which IGBT modules Ma and Mb having the same configuration are connected in parallel. Etc. have also been proposed.
[0009]
As shown in FIG. 11, when the IGBT modules Ma and Mb are connected in parallel, the gate terminals are connected by a short-circuit line 20 in order to balance the switching between the IGBTs 3 '.
Further, as described above, an IGBT module including a gate drive circuit in which two switching elements are connected in series to both ends of a DC power supply and an intermediate potential of the two switching elements is input to a gate terminal of the IGBT. A plurality of circuits connected in parallel are also described in the literature of the Institute of Electrical Engineers of Japan 2002, 4-021 and the like.
[0010]
[Patent Document 1]
The National Institute of Electrical and Electronics Engineers 2002 National Convention Document 4-021
[0011]
[Problems to be solved by the invention]
However, as shown in FIGS. 6 to 11, the switching elements 12 and 13 connected in series are connected to both ends of the DC power supply 11, and the switching elements 12 and 13 are controlled based on the control signal Sc. When the potential between the elements 12 and 13 is applied to the gate terminal of the IGBT 3 or 3 ', for example, when a noise signal is mixed in the control signal Sc, or when the switching elements 12 or 13 are broken down , A path composed of the DC power supply 11 and the switching elements 12 and 13, and in some cases, a short-circuit current flows through the gate drive circuit via the gate resistor. When such a short-circuit current flows, the IGBT 3 or 3 'cannot operate normally, and as a result, there is a problem that a malfunction may occur in the entire inverter system.
[0012]
In particular, when the IGBT modules Ma and Mb are connected in parallel as shown in FIG. 11, due to variations in the characteristics of the current and the temperature detector, or variations in the characteristics of the components of the gate drive circuit, Originally, when an abnormality should be detected in each gate drive circuit, there may be a state where one gate drive circuit detects the abnormality and the other gate drive circuit does not detect the abnormality.
[0013]
In such a case, in FIG. 11, for example, a short circuit from the DC power supply 11 to the path of the gate resistor 14a, the switching element 12a, and the short-circuit line 20 of one IGBT module Ma and the switching element 13b and the gate resistance 15b of the other IGBT module Mb. In a state where a current flows, if this state continues for a long time, the gate resistance 14a or 14b and the switching elements 12a and 14b may be affected.
[0014]
If a gate resistor or a switching element is selected in consideration of a short-circuit current to avoid this, a large-capacity one is required, which leads to an increase in the size of a gate drive circuit and an increase in cost.
Further, as described above, when the short-circuit phenomenon occurs, the IGBT 3a 'of the IGBT module Ma is turned on, and the IGBT 3b' of the IGBT module Mb is turned off, which may cause troubles such as current imbalance and oscillation. There is a problem that the reliability of the entire system is reduced.
[0015]
Therefore, the present invention has been made in view of the above-mentioned conventional unsolved point, and detects a short-circuit abnormality of a gate drive circuit quickly, and performs a current conversion using a power semiconductor element such as an IGBT. It is a feature of the present invention to provide a gate drive circuit of a power semiconductor device capable of improving the reliability of a system.
[0016]
[Means for Solving the Problems]
In order to achieve the above object, a gate drive circuit for a power semiconductor device according to claim 1 of the present invention is characterized in that a gate voltage to the power semiconductor device is adjusted by controlling a switch means. In a gate drive circuit of a semiconductor element, current equivalent value abnormality detecting means for detecting abnormality of a current equivalent value flowing through a last-stage switch means for controlling the gate voltage; And forcibly shutting off the power semiconductor element when a value abnormality is detected.
[0017]
According to the first aspect of the present invention, the gate voltage of the power semiconductor element is controlled by the switch means, and the abnormality determination of the current equivalent value corresponding to the current flowing through the last-stage switch means is performed. Is detected, the power semiconductor element is forcibly shut off regardless of the control of the switch means.
Therefore, for example, when the current equivalent value becomes an abnormal value due to, for example, a short-circuit abnormality of a closed circuit including the switch means, the power semiconductor element is forcibly shut off at this point, and the abnormal gate drive circuit It is avoided that the power semiconductor element is continuously controlled.
[0018]
Further, in the gate drive circuit for a power semiconductor device according to claim 2, the last-stage switch means is a turn-on switch means and a turn-off switch means connected in series, and wherein the current-equivalent value is abnormal. The detecting means is configured to detect an abnormality of a value corresponding to a current flowing through the turn-on switch means.
[0019]
In the invention according to claim 2, the gate voltage of the power semiconductor element is controlled by the turn-on switch means and the turn-off switch means connected in series, and a current equivalent value flowing through the turn-on switch means is provided. Is detected. That is, the abnormality of the current equivalent value flowing through the switch means for controlling the gate voltage of the power semiconductor element to the ON state is detected, and the abnormality of the current equivalent value can be effectively detected. .
[0020]
The power semiconductor device gate drive circuit according to claim 3, further comprising a gate resistor for the power semiconductor device, wherein the current equivalent value abnormality detecting means detects an abnormality in a current equivalent value flowing through the gate resistance. It is characterized by being adapted to. The gate drive circuit for a power semiconductor device according to claim 4, further comprising a gate resistance on the switch means side for the turn-on and a gate resistance on the switch means side for the turn-off, wherein the current-equivalent value abnormality detection means is provided. Is characterized in that an abnormality of a value corresponding to a current flowing through the gate resistor on the side of the switch means for turning on is detected.
[0021]
Furthermore, the gate drive circuit for a power semiconductor device according to claim 5 is characterized in that it is applied to a power semiconductor device in which a plurality of power semiconductor devices are connected in parallel and whose gate terminals are short-circuited.
In the invention according to claim 5, this gate drive circuit is applied to a plurality of power semiconductor elements connected in parallel, and the gate terminals of the plurality of gate drive circuits are short-circuited. Therefore, in any one of the gate drive circuits, when it is determined that the current equivalent value is not normal and the power semiconductor device is cut off, a short-circuit current flows through the short-circuited gate terminals, and this is caused by another gate drive circuit. Is detected as a current equivalent value and it is determined that the current equivalent value is not normal, so that the power semiconductor element is also cut off in other gate drive circuits. Therefore, when the power semiconductor element is forcibly cut off in one gate drive circuit, the other power semiconductor elements are also forcibly cut off, and one of the power semiconductor elements connected in parallel is There is no occurrence of a current imbalance or an oscillation phenomenon due to the cutoff state and other conduction states.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described.
FIG. 1 is a circuit diagram showing an example of the gate drive circuit according to the first embodiment of the present invention, which is a gate drive circuit for driving the IGBT 3 constituting the inverter module 2 shown in FIG. is there.
[0023]
As shown in FIG. 6, the inverter module 2 includes a three-phase inverter and a gate drive circuit 5 for driving the inverter. The gate drive circuit 5 includes six inverters that constitute the inverter. Are provided for each of the IGBTs 3.
As shown in FIG. 1, a gate drive circuit 5 according to the first embodiment includes a short-circuit detection circuit 30 for detecting a short-circuit current in a gate drive unit 21 corresponding to the conventional gate drive circuit 5 shown in FIG. It is provided. The same parts as those in FIG. 8 are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0024]
As shown in FIG. 1, a DC power supply 11 for the gate drive circuit 5 includes a turn-on gate resistor 14, a gate-on switching element 12 composed of an N-channel MOSFET or an NPN transistor, and a P-channel MOSFET or a PNP transistor. The gate-off switching element 13 and the turn-off gate resistor 15 are connected in series to form a gate driver 21.
[0025]
Further, the potential between the gate-on gate resistor 14 and the switching element 12 is input as a short-circuit detection potential Vsh to an inverting input terminal of a comparison circuit 31 composed of a comparator or the like. Short-circuit detection potential Vsh input to the input terminal and short-circuit detection reference potential Vsh input to the non-inverting input terminal _TH Is compared with the reference potential Vsh for short-circuit detection. _TH When it becomes smaller, the output of the comparison circuit 31 becomes a high level, and using this as a trigger, the cutoff circuit 32 composed of a one-shot circuit or the like operates, and the short-circuit cutoff signal Sof which becomes a high level for a predetermined time is set. _SH Is output. The short-circuit detection reference potential Vsh _TH Is set based on the voltage of the DC power supply 11 and a potential that can be regarded as a short circuit current flowing.
[0026]
Short circuit cutoff signal Sof output from cutoff circuit 32 _SH Is inverted and input to the AND circuit 33, and the AND circuit 33 outputs the logical product of the control signal Sc from an external device (not shown) and the output of the cutoff circuit 32 to the gate terminals of the switching elements 12 and 13.
Next, the operation of the first embodiment will be described.
[0027]
If a short circuit has not occurred in the gate drive unit 21, the short circuit detection potential Vsh between the gate resistor 14 and the switching element 12 is equal to the positive voltage of the DC power supply 11, and the short circuit detection reference potential Vsh is used. _TH Therefore, the output of the comparison circuit 31 maintains the low level, and the output of the cutoff circuit 32, that is, the short-circuit cutoff signal Sof _SH Maintains the low level, the inverted input to the AND circuit 33 becomes high level, the output of the AND circuit 33 changes in the same manner as the input control signal Sc, and the switching element is turned on and off in response to the on / off command of the control signal Sc. 12 or 13 is turned on, whereby the IGBT 3 is turned on and off.
[0028]
From this state, if a noise signal is present on the control signal Sc, or if an abnormality occurs in the switching element 12 or 13, one of them does not operate normally and the DC power supply 11, the gate resistor 14, the switching element 12, When a short-circuit current occurs in the path between the gate resistor 13 and the gate resistor 15, the short-circuit detection potential Vsh between the gate resistor 14 and the switching element 12 decreases.
[0029]
Therefore, in the comparison circuit 31, the short-circuit detection potential Vsh is changed to the short-circuit detection reference potential Vsh. _TH , The output of the comparison circuit 31 becomes a high level, and this is used as a trigger to trigger the short-circuit cutoff signal Sof from the cutoff circuit 32. _SH Becomes high level, whereby the output of the AND circuit 33 is controlled to low level regardless of the control signal Sc. Therefore, when the control signal Sc for turning on the IGBT 3 is input at this time, the IGBT 3 is forcibly controlled to be turned off, and the output of the comparison circuit 31 is changed to the abnormality detection signal S. _AL Is output to the external device to notify the external device of the abnormality.
[0030]
As described above, the short-circuit abnormality is detected based on the short-circuit detection potential Vsh, and the IGBT 3 is forcibly turned off when the short-circuit abnormality is detected. By continuously controlling the IGBT 3, erroneous control of the IGBT 3 can be avoided, and the reliability of the entire inverter module 2 can be improved.
[0031]
In addition, in the shut-off circuit 32, when a short-circuit abnormality is detected, the short-circuit cut-off signal Sof which becomes a high level only for a predetermined time is provided. _SH And the IGBT 3 is forcibly turned off only for a predetermined time, so that the control by the gate drive circuit 5 can be started after the predetermined time has elapsed. Therefore, for example, in the case of a temporary malfunction, the gate drive circuit 5 can be temporarily stopped and then restarted by control of an external device, which is effective.
[0032]
Further, by providing the short-circuit detection circuit 30 in this manner, the IGBT 3 can be forcibly shut off, and the control is continuously performed in a state where the short-circuit abnormality occurs and the IGBT 3 cannot be operated normally. can do. Therefore, it can be realized without increasing the capacitance of each element constituting the gate drive circuit 5, and the size and cost of the gate drive circuit 5 can be reduced.
[0033]
Further, since the value corresponding to the current flowing through the gate resistor 14 on the turn-on side is detected, and the abnormality on the switching element 12 side in which the IGBT 3 is controlled to be conductive is detected, the IGBT 3 is erroneously operated by the gate drive circuit 5. Can be swiftly prevented from being in a conductive state and affecting other circuits, and a short-circuit abnormality can be effectively detected.
[0034]
In the first embodiment, the potential between the gate resistor 14 and the switching element 12 is input to the comparison circuit 31 as a short-circuit detection potential Vsh, and a short-circuit abnormality is detected based on the short-circuit detection potential Vsh. However, the present invention is not limited to this. For example, as shown in FIG. 2, the potential between the switching element 13 and the gate resistor 15 is set to the short-circuit detection potential Vsh ′, and the potential is compared. The short-circuit detection potential Vsh 'input to the non-inverting input terminal of the circuit 31' is input to the non-inverting input terminal. _TH ′, A high-level signal may be output, and the shutoff circuit 32 may be operated based on this.
[0035]
Further, the saturation voltage when the switching element 12 or 13 is in the on state may be detected, and short-circuit detection may be performed based on the saturation voltage. A current detector may be connected in series with the gate resistor 14. Alternatively, short-circuit detection may be performed based on the current value detected thereby.
Next, a second embodiment of the present invention will be described.
[0036]
In the second embodiment, a short-circuit current is further detected in the gate drive circuit 5 having the protection circuit 6 shown in FIG.
As shown in FIG. 3, the overcurrent-equivalent potential Vi between the overcurrent detection terminal 16 of the IGBT 3 ′ and the overcurrent detection resistor 16 inserted between the emitter is applied to the non-inverting input terminal of the comparison circuit 17. And the overcurrent reference potential Vi input to the inverting input terminal. _TH Is compared with the overcurrent reference potential Vi. _TH When the value becomes larger than the threshold value, a high-level signal is output from the comparison circuit 17 and is input to the OR circuit 35.
[0037]
Further, the potential between the gate resistor 14 and the switching element 12 is input to the inverting input terminal of the comparison circuit 31 as the short-circuit detection potential Vsh, and the short-circuit detection reference potential Vsh is input to the non-inverting input terminal. _TH And the short-circuit detection potential Vsh is compared with the short-circuit detection reference potential Vsh. _TH When the value becomes smaller than that, a high-level signal is output from the comparison circuit 31 and is input to the OR circuit 35.
[0038]
Then, the OR circuit 35 calculates the logical sum of the comparison circuits 17 and 31, and inputs the result to the cutoff circuit 36 composed of a one-shot circuit or the like. When the OR output of the OR circuit 35 becomes high level, the shut-off circuit 36 outputs a forced shut-off signal Soff which becomes high level for a predetermined time by using the output as a trigger. , And the logical product of this and the control signal Sc from the external device is input to the gate terminals of the switching elements 12 and 13.
[0039]
The gate resistor 14, the switching elements 12 and 13, and the gate resistor 15 constitute a gate drive unit 21 corresponding to the gate drive circuit 5 in FIG. 9, and include an overcurrent detection resistor 16 for detecting an overcurrent, and a comparison circuit. 17, a protection circuit and a short circuit detection unit 40 are configured by the comparison circuit 31 for detecting a short circuit abnormality, the OR circuit 35, the cutoff circuit 36, and the AND circuit 37.
[0040]
Next, the operation of the second embodiment will be described.
Now, when the gate drive circuit 5 operates normally, the overcurrent-equivalent potential Vi corresponding to the overcurrent detected by the IGBT 3 'is equal to the reference potential Vi. _TH And the potential Vsh for detecting a short circuit between the gate resistor 14 and the switching element 12 is equal to the reference potential Vsh. _TH Therefore, the outputs of the comparison circuits 17 and 31 each become low level. Therefore, the output of the OR circuit 35 maintains the low level, and the output of the cutoff circuit 36 maintains the low level. Therefore, the inverted input to the AND circuit 37 becomes the high level, and the output of the AND circuit 37 becomes the control signal Sc. The switching elements 12 and 13 are turned on and off in response to the control signal Sc, and the IGBT 3 'is turned on and off in response to the control signal Sc.
[0041]
From this state, for example, noise is mixed in the signal to the gate terminal of each switching element 12, 13 and the switching element 12 or 13 malfunctions, and the DC power supply 11, the gate resistor 14, the switching elements 12, 13 and the gate resistor 15 When a short-circuit current is generated in the path of FIG. 2, the potential between the gate resistor 14 and the switching element 12 decreases, and the short-circuit detection potential Vsh becomes the reference potential Vsh. _TH , The output of the comparison circuit 31 goes high, and the output of the OR circuit 35 goes high.
[0042]
For this reason, the shutoff circuit 36 operates to output the forced cutoff signal Soff which becomes high level for a predetermined time, so that the output of the AND circuit 37 to which the forced cutoff signal Soff is inverted is input regardless of the control signal Sc. Become a level.
Therefore, the switching element 12 is controlled to be in the off state, the switching element 13 is controlled to be in the on state, the IGBT 3 'is forcibly controlled to be in the cutoff state regardless of the control signal Sc, and the output of the OR circuit 35 is changed to the abnormality detection signal. S _AL Is output to the external device to notify the external device that an abnormality has occurred. Therefore, at this time, the external device can recognize the abnormality of the gate drive circuit 5, and can stop the control of the corresponding IGBT 3 '.
[0043]
Further, for example, when an overcurrent occurs in the IGBT 3 ', the overcurrent-equivalent potential Vi becomes the reference potential Vi. _TH Is exceeded, the output of the comparison circuit 17 becomes high level, which is output to the cutoff circuit 36 via the OR circuit 35. For this reason, the shutoff circuit 36 outputs the forced shutoff signal Soff using this as a trigger, whereby the gate drive unit 21 is controlled to be turned off, and the IGBT 3 'is turned off regardless of the control signal Sc.
[0044]
Therefore, when an abnormality occurs in the gate drive circuit 5 or when an overcurrent occurs in the IGBT 3 ', it is possible to prevent the IGBT 3' from being continuously controlled in a state where the IGBT 3 'may malfunction, and In this case, the same operation and effect as those of the first embodiment can be obtained.
In this case, as in the first embodiment, the potential between the switching element 13 and the gate resistor 15 may be used as the short-circuit detection potential Vsh. The short-circuit abnormality may be detected based on the saturation voltage in the ON state or the detection signal of the current detector connected in series with the gate resistor 14.
[0045]
In the second embodiment, as shown in FIG. 10 described above, the turn-on gate resistor 14 and the turn-off gate resistor 15 are made common, and the potential between the switching elements 12 and 13 is changed by the gate resistor 15 ′. In the case where the voltage is supplied to the gate terminal of the IGBT 3 'through the switching circuit 12, as shown in FIG. The short-circuit detection potential Vsh input to the input terminal is the short-circuit detection reference potential Vsh input to the non-inverting input terminal. _TH When it becomes smaller than the above, a high-level signal may be output to the OR circuit 35.
[0046]
Also in this case, a current detector may be provided in series with the DC power supply 11 to detect short-circuit abnormality based on a detection signal of the current detector. The short-circuit abnormality detection may be performed based on this.
Next, a third embodiment of the present invention will be described.
The third embodiment is, as shown in FIG. 5, a module comprising an IGBT 3 'in which a diode 4 is connected in anti-parallel, and a gate drive circuit 5 shown in FIG. 3 for driving the IGBT 3'. And the IGBT modules Ma and Mb having the same configuration are connected in parallel. Specifically, IGBT 3a 'and IGBT 3b' are connected in parallel, and a gate drive circuit 5a for driving IGBT 3a 'and a gate drive circuit 5b for driving IGBT 3b' are connected to a common DC power supply 11. . In order to balance the switching between the IGBTs 3a 'and 3b', the gate terminals are connected by a short-circuit line 20.
[0047]
The gate drive circuit 5a and the gate drive circuit 5b have the same configuration as the gate drive circuit according to the second embodiment. In FIG. 5, "a" is added after each number to each part constituting the IGBT module Ma, and "b" is added after each number to each part constituting the IGBT module Mb.
In the IGBT modules Ma and Mb connected in parallel in this way, when the gate drive circuits 5a and 5b operate normally, the short-circuit detection potential Vsh is set to the reference potential in the gate drive circuits 5a and 5b. Vsh _TH And the overcurrent-equivalent potential Vi is higher than its reference potential Vi. _TH , The output of each comparison circuit maintains the low level, and the AND circuits 19a and 19b output signals equivalent to the input control signal Sc. Therefore, the switching elements 12a and 13a, 12b and 13b perform on / off operations according to the control signal Sc, and accordingly, the IGBTs 3a 'and 3b' perform on / off operations.
[0048]
From this state, for example, if an overcurrent is detected on the IGBT 3b side and an overcurrent should normally be detected also in the IGBT 3a, but due to variations in elements, the IGBT 3a does not detect an overcurrent. On the IGBT 3b side, the overcurrent-equivalent potential Vi is equal to its reference potential Vi. _TH , The output of the comparison circuit 17b goes high, the output of the OR circuit 35b goes high, the shutoff circuit 36b operates, and the output of the AND circuit 37b is turned off regardless of the control signal Sc. , IGBT 3b 'are forcibly controlled to be in a cutoff state.
[0049]
At this time, since the gate terminals of the IGBTs 3a 'and 3b' are connected by the short-circuit line 20, when the control signal Sc is a signal for controlling the IGBTs 3a 'and 3b' to the ON state, the switching of the gate drive circuit 5a is performed. The element 12a and the switching element 13b of the gate drive circuit 5b are turned on, and a short-circuit current flows between the gate drive circuits 5a and 5b connected in parallel.
[0050]
For this reason, in the gate drive circuit 5a, since a large amount of current flows through the gate resistor 14a, the short-circuit detection potential Vsh between the gate resistor 14a and the switching element 12a decreases, and the short-circuit detection potential Vsh in the comparison circuit 31a. Is the reference potential Vsh _TH At the time when the output voltage falls below the threshold, the output goes to the high level, and this is input to the cutoff circuit 36a via the OR circuit 35a.
[0051]
As a result, the cutoff circuit 36a operates and the output of the AND circuit 37a becomes low level regardless of the control signal Sc, so that the IGBT 3a 'is forcibly cut off also in the gate drive circuit 5a.
That is, although overcurrent is not detected in the gate drive circuit 5a, the IGBT 3b 'is forcibly cut off in the gate drive circuit 5b, so that the IGBT 3a' is also forcibly cut off in the gate drive circuit 5a '. That is, the IGBTs 3a 'and 3b' are forcibly shut off.
[0052]
Therefore, even if the IGBTs 3a 'and 3b' that are to be operated in the same manner and are not able to detect both overcurrents due to variations in elements or the like, both can be forcibly shut off.
Similarly, for example, when a short circuit occurs on the gate drive circuit 5a side, the gate drive circuit 5a detects this with a decrease in the short-circuit detection potential Vsh, and forcibly controls the IGBT 3a 'to be in a cutoff state. . When the control signal Sc for controlling the IGBTs 3a 'and 3b' to be turned on is input, the gate drive circuit 5a is forcibly controlled to be in the cutoff state. The element 13a is turned on, and in the gate drive circuit 5b, the switching element 12b is turned on.
[0053]
Therefore, a short-circuit current flows through the path of the DC power supply 11, the switching element 12b, the short-circuit line 20, and the switching element 13a.
Therefore, in the gate drive circuit 5b, a large amount of current flows through the gate resistor 14b, so that the potential Vsh for detecting a short circuit between the gate resistor 14b and the switching element 12b decreases, and the potential Vsh for detecting the short circuit in the comparison circuit 31b. Is the reference potential Vsh _TH At the point when the output voltage falls below the threshold value, the output goes to a high level, which is input to the cutoff circuit 36a via the OR circuit 35a, and thereafter the IGBT 3b 'is forcibly cut off in the same manner. Therefore, when a short circuit occurs in any one of the gate drive circuits and is forcibly shut off, the other gate drive circuit can also forcibly shut off this.
[0054]
In this case, as in the second embodiment, the potential between the switching element 13 and the gate resistor 15 may be used as the short-circuit detection potential Vsh. The short-circuit abnormality may be detected based on the saturation voltage when is in the ON state or a detection signal of a current detector connected in series with the gate resistors 14a and 14b. May be detected.
[0055]
In the third embodiment, the case where two IGBTs 3a 'and IGBT 3b' are connected in parallel has been described. However, the present invention is not limited to this case, and three or more IGBTs are connected in parallel. Can be applied.
Further, in each of the above embodiments, the case where the present invention is applied to the IGBT forming the inverter is described. However, the present invention is not limited to this, and the present invention can be applied to a power converter such as a converter and a chopper circuit. Further, the present invention can be applied to a power semiconductor element used for power control and MOSFET, regardless of the IGBT.
[0056]
In each of the above embodiments, the switching elements 12 and 13 are connected in series to the power supply 11, and the potential between the switching elements 12 and 13 is supplied to the IGBT 3 or 3 'to control the IGBTs 3 and 3'. The description has been given of the case where the present invention is applied to a gate drive circuit configured to perform the above-described operation. However, the present invention is not limited to this, and is applicable to any gate drive circuit that controls the gate voltage to the IGBTs 3 and 3 'by using switching means. can do.
[0057]
In each of the above embodiments, the switching elements 12 and 13 correspond to switching means, the IGBTs 3 and 3 'correspond to power semiconductor elements, and the comparison circuits 31, 31', 31a, and 31b detect current equivalent value abnormality. The shutoff circuit 32, the AND circuit 33, the OR circuit 35 (35a, 35b), the shutoff circuit 36 (36a, 36b), and the AND circuit 37 (37a, 37b) correspond to the forced shutoff means.
[0058]
【The invention's effect】
As described above, according to the power semiconductor device gate drive circuit according to claims 1 to 4 of the present invention, the current corresponding to the current flowing through the last-stage switch means for controlling the gate voltage of the power semiconductor device. When the abnormality of the equivalent value is detected, and when the abnormality of the current equivalent value is detected, regardless of the control of the switch means, the power semiconductor element is forcibly controlled to be shut off, so that a short circuit abnormality or the like in the gate drive circuit can be promptly performed. The power semiconductor element can be forcibly cut off at this point, thereby improving the reliability of the gate drive circuit and improving the reliability of the system using this gate drive circuit. It can be realized without increasing the number of circuits or the cost.
[0059]
Furthermore, according to the gate drive circuit for a power semiconductor device according to claim 5, when any one of the plurality of power semiconductor devices is forcibly shut off, the other power semiconductor devices are also forcibly shut off. It is possible to prevent currents from becoming unbalanced or oscillating due to one of the power semiconductor elements connected in parallel being in a cutoff state and the other being in a conductive state. Can be avoided.
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating an example of a gate drive circuit according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing another example of the gate drive circuit according to the first embodiment.
FIG. 3 is a circuit diagram illustrating an example of a gate drive circuit according to a second embodiment.
FIG. 4 is a circuit diagram showing another example of the gate drive circuit according to the second embodiment.
FIG. 5 is a circuit diagram illustrating an example of a gate drive circuit according to a third embodiment.
FIG. 6 is a circuit diagram illustrating an example of an inverter module to which the present invention is applied.
FIG. 7 is a circuit diagram showing another example of the inverter module to which the present invention is applied.
FIG. 8 is a circuit diagram showing an example of a conventional gate drive circuit.
FIG. 9 is a circuit diagram illustrating an example of a conventional gate drive circuit including a protection circuit.
FIG. 10 is a circuit diagram showing another example of a conventional gate drive circuit provided with a protection circuit.
FIG. 11 is a circuit diagram showing an example of a case where IGBT modules are connected in parallel.
[Explanation of symbols]
2 Inverter module
3 IGBT
3 ', 3a', 3b 'sense IGBT
4 Diode
5 Gate drive circuit
6 Protection circuit
11 DC power supply
12,13 switching element
14, 15, 15 'Gate resistance
16 Overcurrent detection resistor
17, 17a, 17b Comparison circuit
18, 32 cut-off circuit
19, 33 AND circuit
21, 21 'data driver
31, 31a, 31b comparison circuit
35, 35a, 35b OR circuit
36, 36a, 36b cut-off circuit
37, 37a, 37b AND circuit
40 Protection and short-circuit detector

Claims

In a gate drive circuit for a power semiconductor device, wherein a gate voltage to a power semiconductor device is adjusted by controlling a switch device, a current equivalent value flowing through a last-stage switch device for controlling the gate voltage. Current equivalent value abnormality detection means for detecting abnormality of
Gate for driving the power semiconductor element, comprising: a forced cutoff means for forcibly shutting off the power semiconductor element when the current equivalent value abnormality detection means detects the abnormality of the current equivalent value. circuit.

The last-stage switch means is a turn-on switch means and a turn-off switch means connected in series,
2. The gate drive circuit for a power semiconductor device according to claim 1, wherein said current equivalent value abnormality detecting means detects an abnormality of a current equivalent value flowing through said turn-on switch means.

Comprising a gate resistor for the power semiconductor element,
2. The gate drive circuit for a power semiconductor device according to claim 1, wherein said current-equivalent-value abnormality detection means detects an abnormality in a current-equivalent value flowing through said gate resistor.

A gate resistance on the switch means side for the turn-on, and a gate resistance on the switch means side for the turn-off,
3. The gate of a power semiconductor device according to claim 2, wherein said current-equivalent-value abnormality detection means detects an abnormality of a current-equivalent value flowing through a gate resistor on a side of said turn-on switch means. Drive circuit.

5. The power semiconductor device gate drive circuit according to claim 1, wherein the power semiconductor device is applied to a plurality of power semiconductor devices connected in parallel and short-circuited between gate terminals.