JP2001197724A - Gate drive circuit for power semiconductor element - Google Patents

Gate drive circuit for power semiconductor element

Info

Publication number
JP2001197724A
JP2001197724A JP2000006399A JP2000006399A JP2001197724A JP 2001197724 A JP2001197724 A JP 2001197724A JP 2000006399 A JP2000006399 A JP 2000006399A JP 2000006399 A JP2000006399 A JP 2000006399A JP 2001197724 A JP2001197724 A JP 2001197724A
Authority
JP
Japan
Prior art keywords
circuit
power semiconductor
signal
voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000006399A
Other languages
Japanese (ja)
Inventor
Akitake Takizawa
聡毅 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2000006399A priority Critical patent/JP2001197724A/en
Publication of JP2001197724A publication Critical patent/JP2001197724A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve an over-current detection function in gate drive circuit of a power semiconductor element. SOLUTION: In a gate drive circuit 30 for IGBT2a, a collector-to-emitter voltage of IGBT2a is detected via a resistor 31 and a diode 32. When this detected value exceeds the voltage of a reference power supply 24a built in the over-current determining circuits 33, 34, it is determined that the IGBT2a is in the over-current condition. In this case, the IGBT2a is gradually turned OFF by operating a software cut-off circuit 23.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、インバータなど
の電力変換装置を形成する電力用半導体素子のゲート駆
動回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate drive circuit of a power semiconductor device forming a power converter such as an inverter.

【0002】[0002]

【従来の技術】図11は、この種の電力用半導体素子と
そのゲート駆動回路などからなる三相インバータの主回
路構成図であり、1は整流電源などの直流電源、2〜7
はIGBTとダイオードの逆並列回路とこのIGBTの
ゲート駆動回路(GDU)とからなる半導体スイッチ回
路、8は半導体スイッチ回路2〜7を図示の如く三相ブ
リッジ接続したインバータ回路のスナバコンデンサ、9
はこの三相インバータの負荷としての電動機である。
2. Description of the Related Art FIG. 11 is a diagram showing a main circuit configuration of a three-phase inverter comprising a power semiconductor device of this kind and a gate drive circuit thereof.
Is a semiconductor switch circuit composed of an anti-parallel circuit of an IGBT and a diode and a gate drive circuit (GDU) of the IGBT; 8 is a snubber capacitor of an inverter circuit in which semiconductor switch circuits 2 to 7 are connected in a three-phase bridge as shown in the figure;
Is an electric motor as a load of the three-phase inverter.

【0003】図12は図11に示した半導体スイッチ回
路2〜7の内、いずれか1組としての半導体スイッチ回
路2の従来例を示す詳細回路構成図である。
FIG. 12 is a detailed circuit diagram showing a conventional example of the semiconductor switch circuit 2 as one set of the semiconductor switch circuits 2 to 7 shown in FIG.

【0004】このゲート駆動回路20には図示しない外
部からのオン,オフ指令を絶縁,変換して後述のオン,
オフ信号として出力するインタフェース回路21と、該
オン,オフ信号に基づきIGBT2aをオン,オフさせ
るゲート電圧を生成するゲート電圧制御回路22と、I
GBT2aをソフト遮断するソフト遮断回路23と、I
GBT2aのエミッタ電流を検出するシャント抵抗2b
の両端電圧を監視し、該両端電圧が判定値を越えたとき
に、ゲート電圧制御回路22を不動作にすると共に、ソ
フト遮断回路23を動作させる過電流判定回路24と、
駆動電源25とを備えている。
The gate drive circuit 20 insulates and converts an external ON / OFF command (not shown) and converts it into an ON / OFF command which will be described later.
An interface circuit 21 for outputting as an off signal, a gate voltage control circuit 22 for generating a gate voltage for turning on and off the IGBT 2a based on the on and off signals,
A soft shutoff circuit 23 for soft shutting off the GBT 2a,
Shunt resistor 2b for detecting the emitter current of GBT 2a
An overcurrent judging circuit 24 for monitoring the voltage between the two terminals and, when the voltage exceeds the judgment value, disabling the gate voltage control circuit 22 and operating the soft cutoff circuit 23;
And a drive power supply 25.

【0005】図12に示した半導体スイッチ回路2が通
常のスイッチング動作時には、後述の過電流判定回路2
4が不動作(=出力が論理「L」レベル)であり、ソフ
ト遮断回路23も不動作(スイッチ23aが開路)であ
る。
[0005] When the semiconductor switch circuit 2 shown in FIG.
4 is inactive (= the output is at the logic "L" level), and the soft cutoff circuit 23 is also inactive (the switch 23a is open).

【0006】例えば、オン信号は論理「L」レベルがア
クティブとし、オフ信号は論理「H」レベルがアクティ
ブとすると、オン信号がアクティブになったときには論
理回路22aの出力が論理「L」レベル,論理回路22
bの出力が論理「L」レベル,スイッチ22cが閉路,
スイッチ22dが開路の状態となり、駆動電源25の電
圧が抵抗22eを介してIGBT2aのゲート−エミッ
タ間に印加され、従って、IGBT2aがターンオンす
る。また、オフ信号がアクティブになったときには論理
回路22aの出力が論理「H」レベル,論理回路22b
の出力が論理「H」レベル,スイッチ22cが開路,ス
イッチ22dが閉路の状態となり、IGBT2aのゲー
ト−エミッタ間の電圧が抵抗22fを介して放電し、従
って、IGBT2aがターンオフする。
For example, if the ON signal is active at a logic "L" level and the OFF signal is active at a logic "H" level, the output of the logic circuit 22a is at the logic "L" level when the ON signal is active. Logic circuit 22
b is at the logic "L" level, switch 22c is closed,
The switch 22d is open, and the voltage of the drive power supply 25 is applied between the gate and the emitter of the IGBT 2a via the resistor 22e, and the IGBT 2a is turned on. When the off signal becomes active, the output of the logic circuit 22a goes to the logic "H" level, and the logic circuit 22b
Is at a logic "H" level, the switch 22c is open and the switch 22d is closed, the voltage between the gate and the emitter of the IGBT 2a is discharged via the resistor 22f, and the IGBT 2a is turned off.

【0007】図11に示した三相インバータにおいて、
例えば、半導体スイッチ回路3のIGBTやダイオード
が短絡破壊状態になったとき、電動機9側で過負荷また
は短絡若しくは地絡状態になったときには半導体スイッ
チ回路2に過電流が流れる。この過電流をシャント抵抗
2bの両端電圧に変換し、この両端電圧が過電流判定回
路24を構成する基準電源24aが出力する判定値を越
えたときに、比較器24bが動作をしてその出力が論理
「H」レベルとなる。従って、論理回路22aの出力が
論理「H」レベル,論理回路22bの出力が論理「L」
レベル,スイッチ22c及びスイッチ22dが開路の状
態となり、その結果、ゲート電圧制御回路22が不動作
となり、一方、ソフト遮断回路23のスイッチ23aが
閉路状態となる。
In the three-phase inverter shown in FIG.
For example, an overcurrent flows through the semiconductor switch circuit 2 when the IGBT or the diode of the semiconductor switch circuit 3 is in a short-circuit destruction state or when the motor 9 is overloaded, short-circuited, or grounded. The overcurrent is converted into a voltage across the shunt resistor 2b. When the voltage across the shunt resistor 2b exceeds a determination value output from a reference power supply 24a constituting the overcurrent determination circuit 24, the comparator 24b operates to output the voltage. At the logic "H" level. Therefore, the output of the logic circuit 22a is at the logic "H" level, and the output of the logic circuit 22b is at the logic "L" level.
The level, the switch 22c and the switch 22d are in an open state, and as a result, the gate voltage control circuit 22 is inoperative, while the switch 23a of the soft cutoff circuit 23 is in a closed state.

【0008】このとき、抵抗23bの抵抗値を抵抗22
dの抵抗値より大きな値に設定することにより、IGB
T2aのゲート−エミッタ間の電圧が抵抗23bを介し
て緩やかに放電し、従って、IGBT2aが緩やかにタ
ーンオフする。その結果、ターンオフ時のサージ電圧が
抑制され、例えば、スナバコンデンサ8の容量を大きく
しなくてもよくなる。
At this time, the resistance of the resistor 23b is
By setting the resistance to a value larger than d, the IGB
The voltage between the gate and the emitter of T2a gradually discharges through the resistor 23b, and thus the IGBT 2a slowly turns off. As a result, the surge voltage at the time of turn-off is suppressed, and for example, the capacity of the snubber capacitor 8 does not need to be increased.

【0009】図13は、図12とは別の半導体スイッチ
回路2の従来例を示す詳細回路構成図である。
FIG. 13 is a detailed circuit configuration diagram showing a conventional example of a semiconductor switch circuit 2 different from that of FIG.

【0010】すなわちこの回路構成では、IGBT2a
を電流センス端子付きのIGBTとし、電流センス端子
とエミッタ端子との間に接続されたシャント抵抗2cの
両端電圧をゲート駆動回路20aで監視するようにして
いること以外は、上述の図12の回路構成での動作と同
じである。
That is, in this circuit configuration, the IGBT 2a
Is an IGBT with a current sense terminal, and the voltage between both ends of the shunt resistor 2c connected between the current sense terminal and the emitter terminal is monitored by the gate drive circuit 20a. The operation is the same as that of the configuration.

【0011】[0011]

【発明が解決しようとする課題】図12に示した従来の
ゲート駆動回路の回路構成によると、主回路電流を流す
大型のシャント抵抗を必要とし、その結果、電力変換装
置全体が大型化し、コストアップになるという問題があ
った。
According to the circuit configuration of the conventional gate drive circuit shown in FIG. 12, a large shunt resistor for passing the main circuit current is required, and as a result, the entire power converter becomes large, and the cost is reduced. There was a problem of getting up.

【0012】また、図13に示した従来のゲート駆動回
路によると、周知の如く、電流センス端子の周波数特性
が悪く、過電流に対する高速応答を阻害していた。
Further, according to the conventional gate drive circuit shown in FIG. 13, as is well known, the frequency characteristic of the current sense terminal is poor and the high-speed response to overcurrent is hindered.

【0013】この発明の目的は、上記問題点を解決する
電力用半導体素子のゲート駆動回路を提供することにあ
る。
An object of the present invention is to provide a gate drive circuit for a power semiconductor device which solves the above problems.

【0014】[0014]

【課題を解決するための手段】この第1の発明は、電力
変換装置を形成する電力用半導体素子のゲート駆動回路
において、このゲート駆動回路には、外部からのオン,
オフ指令をオン,オフ信号に変換するインタフェース回
路と、該オン,オフ信号に基づき前記電力用半導体素子
をオン,オフさせるゲート電圧を生成するゲート電圧制
御回路と、前記電力用半導体素子をソフト遮断するソフ
ト遮断回路と、前記オン信号が発生中の前記電力用半導
体素子の主端子間電圧を監視し、該主端子間電圧が判定
値を越えたときに、前記ゲート電圧制御回路を不動作に
すると共に、前記ソフト遮断回路を動作させる過電流判
定回路とを備えたことを特徴とする。
According to a first aspect of the present invention, there is provided a gate drive circuit of a power semiconductor device forming a power conversion device, wherein the gate drive circuit includes an external ON,
An interface circuit for converting an off command into an on / off signal; a gate voltage control circuit for generating a gate voltage for turning on / off the power semiconductor element based on the on / off signal; and a soft cutoff of the power semiconductor element A soft cutoff circuit that monitors the voltage between the main terminals of the power semiconductor element during which the ON signal is generated, and disables the gate voltage control circuit when the voltage between the main terminals exceeds a determination value. And an overcurrent determination circuit for operating the soft cutoff circuit.

【0015】第2の発明は前記ゲート駆動回路におい
て、このゲート駆動回路には、外部からのオン,オフ指
令をオン,オフ信号に変換するインタフェース回路と、
該オン,オフ信号に基づき前記電力用半導体素子をオ
ン,オフさせるゲート電圧を生成するゲート電圧制御回
路と、前記電力用半導体素子をソフト遮断するソフト遮
断回路と、前記オン信号が発生中の前記電力用半導体素
子の主端子間電圧を監視し、該主端子間電圧が判定値を
越えた状態で確認時限を経過したときに、前記ゲート電
圧制御回路を不動作にすると共に、前記ソフト遮断回路
を動作させる過電流判定回路とを備えたことを特徴とす
る。
According to a second aspect of the present invention, in the gate drive circuit, the gate drive circuit includes an interface circuit for converting an external ON / OFF command into an ON / OFF signal;
A gate voltage control circuit for generating a gate voltage for turning on and off the power semiconductor device based on the on / off signal, a soft cutoff circuit for soft cutting off the power semiconductor device, and The voltage between the main terminals of the power semiconductor element is monitored, and when the confirmation time has elapsed in a state where the voltage between the main terminals has exceeded the determination value, the gate voltage control circuit is disabled and the soft cutoff circuit is provided. And an overcurrent judging circuit for operating the circuit.

【0016】第3の発明は前記ゲート駆動回路におい
て、このゲート駆動回路には、外部からのオン,オフ指
令をオン,オフ信号に変換するインタフェース回路と、
該オン,オフ信号に基づき前記電力用半導体素子をオ
ン,オフさせるゲート電圧を生成するゲート電圧制御回
路と、前記電力用半導体素子をソフト遮断するソフト遮
断回路と、前記オン信号が発生中の前記電力用半導体素
子の主端子間電圧を監視し、該主端子間電圧が判定値を
越えた状態で確認時限を経過したとき、又はこの状態中
に前記オフ信号が発せられたときに、前記ゲート電圧制
御回路を不動作にすると共に、前記ソフト遮断回路を動
作させる過電流判定回路とを備えたことを特徴とする。
According to a third aspect of the present invention, in the gate drive circuit, the gate drive circuit includes an interface circuit for converting an external ON / OFF command into an ON / OFF signal;
A gate voltage control circuit for generating a gate voltage for turning on and off the power semiconductor device based on the on / off signal, a soft cutoff circuit for soft cutting off the power semiconductor device, and The voltage between the main terminals of the power semiconductor element is monitored, and when the confirmation time has elapsed in a state where the voltage between the main terminals has exceeded the determination value, or when the OFF signal is issued during this state, An overcurrent determination circuit for disabling the voltage control circuit and operating the soft cutoff circuit.

【0017】第4の発明は前記ゲート駆動回路におい
て、このゲート駆動回路には、外部からのオン,オフ指
令をオン,オフ信号に変換するインタフェース回路と、
該オン,オフ信号に基づき前記電力用半導体素子をオ
ン,オフさせるゲート電圧を生成するゲート電圧制御回
路と、前記電力用半導体素子をソフト遮断するソフト遮
断回路と、前記オン信号が発生中の前記電力用半導体素
子の主端子間電圧を監視し、該主端子間電圧が第1の判
定値を越えたときに、前記ゲート電圧制御回路を介して
該電力用半導体素子をオフさせ、前記監視中の前記主端
子間電圧が第2の判定値(>第1の判定値)を越えたと
きに、前記ゲート電圧制御回路を不動作にすると共に、
前記ソフト遮断回路を動作させる過電流判定回路とを備
えたことを特徴とする。
According to a fourth aspect of the present invention, in the gate drive circuit, the gate drive circuit includes an interface circuit for converting an external ON / OFF command into an ON / OFF signal;
A gate voltage control circuit for generating a gate voltage for turning on and off the power semiconductor device based on the on / off signal, a soft cutoff circuit for soft cutting off the power semiconductor device, and Monitoring the voltage between the main terminals of the power semiconductor element, and turning off the power semiconductor element via the gate voltage control circuit when the voltage between the main terminals exceeds the first determination value; When the voltage between the main terminals exceeds a second determination value (> first determination value), the gate voltage control circuit is deactivated,
An overcurrent determination circuit for operating the soft cutoff circuit.

【0018】第5の発明は前記ゲート駆動回路におい
て、このゲート駆動回路には、外部からのオン,オフ指
令をオン,オフ信号に変換するインタフェース回路と、
該オン,オフ信号に基づき前記電力用半導体素子をオ
ン,オフさせるゲート電圧を生成するゲート電圧制御回
路と、前記電力用半導体素子をソフト遮断するソフト遮
断回路と、前記オン信号が発生中の前記電力用半導体素
子の主端子間電圧を監視し、該主端子間電圧が第1の判
定値を越えた状態で第1の確認時限を経過したときに、
前記ゲート電圧制御回路を介して該電力用半導体素子を
オフさせ、前記監視中の前記主端子間電圧が第2の判定
値(>第1の判定値)を越えた状態で第2の確認時限を
経過したときに、前記ゲート電圧制御回路を不動作にす
ると共に、前記ソフト遮断回路を動作させる過電流判定
回路とを備えたことを特徴とする。
According to a fifth aspect of the present invention, in the gate drive circuit, the gate drive circuit includes an interface circuit for converting an external ON / OFF command into an ON / OFF signal;
A gate voltage control circuit for generating a gate voltage for turning on and off the power semiconductor device based on the on / off signal, a soft cutoff circuit for soft cutting off the power semiconductor device, and When the voltage between the main terminals of the power semiconductor element is monitored, and the first confirmation time has passed while the voltage between the main terminals has exceeded the first determination value,
The power semiconductor element is turned off via the gate voltage control circuit, and a second confirmation time period is set in a state where the voltage between the main terminals being monitored exceeds a second determination value (> first determination value). And an overcurrent judging circuit for disabling the gate voltage control circuit and operating the soft cutoff circuit when elapses.

【0019】第6の発明は前記ゲート駆動回路におい
て、このゲート駆動回路には、外部からのオン,オフ指
令をオン,オフ信号に変換するインタフェース回路と、
該オン,オフ信号に基づき前記電力用半導体素子をオ
ン,オフさせるゲート電圧を生成するゲート電圧制御回
路と、前記電力用半導体素子をソフト遮断するソフト遮
断回路と、前記オン信号が発生中の前記電力用半導体素
子の主端子間電圧を監視し、該主端子間電圧が第1の判
定値を越えた状態で第1の確認時限を経過したときに、
前記ゲート電圧制御回路を介して該電力用半導体素子を
オフさせ、前記監視中の前記主端子間電圧が第2の判定
値(>第1の判定値)を越えた状態で第2の確認時限を
経過したとき、又はこの状態中に前記オフ信号が発せら
れたときに、前記ゲート電圧制御回路を不動作にすると
共に、前記ソフト遮断回路を動作させる過電流判定回路
とを備えたことを特徴とする。
According to a sixth aspect of the present invention, in the gate drive circuit, the gate drive circuit includes an interface circuit for converting an external ON / OFF command into an ON / OFF signal;
A gate voltage control circuit for generating a gate voltage for turning on and off the power semiconductor device based on the on / off signal, a soft cutoff circuit for soft cutting off the power semiconductor device, and When the voltage between the main terminals of the power semiconductor element is monitored, and the first confirmation time has passed while the voltage between the main terminals has exceeded the first determination value,
The power semiconductor element is turned off via the gate voltage control circuit, and a second confirmation time period is set in a state where the voltage between the main terminals being monitored exceeds a second determination value (> first determination value). And when the off signal is issued during this state, the gate voltage control circuit is disabled and the soft cutoff circuit is activated. And

【0020】この発明は、電力用半導体換素子において
は該素子の主端子間電流が増大するのに伴って、該主端
子間電圧も上昇することに着目してなされたものであ
る。
The present invention has been made in view of the fact that, in a power semiconductor conversion device, as the current between the main terminals of the device increases, the voltage between the main terminals also increases.

【0021】従って、オン期間中の電力用半導体素子の
主端子間電圧を監視し、該主端子間電圧が所定の判定値
を越えているときには、該素子が過電流状態になってい
ると判定できる。
Therefore, the voltage between the main terminals of the power semiconductor element during the ON period is monitored, and when the voltage between the main terminals exceeds a predetermined judgment value, it is judged that the element is in an overcurrent state. it can.

【0022】[0022]

【発明の実施の形態】図1は、この発明の第1の実施の
形態を示す半導体スイッチ回路の回路構成図であり、図
12,13に示した従来例回路と同一機能を有するもの
には同一符号を付している。
FIG. 1 is a circuit diagram showing a semiconductor switch circuit according to a first embodiment of the present invention. The semiconductor switch circuit having the same functions as those of the conventional circuit shown in FIGS. The same reference numerals are given.

【0023】すなわち、IGBT2aに対するゲート駆
動回路30として、インタフェース回路21,ゲート電
圧制御回路22,ソフト遮断回路23,駆動電源25の
他に、抵抗31と、ダイオード32と、過電流判定回路
33,34のいずれかとを備えている。
That is, as the gate drive circuit 30 for the IGBT 2a, in addition to the interface circuit 21, the gate voltage control circuit 22, the soft cutoff circuit 23, and the drive power supply 25, a resistor 31, a diode 32, and overcurrent determination circuits 33 and 34. And either.

【0024】図示の如く接続されている抵抗31とダイ
オード32とでIGBT2aのコレクタ−エミッタ間の
電圧を検出できる。すなわち、IGBT2aがオン期間
中は駆動電源25→抵抗31→ダイオード32→IGB
T2a→駆動電源25の経路にも電流が流れ、ダイオー
ド32のアノード端子にはIGBT2aのコレクタ−エ
ミッタ間電圧に基づいた電圧が発生し、また、IGBT
2aがオフ期間中にはほぼ駆動電源25の電圧が発生す
る。従って、過電流判定回路33,34それぞれではダ
イオード32のアノード端子の電圧を監視している。
As shown in the figure, the voltage between the collector and the emitter of the IGBT 2a can be detected by the resistor 31 and the diode 32 connected to each other. That is, while the IGBT 2a is on, the driving power supply 25 → the resistor 31 → the diode 32 → IGB
A current also flows through the path from T2a to the drive power supply 25, and a voltage is generated at the anode terminal of the diode 32 based on the collector-emitter voltage of the IGBT 2a.
During the off period of 2a, the voltage of the drive power supply 25 is substantially generated. Therefore, each of the overcurrent determination circuits 33 and 34 monitors the voltage of the anode terminal of the diode 32.

【0025】図2は図1に示した過電流判定回路33の
詳細回路構成図であり、33aは判定値を出力する基準
電源、33bは前記判定値とダイオード32のアノード
端子の電圧とを比較する比較器、33cは論理回路であ
る。
FIG. 2 is a detailed circuit diagram of the overcurrent judging circuit 33 shown in FIG. 1. 33a is a reference power supply for outputting a judging value, and 33b compares the judging value with the voltage of the anode terminal of the diode 32. The comparator 33c is a logic circuit.

【0026】図2の回路構成において、ダイオード32
のアノード端子の電圧はIGBT2aの電流の増大に伴
って上昇し、この電圧が基準電源33aからの判定値を
越えたときには比較器33bが動作して論理「H」レベ
ルを出力する。この論理「H」レベルの状態でインタフ
ェース回路21からオン信号(論理「L」レベル)が発
せられているとき、すなわち、IGBT2aがオン期間
中であれば、論理回路33cの出力も論理「H」レベル
となり、従って、論理回路22aの出力が論理「H」レ
ベル,論理回路22bの出力が論理「L」レベル,スイ
ッチ22c及びスイッチ22dが開路の状態となり、そ
の結果、ゲート電圧制御回路22が不動作となり、一
方、ソフト遮断回路23のスイッチ23aが閉路状態と
なり、IGBT2aのゲート−エミッタ間の電圧が抵抗
23bを介して緩やかに放電し、従って、IGBT2a
が緩やかにターンオフする。
In the circuit configuration of FIG.
The voltage of the anode terminal increases with an increase in the current of the IGBT 2a, and when this voltage exceeds a judgment value from the reference power supply 33a, the comparator 33b operates to output a logic "H" level. When an ON signal (logic "L" level) is issued from the interface circuit 21 in the state of the logic "H" level, that is, when the IGBT 2a is in the ON period, the output of the logic circuit 33c also has the logic "H" level. Therefore, the output of the logic circuit 22a is at a logic "H" level, the output of the logic circuit 22b is at a logic "L" level, and the switches 22c and 22d are in an open state. On the other hand, the switch 23a of the soft cutoff circuit 23 is closed, and the voltage between the gate and the emitter of the IGBT 2a gradually discharges through the resistor 23b, and thus the IGBT 2a
Turns off slowly.

【0027】図3は図1に示した過電流判定回路34の
詳細回路構成図であり、この過電流判定回路34には上
述の過電流判定回路33と同一機能の基準電源33a,
比較器33b,論理回路33cの他に、ディレー回路3
4aが付加されている。
FIG. 3 is a detailed circuit diagram of the overcurrent judging circuit 34 shown in FIG. 1. This overcurrent judging circuit 34 includes a reference power source 33a having the same function as the above-described overcurrent judging circuit 33,
In addition to the comparator 33b and the logic circuit 33c, the delay circuit 3
4a is added.

【0028】このディレー回路34aは、IGBT2a
がターンオン動作期間中(数マイクロ秒程度)には過電
流判定回路34を動作させない目的で設置されている
が、比較器33bのノイズ誤動作防止にも効果を発揮し
ている。
The delay circuit 34a includes an IGBT 2a
Is provided for the purpose of not operating the overcurrent determination circuit 34 during the turn-on operation period (about several microseconds), but is also effective in preventing noise malfunction of the comparator 33b.

【0029】図4は、この発明の第2の実施の形態を示
す半導体スイッチ回路の回路構成図であり、図1に示し
た実施形態回路と同一機能を有するものには同一符号を
付している。
FIG. 4 is a circuit diagram of a semiconductor switch circuit according to a second embodiment of the present invention. Components having the same functions as those of the circuit of the embodiment shown in FIG. I have.

【0030】すなわち、IGBT2aに対するゲート駆
動回路40として、インタフェース回路21,ゲート電
圧制御回路22,ソフト遮断回路23,駆動電源25,
抵抗31,ダイオード32の他に、過電流判定回路41
を備えている。
That is, as the gate drive circuit 40 for the IGBT 2a, the interface circuit 21, the gate voltage control circuit 22, the soft cutoff circuit 23, the drive power supply 25,
In addition to the resistor 31 and the diode 32, an overcurrent determination circuit 41
It has.

【0031】図5は図4に示した過電流判定回路41の
詳細回路構成図であり、この過電流判定回路41には上
述の過電流判定回路33,34と同一機能の基準電源3
3a,比較器33b,論理回路33c,ディレー回路3
4aの他に、フリップフロップ回路41aとオア回路4
1bとが付加されている。
FIG. 5 is a detailed circuit diagram of the overcurrent judging circuit 41 shown in FIG. 4. The overcurrent judging circuit 41 includes a reference power source 3 having the same function as the above-mentioned overcurrent judging circuits 33 and 34.
3a, comparator 33b, logic circuit 33c, delay circuit 3
4a, a flip-flop circuit 41a and an OR circuit 4
1b is added.

【0032】このフリップフロップ回路41aは、端子
Rに入力されている前記オン信号の立ち下がりでリセッ
トされ、出力端子Qは論理「L」レベルとなり、入力端
子Dが論理「H」レベル(比較器33bが動作)が入力
され、端子Cに入力されている前記オフ信号の立ち上が
りで、出力端子Qは論理「L」レベルから論理「H」レ
ベルに変化する。
The flip-flop circuit 41a is reset at the falling edge of the ON signal inputted to the terminal R, the output terminal Q goes to the logic "L" level, and the input terminal D goes to the logic "H" level (comparator). 33b is input), and the output terminal Q changes from the logic “L” level to the logic “H” level at the rise of the off signal input to the terminal C.

【0033】すなわち、過電流判定回路41では上述の
過電流判定回路34の機能の他に、ディレー回路34a
が確認時限を計測中に前記オフ信号が発せられたときに
は、IGBT2aが過電流状態にあるので、IGBT2
aが緩やかにターンオフさせる機能を備えている。
That is, in the overcurrent determination circuit 41, in addition to the function of the overcurrent determination circuit 34, the delay circuit 34a
When the off signal is issued during the measurement of the confirmation time period, the IGBT 2a is in an overcurrent state, so that the IGBT 2
a has a function of slowly turning off.

【0034】図6は、この発明の第3の実施の形態を示
す半導体スイッチ回路の回路構成図であり、図1に示し
た実施形態回路と同一機能を有するものには同一符号を
付している。
FIG. 6 is a circuit diagram showing a semiconductor switch circuit according to a third embodiment of the present invention. Components having the same functions as those of the embodiment shown in FIG. I have.

【0035】すなわち、IGBT2aに対するゲート駆
動回路50として、インタフェース回路21,ソフト遮
断回路23,駆動電源25,抵抗31,ダイオード32
の他に、ゲート電圧制御回路51と、過電流判定回路5
2,53のいずれかとを備えている。
That is, as the gate drive circuit 50 for the IGBT 2a, the interface circuit 21, the soft cutoff circuit 23, the drive power supply 25, the resistor 31, the diode 32
In addition, the gate voltage control circuit 51 and the overcurrent determination circuit 5
2, 53.

【0036】このゲート電圧制御回路51には図1に示
したゲート電圧制御回路22と同一機能の論理回路22
a、スイッチ22c,22d、抵抗22e,22fの他
に、オア回路51aと論理回路51bとが設置されてい
る。
The gate voltage control circuit 51 includes a logic circuit 22 having the same function as the gate voltage control circuit 22 shown in FIG.
a, switches 22c and 22d, resistors 22e and 22f, an OR circuit 51a and a logic circuit 51b.

【0037】図11に示した半導体スイッチ回路2が通
常のスイッチング動作時には、後述の過電流判定回路5
2,53が不動作(=双方の出力が論理「L」レベル)
であり、ソフト遮断回路23も不動作(スイッチ23a
が開路)である。
When the semiconductor switch circuit 2 shown in FIG. 11 performs a normal switching operation, an overcurrent determination circuit
2 and 53 are non-operational (= both outputs are at logic “L” level)
And the soft cutoff circuit 23 is also inoperative (switch 23a
Is open circuit).

【0038】例えば、オン信号は論理「L」レベルがア
クティブとし、オフ信号は論理「H」レベルがアクティ
ブとすると、オン信号がアクティブになったときには論
理回路22aの出力が論理「L」レベル,オア回路51
aの出力が論理「L」レベル,論理回路51bの出力が
論理「L」レベル,スイッチ22cが閉路,スイッチ2
2dが開路の状態となり、駆動電源25の電圧が抵抗2
2eを介してIGBT2aのゲート−エミッタ間に印加
され、従って、IGBT2aがターンオンする。また、
オフ信号がアクティブになったときには論理回路22a
の出力が論理「H」レベル,オア回路51aの出力が論
理「H」レベル、論理回路51bの出力が論理「H」レ
ベル,スイッチ22cが開路,スイッチ22dが閉路の
状態となり、IGBT2aのゲート−エミッタ間の電圧
が抵抗22fを介して放電し、従って、IGBT2aが
ターンオフする。
For example, assuming that the ON signal has a logic "L" level active and the OFF signal has a logic "H" level active, the output of the logic circuit 22a becomes the logic "L" level when the ON signal becomes active. OR circuit 51
a is at the logic "L" level, the output of the logic circuit 51b is at the logic "L" level, the switch 22c is closed, the switch 2
2d is in an open state, and the voltage of the drive power supply 25 is
The voltage is applied between the gate and the emitter of the IGBT 2a via 2e, so that the IGBT 2a is turned on. Also,
When the OFF signal becomes active, the logic circuit 22a
Is at a logic "H" level, the output of the OR circuit 51a is at a logic "H" level, the output of the logic circuit 51b is at a logic "H" level, the switch 22c is open and the switch 22d is closed, and the gate of the IGBT 2a is turned off. The voltage between the emitters discharges through the resistor 22f, and thus the IGBT 2a turns off.

【0039】図7は図6に示した過電流判定回路52の
詳細回路構成図であり、この過電流判定回路52には上
述の過電流判定回路33と同一機能の基準電源33a,
比較器33b,論理回路33cの他に、基準電源52
a,比較器52b,論理回路52cが付加されている。
なお、基準電源52aの電圧>基準電源33aの電圧に
設定されているものとする。
FIG. 7 is a detailed circuit diagram of the overcurrent judging circuit 52 shown in FIG. 6. The overcurrent judging circuit 52 includes a reference power source 33a having the same function as the above-described overcurrent judging circuit 33,
In addition to the comparator 33b and the logic circuit 33c, the reference power supply 52
a, a comparator 52b, and a logic circuit 52c.
It is assumed that the voltage of the reference power supply 52a is set to be larger than the voltage of the reference power supply 33a.

【0040】図7の回路構成において、ダイオード32
のアノード端子の電圧はIGBT2aの電流の増大に伴
って上昇し、この電圧が基準電源33aからの判定値を
越えたときには比較器33bが動作して論理「H」レベ
ルを出力する。この論理「H」レベルの状態でインタフ
ェース回路21からオン信号(論理「L」レベル)が発
せられているとき、すなわち、IGBT2aがオン期間
中であれば、論理回路33cの出力も論理「H」レベル
となり、従って、論理回路22aの出力が論理「H」レ
ベル,オア回路51aの出力が論理「H」レベル,論理
回路52bの出力が論理「H」レベル,スイッチ22c
が開路,スイッチ22dが閉路の状態となり、その結
果、IGBT2aのゲート−エミッタ間の電圧が抵抗2
2fを介して放電し、従って、IGBT2aがターンオ
フする。
In the circuit configuration of FIG.
The voltage of the anode terminal increases with an increase in the current of the IGBT 2a, and when this voltage exceeds a judgment value from the reference power supply 33a, the comparator 33b operates to output a logic "H" level. When an ON signal (logic "L" level) is issued from the interface circuit 21 in the state of the logic "H" level, that is, when the IGBT 2a is in the ON period, the output of the logic circuit 33c also has the logic "H" level. Accordingly, the output of the logic circuit 22a is at the logic "H" level, the output of the OR circuit 51a is at the logic "H" level, the output of the logic circuit 52b is at the logic "H" level, and the switch 22c
Is open and the switch 22d is closed. As a result, the voltage between the gate and the emitter of the IGBT 2a becomes the resistance 2
Discharge via 2f, thus turning off IGBT 2a.

【0041】また比較器33bが動作中に、ダイオード
32のアノード端子の電圧がIGBT2aの電流の増大
に伴って更に上昇し、この電圧が基準電源52aからの
判定値を越えたときには比較器52bが動作して論理
「H」レベルを出力する。この論理「H」レベルの状態
でインタフェース回路21からオン信号(論理「L」レ
ベル)が発せられているとき、すなわち、IGBT2a
がオン期間中であれば、論理回路52cの出力も論理
「H」レベルとなり、従って、論理回路22aの出力が
論理「H」レベル,論理回路52bの出力が論理「L」
レベル,スイッチ22c及びスイッチ22dが開路の状
態となり、その結果、ゲート電圧制御回路22が不動作
となり、一方、ソフト遮断回路23のスイッチ23aが
閉路状態となり、IGBT2aのゲート−エミッタ間の
電圧が抵抗23bを介して緩やかに放電し、従って、I
GBT2aが緩やかにターンオフする。
During operation of the comparator 33b, the voltage at the anode terminal of the diode 32 further increases with an increase in the current of the IGBT 2a, and when this voltage exceeds a judgment value from the reference power supply 52a, the comparator 52b operates. Operates to output a logic "H" level. When an ON signal (logic “L” level) is issued from the interface circuit 21 in the state of the logic “H” level, ie, the IGBT 2a
Is in the ON period, the output of the logic circuit 52c is also at the logic "H" level, so that the output of the logic circuit 22a is at the logic "H" level and the output of the logic circuit 52b is at the logic "L" level.
The level, the switch 22c and the switch 22d are in an open state, and as a result, the gate voltage control circuit 22 is inoperative, while the switch 23a of the soft cutoff circuit 23 is in a closed state, and the voltage between the gate and the emitter of the IGBT 2a is a resistance. 23b and slowly discharges through Ib
GBT 2a turns off slowly.

【0042】図8は図6に示した過電流判定回路53の
詳細回路構成図であり、この過電流判定回路53には上
述の過電流判定回路34,52と同一機能の基準電源3
3a,比較器33b,論理回路33c,ディレー回路3
4a,基準電源52a,比較器52b,論理回路52c
の他に、ディレー回路53aを備えている。
FIG. 8 is a detailed circuit diagram of the overcurrent judging circuit 53 shown in FIG. 6. This overcurrent judging circuit 53 includes a reference power source 3 having the same function as the above-mentioned overcurrent judging circuits 34 and 52.
3a, comparator 33b, logic circuit 33c, delay circuit 3
4a, reference power supply 52a, comparator 52b, logic circuit 52c
In addition, a delay circuit 53a is provided.

【0043】このディレー回路,34a,53aは、I
GBT2aがターンオン動作期間中(数マイクロ秒程
度)には過電流判定回路53における先述のターンオフ
機能及びソフト遮断の機能を動作させない目的で設置さ
れているが、比較器33b,52bのノイズ誤動作防止
にも効果を発揮している。
The delay circuits 34a and 53a
The GBT 2a is provided during the turn-on operation period (about several microseconds) so as not to operate the above-mentioned turn-off function and soft cut-off function in the overcurrent determination circuit 53. Is also effective.

【0044】図9は、この発明の第4の実施の形態を示
す半導体スイッチ回路の回路構成図であり、図6に示し
た実施形態回路と同一機能を有するものには同一符号を
付している。
FIG. 9 is a circuit diagram of a semiconductor switch circuit according to a fourth embodiment of the present invention. Components having the same functions as those of the circuit of the embodiment shown in FIG. I have.

【0045】すなわち、IGBT2aに対するゲート駆
動回路60として、インタフェース回路21,ソフト遮
断回路23,駆動電源25,抵抗31,ダイオード3
2,ゲート電圧制御回路51の他に、過電流判定回路6
1を備えている。
That is, as the gate drive circuit 60 for the IGBT 2a, the interface circuit 21, the soft cutoff circuit 23, the drive power supply 25, the resistor 31, the diode 3
2. In addition to the gate voltage control circuit 51, the overcurrent determination circuit 6
1 is provided.

【0046】図10は図9に示した過電流判定回路61
の詳細回路構成図であり、この過電流判定回路61には
上述の過電流判定回路53と同一機能の基準電源33
a,比較器33b,論理回路33c,ディレー回路34
a,基準電源52a,比較器52b,論理回路52c,
ディレー回路53aの他に、フリップフロップ回路61
aとオア回路61bとを備えている。
FIG. 10 shows the overcurrent judging circuit 61 shown in FIG.
The overcurrent determination circuit 61 includes a reference power supply 33 having the same function as the above-described overcurrent determination circuit 53.
a, comparator 33b, logic circuit 33c, delay circuit 34
a, reference power supply 52a, comparator 52b, logic circuit 52c,
In addition to the delay circuit 53a, a flip-flop circuit 61
a and an OR circuit 61b.

【0047】このフリップフロップ回路61aは、端子
Rに入力されている前記オン信号の立ち下がりでリセッ
トされ、出力端子Qは論理「L」レベルとなり、入力端
子Dが論理「H」レベル(比較器52bが動作)が入力
され、端子Cに入力されている前記オフ信号の立ち上が
りで、出力端子Qは論理「L」レベルから論理「H」レ
ベルに変化する。
The flip-flop circuit 61a is reset at the falling edge of the ON signal inputted to the terminal R, the output terminal Q goes to the logic "L" level, and the input terminal D goes to the logic "H" level (comparator). 52b is operated) and the output terminal Q changes from the logic "L" level to the logic "H" level at the rise of the off signal input to the terminal C.

【0048】すなわち、過電流判定回路61では上述の
過電流判定回路53の機能の他に、ディレー回路53a
が確認時限を計測中に前記オフ信号が発せられたときに
は、IGBT2aが過電流状態にあるので、IGBT2
aが緩やかにターンオフさせる機能を備えている。
That is, in the overcurrent determination circuit 61, in addition to the function of the overcurrent determination circuit 53, the delay circuit 53a
When the off signal is issued during the measurement of the confirmation time period, the IGBT 2a is in an overcurrent state, so that the IGBT 2
a has a function of slowly turning off.

【0049】[0049]

【発明の効果】この発明によれば、電力用半導体素子に
おいては該素子の主端子間電流が増大するのに伴って該
主端子間電圧も上昇することから、オン期間中の電力用
半導体素子の主端子間電圧を監視し、該主端子間電圧が
所定の判定値を越えているときには、該素子が過電流状
態になったことを検知でき、従来のような主回路電流を
流す大型のシャント抵抗,電流センス端子付きのIGB
Tが不要となる。
According to the present invention, in the power semiconductor device, the voltage between the main terminals increases with an increase in the current between the main terminals of the device. The main terminal voltage is monitored, and when the main terminal voltage exceeds a predetermined judgment value, it is possible to detect that the element is in an overcurrent state, and it is possible to detect a main circuit current as in a conventional large-sized circuit. IGB with shunt resistor and current sense terminal
T becomes unnecessary.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施の形態を示すゲート駆動
回路の回路構成図
FIG. 1 is a circuit configuration diagram of a gate drive circuit according to a first embodiment of the present invention;

【図2】図1の部分詳細回路構成図FIG. 2 is a partial detailed circuit configuration diagram of FIG. 1;

【図3】図1の部分詳細回路構成図FIG. 3 is a partial detailed circuit configuration diagram of FIG. 1;

【図4】この発明の第2の実施の形態を示すゲート駆動
回路の回路構成図
FIG. 4 is a circuit diagram of a gate drive circuit according to a second embodiment of the present invention;

【図5】図4の部分詳細回路構成図FIG. 5 is a partial detailed circuit configuration diagram of FIG. 4;

【図6】この発明の第3の実施の形態を示すゲート駆動
回路の回路構成図
FIG. 6 is a circuit configuration diagram of a gate drive circuit according to a third embodiment of the present invention.

【図7】図6の部分詳細回路構成図FIG. 7 is a partial detailed circuit configuration diagram of FIG. 6;

【図8】図6の部分詳細回路構成図FIG. 8 is a partial detailed circuit configuration diagram of FIG. 6;

【図9】この発明の第4の実施の形態を示すゲート駆動
回路の回路構成図
FIG. 9 is a circuit configuration diagram of a gate drive circuit according to a fourth embodiment of the present invention.

【図10】図9の部分詳細回路構成図FIG. 10 is a partial detailed circuit configuration diagram of FIG. 9;

【図11】三相インバータの主回路構成図、FIG. 11 is a main circuit configuration diagram of a three-phase inverter,

【図12】従来例を示すゲート駆動回路の回路構成図FIG. 12 is a circuit configuration diagram of a gate drive circuit showing a conventional example.

【図13】従来例を示すゲート駆動回路の回路構成図FIG. 13 is a circuit configuration diagram of a gate drive circuit showing a conventional example.

【符号の説明】[Explanation of symbols]

1…直流電源、2〜7…半導体スイッチ回路、8…スナ
バコンデンサ、9…電動機、2a…IGBT、2b,2
c…シャント抵抗、20,20a…ゲート駆動回路、2
1…インタフェース回路、22…ゲート電圧制御回路、
23…ソフト遮断回路、24…過電流判定回路、30…
ゲート駆動回路、31…抵抗、32…ダイオード、3
3,34…過電流判定回路、40…ゲート駆動回路、4
1…過電流判定回路、50…ゲート駆動回路、51…ゲ
ート電圧制御回路、52,53…過電流判定回路、60
…ゲート駆動回路、61…過電流判定回路。
DESCRIPTION OF SYMBOLS 1 ... DC power supply, 2-7 ... Semiconductor switch circuit, 8 ... Snubber capacitor, 9 ... Electric motor, 2a ... IGBT, 2b, 2
c: shunt resistor, 20, 20a: gate drive circuit, 2
1: Interface circuit, 22: Gate voltage control circuit,
23 ... soft cutoff circuit, 24 ... overcurrent judgment circuit, 30 ...
Gate drive circuit, 31: resistor, 32: diode, 3
3, 34: overcurrent determination circuit, 40: gate drive circuit, 4
DESCRIPTION OF SYMBOLS 1 ... Overcurrent determination circuit, 50 ... Gate drive circuit, 51 ... Gate voltage control circuit, 52,53 ... Overcurrent determination circuit, 60
... gate drive circuit, 61 ... overcurrent determination circuit.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 電力変換装置を形成する電力用半導体素
子のゲート駆動回路において、 このゲート駆動回路には、外部からのオン,オフ指令を
オン,オフ信号に変換するインタフェース回路と、 該オン,オフ信号に基づき前記電力用半導体素子をオ
ン,オフさせるゲート電圧を生成するゲート電圧制御回
路と、 前記電力用半導体素子をソフト遮断するソフト遮断回路
と、 前記オン信号が発生中の前記電力用半導体素子の主端子
間電圧を監視し、該主端子間電圧が判定値を越えたとき
に、 前記ゲート電圧制御回路を不動作にすると共に、前記ソ
フト遮断回路を動作させる過電流判定回路とを備えたこ
とを特徴とする電力用半導体素子のゲート駆動回路。
1. A gate drive circuit for a power semiconductor device forming a power converter, comprising: an interface circuit for converting an external ON / OFF command into an ON / OFF signal; A gate voltage control circuit that generates a gate voltage for turning on and off the power semiconductor element based on an off signal; a soft cutoff circuit that softly cuts off the power semiconductor element; and the power semiconductor that is generating the on signal. An overcurrent judging circuit for monitoring a voltage between main terminals of the element and, when the main terminal voltage exceeds a judgment value, disabling the gate voltage control circuit and operating the soft cutoff circuit. A gate drive circuit for a power semiconductor device, characterized in that:
【請求項2】 電力変換装置を形成する電力用半導体素
子のゲート駆動回路において、 このゲート駆動回路には、外部からのオン,オフ指令を
オン,オフ信号に変換するインタフェース回路と、 該オン,オフ信号に基づき前記電力用半導体素子をオ
ン,オフさせるゲート電圧を生成するゲート電圧制御回
路と、 前記電力用半導体素子をソフト遮断するソフト遮断回路
と、 前記オン信号が発生中の前記電力用半導体素子の主端子
間電圧を監視し、該主端子間電圧が判定値を越えた状態
で確認時限を経過したときに、 前記ゲート電圧制御回路を不動作にすると共に、前記ソ
フト遮断回路を動作させる過電流判定回路とを備えたこ
とを特徴とする電力用半導体素子のゲート駆動回路。
2. A gate drive circuit for a power semiconductor device forming a power converter, comprising: an interface circuit for converting an external ON / OFF command into an ON / OFF signal; A gate voltage control circuit that generates a gate voltage for turning on and off the power semiconductor element based on an off signal; a soft cutoff circuit that softly cuts off the power semiconductor element; and the power semiconductor that is generating the on signal. The voltage between the main terminals of the element is monitored, and when the confirmation time has elapsed while the voltage between the main terminals has exceeded the determination value, the gate voltage control circuit is disabled and the soft cutoff circuit is operated. A gate drive circuit for a power semiconductor device, comprising: an overcurrent determination circuit.
【請求項3】 電力変換装置を形成する電力用半導体素
子のゲート駆動回路において、 このゲート駆動回路には、外部からのオン,オフ指令を
オン,オフ信号に変換するインタフェース回路と、 該オン,オフ信号に基づき前記電力用半導体素子をオ
ン,オフさせるゲート電圧を生成するゲート電圧制御回
路と、 前記電力用半導体素子をソフト遮断するソフト遮断回路
と、 前記オン信号が発生中の前記電力用半導体素子の主端子
間電圧を監視し、該主端子間電圧が判定値を越えた状態
で確認時限を経過したとき、又はこの状態中に前記オフ
信号が発せられたときに、 前記ゲート電圧制御回路を不動作にすると共に、前記ソ
フト遮断回路を動作させる過電流判定回路とを備えたこ
とを特徴とする電力用半導体素子のゲート駆動回路。
3. A gate drive circuit for a power semiconductor device forming a power converter, comprising: an interface circuit for converting an external ON / OFF command into an ON / OFF signal; A gate voltage control circuit that generates a gate voltage for turning on and off the power semiconductor element based on an off signal; a soft cutoff circuit that softly cuts off the power semiconductor element; and the power semiconductor that is generating the on signal. The gate voltage control circuit monitors the voltage between the main terminals of the element, and when the confirmation time elapses in a state where the voltage between the main terminals exceeds the determination value, or when the off signal is issued during this state, A gate drive circuit for a power semiconductor device, comprising: an overcurrent judging circuit for disabling the circuit and operating the soft cutoff circuit.
【請求項4】 電力変換装置を形成する電力用半導体素
子のゲート駆動回路において、 このゲート駆動回路には、外部からのオン,オフ指令を
オン,オフ信号に変換するインタフェース回路と、 該オン,オフ信号に基づき前記電力用半導体素子をオ
ン,オフさせるゲート電圧を生成するゲート電圧制御回
路と、 前記電力用半導体素子をソフト遮断するソフト遮断回路
と、 前記オン信号が発生中の前記電力用半導体素子の主端子
間電圧を監視し、該主端子間電圧が第1の判定値を越え
たときに、前記ゲート電圧制御回路を介して該電力用半
導体素子をオフさせ、 前記監視中の前記主端子間電圧が第2の判定値(>第1
の判定値)を越えたときに、 前記ゲート電圧制御回路を不動作にすると共に、前記ソ
フト遮断回路を動作させる過電流判定回路とを備えたこ
とを特徴とする電力用半導体素子のゲート駆動回路。
4. A gate drive circuit for a power semiconductor device forming a power conversion device, the gate drive circuit comprising: an interface circuit for converting an external ON / OFF command into an ON / OFF signal; A gate voltage control circuit that generates a gate voltage for turning on and off the power semiconductor element based on an off signal; a soft cutoff circuit that softly cuts off the power semiconductor element; and the power semiconductor that is generating the on signal. Monitoring the voltage between the main terminals of the element, and turning off the power semiconductor element via the gate voltage control circuit when the voltage between the main terminals exceeds a first determination value; The terminal-to-terminal voltage is equal to the second determination value (> first
A gate drive circuit for a power semiconductor device, comprising: an overcurrent determination circuit that disables the gate voltage control circuit and activates the soft cutoff circuit when the threshold value exceeds the threshold value. .
【請求項5】 電力変換装置を形成する電力用半導体素
子のゲート駆動回路において、 このゲート駆動回路には、外部からのオン,オフ指令を
オン,オフ信号に変換するインタフェース回路と、 該オン,オフ信号に基づき前記電力用半導体素子をオ
ン,オフさせるゲート電圧を生成するゲート電圧制御回
路と、 前記電力用半導体素子をソフト遮断するソフト遮断回路
と、 前記オン信号が発生中の前記電力用半導体素子の主端子
間電圧を監視し、該主端子間電圧が第1の判定値を越え
た状態で第1の確認時限を経過したときに、前記ゲート
電圧制御回路を介して該電力用半導体素子をオフさせ、 前記監視中の前記主端子間電圧が第2の判定値(>第1
の判定値)を越えた状態で第2の確認時限を経過したと
きに、 前記ゲート電圧制御回路を不動作にすると共に、前記ソ
フト遮断回路を動作させる過電流判定回路とを備えたこ
とを特徴とする電力用半導体素子のゲート駆動回路。
5. A gate drive circuit for a power semiconductor device forming a power converter, comprising: an interface circuit for converting an external ON / OFF command into an ON / OFF signal; A gate voltage control circuit that generates a gate voltage for turning on and off the power semiconductor element based on an off signal; a soft cutoff circuit that softly cuts off the power semiconductor element; and the power semiconductor that is generating the on signal. Monitoring the voltage between the main terminals of the element, and when the first confirmation time has elapsed in a state where the voltage between the main terminals exceeds the first determination value, the power semiconductor element via the gate voltage control circuit; Is turned off, and the voltage between the main terminals being monitored is equal to a second determination value (> first
And an overcurrent determination circuit that activates the soft cutoff circuit while the gate voltage control circuit is deactivated when the second confirmation time has elapsed in a state exceeding the threshold value. A gate drive circuit for a power semiconductor device.
【請求項6】 電力変換装置を形成する電力用半導体素
子のゲート駆動回路において、 このゲート駆動回路には、外部からのオン,オフ指令を
オン,オフ信号に変換するインタフェース回路と、 該オン,オフ信号に基づき前記電力用半導体素子をオ
ン,オフさせるゲート電圧を生成するゲート電圧制御回
路と、 前記電力用半導体素子をソフト遮断するソフト遮断回路
と、 前記オン信号が発生中の前記電力用半導体素子の主端子
間電圧を監視し、該主端子間電圧が第1の判定値を越え
た状態で第1の確認時限を経過したときに、前記ゲート
電圧制御回路を介して該電力用半導体素子をオフさせ、 前記監視中の前記主端子間電圧が第2の判定値(>第1
の判定値)を越えた状態で第2の確認時限を経過したと
き、又はこの状態中に前記オフ信号が発せられたとき
に、 前記ゲート電圧制御回路を不動作にすると共に、前記ソ
フト遮断回路を動作させる過電流判定回路とを備えたこ
とを特徴とする電力用半導体素子のゲート駆動回路。
6. A gate drive circuit for a power semiconductor device forming a power converter, the gate drive circuit comprising: an interface circuit for converting an external ON / OFF command into an ON / OFF signal; A gate voltage control circuit that generates a gate voltage for turning on and off the power semiconductor element based on an off signal; a soft cutoff circuit that softly cuts off the power semiconductor element; and the power semiconductor that is generating the on signal. Monitoring the voltage between the main terminals of the element, and when the first confirmation time has elapsed in a state where the voltage between the main terminals exceeds the first determination value, the power semiconductor element via the gate voltage control circuit; Is turned off, and the voltage between the main terminals being monitored is equal to a second determination value (> first
When the second confirmation time period has passed in a state where the threshold voltage has exceeded the threshold value, or when the OFF signal has been issued during this state, the gate voltage control circuit is deactivated and the soft cutoff circuit is activated. A gate drive circuit for a power semiconductor device, comprising: an overcurrent determination circuit that operates the circuit.
JP2000006399A 2000-01-14 2000-01-14 Gate drive circuit for power semiconductor element Pending JP2001197724A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000006399A JP2001197724A (en) 2000-01-14 2000-01-14 Gate drive circuit for power semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000006399A JP2001197724A (en) 2000-01-14 2000-01-14 Gate drive circuit for power semiconductor element

Publications (1)

Publication Number Publication Date
JP2001197724A true JP2001197724A (en) 2001-07-19

Family

ID=18534935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000006399A Pending JP2001197724A (en) 2000-01-14 2000-01-14 Gate drive circuit for power semiconductor element

Country Status (1)

Country Link
JP (1) JP2001197724A (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036097A (en) * 2005-07-29 2007-02-08 Shinko Electric Co Ltd Excess current detector for power element
JP2007189828A (en) * 2006-01-13 2007-07-26 Hitachi Ltd Drive circuit of semiconductor device
DE102008038345A1 (en) 2007-12-25 2009-07-09 Mitsubishi Electric Corporation Error detection device
JP2010130822A (en) * 2008-11-28 2010-06-10 Renesas Electronics Corp Semiconductor device
JP2010220470A (en) * 2010-04-21 2010-09-30 Mitsubishi Electric Corp Failure detector of power element
JP2010259313A (en) * 2009-04-02 2010-11-11 Fuji Denki Thermosystems Kk Power conversion system
US7847604B2 (en) 2007-01-18 2010-12-07 Toyota Jidosha Kabushiki Kaisha Driving circuit for power semiconductor element including controlling circuit that provides control when detected voltage reaches predetermined voltage
WO2012046525A1 (en) * 2010-10-05 2012-04-12 ザインエレクトロニクス株式会社 Protection circuit
KR101261944B1 (en) 2010-09-17 2013-05-09 기아자동차주식회사 Inverter control system
JP2013175042A (en) * 2012-02-24 2013-09-05 Nissan Motor Co Ltd Current detector
JP2013214875A (en) * 2012-04-02 2013-10-17 Fuji Electric Co Ltd Semiconductor device
US8687330B2 (en) 2010-09-28 2014-04-01 Fuji Electric Co., Ltd. Semiconductor device
CN103715874A (en) * 2012-10-09 2014-04-09 富士电机株式会社 Gate driving circuit having a fault detecting circuit for a semiconductor switching device
JP2014143852A (en) * 2013-01-24 2014-08-07 Denso Corp Overcurrent protection circuit
CN104253555A (en) * 2013-06-26 2014-12-31 富士电机株式会社 Multilevel power conversion circuit
WO2016203937A1 (en) * 2015-06-16 2016-12-22 三菱電機株式会社 Drive control circuit for power semiconductor element
JP2017112779A (en) * 2015-12-18 2017-06-22 株式会社ミツバ Brushless motor driving device and relay action detection method
JP2017521982A (en) * 2014-07-09 2017-08-03 パワー インテグレーションズ スイッツランド ゲーエムベーハーPower Integrations Switzerland GmbH Multi-stage gate-off switching with dynamic timing
JP2018098938A (en) * 2016-12-14 2018-06-21 三菱電機株式会社 Drive system and power conversion device
WO2018142867A1 (en) * 2017-01-31 2018-08-09 株式会社デンソー Switch control device
KR101907687B1 (en) 2017-07-03 2018-10-12 현대오트론 주식회사 Insulated gate bipolar mode transistor gate driver
WO2020121419A1 (en) * 2018-12-11 2020-06-18 三菱電機株式会社 Drive circuit of power semiconductor element, and power semiconductor module using said drive circuit of power semiconductor element
WO2022255009A1 (en) * 2021-05-31 2022-12-08 株式会社デンソー Gate driving device
JP7195386B1 (en) 2021-07-27 2022-12-23 三菱電機株式会社 power converter

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036097A (en) * 2005-07-29 2007-02-08 Shinko Electric Co Ltd Excess current detector for power element
JP2007189828A (en) * 2006-01-13 2007-07-26 Hitachi Ltd Drive circuit of semiconductor device
JP4713347B2 (en) * 2006-01-13 2011-06-29 株式会社日立製作所 Semiconductor device drive circuit
US7847604B2 (en) 2007-01-18 2010-12-07 Toyota Jidosha Kabushiki Kaisha Driving circuit for power semiconductor element including controlling circuit that provides control when detected voltage reaches predetermined voltage
US8027132B2 (en) 2007-12-25 2011-09-27 Mitsubishi Electric Corporation Failure detection device for power circuit including switching element
JP2009159671A (en) * 2007-12-25 2009-07-16 Mitsubishi Electric Corp Failure detector of power element
DE102008038345B4 (en) * 2007-12-25 2016-04-07 Mitsubishi Electric Corporation Error detection device
CN102222882A (en) * 2007-12-25 2011-10-19 三菱电机株式会社 Failure detection device for power circuit including switching element
DE102008038345A1 (en) 2007-12-25 2009-07-09 Mitsubishi Electric Corporation Error detection device
JP4538047B2 (en) * 2007-12-25 2010-09-08 三菱電機株式会社 Failure detection device for power element
JP2010130822A (en) * 2008-11-28 2010-06-10 Renesas Electronics Corp Semiconductor device
JP2010259313A (en) * 2009-04-02 2010-11-11 Fuji Denki Thermosystems Kk Power conversion system
JP2010220470A (en) * 2010-04-21 2010-09-30 Mitsubishi Electric Corp Failure detector of power element
KR101261944B1 (en) 2010-09-17 2013-05-09 기아자동차주식회사 Inverter control system
US8687330B2 (en) 2010-09-28 2014-04-01 Fuji Electric Co., Ltd. Semiconductor device
JP2012080456A (en) * 2010-10-05 2012-04-19 Thine Electronics Inc Protection circuit
WO2012046525A1 (en) * 2010-10-05 2012-04-12 ザインエレクトロニクス株式会社 Protection circuit
JP2013175042A (en) * 2012-02-24 2013-09-05 Nissan Motor Co Ltd Current detector
JP2013214875A (en) * 2012-04-02 2013-10-17 Fuji Electric Co Ltd Semiconductor device
CN103715874A (en) * 2012-10-09 2014-04-09 富士电机株式会社 Gate driving circuit having a fault detecting circuit for a semiconductor switching device
JP2014079037A (en) * 2012-10-09 2014-05-01 Fuji Electric Co Ltd Gate drive circuit having failure detection circuit for semiconductor switch element
JP2014143852A (en) * 2013-01-24 2014-08-07 Denso Corp Overcurrent protection circuit
CN104253555A (en) * 2013-06-26 2014-12-31 富士电机株式会社 Multilevel power conversion circuit
US10680604B2 (en) 2014-07-09 2020-06-09 Power Integrations, Inc. Multi-stage gate turn-off with dynamic timing
JP2017521982A (en) * 2014-07-09 2017-08-03 パワー インテグレーションズ スイッツランド ゲーエムベーハーPower Integrations Switzerland GmbH Multi-stage gate-off switching with dynamic timing
US11469756B2 (en) 2014-07-09 2022-10-11 Power Integrations, Inc. Multi-stage gate turn-off with dynamic timing
WO2016203937A1 (en) * 2015-06-16 2016-12-22 三菱電機株式会社 Drive control circuit for power semiconductor element
JPWO2016203937A1 (en) * 2015-06-16 2018-03-08 三菱電機株式会社 Power semiconductor device drive control circuit
US10700678B2 (en) 2015-06-16 2020-06-30 Mitsubishi Electric Corporation Drive control circuit for power semiconductor element
JP2017112779A (en) * 2015-12-18 2017-06-22 株式会社ミツバ Brushless motor driving device and relay action detection method
JP2018098938A (en) * 2016-12-14 2018-06-21 三菱電機株式会社 Drive system and power conversion device
JP2018125959A (en) * 2017-01-31 2018-08-09 株式会社デンソー Switch controller
WO2018142867A1 (en) * 2017-01-31 2018-08-09 株式会社デンソー Switch control device
KR101907687B1 (en) 2017-07-03 2018-10-12 현대오트론 주식회사 Insulated gate bipolar mode transistor gate driver
WO2020121419A1 (en) * 2018-12-11 2020-06-18 三菱電機株式会社 Drive circuit of power semiconductor element, and power semiconductor module using said drive circuit of power semiconductor element
CN113169659A (en) * 2018-12-11 2021-07-23 三菱电机株式会社 Drive circuit for power semiconductor element and power semiconductor module using same
JPWO2020121419A1 (en) * 2018-12-11 2021-09-30 三菱電機株式会社 Drive circuits for power semiconductor elements and power semiconductor modules using them
US11404953B2 (en) 2018-12-11 2022-08-02 Mitsubishi Electric Corporation Drive circuit for power semiconductor element and power semiconductor module employing the same
CN113169659B (en) * 2018-12-11 2023-08-04 三菱电机株式会社 Driving circuit for power semiconductor element and power semiconductor module using same
JP7341163B2 (en) 2018-12-11 2023-09-08 三菱電機株式会社 Power semiconductor device drive circuit and power semiconductor module using the same
WO2022255009A1 (en) * 2021-05-31 2022-12-08 株式会社デンソー Gate driving device
JP7195386B1 (en) 2021-07-27 2022-12-23 三菱電機株式会社 power converter
JP2023018194A (en) * 2021-07-27 2023-02-08 三菱電機株式会社 Power conversion device

Similar Documents

Publication Publication Date Title
JP2001197724A (en) Gate drive circuit for power semiconductor element
JP4295928B2 (en) Semiconductor protection circuit
JP4144541B2 (en) Driver circuit for voltage-driven semiconductor device
KR101407245B1 (en) System for fault protection in IGBT
JP2669117B2 (en) Drive circuit for voltage-driven semiconductor devices
JPH11112313A (en) Semiconductor circuit and power transistor protection circuit
JPH1032976A (en) Drive circuit of self-quenching-type semiconductor device
JP3780898B2 (en) Power device drive circuit
JP3820167B2 (en) Semiconductor switching device
JP2001346376A (en) Method of driving gate of power semiconductor device
JP2018011467A (en) Gate drive circuit for semiconductor switching element
JPH05308717A (en) Shortcircuit protective circuit
JP2004129378A (en) Gate drive circuit for power semiconductor device
JP4713347B2 (en) Semiconductor device drive circuit
JP4946103B2 (en) Power converter
JPH07183781A (en) Semiconductor device and drive device therefor
JP2003079129A (en) Gate drive circuit and power converter using the same
JP3191661B2 (en) Semiconductor element overload protection circuit
JP3749109B2 (en) Power converter
JPH10336876A (en) Current breaker
JPH11195971A (en) Drive circuit for power device
JPH09331669A (en) Drive circuit for voltage drive type semiconductor element
JP2006014402A (en) Overcurrent protector of power converter
JPH09121553A (en) Inverter driving device
JPH10276075A (en) Driving circuit for voltage driven type semiconductor device