KR101075491B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR101075491B1
KR101075491B1 KR1020090003790A KR20090003790A KR101075491B1 KR 101075491 B1 KR101075491 B1 KR 101075491B1 KR 1020090003790 A KR1020090003790 A KR 1020090003790A KR 20090003790 A KR20090003790 A KR 20090003790A KR 101075491 B1 KR101075491 B1 KR 101075491B1
Authority
KR
South Korea
Prior art keywords
cerium oxide
particle size
slurry
semiconductor device
group
Prior art date
Application number
KR1020090003790A
Other languages
English (en)
Other versions
KR20100084351A (ko
Inventor
박점용
곽노정
최용수
유철휘
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090003790A priority Critical patent/KR101075491B1/ko
Priority to US12/489,747 priority patent/US8314030B2/en
Publication of KR20100084351A publication Critical patent/KR20100084351A/ko
Application granted granted Critical
Publication of KR101075491B1 publication Critical patent/KR101075491B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 기술은 CMP(Chemical Mechnical Polishing) 공정을 포함하는 반도체 소자의 제조방법에 관한 것으로, 상기 CMP 공정은 (ⅰ) 0.01㎛ ~ 1㎛ 범위의 입도를 갖는 산화세륨 입자 : 1㎛ ~ 10㎛ 범위의 입도를 갖는 산화세륨 입자의 부피 분율이 10:90 ~ 90:10인 바이모달(bimodal) 입도분포의 산화세륨 분말로서, 0.01㎛ ~ 1㎛의 입도를 갖는 산화세륨 입자는 비표면적이 5 ㎡/g 이상이며, 3㎚ 이상의 직경을 갖는 기공과 3㎚ 미만의 직경을 갖는 기공의 부피 분율이 8:2 ~ 2:8 범위이고, 1㎛ ~ 10㎛의 입도분포를 갖는 산화세륨 입자는 0.01㎛ ~ 1㎛의 입도를 갖는 산화세륨 입자의 응집으로 인해 형성된 2차 입자인 산화세륨 분말; (ⅱ) 중량평균분자량 2,000 ~ 8,000의 제1 폴리아크릴산과, 중량평균분자량 5,000 ~ 10,000의 제2 폴리아크릴산; (ⅲ) 중량평균분자량이 30 ~ 500이고 하이드록시기(OH), 카르복실기(COOH) 또는 둘 다를 포함하는 화합물; 및 (ⅳ) 물을 포함하는 슬러리를 이용하여 실시되는 것을 특징으로 한다. 이에 따르면, 피연마면에 대한 높은 연마 선택비, 높은 광역평탄도 및 웨이퍼의 긁힘 방지 효과 등 연마 특성 및 연마 효율이 향상되어, 소자의 신뢰성 및 경제성을 확보할 수 있다.
연마, CMP, 슬러리, 연마 선택비, 광역평탄도

Description

반도체 소자의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 연마 단계에서 연마 특성 및 연마 효율이 우수한 CMP(Chemical Mechnical Polishing) 슬러리를 적용함으로써 피연마면에 대한 연마 선택비 및 광역평탄도를 높일 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자 제조 공정 중의 평탄화 공정에 필수적인 CMP(Chemical Mechnical Polishing) 공정은 웨이퍼 전면과 회전하는 탄성 패드 사이에 액상의 슬러리를 투입하여, 제거하고자 물질을 화학적으로 제거하면서 동시에 초미립 연마재가 웨이퍼 표면을 기계적으로 제거 가공하는 것으로 이루어진다.
현재 반도체 제조 공정 중에 사용되고 있는 CMP 공정은 예를 들어, ILD(Inter Layer Dielectric) CMP, STI(Shallow Trench Isolation) CMP, 플러그 폴리 아이솔레이션(Plug Poly Isolation) 및 스토리지 노드 아이솔레이션(Storage Node Isolation) CMP, 및 금속(Metal) CMP 등으로 구분될 수 있다.
특히 이종막에 대한 CMP 공정에 있어서 반도체 소자의 신뢰성 및 경제성을 향상시키기 위하여 연마의 효율성 측면에서 피연마면에 대한 연마 속도가 높은 것이 바람직하다.
예를 들어, STI CMP의 경우 일반적으로 이용되는 CMP 슬러리는 질화막에 비해 산화막에 대한 연마 선택비가 충분히 높지 않아, 일정한 두께의 평탄한 산화막을 얻기 위하여 질화막을 두껍게 형성하여야 하는 문제점이 있다. 이러한 문제점을 해결하기 위하여는 질화막에 비하여 산화막에 대하여 높은 연마 선택비를 갖는 슬러리를 이용하여 CMP 공정을 실시하여야 한다.
또한, 종래 CMP 기술에 의하면 웨이퍼의 중앙 부분이 외곽에 비해 많이 연마되어 전체적으로 U자 모양 또는 W자 모양의 광역 종단면을 갖게 된다. 이러한 광역 평탄성 문제를 해결하기 위하여 실제 반도체 STI 공정에서는 질화막의 공정 마진을 크게 잡아 연마 종료 시점을 안정적으로 확보하고 있으나, 이는 공정상의 낭비로 작용하게 된다.
따라서, CMP 공정에서 웨이퍼 전체의 광역평탄성을 향상시킬 수 있는 연마 특성을 갖는 슬러리를 이용하는 것이 바람직하다.
또한, CMP 공정 중에는 연마재 또는 연마패드와 웨이퍼의 물리적 마찰에 의하여 피연마면 상에 긁힘이 발생할 수 있다. 따라서, 소자의 신뢰성 확보를 위해서는 CMP 공정에서 피연마면의 긁힘을 최소화하는 것이 바람직하다.
이와 같이, CMP 공정, 특히 CMP에 의하여 이종막이 드러나는 경우에, 피연마면에 대한 연마 속도가 높고, 긁힘 방지 특성을 가지며, 광역평탄도를 향상시킬 수 있는 연마 특성을 갖는 슬러리 이용이 요구되고 있다.
본 발명은 상기와 같은 과제를 해결하고자 하는 것으로, 반도체 소자 제조 시 피연마면에 대한 높은 연마 선택비, 긁힘 방지 특성 및 높은 광역평탄도 특성을 갖는 CMP 슬러리를 이용하여 CMP 공정을 실시함으로써 소자의 신뢰성 및 경제성을 확보할 수 있는 반도체 소자의 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 제조방법은 CMP(Chemical Mechnical Polishing) 공정을 포함하며, 상기 CMP 공정은 (ⅰ) 0.01㎛ ~ 1㎛ 범위의 입도를 갖는 산화세륨 입자 : 1㎛ ~ 10㎛ 범위의 입도를 갖는 산화세륨 입자의 부피 분율이 10:90 ~ 90:10인 바이모달(bimodal) 입도분포의 산화세륨 분말로서, 0.01㎛ ~ 1㎛의 입도를 갖는 산화세륨 입자는 비표면적이 5 ㎡/g 이상이며, 3㎚ 이상의 직경을 갖는 기공과 3㎚ 미만의 직경을 갖는 기공의 부피 분율이 8:2 ~ 2:8 범위이고, 1㎛ ~ 10㎛의 입도분포를 갖는 산화세륨 입자는 0.01㎛ ~ 1㎛의 입도를 갖는 산화세륨 입자의 응집으로 인해 형성된 2차 입자인 산화세륨 분말; (ⅱ) 중량평균분자량 2,000 ~ 8,000의 제1 폴리아크릴산과, 중량평균분자량 5,000 ~ 10,000의 제2 폴리아크릴산; (ⅲ) 중량평균분자량이 30 ~ 500이고 하이드록시기(OH), 카르복실기(COOH) 또는 둘 다를 포함하는 화합물; 및 (ⅳ) 물을 포함하는 슬러리를 이용하여 실시되는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 반도체 소자의 제조방법은 반도체 기판 상에 하드마스크를 형성하는 단계; 상기 하드마스크를 이용하여 상기 반도체 기판에 트렌치를 형성하는 단계; 상기 트렌치를 매립하도록 갭필 절연막을 형성하는 단계; 상기 하드마스크를 연마정지막으로 하여 상기 하드마스크가 노출될 때까지 CMP 공정을 실시하는 단계; 및 상기 하드마스크를 제거하는 단계를 포함하며, 상기 CMP 공정은 (ⅰ) 0.01㎛ ~ 1㎛ 범위의 입도를 갖는 산화세륨 입자 : 1㎛ ~ 10㎛ 범위의 입도를 갖는 산화세륨 입자의 부피 분율이 10:90 ~ 90:10인 바이모달(bimodal) 입도분포의 산화세륨 분말로서, 0.01㎛ ~ 1㎛의 입도를 갖는 산화세륨 입자는 비표면적이 5 ㎡/g 이상이며, 3㎚ 이상의 직경을 갖는 기공과 3㎚ 미만의 직경을 갖는 기공의 부피 분율이 8:2 ~ 2:8 범위이고, 1㎛ ~ 10㎛의 입도분포를 갖는 산화세륨 입자는 0.01㎛ ~ 1㎛의 입도를 갖는 산화세륨 입자의 응집으로 인해 형성된 2차 입자인 산화세륨 분말; (ⅱ) 중량평균분자량 2,000 ~ 8,000의 제1 폴리아크릴산과, 중량평균분자량 5,000 ~ 10,000의 제2 폴리아크릴산; (ⅲ) 중량평균분자량이 30 ~ 500이고 하이드록시기(OH), 카르복실기(COOH) 또는 둘 다를 포함하는 화합물; 및 (ⅳ) 물을 포함하는 슬러리를 이용하여 실시되는 것을 특징으로 한다.
본 발명에 따른 반도체 소자 제조방법에 의하면 피연마면에 대하여 높은 연마 선택비를 나타내는 슬러리를 이용하여 CMP 공정을 실시함으로써 균일한 두께의 피연마면을 얻을 수 있어, 광역평탄도를 최적으로 향상시킬 수 있다.
이에 따라 반도체 소자 제조에 있어서 CMP 공정시 공정 마진을 크게 잡을 필요가 없이 우수한 연마 특성을 발휘할 수 있어 연마 효율이 향상되므로 소자의 경제성을 확보할 수 있다.
또한, 본 발명에 따른 CMP 공정에서는 피연마면에 대한 긁힘이 방지되어 소자의 신뢰성을 확보할 수 있다.
나아가, CMP 공정시 소요되는 슬러리 사용량을 현저하게 감소시킬 수 있어 양산 공정시 소요되는 비용을 매우 큰 폭으로 절감할 수 있는 효과를 갖는다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 일 실시예에서는 반도체 소자의 제조 시의 CMP 공정에서,
(ⅰ) 0.01㎛ ~ 1㎛ 범위의 입도를 갖는 산화세륨 입자 : 1㎛ ~ 10㎛ 범위의 입도를 갖는 산화세륨 입자의 부피 분율이 10:90 ~ 90:10인 바이모달(bimodal) 입도분포의 산화세륨 분말로서, 0.01㎛ ~ 1㎛의 입도를 갖는 산화세륨 입자는 비표면적이 5 ㎡/g 이상이며, 3㎚ 이상의 직경을 갖는 기공과 3㎚ 미만의 직경을 갖는 기공의 부피 분율이 8:2 ~ 2:8 범위이고, 1㎛ ~ 10㎛의 입도분포를 갖는 산화세륨 입자는 0.01㎛ ~ 1㎛의 입도를 갖는 산화세륨 입자의 응집으로 인해 형성된 2차 입자 인 산화세륨 분말;
(ⅱ) 중량평균분자량 2,000 ~ 8,000의 제1 폴리아크릴산과, 중량평균분자량 5,000 ~ 10,000의 제2 폴리아크릴산;
(ⅲ) 중량평균분자량이 30 ~ 500이고 하이드록시기(OH), 카르복실기(COOH) 또는 둘 다를 포함하는 화합물; 및
(ⅳ) 물을 포함하는 슬러리를 이용하는 것을 특징으로 한다.
상기 CMP 슬러리에 있어서, 비표면적이 5 ㎡/g 이상이고, 3㎚ 이상의 직경을 갖는 기공과 3㎚ 미만의 직경을 갖는 기공의 부피 분율이 8:2 ~ 2:8 범위의 기공분포를 가지며, 0.01㎛ ~ 1㎛ 범위의 입도의 산화세륨 입자와, 중량평균분자량 2,000 ~ 8,000의 제1 폴리아크릴산, 및 중량평균분자량 5,000 ~ 10,000의 제2 폴리아크릴산을 혼합하는 경우, 상기 산화세륨 입자 중 일부가 서로 응집하여, 1㎛ ~ 10㎛의 입도의 산화세륨 2차 입자를 쉽게 형성하게 된다. 여기서, 상기의 기공분포, 분율 및 비표면적은 BET 법에 의해 측정된 값이다.
따라서, 본 발명의 일 실시예에 따른 반도체 제조방법에 이용되는 CMP 슬러리는 입도가 작은 산화세륨과 입도가 큰 산화세륨이 공존하는 바이모달(bimodal) 형태의 입도 분포를 갖는 산화세륨 분말을 포함한다. 이로 인해, 상기 슬러리를 CMP 단계에 적용할 경우, 연마의 효율성을 향상시킬 수 있다. 즉, 입도가 큰 산화세륨은 피연마면인 산화막 등의 과량 적층된 부분을 연마하고, 입도가 작은 산화세륨은 비교적 적게 적층된 부분을 연마함으로써, 연마 속도를 향상시킬 수 있다.
또한, 상기 슬러리에서 입도가 큰 산화세륨 입자는 응집체 형태의 2차 입자 이므로, 연마패드에 의해 물리적 힘이 가해질 경우, 쉽게 부서질 수 있다. 따라서, 상기 슬러리를 CMP 단계에 적용할 경우, 피연마면의 긁힘 발생 현상도 최소화할 수 있다.
본 발명의 일 실시예에 이용되는 CMP 슬러리에서, 상기 바이모달(bimodal) 형태의 입도 분포를 갖는 산화세륨 분말(i)의 함량은 슬러리 100 중량부 당 0.1~10 중량부인 것이 바람직하다. 연마재인 산화세륨 분말의 슬러리 내 함량이 0.1 중량부 미만이면 산화막의 연마속도가 현저히 낮아질 수 있고, 10 중량부 초과시에는 점도가 높아져, 슬러리의 분산 및 연마시 안정된 슬러리를 공급하기 어려울 수 있다.
또한, 상기 제1 폴리아크릴산과 제2 폴리아크릴산(ⅱ)의 총 함량은 연마재인 산화세륨 분말 100 중량부 당 0.05 ~ 20 중량부인 것이 바람직하다. 0.05 중량부 미만인 경우에는 분산성이 낮아 침전이 빨리 진행되므로, 연마액의 이송시 침전(고체와 액체의 분리 현상)이 발생되어 연마재의 공급이 균일하지 못할 수 있다. 또한, 20 중량부를 초과하는 경우에는 과량의 폴리아크릴산으로 인해 슬러리 내 전도도가 높아져 산화세륨 입자 간의 과도한 응집을 유발할 수 있다.
또한, 상기에서 제1 폴리아크릴산: 제2 폴리아크릴산의 질량비는 70 : 30 ~ 30 : 70인 것이 바람직하다. 제1 폴리아크릴산의 부피분율이 70 미만인 경우, 슬러리의 분산성이 저하되어, 피연마면에 긁힘이 다량 발생할 수 있고, 제2 폴리아크릴산의 부피분율이 70 미만인 경우, 산화세륨 입자간의 과도한 응집을 유발하여, 슬러리의 분산성을 악화시킬 수 있고, 질화막과 산화막의 연마속도를 감소시킬 수 도 있다.
특히, 본 발명의 일 실시예에 이용되는 슬러리에서 사용되는 상기 저분자량의 제1 폴리아크릴산은 산화세륨 입자 간의 분산을 용이하게 할 수 있고, 고분자량의 제2 폴리아크릴산은 산화세륨 입자를 응집시켜 2차 입자를 형성할 수 있으며, 전술한 기공분포, 분율, 및 비표면적을 갖는 산화세륨의 경우, 응집 가능한 표면적이 넓다. 따라서, 본 발명의 일 실시예에서 이용되는 CMP 슬러리에서는 산화세륨 입자의 분산과 응집 간에 적절한 균형이 유도될 수 있다.
따라서, 본 발명의 일 실시예에서 이용되는 CMP 슬러리는 산화세륨 분말이 최적 입도 분포, 즉 0.01㎛ ~ 1㎛ 범위의 입도를 갖는 산화세륨 입자: 1㎛ ~ 10㎛ 범위의 입도를 갖는 산화세륨 입자가 90:10 ~ 10:90의 부피 분율을 갖도록 조절될 수 있다. 그 결과 연마속도, 피연마면에 대한 연마선택비, 특히 질화막에 대한 산화막의 연마 속도의 비, 피연마면의 긁힘방지 특성 면에서 우수한 성능을 발휘할 수 있다. 따라서, 상기 CMP 슬러리는 별도의 첨가제 없이도 우수한 연마 성능을 발휘할 수 있으므로, CMP 단계에서 일액형으로 도입되기에 적합하다.
한편, 상기 중량평균분자량이 30 ~ 500이고 하이드록시기(OH), 카르복실기(COOH) 또는 둘 다를 포함하는 화합물(ⅲ)은 CMP 슬러리 중 연마재인 상기 산화세륨 분말 100 중량부 당 0.01~30 중량부로 포함되는 것이 바람직하다. 상기 함량이 0.01 중량부 미만일 경우에는 선택비와 평탄도가 낮아지게 된다는 문제점이 있으며, 30 중량부를 초과할 경우에는 산화막의 연마율이 낮아지게 된다는 문제점이 있다.
상기 하이드록시기(OH), 카르복실기(COOH) 또는 둘 다를 포함하는 화합물은 중량평균분자량이 30 ~ 500인 것이 바람직하다. 그 중량평균분자량이 500을 초과하는 경우에는 산화막의 연마속도가 감소하거나 슬러리의 분산안정성이 감소하여 균일한 슬러리 공급이 어렵다는 문제점이 있다.
상기 중량평균분자량이 30 ~ 500이고 하이드록시기(OH), 카르복실기(COOH) 또는 둘 다를 포함하는 화합물(ⅲ)은 시트레이트(citrate)기 함유 화합물, 글루코네이트(gluconate)기 함유 화합물, 말레이트(malate)기 함유 화합물, 타르타레이트(tartarate)기 함유 화합물, 2-하이드록시이소부티레이트(2-hydroxyisobutyrate)기 함유 화합물, 아디페이트(adipate)기 함유 화합물, 옥타노에이트(octanoate)기 함유 화합물, 숙시네이트(succinate)기 함유 화합물, 에틸렌디아민테트라아세테이트(EDTA)기 함유 화합물, 글루타레이트(glutarate)기 함유 화합물, 메틸렌숙시네이트(methylenesuccinate)기 함유 화합물, 만노즈(mannose), 글리세로-갈락토-헵토즈(glycero-galacto-heptose), 에리스로-만노-옥토즈(erythro-manno-octose), 아라비노-갈락토-논노즈(arabino-galacto-nonose) 및 글루타민(glutamine)으로 이루어진 군으로부터 선택될 수 있으며, 상기 물질들의 유도체 역시 본 발명의 범위에 포함될 수 있다.
이 때, 상기 작용기 함유 화합물이란, 상기 작용기를 함유하는 산, 예컨대, 시트르산(citric acid), 글루콘산(gluconic acid), 말산(malic acid), 타르타르산(tartaric acid), 2-하이드록시이소부티르산(2-hydroxyisobutyric acid), 아디프산(adipic acid), 옥탄산(octanoic acid), 숙신산(succinic acid), 에틸렌디아민테 트라아세트산(EDTA), 글루타르산(glutaric acid) 및 메틸렌숙신산(methylenesuccinic acid) 등 뿐 아니라, 상기 작용기에 금속 또는 유기 작용기가 결합되어 있는 화합물을 포함한다.
한편, 본 발명의 일 실시예에서, 중량평균분자량이 30 ~ 500이고, 하이드록시기(OH), 카르복실기(COOH) 또는 둘 다를 포함하는 화합물(ⅲ)을 포함하는 CMP 슬러리를 사용하는 경우, 상기 화합물을 포함하지 않는 종래의 CMP 슬러리보다, 점도가 5~30%이상 감소된 점도(예컨대, 1.1 ~ 1.9 cPs)를 가진다. 따라서, 상기 CMP 슬러리는 상기 화합물을 포함하더라도 분산 안정성이 우수하여, 일액형으로 적용되기에 적합하다. 또한, 상기 CMP 슬러리는 낮은 점도를 갖기 때문에, 웨이퍼 연마시 뉴토니안 거동(Newtonian behavior)에 의해 연마 패드 및 연마 대상인 웨이퍼와 좀 더 균일하게 접촉할 수 있다. 이로 인해, 웨이퍼 전체적으로 연마면을 균일하게 할 수 있어 광역평탄도(WIWNU)를 향상시킬 수 있다는 장점이 있다.
상기 CMP 슬러리 중 물은 연마재, 분산제, 기타 첨가제 등의 함량이 결정된 후, 그 잔량만큼 포함될 수 있다.
본 발명의 일 실시예에 이용되는 상기 CMP 슬러리는 일액형으로 도입될 수 있다. 일액형 슬러리는 하나의 조성물 내에 연마에 필요한 모든 성분, 예를 들어 연마재, 물 및 첨가제가 모두 포함되는 형태로서, 일반적으로 증류수만 혼합하여 사용하기 때문에 혼합 후에도 장시간 사용할 수 있으며, 간단한 믹싱 장치로도 이용이 가능하며 장치비 절감에 유리하고, 슬러리 관리가 용이하다는 장점이 있다.
한편, CMP 슬러리에는 연마 성능을 향상시키기 위해 연마선택비 향상용 첨 가제, 광역평탄화도 향상용 첨가제 등이 사용되는데, 이러한 첨가제들은 분산 안정성을 저하시키는 문제가 있어서, 일액형 슬러리 형태로 도입되기에는 어려움이 있다. 또한, 상기 첨가제들이 이액형 슬러리의 형태로 도입되는 경우, 즉 슬러리 성분이 둘 이상의 서로 다른 용액으로 분리된 형태, 예를 들어 연마재 분산액 및 첨가제 분산액이 한 세트를 이루어 연마 직전에 혼합되는 형태로 도입되는 경우에도, 혼합 후 첨가제에 의해 분산성이 현저하게 악화되어 혼합 후 30분 이내 즉시 사용해야 하는 문제점이 있다.
본 발명에 있어서는 이러한 문제점을 해결한 일액형 슬러리, 즉 우수한 연마 성능을 가지면서, 분산 안정성을 확보할 수 있는 최적의 조성을 갖는 일액형 슬러리를 CMP 공정에 적용하는 것을 특징으로 한다.
상기 슬러리를 이용하는 CMP 공정시 연마 압력 및 연마 테이블 속도는 막질의 종류, CMP 단계가 실시되는 공정 조건 등에 따라 적절히 조절하면 되고, 예를 들어 1~10 psi의 연마 압력에서 10~100 rpm의 연마 테이블 속도로 실시될 수 있다.
본 발명의 일 실시예에서 상기 슬러리를 이용하는 CMP 공정은 이종막에 대한 CMP 공정에 이용될 수 있다.
특히, 예를 들면 STI(Shallow Trench Isolation) CMP 공정, ILD(Inter Layer Dielectric) CMP 공정, 플러그 폴리 아이솔레이션(Plug Poly Isolation) CMP 공정, 스토리지 노드 아이솔레이션(Storage Node Isolation) CMP 공정 또는 금속막(Metal) CMP 공정에 이용될 수 있다.
도 1a 내지 1f에 본 발명의 일 실시예에 따른 STI CMP 공정을 포함하는 반 도체 소자의 제조방법을 도시한다.
도 1a를 참조하면, 반도체 기판(11) 상에 하드마스크를 형성한다. 하드마스크는 패드산화막(12) 및 패드질화막(13)의 적층막으로 형성될 수 있다. 패드산화막(12)은 패드질화막(13) 증착시 반도체 기판(11)이 받는 스트레스를 완충시켜 주기 위한 것으로, 약 100Å~150Å의 두께로 형성할 수 있으며, 패드질화막(13)은 후속 갭필절연막(17)에 대한 CMP 공정시 연마정지막 역할과 함께 트렌치 형성시 하드마스크 역할을 수행하며, 약 500Å~1000Å의 두께로 형성할 수 있다.
상기 패드질화막(13) 상부에 감광막을 도포하고 노광 및 현상으로 패터닝하여 소자분리마스크(미도시)를 형성한 다음, 소자분리마스크를 식각배리어로 하여, 패드질화막(13) 및 패드산화막(12)을 차례로 식각하여 소자분리영역인 트렌치가 형성될 반도체 기판(11) 표면을 노출시킨다. 이어서, 소자분리마스크를 일반적으로 산소플라즈마를 이용하여 스트립한다.
다음으로, 도 1b에 도시된 바와 같이 상기 패드질화막(13)을 하드마스크로 이용하여 노출된 반도체 기판(11)을 소정 깊이만큼 식각하여 트렌치(14)를 형성한다.
도 1c를 참조하면, 상기 트렌치(14) 형성을 위한 식각공정시 발생된 식각손상을 제거하기 위해 건식 산화 방법으로 측벽산화를 진행하여 상기 트렌치(14) 형성으로 인하여 노출된 상기 반도체 기판(11)의 표면 및 상기 패드산화막(12)의 측벽에 측벽산화막(15)을 형성한다. 상기 측벽산화막(15)의 두께는 약 50Å~100Å의 범위일 수 있다.
상기 측벽산화막(15)을 포함하는 상기 패드질화막(13) 상에 리프레쉬(refresh)를 향상시키기 위하여 라이너질화막(16)을 형성한다. 상기 라이너질화막(16)은 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 등의 방식을 이용하여 형성할 수 있다. 상기 라이너질화막(16)의 두께는 약 50Å~100Å의 범위일 수 있다.
상기 측벽산화막(15) 및 라이너질화막(16)은 식각 손상의 제거 및 리프레쉬 향상을 위하여 선택적으로 형성할 수 있다.
도 1d에 도시된 바와 같이, 상기 라이너질화막(16) 상에 상기 트렌치(14)를 매립하도록 소자분리를 위한 갭필절연막(17)을 증착한다.
상기 소자분리를 위한 갭필절연막(17)은 산화막인 것이 바람직하며, 예를 들어 SOD(Spin On Dielectric)막, HDP(High Density Plasma)막, 열산화막(thermal oxide), BPSG(Borophosphate Silicate Glass)막, PSG(Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, FSG(Fluorinated Silicate Glass)막, LPTEOS(Low Pressure Tetra Ethyl Ortho Silicate)막, PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO(High Temperature Oxide)막, MTO(Medium Temperature Oxide)막, USG(Undopped Silicate Glass)막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막, ALD(Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide), O3-TEOS(O3-Tetra Ethyl Ortho Silicate)막 및 그 조합으로 이루 어진 군으로부터 선택되는 적어도 일 이상의 막일 수 있다.
다음으로, 도 1e에 도시된 바와 같이, 패드질화막(13)을 연마정지막으로 하여 패드질화막(13)이 노출될 때까지 갭필절연막(17)에 대하여 전술한 바와 같은 슬러리를 이용하여 CMP 공정을 실시한다.
이어서, 도 1f에 도시된 바와 같이 노출된 패드질화막(13) 및 패드산화막(12)을 제거하여 트렌치 내부에 소자분리막(18)을 형성한다. 일반적으로 상기 패드질화막(13)은 인산 용액을 이용하는 스트립 공정에 의하여 제거할 수 있으며, 상기 패드산화막(12)은 불산 용액을 이용하는 스트립 공정에 의하여 제거할 수 있다.
본 발명의 일 실시예에 따른 STI CMP 공정을 포함하는 반도체 소자의 제조방법에 따르면, 연마 효율이 우수할 뿐 아니라, 질화막에 대한 산화막의 연마선택비가 높으므로, 라이너질화막(16) 및/또는 패드질화막(13)에 대하여 갭필절연막(17)을 높은 연마 속도로 연마할 수 있어 광역평탄도가 향상되며, 피연마면의 긁힘도 방지될 수 있다.
도 2a 내지 2d에, 본 발명의 다른 일 실시예에 따른 ILD CMP 공정을 포함하는 반도체 소자의 제조방법을 도시한다.
도 2a를 참조하면, 소자분리막(미도시)이 형성된 반도체 기판(21) 상부에 다결정 실리콘층(22), 게이트 전극용 도전체층(23) 및 하드마스크 질화막(24)을 순차적으로 형성한다.
이와 같이 형성된 하드마스크 질화막(24), 게이트 전극용 도전체층(23) 및 다결정 실리콘층(22)에 대한 선택적 식각 공정을 실시하여, 도 2b에 도시된 바와 같이 게이트 라인(25)을 형성한다.
이후, 게이트 라인(25)을 포함하는 결과물 전면에 산화막(미도시)을 형성하고, 식각하여 산화막 스페이서(26)를 형성한다.
도 2b에서 형성된 게이트 라인(25) 및 산화막 스페이서(26)를 포함하는 결과물 전면에 도 2c와 같이 층간절연막(27)을 형성한다. 상기 층간절연막(27)은 산화막으로 형성될 수 있다.
이와 같이 형성된 층간절연막(27)을 도 2d와 같이 하드마스크 질화막(24)이 노출될 때까지 전술한 바와 같은 슬러리를 이용하여 CMP 공정을 실시한다.
상기 본 발명의 일 실시예에 따른 ILD CMP 공정을 포함하는 반도체 소자의 제조방법에 따르면, 연마 효율이 우수할 뿐 아니라, 질화막에 대한 산화막의 연마선택비가 높으므로, 하드마스크 질화막(24)에 대하여 층간절연막(27)을 높은 연마 속도로 연마할 수 있어 광역평탄도가 향상되며, 피연마면의 긁힘도 방지될 수 있다.
이와 같이 본 발명에 있어서는, 전술한 바와 같은 슬러리를 이용하여 CMP 공정을 실시함으로써 반도체 소자 제조에 있어서 연마속도, 피연마면에 대한 연마선택비, 피연마면의 긁힘 방지 특성 면에서 우수한 연마 특성을 발휘할 수 있으며, 광역평탄도가 향상되어 소자의 신뢰성 및 경제성을 향상시킬 수 있다.
이하, 실시예 및 비교예를 들어 본 발명을 보다 상세하게 설명할 것이다. 그러나 본 발명이 이에 제한되는 것이 아님은 당업자에게 자명하게 이해될 것이다.
실시예 1: CMP 슬러리의 제조(1)
비표면적이 13.4㎡/g이고, 3㎚ 이상의 직경을 갖는 기공과 3㎚ 미만의 직경을 갖는 기공의 부피 분율이 42:58이며, 0.23㎛의 평균입경, 약 0.01㎛ ~ 1㎛의 입도분포를 갖는 산화세륨 0.05㎏, 폴리아크릴산 (Mw. 4000) 2g, 및 순수 500ℓ를 혼합하였다. 여기에, 폴리아크릴산 (Mw. 8000) 3g을 혼합한 후, 산화세륨의 함량이 전체 100 중량부 당 5중량부가 되도록 순수를 첨가하여, 산화세륨 분산액을 제조하였다.
또한, 글루콘산(gluconic acid)이 50 중량부가 되도록 물에 용해시킨 후, 수산화 암모늄을 넣어 pH 7로 조절하여 글루콘산 용액을 제조하였다.
상기 산화세륨 분산액 내의 산화세륨 분말 100 중량부를 기준으로, 글루콘산이 10 중량부가 되도록 상기 글루콘산 용액을 혼합하고, 산화세륨 분말의 함량이 전체 100 중량부 당 5 중량부가 되도록, 순수를 첨가하여, CMP 슬러리를 제조하였다.
Microtrac사의 UPA입도분석기를 이용하여, 상기에서 제조된 CMP 슬러리 내의 산화세륨의 입도를 측정하여 그 결과를 도 3에 나타내었다.
이로부터, 본 발명의 CMP 슬러리 내의 산화세륨 분말은 0.01㎛ ~ 1㎛ 범위의 입자: 1㎛ ~ 10㎛ 범위의 입자의 부피 분율이 25: 75인 bimodal 형태의 입도 분포를 나타내는 것을 확인할 수 있었다.
또한, 1㎛ ~ 10㎛ 범위의 산화세륨은 전혀 사용하지 않았음에도 1㎛ ~ 10㎛ 범위의 입자가 확인된 결과로부터, 본 발명에서의 1㎛ ~ 10㎛ 범위의 산화세륨 입자는 0.01㎛ ~ 1㎛의 산화세륨 입자의 응집으로 형성된 것임을 추측할 수 있었다.
실시예 2: CMP 슬러리의 제조(2)
비표면적이 16.1㎡/g 이고, 3㎚ 이상의 직경을 갖는 기공과 3㎚ 미만의 직경을 갖는 기공의 부피 분율이 33:67이며, 0.23㎛의 평균입경, 약 0.01㎛ ~ 1㎛의 입도분포를 갖는 산화세륨 0.05㎏, 폴리아크릴산 (Mw. 4000) 3g, 및 순수 500ℓ를 혼합하였다. 여기에, 폴리아크릴산 (Mw. 8000) 2g을 혼합한 후, 산화세륨의 함량이 전체 100 중량부 당 5중량부가 되도록 순수를 첨가하여, 산화세륨 분산액을 제조하였다.
또한, 글루콘산(gluconic acid)이 50 중량부가 되도록 물에 용해시킨 후, 수산화 암모늄을 넣어 pH 7로 조절하여 글루콘산 용액을 제조하였다.
상기 산화세륨 분산액 내의 산화세륨 분말 100 중량부를 기준으로, 글루콘산이 10 중량부가 되도록 상기 글루콘산 용액을 혼합하고, 산화세륨 분말의 함량이 전체 100 중량부 당 5 중량부가 되도록, 순수를 첨가하여, CMP 슬러리를 제조하였다.
Microtrac사의 UPA입도분석기를 이용하여, 상기에서 제조된 CMP 슬러리 내의 산화세륨의 입도를 측정하여 그 결과를 도 4에 나타내었다.
이로부터, 본 발명의 CMP 슬러리 내의 산화세륨 분말은 0.01㎛ ~ 1㎛ 범위의 입자 : 1㎛ ~ 10㎛ 범위의 입자의 부피 분율이 87 : 13인 bimodal 형태의 입도 분포를 나타내는 것을 확인할 수 있었다.
비교예 1: 비교 CMP 슬러리 제조(1)
0.23㎛의 평균입경, 약 0.01㎛ ~ 1㎛의 입도분포를 갖는 산화세륨 0.05㎏, 폴리아크릴산 (Mw. 4000) 5g을 혼합한 후, 산화세륨의 함량이 전체 100 중량부 당 5중량부가 되도록 순수를 첨가하여, CMP 슬러리를 제조하였다.
Microtrac사의 UPA입도분석기를 이용하여, 상기에서 제조된 CMP 슬러리 내의 산화세륨의 입도를 측정하여 그 결과를 도 5에 나타내었다.
이로부터, 종래 CMP 슬러리 내의 산화세륨은 0.01㎛ ~ 1㎛ 범위에서 하나의 피크를 갖는 unimodal 형태의 입도 분포를 나타냄을 확인할 수 있었다.
비교예 2: 비교 CMP 슬러리 제조(1)
0.23㎛의 평균입경, 약 0.01㎛ ~ 1㎛의 입도분포를 갖는 산화세륨 0.05㎏, 폴리아크릴산 (Mw. 8000) 5g을 혼합한 후, 산화세륨의 함량이 전체 100 중량부 당 5 중량부가 되도록 순수를 첨가하여, CMP 슬러리를 제조하였다.
Microtrac사의 UPA입도분석기를 이용하여, 상기에서 제조된 CMP 슬러리 내의 산화세륨의 입도를 측정하여 그 결과를 도 6에 나타내었다.
이로부터, 상기 CMP 슬러리의 산화세륨 분말은 거의 unimodal에 가까운 형태의 입도 분포를 나타내는 것을 확인할 수 있었다. 특히, 1㎛ ~ 10㎛ 범위의 산화세 륨 입자가 90%를 초과하여, 제2폴리아크릴산만을 사용한 경우 산화세륨 입자간의 응집이 과도하여 산화세륨 분말의 입도를 적절하게 조절하기 어렵다는 것을 알 수 있었다.
시험예 1
종래 이용되던 CMP 슬러리(Hitachi의 HSS)(a)와 상기 실시예에서 제조된 본 발명의 일 실시예에 이용되는 CMP 슬러리(b)를 이용하여 블랭킷 웨이퍼로부터 얻은 파티클(particle) 수를 비교하여 하기 표 1 및 도 7에 나타낸다.
종래 이용되던
CMP 슬러리(a)		 본 발명의
슬러리(b)
총 파티클수(개) 755 403
0.16㎛ 이상인 파티클수(개) 16 6
상기 표 1 및 도 7로부터, 종래 이용되던 슬러리에 비하여 본 발명의 일 실시예에 이용되는 CMP 슬러리를 이용하는 경우 파티클 제거가 현저히 우수하게 이루어질 수 있어 연마 효율이 향상됨을 확인할 수 있다.
시험예 2
종래 이용되던 CMP 슬러리(Hitachi의 HSS)(a)와 상기 실시예에서 제조된 본 발명의 일 실시예에 이용되는 CMP 슬러리(b)를 이용하여 블랭킷 웨이퍼로부터 얻은 스크래치(scratch) 수를 비교하여 하기 표 2 및 도 8에 나타낸다.
종래 이용되던
CMP 슬러리(a)		 본 발명의
슬러리(b)
총 스크래치수(개) 4191 1600
20㎛ 이상인 스크래치수(개) 110 90
상기 표 2 및 도 8로부터, 종래 이용되던 슬러리에 비하여 본 발명의 일 실시예에 이용되는 CMP 슬러리를 이용하는 경우 피연마면 상의 스크래치가 현저하게 감소되어 소자의 신뢰성을 확보할 수 있음을 확인할 수 있다.
시험예 3
HDP막과 질화막에 대하여 종래 이용되던 슬러리(ULHSS; Hitachi HSS를 탈이온수(DI water):Hitachi HSS = 50:1 비율로 희석한 슬러리)(a)와 본 발명의 CMP 슬러리(b)를 이용하여 각각 CMP 공정을 실시한 후, 각 막에 대한 연마 속도 및 연마 선택비를 측정하여 그 결과를 하기 표 3 및 도 9에 나타낸다.
종래 이용되던
CMP 슬러리(a)		 본 발명의
슬러리(b)
HDP막 연마속도(Å/분) 1527 3257
질화막 연마속도(Å/분) 67 106
질화막 연마속도에 대한 산화막 연마속도의 비
(연마선택비)		 23 31
상기 표 3 및 도 9를 참조하면, 본 발명의 CMP 슬러리(b)를 이용할 경우 종래 이용되던 슬러리(ULHSS)(a)에 비하여 산화막 및 질화막 각각에 대한 연마 속도가 향상되며, 나아가 질화막에 대한 산화막의 연마 속도비 즉, 연마 선택비가 향상되는 것을 알 수 있다.
시험예 4
SOD막과 HDP막에 대하여 종래 이용되던 슬러리①(Hitachi의 HSS)과 슬러리②(ULHSS; Hitachi HSS를 탈이온수(DI water):Hitachi HSS = 50:1 비율로 희석한 슬러리) 및 본 발명의 CMP 슬러리를 이용하여 CMP 공정을 실시한 후, 각각의 수율을 측정하여 그 결과를 하기 표 4에 나타낸다.
종래 이용되던 슬러리①
(Hitachi의 HSS)		 종래 이용되던 슬러리②
(ULHSS; Hitachi HSS를 탈이온수(DI water):Hitachi HSS = 50:1 비율로 희석한 슬러리)		 본 발명의 슬러리
수율(%) 49% 51.8% 61.1%
상기 표 4로부터, 본 발명에 따른 슬러리를 이용한 CMP 공정에 있어서는 종래 이용되던 슬러리를 이용한 CMP 공정에 비하여 그 수율이 현저하게 향상됨을 확인할 수 있다.
시험예 5
(a) 종래 이용되던 슬러리①(Hitachi의 HSS) 및 본 발명의 CMP 슬러리의 사용량(usage)를 측정하여 하기 표 5a에 나타낸다. 슬러리 사용량은 200 ㎜ 웨이퍼에 대한 양산 공정 시에, 상기 각각의 슬러리를 이용한 CMP 공정에서 장치 1대 당 1일 소요되는 슬러리의 양을 일반적인 산출 방식에 따라 측정하여 임의 단위(arbitrary unit)로 나타낸 것이다.
사용량
(usage)		 종래 이용되던 슬러리①
(Hitachi의 HSS)		 본 발명의 슬러리
연마재 사용량 3.38 2.39
첨가제 사용량 5.07 0
총 사용량 8.45 2.39
(b) 종래 이용되던 슬러리②(ULHSS; Hitachi HSS를 탈이온수(DI water):Hitachi HSS = 50:1 비율로 희석한 슬러리) 및 본 발명의 CMP 슬러리의 사용량(usage)를 측정하여 하기 표 5b에 나타낸다. 사용량은 300 ㎜ 웨이퍼에 대한 양산 공정 시에, 상기 각각의 슬러리를 이용한 CMP 공정에서 장치 1대 당 1일 소요되는 슬러리의 양을 일반적인 산출 방식에 따라 측정하여 임의 단위(arbitrary unit)로 나타낸 것이다.
사용량
(usage)		 종래 이용되던 슬러리②
(ULHSS; Hitachi HSS를 탈이온
수(DI water):Hitachi HSS =
50:1 비율로 희석한 슬러리)		 본 발명의 슬러리
연마재 사용량 0.49 0.25
첨가제 사용량 1.22 0
총 사용량 1.71 0.25
상기 표 5a 및 5b로부터, CMP 공정에 있어서 본 발명에 따른 슬러리를 이용하는 경우, 종래 이용되던 슬러리에 비하여 그 사용량을 현저하게 감소시킬 수 있음을 확인할 수 있다. 따라서, 실제 양산 공정에 있어서는 본 발명의 슬러리 사용량 감소에 의하여 공정에 소요되는 비용을 현저하게 절감할 수 있다.
도 1은 본 발명의 일 실시예에 따른 STI CMP 공정을 포함하는 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
도 2는 본 발명의 일 실시예에 따른 ILD CMP 공정을 포함하는 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
도 3은 실시예 1에서 제조된 CMP 슬러리 내의 산화세륨의 입도를 나타내는 그래프.
도 4는 실시예 2에서 제조된 CMP 슬러리 내의 산화세륨의 입도를 나타내는 그래프.
도 5는 비교예 1에서 제조된 CMP 슬러리 내의 산화세륨의 입도를 나타내는 그래프.
도 6은 비교예 2에서 제조된 CMP 슬러리 내의 산화세륨의 입도를 나타내는 그래프.
도 7은 시험예 1에 따라 종래 이용되던 CMP 슬러리(Hitachi의 HSS)(a)와 상기 실시예에서 제조된 본 발명의 CMP 슬러리(b)를 이용하여 블랭킷 웨이퍼로부터 얻은 파티클(particle) 수를 나타내는 사진.
도 8은 시험예 2에 따라 종래 이용되던 CMP 슬러리(Hitachi의 HSS)(a)와 상기 실시예에서 제조된 본 발명의 CMP 슬러리(b)를 이용하여 블랭킷 웨이퍼로부터 얻은 스크래치(scratch) 수를 나타내는 사진.
도 9는 HDP막과 질화막에 대하여 종래 이용되던 슬러리(ULHSS)(a)와 본 발명 의 CMP 슬러리(b)를 이용하여 각각 CMP 공정을 실시한 후, 각 막에 대한 연마 속도 및 연마 선택비를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 반도체 기판 12: 패드산화막
13: 패드질화막 14: 트렌치
15: 측벽산화막 16: 라이너질화막
17: 갭필절연막 18: 소자분리막
22: 다결정 실리콘층 23: 게이트 전극용 도전체층
24: 하드마스크 질화막 25: 게이트 라인
26: 질화막 스페이서 27: 층간절연막

Claims (14)

  1. CMP(Chemical Mechnical Polishing) 공정을 포함하는 반도체 소자의 제조방법에 있어서,
    상기 CMP 공정은 (ⅰ) 0.01㎛ ~ 1㎛ 범위의 입도를 갖는 산화세륨 입자 : 1㎛ ~ 10㎛ 범위의 입도를 갖는 산화세륨 입자의 부피 분율이 10:90 ~ 90:10인 바이모달(bimodal) 입도분포의 산화세륨 분말로서, 0.01㎛ ~ 1㎛의 입도를 갖는 산화세륨 입자는 비표면적이 5 ㎡/g 이상이며, 3㎚ 이상의 직경을 갖는 기공과 3㎚ 미만의 직경을 갖는 기공의 부피 분율이 8:2 ~ 2:8 범위이고, 1㎛ ~ 10㎛의 입도분포를 갖는 산화세륨 입자는 0.01㎛ ~ 1㎛의 입도를 갖는 산화세륨 입자의 응집으로 인해 형성된 2차 입자인 산화세륨 분말; (ⅱ) 중량평균분자량 3,000 ~ 5,000의 제1 폴리아크릴산과, 중량평균분자량 7,000 ~ 9,000의 제2 폴리아크릴산; (ⅲ) 중량평균분자량이 30 ~ 500이고 하이드록시기(OH), 카르복실기(COOH) 또는 둘 다를 포함하는 화합물; 및 (ⅳ) 물을 포함하는 슬러리를 이용하여 실시되는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 CMP 공정은 이종막에 대한 CMP 공정에 이용되는
    반도체 소자의 제조방법.
  3. 제1항에 있어서,
    상기 CMP 공정은 STI(Shallow Trench Isolation) CMP 공정, ILD(Inter Layer Dielectric) CMP 공정, 플러그 폴리 아이솔레이션(Plug Poly Isolation) CMP 공정, 스토리지 노드 아이솔레이션(Storage Node Isolation) CMP 공정 또는 금속막(Metal) CMP 공정에 이용되는
    반도체 소자의 제조방법.
  4. 반도체 기판 상에 하드마스크를 형성하는 단계;
    상기 하드마스크를 이용하여 상기 반도체 기판에 트렌치를 형성하는 단계;
    상기 트렌치를 매립하도록 갭필 절연막을 형성하는 단계;
    상기 하드마스크를 연마정지막으로 하여 상기 하드마스크가 노출될 때까지 CMP 공정을 실시하는 단계; 및
    상기 하드마스크를 제거하는 단계를 포함하는 반도체 소자의 제조방법에 있어서,
    상기 CMP 공정은 (ⅰ) 0.01㎛ ~ 1㎛ 범위의 입도를 갖는 산화세륨 입자 : 1㎛ ~ 10㎛ 범위의 입도를 갖는 산화세륨 입자의 부피 분율이 10:90 ~ 90:10인 바이모달(bimodal) 입도분포의 산화세륨 분말로서, 0.01㎛ ~ 1㎛의 입도를 갖는 산화세륨 입자는 비표면적이 5 ㎡/g 이상이며, 3㎚ 이상의 직경을 갖는 기공과 3㎚ 미만의 직경을 갖는 기공의 부피 분율이 8:2 ~ 2:8 범위이고, 1㎛ ~ 10㎛의 입도분포를 갖는 산화세륨 입자는 0.01㎛ ~ 1㎛의 입도를 갖는 산화세륨 입자의 응집으로 인해 형성된 2차 입자인 산화세륨 분말; (ⅱ) 중량평균분자량 3,000 ~ 5,000의 제1 폴리아크릴산과, 중량평균분자량 7,000 ~ 9,000의 제2 폴리아크릴산; (ⅲ) 중량평균분자량이 30 ~ 500이고 하이드록시기(OH), 카르복실기(COOH) 또는 둘 다를 포함하는 화합물; 및 (ⅳ) 물을 포함하는 슬러리를 이용하여 실시되는 반도체 소자의 제조방법.
  5. 제4항에 있어서,
    상기 하드마스크는 기판측으로부터 순서대로 형성된 패드산화막 및 패드질화막의 적층막으로 이루어지는
    반도체 소자의 제조방법.
  6. 제5항에 있어서,
    상기 트렌치 형성 후, 상기 트렌치 형성으로 인하여 노출된 상기 반도체 기판의 표면 및 상기 패드산화막의 측벽에 측벽산화막을 형성하는 단계; 및
    상기 측벽산화막을 포함하는 상기 하드마스크 상에 라이너질화막을 형성하는 단계를 더 포함하는
    반도체 소자의 제조방법.
  7. 제4항에 있어서,
    상기 갭필 절연막은 산화막인
    반도체 소자의 제조방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 산화세륨 분말(i)은 슬러리 100 중량부에 대하여 0.1~10 중량부로 포함되는
    반도체 소자의 제조방법.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 폴리아크릴산과 제2 폴리아크릴산(ⅱ)의 총 함량은 상기 산화세륨 분말(i) 100 중량부에 대하여 0.05~20 중량부인
    반도체 소자의 제조방법.
  10. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 (ⅱ)의 제1 폴리아크릴산 : 제2 폴리아크릴산의 질량비는 70:30 ~ 30:70인
    반도체 소자의 제조방법.
  11. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 중량평균분자량이 30 ~ 500이고 하이드록시기(OH), 카르복실기(COOH) 또는 둘 다를 포함하는 화합물(ⅲ)은 시트레이트(citrate)기 함유 화합물, 글루코네이트(gluconate)기 함유 화합물, 말레이트(malate)기 함유 화합물, 타르타레이트(tartarate)기 함유 화합물, 2-하이드록시이소부티레이트(2-hydroxyisobutyrate)기 함유 화합물, 아디페이트(adipate)기 함유 화합물, 옥타노에이트(octanoate)기 함유 화합물, 숙시네이트(succinate)기 함유 화합물, 에틸렌디아민테트라아세테이트(EDTA)기 함유 화합물, 글루타레이트(glutarate)기 함유 화합물, 메틸렌숙시네이트(methylenesuccinate)기 함유 화합물, 만노즈(mannose), 글리세로-갈락토-헵토즈(glycero-galacto-heptose), 에리스로-만노-옥토즈(erythro-manno-octose), 아라비노-갈락토-논노즈(arabino-galacto-nonose) 및 글루타민(glutamine)으로 이루어진 군으로부터 선택되는
    반도체 소자의 제조방법.
  12. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 중량평균분자량이 30 ~ 500이고 하이드록시기(OH), 카르복실기 (COOH) 또는 둘 다를 포함하는 화합물(ⅲ)은 상기 산화세륨 분말(i) 100 중량부에 대하여 0.01~30 중량부로 포함되는
    반도체 소자의 제조방법.
  13. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 슬러리는 질화막 : 산화막의 연마 선택비가 1 : 30 ~ 1 : 50인
    반도체 소자의 제조방법.
  14. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 CMP 공정은 1~10 psi의 연마 압력에서 10~100 rpm의 연마 테이블 속도로 실시되는
    반도체 소자의 제조방법.
KR1020090003790A 2009-01-16 2009-01-16 반도체 소자의 제조방법 KR101075491B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090003790A KR101075491B1 (ko) 2009-01-16 2009-01-16 반도체 소자의 제조방법
US12/489,747 US8314030B2 (en) 2009-01-16 2009-06-23 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090003790A KR101075491B1 (ko) 2009-01-16 2009-01-16 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20100084351A KR20100084351A (ko) 2010-07-26
KR101075491B1 true KR101075491B1 (ko) 2011-10-21

Family

ID=42337341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090003790A KR101075491B1 (ko) 2009-01-16 2009-01-16 반도체 소자의 제조방법

Country Status (2)

Country Link
US (1) US8314030B2 (ko)
KR (1) KR101075491B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765561B2 (en) 2011-06-06 2014-07-01 United Microelectronics Corp. Method for fabricating semiconductor device
US8921944B2 (en) 2011-07-19 2014-12-30 United Microelectronics Corp. Semiconductor device
US8647941B2 (en) 2011-08-17 2014-02-11 United Microelectronics Corp. Method of forming semiconductor device
US8691659B2 (en) 2011-10-26 2014-04-08 United Microelectronics Corp. Method for forming void-free dielectric layer
US8835243B2 (en) 2012-05-04 2014-09-16 United Microelectronics Corp. Semiconductor process
US8772120B2 (en) 2012-05-24 2014-07-08 United Microelectronics Corp. Semiconductor process
US8951876B2 (en) 2012-06-20 2015-02-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8895396B1 (en) 2013-07-11 2014-11-25 United Microelectronics Corp. Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures
US9340706B2 (en) 2013-10-10 2016-05-17 Cabot Microelectronics Corporation Mixed abrasive polishing compositions
KR102463863B1 (ko) 2015-07-20 2022-11-04 삼성전자주식회사 연마용 조성물 및 이를 이용한 반도체 장치의 제조 방법
WO2020021680A1 (ja) 2018-07-26 2020-01-30 日立化成株式会社 スラリ及び研磨方法
KR102382508B1 (ko) * 2018-09-25 2022-04-01 쇼와덴코머티리얼즈가부시끼가이샤 슬러리 및 연마 방법
US11951591B2 (en) 2020-11-06 2024-04-09 Sk Enpulse Co., Ltd. Polishing pad, method for producing the same and method of fabricating semiconductor device using the same
KR102488112B1 (ko) * 2020-11-06 2023-01-12 에스케이엔펄스 주식회사 연마 패드, 연마 패드의 제조 방법 및 이를 이용한 반도체 소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001329250A (ja) 1996-09-30 2001-11-27 Hitachi Chem Co Ltd 酸化セリウム研磨剤および基板の研磨法
JP2006339594A (ja) 2005-06-06 2006-12-14 Seimi Chem Co Ltd 半導体用研磨剤

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486111B1 (ko) * 2002-07-10 2005-04-29 매그나칩 반도체 유한회사 반도체소자의 소자분리막 제조방법
US7368388B2 (en) * 2005-04-15 2008-05-06 Small Robert J Cerium oxide abrasives for chemical mechanical polishing
KR100725699B1 (ko) * 2005-09-02 2007-06-07 주식회사 엘지화학 일액형 ｃｍｐ 슬러리용 산화 세륨 분말, 그 제조방법,이를 포함하는 일액형 ｃｍｐ 슬러리 조성물, 및 상기슬러리를 사용하는 얕은 트랜치 소자 분리방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001329250A (ja) 1996-09-30 2001-11-27 Hitachi Chem Co Ltd 酸化セリウム研磨剤および基板の研磨法
JP2001329251A (ja) 1996-09-30 2001-11-27 Hitachi Chem Co Ltd 酸化セリウム研磨剤および基板の研磨法
JP2007036270A (ja) 1996-09-30 2007-02-08 Hitachi Chem Co Ltd 酸化セリウム研磨剤および基板の研磨法
JP2006339594A (ja) 2005-06-06 2006-12-14 Seimi Chem Co Ltd 半導体用研磨剤

Also Published As

Publication number Publication date
US8314030B2 (en) 2012-11-20
US20100184359A1 (en) 2010-07-22
KR20100084351A (ko) 2010-07-26

Similar Documents

Publication Publication Date Title
KR101075491B1 (ko) 반도체 소자의 제조방법
JP4537010B2 (ja) 化学機械的ポリシングスラリー及びこれを用いた化学機械的研磨方法
US8314028B2 (en) Slurry compositions and methods of polishing a layer using the slurry compositions
US20030022499A1 (en) Chemical/mechanical polishing slurry, and chemical mechanical polishing process and shallow trench isolation process employing the same
KR100852242B1 (ko) 화학 기계적 연마용 슬러리 조성물, 이를 이용한 연마 방법및 반도체 메모리 소자의 제조 방법
US20130078784A1 (en) Cmp slurry and method for manufacturing semiconductor device
JP5552475B2 (ja) 酸化セリウム製造方法、これから得られる酸化セリウムおよびこれを含むｃｍｐスラリー
KR101335946B1 (ko) 텅스텐 연마용 ｃｍｐ 슬러리 조성물
KR102322420B1 (ko) 저결점의 화학적 기계적 폴리싱 조성물
JP2011513984A (ja) Ｃｍｐスラリー及びこれを利用した研磨方法
KR100948814B1 (ko) 텅스텐 배선 형성용 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법
KR20170010546A (ko) 연마용 조성물 및 이를 이용한 반도체 장치의 제조 방법
KR20200132756A (ko) 강화된 결함 억제를 나타내고 산성 환경에서 실리콘 이산화물 위의 실리콘 질화물을 선택적으로 연마하는 화학 기계적 연마 조성물 및 방법
KR100557600B1 (ko) 나이트라이드 cmp용 슬러리
CN103084972B (zh) 一种抛光基材的方法
KR101718798B1 (ko) 안정화된 화학 기계적 연마 조성물 및 기판의 연마 방법
CN1872900B (zh) 具有增强的抛光均匀性的二氧化铈浆液组合物
US20080096385A1 (en) Slurry composition for forming tungsten pattern and method for manufacturing semiconductor device using the same
JP6251765B2 (ja) 研磨スラリー及びこれを用いた基板の研磨方法
KR101985544B1 (ko) 유기 절연막 연마용 슬러리 및 이를 이용한 기판 연마 방법
CN111944428A (zh) 化学机械抛光组合物以及优先于二氧化硅抛光氮化硅并同时抑制对二氧化硅的损伤的方法
JP2007019427A (ja) 半導体装置の製造方法と半導体装置
CN1757699A (zh) 减少微擦痕且利于金属氧化物的去除的金属cmp浆料组合物
KR100569541B1 (ko) 반도체 소자의 제조방법
CN111378366B (zh) 一种化学机械抛光液及其应用

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee