JP2011513984A - Cmpスラリー及びこれを利用した研磨方法 - Google Patents

Cmpスラリー及びこれを利用した研磨方法 Download PDF

Info

Publication number
JP2011513984A
JP2011513984A JP2010549567A JP2010549567A JP2011513984A JP 2011513984 A JP2011513984 A JP 2011513984A JP 2010549567 A JP2010549567 A JP 2010549567A JP 2010549567 A JP2010549567 A JP 2010549567A JP 2011513984 A JP2011513984 A JP 2011513984A
Authority
JP
Japan
Prior art keywords
group
polishing
cmp slurry
containing compound
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010549567A
Other languages
English (en)
Inventor
ジョン−ピル・キム
スン−ボム・チョ
ジュン−ソク・ノ
ジャン−ユル・キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Chem Ltd
Original Assignee
LG Chem Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Chem Ltd filed Critical LG Chem Ltd
Priority claimed from PCT/KR2009/001036 external-priority patent/WO2009110729A1/en
Publication of JP2011513984A publication Critical patent/JP2011513984A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1454Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463Aqueous liquid suspensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本発明は、例えば、酸化シリコン膜の研磨または平坦化に適用された場合、ディッシング発生量を減らすことができるCMPスラリー及び研磨方法に関するものである。前記CMPスラリーは、研磨材、線状陰イオン性高分子、燐酸基含有化合物、及び水を含み、酸化シリコン膜に対するCMP研磨率:窒化シリコン膜に対するCMP研磨率が30:1〜50:1である。

Description

本発明は、CMPスラリー及びこれを利用した研磨方法に関するものである。より具体的には、本発明は、例えば、酸化シリコン膜の研磨または平坦化に適用された時、ディッシング(dishing)発生量を減らすことができるCMPスラリー及び研磨方法に関する。
従来は、素子分離技術によって半導体基板上に酸化シリコン膜を選択的に成長させ、素子分離膜を形成するロコス(LOCOS:Local Oxidation of Silicon)工程が使用された。しかし、半導体素子が高集積化され、微細化されることにより、前記ロコス工程は素子分離膜の幅を減少させることの限界が表面化し、このために、半導体基板上にトレンチを形成し、トレンチ内部を酸化シリコン膜などの絶縁膜で埋め立てて、活性領域(active region)を分離するフィールド領域(field region)を定義する浅いトレンチ素子分離工程(STI:Shallow Trench Isolation)が導入された。
図1は、一般のSTI工程の概略的フローチャートを示している。
図1を参照すれば、まず、(a)半導体基板100の上にパッド酸化膜101及び窒化シリコン膜102を順次に形成する。この時、前記窒化シリコン膜102は後の研磨工程で研磨停止層などとして作用することができる。次に、感光膜を利用した通常の写真エッチング工程などを適用して、フィールド領域が定義されるように前記窒化シリコン膜102及びパッド酸化膜101をパターニングし、これをマスクに半導体基板100をエッチングして、所定の深さのトレンチ103を形成する。
(b)このようなトレンチ103が埋め立てられるように酸化シリコン膜104を蒸着し、(c)前記窒化シリコン膜102が露出する時まで酸化シリコン膜104を研磨して、平坦化する。次に、前記パッド酸化膜101及び窒化シリコン膜102を除去し、ゲート絶縁膜105を形成して、素子分離膜を形成し、前記フィールド領域を定義することができる。
ところが、このようなSTI工程中の前記(c)研磨段階では、前記酸化シリコン膜104に対する効率的かつ選択的な研磨及び平坦化のために、酸化シリコン膜に対する研磨率に優れており、反対に窒化シリコン膜に対する研磨率は低くて、高い研磨選択比を示すようにCMP工程を行う必要がある。
しかし、このようなCMP工程での研磨選択比が過度に高くなる場合、前記トレンチに埋め立てられる酸化シリコン膜が過度に研磨されつつディッシング(dishing)が発生し、素子の特性低下を誘発する恐れがある。特に、このようなディッシング問題は、トレンチ線の幅が50nm以下に減少する超微細化された素子において、活性領域とフィールド領域の間の段差を招き、素子の性能及び信頼性に大きな悪影響を及ぼす恐れがある。
本発明は、酸化シリコン膜などの研磨に適用された場合にディッシング発生量を減らすことができるCMPスラリーを提供するためのものである。
本発明はまた、前記CMPスラリーを利用した研磨方法を提供するためのものである。
本発明は、研磨材、線状陰イオン性高分子、燐酸基含有化合物、及び水を含み、酸化シリコン膜に対するCMP研磨速度:窒化シリコン膜に対するCMP研磨速度が30:1〜50:1であるCMPスラリーを提供する。
本発明はまた、前記CMPスラリーで半導体基板上の研磨対象膜を研磨する段階を含む研磨方法を提供する。
本発明によれば、例えば、酸化シリコン膜などの研磨に適用された場合、酸化シリコン膜の選択的、効率的研磨を可能にしつつ、酸化シリコン膜などのディッシング(dishing)発生量を減らすことができるCMPスラリーおよび研磨方法が提供される。
このようなCMPスラリーおよび研磨方法を半導体素子のSTI工程およびILD形成工程などに適用すれば、信頼性および性能がより優れている半導体素子の製造が可能になる。
一般的な浅いトレンチ素子分離(shallow trench isolation、STI)工程の概略的フローチャートである。
以下、発明の実施形態にかかるCMPスラリー及び研磨方法について詳細に説明する。
発明の一実施形態によれば、研磨材、線状陰イオン性高分子、燐酸基含有化合物、及び水を含み、酸化シリコン膜に対するCMP研磨速度:窒化シリコン膜に対するCMP研磨速度が30:1〜50:1であるCMPスラリーが提供される。
このようなCMPスラリーは、通常含まれる水、及び研磨材と共に線状陰イオン性高分子及び燐酸基含有化合物を含み、酸化シリコン膜の研磨速度:窒化シリコン膜の研磨速度の比が30:1〜50:1である。
このようなCMPスラリーは次のような原理で、例えば、酸化シリコン膜などの研磨に適用された場合、酸化シリコン膜の選択的、効率的研磨を可能にしつつ、酸化シリコン膜などのディッシング(dishing)発生量を減らすことができる。
窒化シリコン膜を成すシリコン窒化物は、基本的に表面が正の電荷を帯び、酸化シリコン膜を成すシリコン酸化物は表面が負の電荷を帯びる。したがって、前記CMPスラリーに線状陰イオン性高分子が含まれれば、これを使用した研磨工程中に前記線状陰イオン性高分子が静電気力によって窒化シリコン膜に吸着して、その研磨が相対的に抑制され得る。したがって、このようなCMPスラリーは、酸化シリコン膜に対する研磨速度:窒化シリコン膜に対する研磨速度の比が、例えば、30:1以上に高くなることがあるので、優れた研磨選択比を示すことができる。これにより、前記CMPスラリーは、窒化シリコン膜を研磨停止層に使用して酸化シリコン膜を研磨または平坦化する工程、例えば、浅いトレンチ素子分離工程(STI:Shallow Trench Isolation)または半導体素子の層間絶縁膜(ILD)形成工程などに望ましく適用されて、酸化シリコン膜の選択的、効率的研磨を可能にする。
しかしながら、本発明者の実験の結果、前記CMPスラリーが50:1以上に過度に高い研磨選択比を示す場合には、前記窒化シリコン膜を研磨停止層に使用して酸化シリコン膜を研磨する工程でこうした酸化シリコン膜が過度に研磨され、ディッシング発生量が増加することが明らかになった。これは窒化シリコン膜が露出し始める時点から前記CMPスラリーによって窒化シリコン膜がほとんど研磨されず、研磨速度が高い酸化シリコン膜だけが研磨されるためである。
したがって、前記発明の一実施形態にかかるCMPスラリーは燐酸基含有化合物を含み、酸化シリコン膜に対する研磨速度:窒化シリコン膜に対する研磨速度が50:1以下になる。
前記燐酸基含有化合物は、前記酸化シリコン膜及び窒化シリコン膜の両方に対してある程度のエッチング率(研磨率)を示す。したがって、前記CMPスラリーが燐酸基含有化合物を含めば、研磨工程で酸化シリコン膜だけでなく研磨停止層に使用される窒化シリコン膜もまたある程度研磨され得る。したがって、前記酸化シリコン膜に対する研磨速度が前記窒化シリコン膜に比べて過度に高くなることを抑制し、酸化シリコン膜が過度に研磨されることを抑制することができる。したがって、このような燐酸基含有化合物を含むCMPスラリーを使用することによって前記酸化シリコン膜などにおけるディッシングの発生を大幅に減らすことができる。
特に、後述の実施形態を通じても裏付けされるように、前記燐酸基含有化合物を含み、酸化シリコン膜に対する研磨速度:窒化シリコン膜に対する研磨速度が50:1以下であるCMPスラリーを使用することによって、前記酸化シリコン膜に対する優れた研磨選択比が維持されて効率的な研磨または平坦化が可能になると共に、前記酸化シリコン膜などにおけるディッシングの発生をもっと減らすことができることが明らかになった。
また、前記燐酸基含有化合物を含むCMPスラリーは酸化シリコン膜及び窒化シリコン膜に対するより向上した研磨速度を示すことができるので、工程時間もまた減少させることができる。
したがって、発明の一実施形態にかかるCMPスラリーは、酸化シリコン膜を研磨する工程、例えば、窒化シリコン膜を研磨停止層に使用して酸化シリコン膜を研磨するSTI工程またはILD形成工程などに適用された場合、前記酸化シリコン膜の選択的、効率的研磨または平坦化を可能にしつつ、前記酸化シリコン膜上でのディッシングの発生を大幅に減らすことができる。
一方、前記発明の一実施形態にかかるCMPスラリーを各構成成分別に説明すると以下の通りである。
まず、前記CMPスラリーは基本的な成分として研磨材を含む。このような研磨材にはCMPスラリーに含まれる通常の研磨粒子を特別な制限なく使用することができ、例えば、シリカ、アルミナ、酸化ジルコニウム、酸化チタンまたは酸化セリウムなどの研磨粒子を1種以上使用することができる。このような研磨粒子はナノスケールの粒径を有することができ、望ましくはナノスケールの粒径を有する酸化セリウム粒子であり得る。
このような研磨材は、CMPスラリー100重量部を基準に0.1〜10重量部で含まれることができる。前記研磨材の含有量が過度に低くなると研磨速度、例えば、酸化シリコン膜に対する研磨速度が充分でなくなり、反対に過度に高くなるとスラリーの安定性が低下することがある。
一方、前記CMPスラリーは、研磨材と共に燐酸基含有化合物及び線状陰イオン性高分子を含む。
この中で、前記燐酸基含有化合物は研磨対象膜、例えば、酸化シリコン膜及び窒化シリコン膜に対する研磨速度を全体的に向上させ、窒化シリコン膜に対する酸化シリコン膜の研磨速度が過度に大きくなったり前記酸化シリコン膜が過度に研磨されることを抑制して、酸化シリコン膜などにおけるディッシングの発生を減らす役割を果たす。
このような燐酸基含有化合物は燐酸基(−PO)を含む任意の化合物、例えば、燐酸、有機燐酸塩または無機燐酸塩のいかなる化合物であっても良く、燐酸基を含む単分子または高分子化合物のいかなるものでも可能である。例えば、前記燐酸基含有化合物は酸化シリコン膜及び窒化シリコン膜に対するエッチング率(研磨率)を考慮して、燐酸アンモニウム((NHHPO)であることが望ましい。
前記燐酸基含有化合物は研磨材100重量部を基準に0.1〜20重量部で含まれることができ、望ましくは1〜10重量部で含まれ得る。前記燐酸基含有化合物の含有量が過度に小さくなると前記ディッシング発生量を充分に減らし難く、反対に過度に大きくなると追加的なディッシング発生量の減少効果が殆どないだけでなく、スラリーの分散安定性が低下して凝集現象が発生する恐れがある。
そして、前記線状陰イオン性高分子は、CMPスラリーを利用した研磨工程中に静電気的引力で窒化シリコン膜などに吸着して保護膜として作用することによって、窒化シリコン膜の研磨を相対的に抑制する役割を果たす。このような線状陰イオン性高分子の作用によって前記CMPスラリーは窒化シリコン膜に対する酸化シリコン膜の優れた研磨選択比を示すことができる。特に、このような線状陰イオン性高分子と前記燐酸基含有化合物の相互作用により、優れた研磨選択比が維持されて酸化シリコン膜に対する効率的、選択的研磨または平坦化が可能になると共に、酸化シリコン膜の過研磨によるディッシングの発生量を大幅に減らすことができる。
このような線状陰イオン性高分子には、例えば、カルボキシル基を含む高分子を使用することができる。より具体的には、アクリル酸(Acrylic acid) 、メタクリル酸(methacrylic acid)、イタコン酸(itaconic acid)またはマレイン酸(Maleic acid)のうち1種以上の単量体を重合して得られた線状高分子を使用することができる。このような線状高分子として既に当業界で知られていたり市販されているものを使用することもできるが、市販されている高分子としては韓国SAN NOPCO株式会社のセラスパース(Cerasperse)5468、アルドリッチ(Aldrich)社の線状高分子などが挙げられる。
前記線状陰イオン性高分子は重量平均分子量が2,000〜50,000であるのが望ましい。重量平均分子量が過度に小さくなると、窒化シリコン膜に対するスラリーの研磨速度(研磨率)が高まって研磨選択比が低くなる恐れがあり、反対に重量平均分子量が過度に大きくなると、研磨材粒子間の凝集が誘発される恐れがある。
前記線状陰イオン性高分子は、研磨材100重量部を基準に0.1〜40重量部、望ましくは0.1〜20重量部で含まれてよい。このような線状陰イオン性高分子の含有量が過度に小さくなると、窒化シリコン膜に対するスラリーの研磨速度(研磨率)が高まって研磨選択比が低くなる場合があり、反対に含有量が過度に大きくなると、酸化シリコン膜に対する研磨速度が減少して工程時間の増加または研磨選択比の低下を誘発することがあり、研磨材粒子間の凝集が起きてスラリーの分散安定性が低下する恐れもある。
一方、発明の一実施形態にかかるCMPスラリーは、前述の構成成分以外に、ヒドロキシル基(−OH)またはカルボキシル基(−COOH)のいずれか1つまたは2つ両方を有する化合物をさらに含むことができ、望ましくは、ヒドロキシル基(−OH)及びカルボキシル基(−COOH)を共に有する化合物をさらに含むことができる。
このような化合物をCMPスラリーに追加する場合、スラリーの粘度が低くなって、ニュートン挙動(Newtonian behavior)によりスラリーがCMP研磨装置の研磨パッドや研磨対象膜が形成された半導体基板とより均一に接触することができる。その結果、半導体基板全般にわたって研磨対象膜をより均一に研磨して、ウエハー上の研磨不均一度(Within−Wafer Non−Uniformity;WIWNU)をより減らすことができる。
前記ヒドロキシル基(−OH)及び/またはカルボキシル基(−COOH)を有する化合物は重量平均分子量が30〜500であるのが望ましい。その重量平均分子量が過度に大きくなると酸化シリコン膜に対する研磨速度が減少したり、スラリーの分散安定性が低下してスラリー供給が難しくなる恐れがある。
前記ヒドロキシル基(−OH)及び/またはカルボキシル基(−COOH)を有する化合物としては、シートレート(citrate)基含有化合物、グルコネート(gluconate)基含有化合物、マレート(malate)基含有化合物、タータレート(tartarate)基含有化合物、2−ヒドロキシイソブチレート(2−hydroxyisobutyrate)基含有化合物、アジペート(adipate)基含有化合物、オクタノエート(octanoate)基含有化合物、スクシネート(succinate)基含有化合物、エチレンジアミンテトラアセテート(EDTA)基含有化合物、グルタレート(glutarate)基含有化合物またはメチレンスクシネート(methylenesuccinate)基含有化合物のうち1種または2種以上を使用することができる。
この時、前記“特定官能基(シートレート基またはグルコネート基など)含有化合物”とは、各特定官能基を含有する酸(acid)自体、例えば、クエン酸(citric acid)、グルコン酸(gluconic acid)、リンゴ酸(malic acid)、酒石酸(tartaric acid)、2−ヒドロキシイソ酪酸(2−hydroxyisobutyric acid)、アジピン酸(adipic acid)、オクタン酸(octanoic acid)、琥珀酸(succinic acid)、エチレンジアミンテトラ酢酸(EDTA)、グルタル酸(glutaric acid)またはメチレン琥珀酸(methylenesuccinic acid)など自体だけでなく、前記特定官能基に無機(例えば、金属)または有機官能基が結合している化合物までを包括するものである。
一方、このような化合物以外にも、マンノース(mannose)、グリセロ−ガラクト−ヘプトース(glycero−galacto−heptose)、エリトロ−マンノ−オクトース(erythro−manno−octose)、アラビノ−ガラクト−ノンノーズ(arabino−galacto−nonose)またはグルタミン(glutamine)などの物質またはこれらの誘導体を前記ヒドロキシル基(−OH)及び/またはカルボキシル基(−COOH)を有する化合物に使用することもでき、その他多様な有機または無機化合物を使用することもできる。
前記ヒドロキシル基(−OH)及び/またはカルボキシル基(−COOH)を有する化合物は、CMPスラリー中で研磨材100重量部を基準に0.1〜30重量部で含まれるのが望ましい。前記化合物の含有量が過度に小さくなるとスラリーの研磨選択比が低くなり、ウエハー上の研磨不均一度(Within−Wafer Non−Uniformity;WIWNU)が高くなることができ、反対に含有量が過度に高くなると酸化シリコン膜に対するスラリーの研磨速度が低くなる恐れがある。
一方、前記CMPスラリー組成物は前述の各構成成分に対する媒質として水を含む。このような水は、前述の各構成成分の含有量の合計を除いた残量の含有量で含まれることができ、例えば、スラリー100重量部を基準に94〜99.8重量部で含まれることができる。水の含有量が過度に小さくなるとスラリーの安定性が低下し、過度に大きくなる場合はスラリーの全般的な研磨率が低くなる恐れがある。
また、前記CMPスラリーは、前述の構成成分以外にもスラリーの研磨性能または分散安定性向上のために多様な添加剤をさらに含むこともできる。このような添加剤は従来からCMPスラリーに用いられていた任意の添加剤を使用することができ、その種類が特に限られない。
前述のCMPスラリーは、研磨材、線状陰イオン性高分子、燐酸基含有化合物、及び選択的にヒドロキシル基(OH)及び/またはカルボキシル基(COOH)を含む化合物を水に混合させて製造することができる。また、前記混合の後、酸化シリコン膜に対する優れた研磨率または研磨選択比などを考慮して、前記CMPスラリーをpH6〜8に滴定するのが望ましい。滴定時には1N NHOHまたは1N HNOなどが用いられることができる。
そして、前記CMPスラリーは1液型スラリーまたは2液型スラリーのいかなる形態でも可能である。この時、1液型スラリーは1つの組成物内で研磨に必要な全ての成分、例えば、研磨材、水、及び線状陰イオン性高分子などを含む任意の添加剤が共に含まれている形態であり、2液型スラリーは2つ以上の互いに異なる溶液に分離された形態、例えば、研磨材の分散液及び添加剤分散液が1つのセットを成し、研磨直前に混合される形態であって、添加剤によって研磨材の分散性が阻害される場合に使用されてよい。
前述のようなCMPスラリーは酸化シリコン膜に対して、例えば、2000Å/min以上、望ましくは2500Å/min以上の高い研磨速度を示すことができ、窒化シリコン膜に対しては低い研磨速度を示して、酸化シリコン膜に対する研磨速度:窒化シリコン膜に対する研磨速度が30:1以上になる優れた研磨選択比を示すことができる。
したがって、前記CMPスラリーは、窒化シリコン膜を停止層に使用して酸化シリコン膜を研磨または平坦化する工程で、前記酸化シリコン膜を選択的、効率的に研磨することができる。
また、前記CMPスラリーは、前記酸化シリコン膜に対する研磨速度:窒化シリコン膜に対する研磨速度の比が50:1以下になって、前記酸化シリコン膜が過度に研磨されてディッシングが発生することを大きく抑制することができる。
したがって、このようなCMPスラリーは、窒化シリコン膜を停止層に使用して酸化シリコン膜を研磨または平坦化する工程、例えば、半導体素子のSTI工程中にトレンチ(Trench)内に埋め立てられる酸化シリコン膜を平坦化する工程や、ILD形成工程などに非常に望ましく適用され、ディッシング発生量を大きく減らしてそれに伴う素子性能低下などを抑制することができる。
発明の他の実施形態により、前述のCMPスラリーで半導体基板上の研磨対象膜を研磨する段階を含む研磨方法が提供される。このような研磨方法において、前記研磨対象膜は酸化シリコン膜であってもよい。
より具体的には、前記研磨方法は窒化シリコン膜を研磨停止層に使用して酸化シリコン膜を研磨または平坦化する方法であってもよく、例えば、半導体基板上に所定の窒化シリコン膜パターンを形成する段階;前記窒化シリコン膜パターンが形成された半導体基板上に酸化シリコン膜を形成する段階;及び前記窒化シリコン膜が露出する時まで前記酸化シリコン膜を研磨する段階を含むことができる。
前述のCMPスラリーでこのような研磨方法を行うことによって前記酸化シリコン膜の研磨後のディッシング発生量を大きく減らすことができ、より具体的には、ディッシング発生量を500Å以下に減らして半導体素子の性能または信頼性向上に寄与することができる。
この時、前記ディッシング発生量は、前記研磨方法を行った後で、研磨された酸化シリコン膜と窒化シリコン膜の段差として定義されることができ、モニタリングボックスに対するAFM分析を通じて、酸化シリコン膜と窒化シリコン膜のプロファイルを測定して算出可能である。
一方、前述の研磨方法は半導体素子の浅いトレンチ素子分離工程(STI工程)に適用されることができ(この時、前記研磨対象膜である酸化シリコン膜がトレンチ内に埋め込まれた素子分離膜を形成して半導体素子のフィールド領域を定義することができる。)、その他半導体素子の層間絶縁膜(Inter Layer Dielectric、ILD)の形成工程などの多様な工程に適用されることができる。このようなSTI工程またはILD形成工程の具体的な進行方法は、例えば、図1に示されたような通常の方法に従うことができる。
以下、発明の好ましい実施例を通じて発明の構成及び作用をより詳しく説明することとする。ただし、このような実施例によって発明の権利範囲が限定されるわけではなく、これは例示として提示されたものに過ぎない。
実施例1
酸化セリウム研磨材と、線状陰イオン性高分子としてポリアクリル酸(Mw.:7,000)と、ヒドロキシル基及び/またはカルボキシル基を含む化合物としてグルコン酸と、燐酸基含有化合物として燐酸アンモニウム((NHHPO))を蒸留水に加えて混合してCMPスラリーを製造した。
この時、研磨材の添加量は、CMPスラリー100重量部を基準に5重量部になるようにし、前記線状陰イオン性高分子の添加量は、前記酸化セリウム研磨材100重量部を基準に10重量部、前記ヒドロキシル基及び/またはカルボキシル基を含む化合物の添加量は、酸化セリウム研磨材100重量部を基準に25重量部、そして前記燐酸基含有化合物の添加量は、酸化セリウム研磨材100重量部を基準に1.5重量部になるようにした。
実施例2〜4
下記表1に提示した通り、ヒドロキシル基及び/またはカルボキシル基を含む化合物及び燐酸基含有化合物の含有量を変化させたことを除いては、実施例1と同様な方法でCMPスラリーを製造した。
比較例1
燐酸基含有化合物を使用していないことを除いては、実施例1と同様な方法でCMPスラリーを製造した。
<実験例1:研磨性能評価>
前記実施例1〜4及び比較例1で製造されたCMPスラリーを使用して下記条件で1分間研磨を行った後で基板をきれいに洗浄して、研磨によって発生した厚さの変化を測定して研磨性能を評価した。その結果を下記表1に示した。
[研磨条件]
研磨装備:UNIPLA210(Doosan Mecatec Co.)
パッド:IC1000(Rodel Co.)
スピンドル(Spindle)速度:90rpm
プラテン(Platen)速度:90rpm
ウエハー圧力(Wafer pressure):4psi
リテーナーリング圧力(Retainer ring pressure):3.5psi
スラリー流速:200ml/min
[研磨対象]
HDPCVD(High Density Plasma chemical vapor deposition)によって10,000Å蒸着された酸化シリコン膜形成ウエハー
LPCVD(Low pressure chemical vapor deposition)によって2,000Å蒸着された窒化シリコン膜形成ウエハー
[評価]
まず、各研磨対象ウエハーの上に59ポイントを各々設定し、これら各ポイント上で研磨前と研磨後の厚さを測定した。この時、研磨前と研磨後の厚さは、光学厚さ測定装備であるNanospec6100(Nanometrics Co.)を利用して測定した。このような研磨前と研磨後の厚さから各研磨対象膜(酸化シリコン膜または窒化シリコン膜)に対する研磨量を測定し、各ポイント上で測定された値に基づいてその平均値を算出した。このような研磨量の平均値及び研磨時間から、各研磨対象膜に対する研磨速度を導き出した。
また、酸化シリコン膜に対する研磨速度/窒化シリコン膜に対する研磨速度を基準に研磨選択比を導き出した。
そして、前記酸化シリコン膜が形成されたウエハーの上の各ポイント上で測定された厚さに基づいて、各ポイント別厚さ差の平均値を計算した。このような平均値を研磨前と研磨後に各々算出して、これらの差からDelta WIWNUを導き出した。
また、前記酸化シリコン膜が形成されたウエハー上の59ポイントで各々研磨量(研磨前厚さ−研磨後厚さ)を算出した時、各測定ポイントで測定された59個値のうちの研磨量最大値−研磨量最小値からGAPデータを導き出した。
Figure 2011513984
<実験例2:ディッシング発生量測定>
前記実施例1、2、及び比較例1で各々製造したCMPスラリーを使用し、前記実験例1と同一な研磨条件で通常のDRAMパターン(STI素子分離膜のパターン中に酸化シリコン膜及び窒化シリコン膜が含まれている)が形成されたウエハーに対して1分間研磨を行った。
[評価]
前記の研磨後のウエハーのうち、100μmFOXモニタリングボックスに対してAFM分析を実施して、酸化シリコン膜と窒化シリコン膜のプロファイルを測定し、これからウエハーの酸化シリコン膜と窒化シリコン膜の段差を算出して、その平均値をディッシング発生量に決定した。
Figure 2011513984
前記表1を参照すれば、線状陰イオン性高分子(ポリアクリル酸)及び燐酸基含有化合物(燐酸アンモニウム)を含む実施例1〜4のCMPスラリーは30:1以上の高い研磨選択比を示したが、ただし、研磨選択比が50:1を越えないことが確認された。
また、表2を参照すれば、このような構成成分及び30:1〜50:1の研磨選択比を満たす実施例1〜2のCMPスラリーを使用して研磨を行った結果、比較例1のCMPスラリーを用いた場合に比べて酸化シリコン膜上のディッシングを大きく減少させることができることが確認された。
さらに、表1を参照すれば、実施例1〜4のCMPスラリーを使用する場合、酸化シリコン膜に対する高い研磨速度及び優れた研磨選択比を示して、酸化シリコン膜に対する選択的、効率的研磨が可能であることが確認された。
そして、実施例1〜4のCMPスラリーで研磨を行った結果、比較例1のCMPスラリーに比べて均一な研磨が可能になることが確認された。
100 半導体基板
101 パッド酸化膜
102 窒化シリコン膜
103 トレンチ
104 酸化シリコン膜
105 ゲート絶縁膜

Claims (18)

  1. 研磨材、線状陰イオン性高分子、燐酸基含有化合物、及び水を含み、
    酸化シリコン膜に対するCMP研磨速度:窒化シリコン膜に対するCMP研磨速度が30:1〜50:1であるCMPスラリー。
  2. 前記線状陰イオン性高分子は2,000〜50,000の重量平均分子量を有する、請求項1に記載のCMPスラリー。
  3. 前記線状陰イオン性高分子は、アクリル酸、メタクリル酸、イタコン酸、及びマレイン酸からなる群より選択された1つ以上の単量体から得られた高分子を含む、請求項1に記載のCMPスラリー。
  4. 燐酸基含有化合物は、燐酸、有機燐酸塩または無機燐酸塩を含む、請求項1に記載のCMPスラリー。
  5. ヒドロキシル基(−OH)またはカルボキシル基(−COOH)を有する化合物をさらに含む、請求項1に記載のCMPスラリー。
  6. 前記ヒドロキシル基またはカルボキシル基を有する化合物は重量平均分子量が30〜500であり、ヒドロキシル基及びカルボキシル基を有する化合物である、請求項5に記載のCMPスラリー。
  7. 前記ヒドロキシル基またはカルボキシル基を有する化合物は、シートレート基含有化合物、グルコネート基含有化合物、マレート基含有化合物、タルタレート基含有化合物、2−ヒドロキシイソブチレート基含有化合物、アジペート基含有化合物、オクタノエート基含有化合物、スクシネート基含有化合物、エチレンジアミンテトラアセテート基含有化合物、グルタレート基含有化合物、メチレンスクシネート基含有化合物、マンノース、グリセロ−ガラクト−ヘプトース、エリトロ−マンノ−オクトース、アラビノ−ガラクト−ノンノーズ、及びグルタミンからなる群より選択された1種以上を含む、請求項5に記載のCMPスラリー。
  8. 前記研磨材は、シリカ、アルミナ、酸化ジルコニウム、酸化チタン、及び酸化セリウムからなる群より選択された1種以上の研磨粒子を含む、請求項5に記載のCMPスラリー。
  9. 前記研磨材はスラリー100重量部に対して0.1〜10重量部で含まれる、請求項1に記載のCMPスラリー。
  10. 前記線状陰イオン性高分子は前記研磨材100重量部に対して0.1〜40重量部で含まれ、前記燐酸基含有化合物は前記研磨材100重量部に対して0.1〜20重量部で含まれる、請求項9に記載のCMPスラリー。
  11. 前記研磨材の100重量部を基準に、ヒドロキシル基(−OH)またはカルボキシル基(−COOH)を有する化合物の0.1〜30重量部をさらに含む、請求項9に記載のCMPスラリー。
  12. pH6〜8を示す、請求項1に記載のCMPスラリー。
  13. 半導体素子の浅いトレンチ素子分離工程(STI工程)において、トレンチ内に埋め立てられる酸化シリコン膜の研磨または平坦化のために使用される、請求項1に記載のCMPスラリー。
  14. 請求項1〜12のうちのいずれか1つの項に記載されたCMPスラリーで半導体基板上の研磨対象膜を研磨する段階を含む、研磨方法。
  15. 前記研磨対象膜は酸化シリコン膜を含む、請求項14に記載の研磨方法。
  16. 半導体基板の上に所定の窒化シリコン膜パターンを形成する段階;前記窒化シリコン膜パターンが形成された半導体基板上に酸化シリコン膜を形成する段階;及び前記窒化シリコン膜が露出する時まで前記酸化シリコン膜を研磨する段階を含む、請求項15に記載の研磨方法。
  17. 半導体素子の浅いトレンチ素子分離工程(STI工程)に適用され、前記研磨される酸化シリコン膜が半導体素子のフィールド領域を定義する、請求項16に記載の研磨方法。
  18. 前記酸化シリコン膜を研磨した後にはディッシング発生量が500Å以下になる、請求項16に記載の研磨方法。
JP2010549567A 2008-03-06 2009-03-03 Cmpスラリー及びこれを利用した研磨方法 Pending JP2011513984A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20080021053 2008-03-06
KR1020090014432A KR101256551B1 (ko) 2008-03-06 2009-02-20 Cmp 슬러리 및 이를 이용한 연마 방법
PCT/KR2009/001036 WO2009110729A1 (en) 2008-03-06 2009-03-03 Cmp slurry and a polishing method using the same

Publications (1)

Publication Number Publication Date
JP2011513984A true JP2011513984A (ja) 2011-04-28

Family

ID=41296543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010549567A Pending JP2011513984A (ja) 2008-03-06 2009-03-03 Cmpスラリー及びこれを利用した研磨方法

Country Status (6)

Country Link
US (1) US8969204B2 (ja)
JP (1) JP2011513984A (ja)
KR (1) KR101256551B1 (ja)
CN (1) CN101959983B (ja)
DE (1) DE112009000403B4 (ja)
TW (1) TWI450952B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103097476B (zh) * 2010-09-08 2016-02-17 巴斯夫欧洲公司 化学机械抛光用于电子、机械和光学器件的衬底的含水抛光组合物和方法
JP2012146972A (ja) * 2010-12-24 2012-08-02 Hitachi Chem Co Ltd 研磨液及びこの研磨液を用いた基板の研磨方法
CN103377912B (zh) * 2012-04-23 2016-08-17 中国科学院微电子研究所 浅沟槽隔离化学机械平坦化方法
US20150093877A1 (en) * 2013-10-01 2015-04-02 Globalfoundries Inc. Method for manufacturing a semiconductor device by stopping planarization of insulating material on fins
US20150270159A1 (en) * 2014-03-20 2015-09-24 Globalfoundries Inc. Fabrication of semiconductor structures using oxidized polycrystalline silicon as conformal stop layers
US9916985B2 (en) 2015-10-14 2018-03-13 International Business Machines Corporation Indium phosphide smoothing and chemical mechanical planarization processes
US9646842B1 (en) 2015-10-14 2017-05-09 International Business Machines Corporation Germanium smoothing and chemical mechanical planarization processes
US9646841B1 (en) 2015-10-14 2017-05-09 International Business Machines Corporation Group III arsenide material smoothing and chemical mechanical planarization processes
CN105369253B (zh) * 2015-10-21 2017-11-17 上海铝通化学科技有限公司 防冲孔铝化学抛光添加剂及其应用
KR102282136B1 (ko) 2017-07-07 2021-07-27 삼성전자주식회사 반도체 장치
US10763119B2 (en) * 2018-12-19 2020-09-01 Fujifilm Electronic Materials U.S.A., Inc. Polishing compositions and methods of using same
US10759970B2 (en) * 2018-12-19 2020-09-01 Fujifilm Electronic Materials U.S.A., Inc. Polishing compositions and methods of using same
US11680186B2 (en) 2020-11-06 2023-06-20 Fujifilm Electronic Materials U.S.A., Inc. Polishing compositions and methods of using same
CN112587694A (zh) * 2021-01-05 2021-04-02 南京万家旺商贸有限公司 一种厨房砧板的智能消毒装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079984A (ja) * 2002-08-16 2004-03-11 Samsung Electronics Co Ltd 化学機械的ポリシングスラリー及びこれを用いた化学機械的ポリシング方法
JP2005179421A (ja) * 2003-12-17 2005-07-07 Nissan Chem Ind Ltd 研磨用組成物
WO2007086665A1 (en) * 2006-01-25 2007-08-02 Lg Chem, Ltd. Cmp slurry and method for polishing semiconductor wafer using the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903248A (en) 1997-04-11 1999-05-11 Spatialight, Inc. Active matrix display having pixel driving circuits with integrated charge pumps
TW379406B (en) 1998-04-27 2000-01-11 United Microelectronics Corp Shallow trench isolation method
JP4123685B2 (ja) * 2000-05-18 2008-07-23 Jsr株式会社 化学機械研磨用水系分散体
US6551935B1 (en) * 2000-08-31 2003-04-22 Micron Technology, Inc. Slurry for use in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
US7118682B2 (en) * 2003-03-28 2006-10-10 Sioptical, Inc. Low loss SOI/CMOS compatible silicon waveguide and method of making the same
US7044836B2 (en) 2003-04-21 2006-05-16 Cabot Microelectronics Corporation Coated metal oxide particles for CMP
KR101053653B1 (ko) * 2003-07-01 2011-08-02 주식회사 동진쎄미켐 산화세륨 연마제를 이용한 화학 기계적 연마 슬러리조성물
US20050028450A1 (en) 2003-08-07 2005-02-10 Wen-Qing Xu CMP slurry
US20050108947A1 (en) 2003-11-26 2005-05-26 Mueller Brian L. Compositions and methods for chemical mechanical polishing silica and silicon nitride
US20050189322A1 (en) * 2004-02-27 2005-09-01 Lane Sarah J. Compositions and methods for chemical mechanical polishing silica and silicon nitride
TWI283008B (en) 2004-05-11 2007-06-21 K C Tech Co Ltd Slurry for CMP and method of producing the same
KR101126124B1 (ko) * 2005-05-30 2012-03-30 주식회사 동진쎄미켐 연마 평탄도를 향상시킨 산화 세륨 슬러리 조성물
JP2007019428A (ja) 2005-07-11 2007-01-25 Fujitsu Ltd 半導体装置の製造方法
KR100725699B1 (ko) 2005-09-02 2007-06-07 주식회사 엘지화학 일액형 cmp 슬러리용 산화 세륨 분말, 그 제조방법,이를 포함하는 일액형 cmp 슬러리 조성물, 및 상기슬러리를 사용하는 얕은 트랜치 소자 분리방법
JP5090920B2 (ja) 2005-10-14 2012-12-05 エルジー・ケム・リミテッド Cmpスラリー用酸化セリウム粉末の製造方法及びこれを用いたcmp用スラリー組成物の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079984A (ja) * 2002-08-16 2004-03-11 Samsung Electronics Co Ltd 化学機械的ポリシングスラリー及びこれを用いた化学機械的ポリシング方法
JP2005179421A (ja) * 2003-12-17 2005-07-07 Nissan Chem Ind Ltd 研磨用組成物
WO2007086665A1 (en) * 2006-01-25 2007-08-02 Lg Chem, Ltd. Cmp slurry and method for polishing semiconductor wafer using the same

Also Published As

Publication number Publication date
DE112009000403T5 (de) 2011-01-13
CN101959983B (zh) 2014-07-30
DE112009000403B4 (de) 2018-03-22
CN101959983A (zh) 2011-01-26
KR101256551B1 (ko) 2013-04-19
US20110008967A1 (en) 2011-01-13
TW200946662A (en) 2009-11-16
KR20090096318A (ko) 2009-09-10
TWI450952B (zh) 2014-09-01
US8969204B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
JP2011513984A (ja) Cmpスラリー及びこれを利用した研磨方法
KR102493753B1 (ko) 복합 입자, 정제 방법 및 이의 용도
JP5290769B2 (ja) Cmpスラリー及びこれを用いる半導体ウェハーの研磨方法
JP5915843B2 (ja) 化学機械研磨用水系分散体の製造方法
KR102427996B1 (ko) 화학적 기계 연마 조성물 및 텅스텐의 연마 방법
JP5518869B2 (ja) 化学的機械研磨用組成物、その製造方法、及びその使用方法
JP2008512871A (ja) メタレート変性シリカ粒子を含有する水性スラリー
JP5927806B2 (ja) 化学機械研磨用水系分散体およびそれを用いた化学機械研磨方法
JP6246263B2 (ja) 酸化ケイ素および窒化ケイ素の少なくとも1種とポリシリコンとを含む基体を研磨する方法
US20130078784A1 (en) Cmp slurry and method for manufacturing semiconductor device
EP2035523A1 (en) Compositions and methods for polishing silicon nitride materials
JP2005011932A (ja) Cmp用スラリー、研磨方法、および半導体装置の製造方法
TW201525117A (zh) 低缺陷化學機械硏磨組成物
TWI629324B (zh) 研磨基板之方法
TWI812595B (zh) 用於阻擋層平坦化之化學機械研磨液
JP7167042B2 (ja) 研磨液、研磨液セット及び研磨方法
KR101718798B1 (ko) 안정화된 화학 기계적 연마 조성물 및 기판의 연마 방법
JP6251765B2 (ja) 研磨スラリー及びこれを用いた基板の研磨方法
JP2006128689A (ja) 化学的機械的平坦化用の水性スラリー組成物
TW201527507A (zh) 研磨劑及研磨方法
WO2009110729A1 (en) Cmp slurry and a polishing method using the same
TW202106845A (zh) 化學機械拋光組成物及優先於二氧化矽拋光氮化矽並同時抑制對二氧化矽的損傷之方法
TWI744696B (zh) 於淺溝槽隔離(sti)化學機械平坦化研磨(cmp)的氧化物相對氮化物的高選擇性、低及均一的氧化物溝槽淺盤效應
CN114787304A (zh) 低氧化物沟槽凹陷的浅沟槽隔离化学机械平面化抛光
KR101385044B1 (ko) Cmp 슬러리 조성물 및 이를 이용한 연마 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130925

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131025

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131101

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140728

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141027