KR101985544B1 - 유기 절연막 연마용 슬러리 및 이를 이용한 기판 연마 방법 - Google Patents

유기 절연막 연마용 슬러리 및 이를 이용한 기판 연마 방법 Download PDF

Info

Publication number
KR101985544B1
KR101985544B1 KR1020120097384A KR20120097384A KR101985544B1 KR 101985544 B1 KR101985544 B1 KR 101985544B1 KR 1020120097384 A KR1020120097384 A KR 1020120097384A KR 20120097384 A KR20120097384 A KR 20120097384A KR 101985544 B1 KR101985544 B1 KR 101985544B1
Authority
KR
South Korea
Prior art keywords
polishing
spin
acid
film
carbon
Prior art date
Application number
KR1020120097384A
Other languages
English (en)
Other versions
KR20140030792A (ko
Inventor
이승철
최경수
한덕수
김석주
Original Assignee
에스케이하이닉스 주식회사
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 솔브레인 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120097384A priority Critical patent/KR101985544B1/ko
Publication of KR20140030792A publication Critical patent/KR20140030792A/ko
Application granted granted Critical
Publication of KR101985544B1 publication Critical patent/KR101985544B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1409—Abrasive particles per se
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Abstract

본 발명은 유기 절연막 연마용 슬러리 및 이를 이용한 기판 연마 방법에 관한 것으로, 구체적으로 소자분리막 (ISO) 영역 내에 균일한 공극 (air-gap)을 형성하기 위한 유기 절연막 연마용 슬러리 및 이를 이용한 기판 연마 방법에 관한 것이다.

Description

유기 절연막 연마용 슬러리 및 이를 이용한 기판 연마 방법{SLURRY FOR POLISHING AN ORGANIC INSULATOR FILM AND METHOD FOR POLISHING THE SUBSTRATE USING THE SAME}
본 발명은 유기 절연막 연마용 슬러리 및 이를 이용한 기판 연마 방법에 관한 것으로, 구체적으로 소자분리막 (ISO) 영역 내에 균일한 공극 (air-gap)을 형성하기 위한 유기 절연막 연마용 슬러리와, 이를 이용한 기판 연마 방법에 관한 것이다.
반도체 장치의 제조기술의 발달과 그 응용분야가 확대되어 감에 따라 반도체 소자의 집적도를 증가시키기 위한 연구가 급속도로 발전되고 있다. 이러한 반도체 소자의 집적화를 위한 기술로서, 소자분리막을 축소하는 기술은 중요한 항목 중 하나로 대두되고 있다.
한편, 반도체 소자의 고집적화에 따라 활성 영역과 소자분리막 영역이 감소하면서, 활성 영역 상에 형성되는 도전 패턴 간 거리가 좁아져, 인접한 활성 영역들 간에 간섭 현상이 일어나고, 그 결과 기생 커패시턴스가 증가하여 반도체 소자의 오작동이 발생한다.
기생 커패시턴스는 소자분리막의 유전상수와 밀접하게 관련된 것으로 알려져 있다. 예컨대, 상기 소자분리막의 유전상수가 감소하면, 활성 영역들 사이의 기생 커패시턴스 역시 감소된다.
최근 소자분리막이 공백 상태 (vacuum, air)에서 가장 낮은 유전율 (k=1)을 갖는다는 점에 착안하여, 소자분리막 내에 공극 (air-gap)을 형성함으로써 활성 영역들 간의 기생 커패시턴스를 감소시키는 기술이 제안 되고 있다.
종래 공극을 구비한 소자분리막 형성 방법은 다음과 같다.
먼저, 활성 영역과 소자분리용 트렌치를 구비한 반도체 기판(1)을 제조한 다음, 상기 활성 영역 상부에 도전성 재료를 적층하고, 패터닝하여 배선용 도전 패턴(3)을 형성한다. 이어서, 상기 배선용 도전 패턴이 형성된 기판 전면에 절연 재료를 도포하여 제1 절연막(5)을 형성한다. 상기 제1 절연막 상부를 일부 제거하여 트렌치를 형성한다. 이어서, 상기 트렌치를 포함하는 기판 전면에 희생막으로 사용되는 유기 절연막(7)을 도포한 다음, 에치백 공정을 실시하여 유기 절연막(7) 상부를 일부 제거한다(도 1a 참조). 노출된 도전 패턴(3)과 일부 제거된 유기 절연막(7) 전면에 저온 옥사이드 물질(9)을 얇게 도포한 다음(도 1b 참조), 유기 절연막(7)을 제거하여 공극(10)을 형성한다. 이후, 상기 저온 옥사이드 물질(9) 을 포함하는 전면에 평탄화된 제2 절연막(미도시)을 형성한다.
하지만, 종래 방법의 경우 상기 유기 절연막에 대한 에치백 공정을 실시함에 있어, 유기 절연막이 균일하게 도포 되지 않기 때문에, 상기 에치백 공정 후 제거된 유기 절연막의 깊이가 상이하게 된다(도 1a 참조).
그 결과, 후속 저온 옥사이드막 도포 높이가 상이하기 때문에(a), 동일한 위치에 균일한 형태의 공극을 형성하기가 쉽지 않다 (도 1c 및 도 2 참조).
따라서 현재 공극을 구비한 소자분리막 형성 공정 시에 균일성 (uniformity)을 가지는 공극을 구현할 수 있는 기술에 대한 필요성이 매우 높은 실정이다.
본 발명은 공극을 구비한 소자분리막 형성 공정 시에, 희생막으로 사용되는 유기 절연막에 대한 연마 선택비가 높은 유기 절연막 연마용 슬러리를 제공한다.
또한, 본 발명은 상기 유기 절연막 연마용 슬러리를 이용하는 기판 연마 방법과 이 방법에 의해 소자분리막 영역 내에 균일성을 갖는 공극을 형성할 수 있는 반도체 소자의 제조 방법을 제공한다.
아울러, 본 발명은 상기 기판 연마 방법을 포함하는 반도체 소자의 제조 방법에 의해 제조된 공극을 구비한 소자분리막을 포함하는 반도체 소자를 제공한다.
이하, 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.
본 발명의 일 구현예에서는 유기 절연막에 대해 우수한 연마 선택비를 가지는 유기 절연막 연마용 슬러리 조성물을 제공한다.
구체적으로, 본 발명에서는
연마제를 포함하지 않고,
탄소수 1 내지 10의 유기산,
수용성 고분자 및 물을 포함하는 유기 절연막 연마용 슬러리 조성물을 제공한다.
본 발명에 있어서, 상기 유기 절연막은 탄소 원자의 비율이 높아 건식 식각 내성이 강한 고분자 화합물, 예를 들면 히드록시 작용기, 글리시딜 작용기, 또는 아세탈 작용기 등이 도입된 고분자 화합물로 이루어진 막이면 특별히 한정되지 않는다. 구체적으로 기판 상에 스핀 도포한 후, 베이킹 공정에 의해 경화되어 형성되는 스핀 온 카본 (spin on carbon)막일 수 있다.
구체적으로, 본 발명의 유기 절연막 연마용 슬러리 조성물에 있어서, 상기 유기산은 상기 유기 절연막을 이루는 고분자 화합물 간의 결합을 끊기 위해 포함되는 물질로서, 탄소수 1 내지 10, 구체적으로 탄소수 1 내지 6의 유기산이면 특별히 한정하지 않으며, 예를 들면 글리콜산, 프로피온산, 옥살산, 숙신산, 말론산, 말산 (malic acid), 시트르산, 타르타르산, 말레산, 글루탐산으로 이루어진 군으로부터 선택된 어느 하나로 구성될 수 있다.
또한, 본 발명에 따른 유기 절연막 연마용 슬러리 조성물에 있어서, 상기 수용성 고분자는 카복시기, 에폭시기, 하이드록시기 등의 친수성기를 함유하며, 100~1,000,000 중량 평균 분자량, 구체적으로 1,000~500,000 중량 평균 분자량을 가지는 포토레지스트를 구성 물질이라면 특별히 한정하지 않는다.
보다 구체적으로, 상기 수용성 고분자는 폴리(아크릴산-코-말레산), 폴리아크릴산, 폴리비닐알코올, 폴리에틸렌글리콜, 폴리비닐피롤리돈, 히드록시메틸 프로필 셀룰로오스, 히드록시프로필 셀룰로오스, 폴리에틸렌이민, 폴리(4-스틸렌설폰산) 및 폴리(디메틸아민-코-에피클로-히드린-코-에틸렌디아민)으로 이루어진 군으로부터 선택된 어느 하나를 단독으로 또는 혼합하여 사용할 수 있으며, 이들로 한정되지는 않는다. 보다 구체적으로, 상기 수용성 고분자는 폴리비닐피롤리돈, 히드록시메틸 프로필 셀룰로오스, 히드록시프로필 셀룰로오스, 폴리에틸렌이민, 폴리(4-스틸렌설폰산) 또는 폴리(디메틸아민-코-에피클로-히드린-코-에틸렌디아민)을 들 수 있다.
상기 수용성 고분자는 유기 절연막 연마용 슬러리 조성물 전체 중량을 기준으로 약 1 중량% 이하, 구체적으로 약 0.001~1 중량%, 보다 구체적으로 0.01~0.5중량%로 포함될 수 있다. 만약, 슬러리 조성물 내에 수용성 고분자의 함량이 0.001 중량% 미만인 경우 연마 속도가 감소하여, 연마된 기판 표면에 스크래치가 유발될 수 있으며, 1 중량%를 초과하는 경우 유기 절연막의 연마속도가 충분히 높지 않는 문제가 있다.
또한, 본 발명의 슬러리 조성물 내에 포함되는 유기산 : 수용성 고분자의 함량(중량)비는 0.01~1:1일 수 있다. 만약, 슬러리 조성물 내에서 유기산의 함량비가 1을 초과하는 경우 pH 조절제를 과량 혼합해야 하기 때문에 슬러리의 안정성에 문제가 발생하고, 0.01 미만인 경우에는 유기 절연막의 연마속도가 감소한다.
또한, 본 발명에 따른 유기 절연막 연마용 슬러리 조성물의 pH는 7 이하, 구체적으로 pH 1~5, 보다 구체적으로 pH 2.5~4.5일 수 있다. 만약, pH의 범위가 7을 초과하는 경우, 유기 절연막 연마속도가 급격히 감소하고, pH가 2.5 미만인 경우 장비가 부식하는 등의 문제가 발생한다.
이때, 본 발명의 유기 절연막 연마용 슬러리 조성물은 pH를 조절하기 위하여, 필요에 따라 pH 조절제를 더 포함할 수도 있다. 상기 pH 조절제는 통상적인 pH 조절제라면 특별히 한정하지 않으며, 예를 들어 수산화칼륨, 수산화나트륨, 수산화리튬, 암모니아수, 테트라메틸암모늄 하이드록사이드, 테트라에틸암모늄 하이드록사이드, 테트라부틸암모늄 하이드록사이드, 질산, 염산, 황산, 인산 등을 포함할 수 있다.
또한, 본 발명에 따른 유기 절연막 연마용 슬러리 조성물은 식각 보호막인 도전 패턴 물질, 예컨대 폴리실리콘 등의 표면에 유발되는 스크래치를 감소하기 위하여 계면활성제를 더 포함할 수도 있다. 이때, 계면활성제는 통상적인 슬러리 조성물 제조에 사용하는 것이면 특별히 한정하지 않으며, 예를 들면 글리코산 에톡시 라우릴 에테르, 글리세롤 에톡시레이트, 플루오로계 계면활성제, 도데실 벤진 설폰산, 폴리에틸렌글리콜 모노부틸 에테르 및 디에틸렌 글리콜 에틸에테르로 이루어진 군으로부터 선택된 어느 하나를 단독으로 또는 혼합하여 사용할 수 있다.
상기 계면활성제는 유기 절연막 연마용 슬러리 조성물 전체 중량을 기준으로 약 0.01 중량% 이하, 구체적으로 약 0.0001~0.01 중량%, 보다 구체적으로 0.01~0.1 중량%로 포함될 수 있다. 만약, 슬러리 조성물 내에 유기산의 함량이 0.01 중량%를 초과하는 경우 유기 절연막의 연마속도가 감소하고, 0.0001 미만인 경우에는 스크래치 개선 효과가 낮다.
본 발명의 유기 절연막 연마용 슬러리 조성물은 잔량의 물을 포함할 수 있다.
또한, 본 발명의 유기 절연막 연마용 슬러리 조성물은 특히 금속 연마제를 포함하지 않기 때문에, 종래 연마제를 포함하는 슬러리 조성물을 이용할 때 절연막 표면에 스크래치가 발생하던 단점을 방지할 수 있다.
또한, 본 발명에 따른 유기 절연막 연마용 슬러리 조성물에 있어서, 상기 유기 절연막:폴리실리콘막 또는 산화막의 연마 선택비는 ＞100:1, 구체적으로 100~1000:1 일 수 있다. 아울러, 본 발명에 따른 유기 절연막 연마용 슬러리 조성물을 이용할 때, 유기 절연막의 연마 속도는 ＞400 Å/min, 구체적으로 약 2000~500 Å/min 이다.
또한, 본 발명은 다른 구현예에서는 상기 유기 절연막 연마용 슬러리를 이용한 기판 연마 방법을 제공한다.
구체적으로, 상기 방법은
활성 영역을 한정하는 트렌치가 구비된 반도체 기판을 제조하는 단계;
상기 활성 영역 상부에 도전 패턴을 형성하는 단계;
상기 도전 패턴을 포함하는 반도체 기판 전면에 유기 절연막을 도포하는 단계; 및
본 발명의 유기 절연막 연마용 슬러리 조성물을 이용하여, 상기 도전 패턴이 노출될 때까지 상기 유기 절연막에 대한 연마 공정을 실시하는 단계를 포함한다.
이때, 상기 연마 공정에서는 하드 패드 또는 소프트 패드 모두 사용 가능하며, 구체적으로는 소프트 패드를 이용할 수 있다.
또한, 상기 연마 공정은 0.5~4.0 psi, 구체적으로 0.5~1.0 psi 압력 하에서, 25~110 rpm의 테이블 회전수 (plate RPM) 및 25~110 rpm의 헤드 회전수 (Head RPM) 조건 하에서 실시할 수 있다.
또한, 본 발명은 상기 연마 공정 후에 유기 절연막 잔여물 또는 수용성 고분자 제거를 위한 세정 공정을 더 실시할 수 있다. 이때, 세정 공정은 산 계열인 HF/H2SO4 용액으로 처리할 수 있다.
전술한 바와 같이, 연마제를 포함하지 않고, 탄소수 1 내지 10을 갖는 유기산과 수용성 고분자만을 포함하는 본 발명의 유기 절연막 연마용 슬러리 조성물을 이용하면, 연마 공정 시 유발되던 스크래치과 같은 결함 없이 유기 절연막을 효과적으로 평탄화(연마) 할 수 있다.
이러한 연마 효과는 다음과 같은 메커니즘에 의해 얻어진다 (하기 반응식 1 참조).
먼저, 유기 절연막 연마 공정을 수행하는 동안, 유기산에 의해 유기 절연막을 이루는 고분자 물질의 결합이 끊어지면서 카르복시산이 형성되고, 이는 프로톤이 분리된 유기산에 의해 보호(capping)되어 안정화 된다.
이때, 수용성 고분자 입자는 패드 표면에 흡착되어 유기 절연막에 대한 연마재로서 작용한다.
즉, 상기 유기산에 의해 결합이 약해져 노출된 유기 절연막의 박막 결합 부분에 연마 패드와 수용성 고분자 입자에 의한 마찰력이 가해져 유기 절연막의 박막 분리가 가속화되면서 연마 공정이 수행된다.
[반응식 1]
Figure 112012071094873-pat00001
또한, 본 발명은 또 다른 구현예에서 상기 기판 연마 방법을 포함함으로써, 공극을 구비한 소자분리막을 제조할 수 있는 반도체 소자의 제조 방법을 제공할 수 있다.
구체적으로, 상기 방법은
활성 영역(미도시)과 이를 한정하는 트렌치(미도시)를 구비한 반도체 기판(11)을 준비하는 단계;
상기 활성 영역(미도시) 상부에 도전 패턴(13)을 형성하는 단계;
상기 도전 패턴(13)을 포함하는 반도체 기판(11) 전면에 평탄화된 제1 절연막(15)을 도포하는 단계 (도 3a 참조);
상기 도전 패턴(13)을 식각 마스크로 이용하여 제1 절연막(15)을 에치백(17)하여 도전 패턴(13) 상부를 노출시키는 단계 (도 3b 참조);
상기 노출된 도전 패턴(13)을 포함하는 반도체 기판(11) 전면에 유기 절연막(19)을 도포하는 단계;
본 발명의 유기 절연막 연마용 슬러리 조성물을 이용하여, 상기 도전 패턴(13)이 노출될 때까지 상기 유기 절연막(19)을 연마하는 단계 (도 3c 및 도 4 참조);
상기 유기 절연막(19)을 에치백(21)하여 도전 패턴(13) 상부를 노출시키는 단계 (도 3d 참조);
상기 노출된 도전 패턴(13)과 유기 절연막(19)을 포함하는 반도체 기판(11) 전면에 저온 옥사이드 막(23)을 증착하는 단계 (도 3e 참조);
플라즈마 스트립 (plasma strip) 공정을 실시하여 상기 유기 절연막(19)을 제거함으로써 소자분리막 영역 내에 공극(25)을 형성하는 단계(도 3f 및 도 5 참조); 및
상기 도전 패턴(13), 저온 옥사이드 막(23) 및 공극(25)을 구비한 반도체 기판(11) 전면에 평탄화된 제2 절연막(27)을 도포하는 단계(도 3g 참조)를 포함하는 반도체 소자의 제조 방법을 제공한다.
이때, 상기 제1 및 제2 절연막은 폴리실라잔 막일 수 있으며, 그 외에 테트라에틸오르소실리케이트 (tetraethylorthosilicate)도 가능하다.
전술한 바와 같이, 본 발명에서는 연마제를 포함하지 않는 유기 절연막 연마용 슬러리 조성물을 이용하여 유기 절연막 표면을 균일하게 평탄화함으로써 에치백 공정 후 남은 유기 절연막을 동일한 깊이로 제거할 수 있다 (도 3d 참조). 따라서, 후속 공정 시에 반도체 기판 전면에 균일한 저온 옥사이드 막을 형성할 수 있고, 또한 동일한 위치에 균일한 형태의 공극을 형성할 수 있다 (도 6 참조).
또한, 본 발명은 상기 반도체 소자의 제조 방법에 의해 제조된 공극을 구비한 소자분리막공극을 구비한 반도체 기판을 제공할 수 있다.
전술한 바와 같이, 본 발명에서는 연마제를 포함하지 않고, 유기산과 수용성 고분자를 포함하는 유기 절연막 연마용 슬러리 조성물과 이를 이용한 기판 연마 방법을 제공함으로써, 연마되는 기판 표면에 스크래치 발생을 줄일 수 있고 유기 절연막의 단차 제거를 효과적으로 제어 할 수 있다. 따라서 균일한 위치 및 형태의 공극을 구비한 소자분리막을 제조할 수 있다.
도 1a 내지 도 1c는 종래 방법에 따른 공극을 구비한 소자분리막을 형성하는 방법을 도시한 공정 개략도이다.
도 2는 종래 방법에 따라 제조된 공극을 구비한 소자분리막 단면에 대한 전자현미경 사진이다.
도 3a 내지 도 3g는 본 발명의 구현예에 따른 공극을 구비한 소자분리막을 형성하는 방법을 도시한 공정 개략도이다.
도 4는 상기 도 3c의 소자분리막 단면에 대한 전지현미경 사진이다.
도 5는 상기 도 3f의 소자분리막 단면에 대한 전지현미경 사진이다.
도 6은 본 발명의 방법에 의해 얻어진 공극을 구비한 소자분리막의 단면에 대한 전지현미경 사진이다.
이하에 본 발명의 슬러리를 이용한 연마 공정에 대한 실시예를 나타내지만, 본 발명은 이들로 한정되는 것은 아니다. 모든 성분들의 배합 비율은 중량(g)으로 한다. 또한, 이하 실시예에서 이용한 연마 조건과 슬러리 조성물의 각 성분에 대해서는 이하에 나타낸다.
연마 선택비 및 연마 효과 실험에서의 공정 조건:
연마 장비: GNP 테크놀로지 Poli 장비
연마 시 웨이퍼 압력: 105 g/cm2
헤드/테이블 회전수 (RPM): 65/65 rpm
슬러리 유속 (flow rate): 200 ml/min
패드: 소프트 패드
시편: 유기 절연막 (SOC막)
I. 슬러리 조성물의 제조 (1) 및 연마 공정 평가
하기 표 1에 나타낸 성분 비율에 따라 유기 절연막 연마용 슬러리 조성물을 제조하였다. 이어서, 1000Å 두께의 유기 절연막 (SOC막)이 도포된 시편을 준비한 다음, 각각의 슬러리 조성물을 이용한 연마 공정을 실시하였다. 연마 공정에 대한 평가를 하기 표 1에 나타내었다.
Figure 112012071094873-pat00002
상기 표 1에서 알 수 있듯이, 연마제를 함유하는 않는 본 발명의 슬러리 조성물은 연마된 시편 표면에 스크래치를 발생하지 않은 반면에 (실시예 1), 무기물 연마 입자를 함유한 절연막용 슬러리를 이용한 연마 공정의 경우 (비교예 3 내지 6), 연마된 시편 표면에 큰 스크래치 및 결함이 다량 발생하는 것으로 검출되었다. 또한, 유기산과 수용성 폴리머가 함께 함유되는 본 발명의 유기 절연막 연마용 슬러리 조성물 (실시예 1)경우, 유기산 또는 수용성 폴리머를 한 종류만 포함하는 슬러리 조성물 (비교예 1 및 2)과 비교하여 유기 절연막의 연마 속도가 급격히 증가하는 것을 확인할 수 있었다.
II. 슬러리 조성물의 제조 (2) 및 연마 공정 평가.
말론산 대신 하기 표 3에 기재된 유기산을 포함하고, pH를 3.5으로 조절하는 것을 제외하고는 상기 실시예 1 및 비교예 1 및 2의 슬러리 조성물과 동일한 성분으로 슬러리 조성물을 제조하였다. 1000Å 두께의 유기 절연막(SOC막), 폴리실리콘막, 산화막(PETEOS막)이 각각 도포된 시편을 준비한 다음, 각각의 슬러리 조성물을 이용한 연마 공정을 실시하였다. 연마 공정에 대한 결과를 하기 표 2에 나타내었다.
Figure 112012071094873-pat00003
상기 표 2에서 알 수 있는 바와 같이, 유기산의 종류에 따라 연마 선택비 값에 미차는 있었으나, 유기산과 수용성 폴리머가 함께 포함된 본 발명의 유기 절연막 연마용 슬러리 조성물 경우(실시예 1-2a내지 1-2h), 유기 절연막/폴리실리콘막 또는 유기절연막/산화막의 연마 선택비가 대부분 500 이상의 값을 나타내었다. 이에 반하여, 유기산 또는 수용성 폴리머를 한 종류만 포함하는 슬러리 조성물 (비교예 1 및 2)의 경우, 폴리실리콘막 또는 산화막보다 유기 절연막에 대한 연마 속도는 높지만, 대부분 500 이하의 연마 선택비를 나타내었다.
III. 슬러리 조성물의 제조 (3) 및 연마 공정 평가.
(폴리(아크릴산-코-말레인산)) 대신 하기 표 3에 기재된 수용성 고분자를 포함하며, pH가 3.5인 것을 제외하고는 상기 실시예 1 및 비교예 1 및 2의 슬러리 조성물과 동일한 성분으로 슬러리 조성물을 제조하였다. 1000Å 두께의 유기 절연막(SOC막), 폴리실리콘막, 산화막이 각각 도포된 시편을 준비한 다음, 각각의 슬러리 조성물을 이용하는 연마 공정을 실시하였다. 연마 공정 결과를 하기 표 3에 나타내었다.
수용성 고분자 SOC RR
(Å/min)		 Poly-Si
(Å/min)		 PETEOS
(Å/min)
실시예 1-3a 폴리(아크릴산-코-말레산) 845 0 0
실시예 1-3b 폴리아크릴산 746 0 0
실시예 1-3c 폴리비닐알코올 847 0 0
실시예 1-3d 폴리에틸렌글리콜 836 0 0
실시예 1-3e 폴리비닐피롤리돈 796 0 0
실시예 1-3f 히드록시메틸 프로필셀룰로오스 589 0 0
실시예 1-3g 히드록시프로필 셀룰로오스 593 0 0
비교예 1-3a 폴리에틸렌이민 139 0 0
비교예 1-3b 폴리(4-스티렌설폰산) 288 0 0
비교예 2-3a 폴리(디메틸아민-코-에피클로로-히드린-코-에틸렌디아민) 276 0 0
상기 표 3에서 알 수 있는 바와 같이, 수용성 고분자의 종류에 따라 연마 선택비 값은 차이가 있으나, 유기산과 수용성 폴리머가 함께 함유된 본 발명의 유기 절연막 연마용 슬러리 조성물(실시예 1-3a내지 1-3g), 의 경우, 유기 절연막/폴리실리콘막 또는 유기절연막/산화막의 연마 선택비가 대부분 500 이상의 값을 나타내었다. 이에 반하여, 유기산 또는 수용성 폴리머를 한 종류만 포함하는 슬러리 조성물 (비교예 1 및 2)의 경우, 폴리실리콘막 또는 산화막보다 유기 절연막에 대한 연마 속도는 높지만, 대부분 500 이하의 연마 선택비를 나타내었다. 즉, 유기산 또는 수용성 폴리머 중 한 종류만 포함하는 슬러리 조성물과 비교하여 본 발명의 유기 절연막 연마용 슬러리 조성물을 이용하는 경우, 폴리실리콘막 또는 산화막보다 유기 절연막을 더욱 빠르게 연마할 수 있다.
IV. 슬러리 조성물의 제조 (4) 및 연마 공정 평가.
pH를 하기 표 3에 나타낸 값으로 조절하는 것을 제외하고는 상기 실시예 1 및 비교예 2의 슬러리 조성물과 동일한 성분으로 슬러리 조성물을 제조하였다. 1000Å 두께의 유기 절연막(SOC막), 폴리실리콘막, 산화막이 각각 도포된 시편을 준비한 다음, 각각의 슬러리 조성물을 이용하는 연마 공정을 실시하고, 연마 공정에 대한 평가를 하기 표 4에 나타내었다.
Figure 112012071094873-pat00004
상기 표 4에서 알 수 있는 바와 같이, pH의 종류에 따라 연마 선택비 값은 차이는 있으나, 유기산과 수용성 폴리머가 함께 함유되는 본 발명의 유기 절연막 연마용 슬러리 조성물(실시예 1-4a내지 1-4g), 의 경우, 유기 절연막/폴리실리콘막 또는 유기절연막/산화막의 연마 선택비가 대부분 500 이상의 값을 나타내었다. 이에 반하여, 수용성 고분자만 포함하는, pH가 중성에 가까운 비교예 2-4a의 슬러리 조성물의 경우 유기 절연막이 거의 연마되지 않는 것을 알 수 있었다. 따라서 본 발명의 유기 절연막 연마용 슬러리 조성물을 이용하는 경우, 폴리실리콘막 또는 산화막보다 유기 절연막을 빠르게 연마할 수 있다.
V. 슬러리 조성물의 제조 (5) 및 연마 공정 평가.
pH를 4.0으로 조절하고, 하기 표 5에 나타낸 계면활성제 (10 ppm)를 더 포함하는 것을 제외하고는 상기 실시예 1과 동일한 성분으로 유기 절연막 연마용 슬러리 조성물을 각각 제조하였다. 1000Å 두께의 유기 절연막(SOC막), 폴리실리콘막, 산화막이 각각 도포된 시편을 준비한 다음, 각각의 슬러리 조성물을 이용한 연마 공정을 실시하였다. 얻어진 결과를 하기 표 5에 나타내었다.
계면활성제 SOC RR
(Å/min)		 Poly-Si
(Å/min)		 PETEOS
(Å/min)		 연마된 시편 표면
실시예 1-5a Triton X-200 959 0 0 O
실시예 1-5b Brij700 345 0 0 좋음
실시예 1-5c 글리콜산 에톡시레이트 라우릴 에테르 95 0 0 좋음
실시예 1-5d L-64 259 0 0 좋음
실시예 1-5e SM-20 850 0 0 좋음
실시예 1-5f LN-5 1100 0 0 좋음
실시예 1-5g 글리세롤 에톡시레이트 55 0 0 좋음
실시예 1-5h 플루오로계 계면활성제 181 0 0 좋음
실시예 1-5i 도데실 벤젠 설폰산 737 0 0 좋음
실시예 1-5j 폴리에틸렌글리콜 모노부틸에테르 1101 0 0 좋음
실시예 1-5k 디에틸렌글리콜 에틸에테르 182 0 0 좋음
실시예 1-5l TN-5 119 0 0 좋음
상기 표 5에서 알 수 있는 바와 같이, 유기산과 수용성 폴리머를 함게 함유하는 본 발명의 유기 절연막 연마용 슬러리 조성물은 유기 절연막/폴리실리콘막 또는 유기절연막/산화막의 연마 선택비가 대부분 500 이상의 값을 가지기 때문에, 기판 표면에 스크래치나, 단차의 유발 없이, 안정된 연마 공정을 수행할 수 있다.
1, 11: 반도체 기판
3, 13: 도전 패턴
5, 15: 제1 절연막
17, 21: 에치백 공정
7, 19: 유기 절연막
9, 23: 저온 옥사이드 막
10, 25: 공극 (air-gap)
27: 제2 절연막
a: 종래 방법에 의해 형성된 저온 옥사이드 막 높이의 단차

Claims (25)

  1. 탄소수 1 내지 10의 유기산, 수용성 고분자 및 물을 포함하며,
    상기 수용성 고분자는 폴리비닐알코올, 폴리에틸렌글리콜, 폴리비닐피롤리돈, 히드록시메틸 프로필 셀룰로오스, 히드록시프로필 셀룰로오스, 폴리에틸렌이민, 폴리(4-스틸렌설폰산) 및 폴리(디메틸아민-코-에피클로-히드린-코-에틸렌디아민)으로 이루어진 군으로부터 선택된 어느 하나를 포함하고,
    스핀 온 카본:폴리실리콘막의 연마 선택비가 100:1 내지 1000:1이며,
    스핀 온 카본:산화막의 연마 선택비가 100:1 내지 1000:1인 것인 스핀 온 카본 연마용 슬러리 조성물.
  2. 청구항 1에 있어서,
    상기 유기산은 글리콜산, 프로피온산, 옥살산, 숙신산, 말론산, 말산 (malic acid), 시트르산, 타르타르산, 말레산 및 글루탐산으로 이루어진 군으로부터 선택된 어느 하나인 것인 스핀 온 카본 연마용 슬러리 조성물.
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    상기 수용성 고분자는 스핀 온 카본 연마용 슬러리 조성물 전체 중량을 기준으로 1 중량% 이하로 포함되는 것인 스핀 온 카본 연마용 슬러리 조성물.
  6. 청구항 5에 있어서,
    상기 수용성 고분자는 스핀 온 카본 연마용 슬러리 조성물 전체 중량을 기준으로 0.001 중량% 내지 0.5 중량%로 포함되는 것인 스핀 온 카본 연마용 슬러리 조성물.
  7. 청구항 1에 있어서,
    상기 유기산 : 수용성 고분자의 중량비는 0.01~1:1인 것인 스핀 온 카본 연마용 슬러리 조성물.
  8. 청구항 1에 있어서,
    상기 스핀 온 카본 연마용 슬러리 조성물의 pH는 7 이하인 것인 스핀 온 카본 연마용 슬러리 조성물.
  9. 청구항 8에 있어서,
    상기 스핀 온 카본 연마용 슬러리 조성물의 pH는 1~5인 것인 스핀 온 카본 연마용 슬러리 조성물.
  10. 청구항 1에 있어서,
    상기 스핀 온 카본 연마용 슬러리 조성물은 pH 조절제를 더 포함하는 것인 스핀 온 카본 연마용 슬러리 조성물.
  11. 청구항 10에 있어서,
    상기 pH 조절제는 수산화 칼륨, 수산화 나트륨, 수산화 리튬, 암모니아수, 테트라메틸암모늄 하이드록사이드, 테트라에틸암모늄 하이드록사이드, 테트라부틸암모늄 하이드록사이드, 질산, 염산, 황산 또는 인산인 것인 스핀 온 카본 연마용 슬러리 조성물.
  12. 청구항 1에 있어서,
    상기 스핀 온 카본 연마용 슬러리 조성물은 계면활성제를 더 포함하는 것인 스핀 온 카본 연마용 슬러리 조성물.
  13. 청구항 12에 있어서,
    상기 계면활성제는 글리코산 에톡시 라우릴 에테르, 글리세롤 에톡시레이트, 플루오로계 계면활성제, 도데실 벤진 설폰산, 폴리에틸렌글리콜 모노부틸 에테르 및 디에틸렌 글리콜 에틸에테르로 이루어진 군으로부터 선택된 어느 하나를 단독으로 또는 혼합한 것인 스핀 온 카본 연마용 슬러리 조성물.
  14. 청구항 12에 있어서,
    상기 계면활성제는 스핀 온 카본 연마용 슬러리 조성물 총 중량 중에 0.01 중량% 이하로 포함되는 것인 스핀 온 카본 연마용 슬러리 조성물.
  15. 청구항 14에 있어서,
    상기 계면활성제는 스핀 온 카본 연마용 슬러리 조성물 총 중량 중에 0.0001~0.01 중량%로 포함되는 것인 스핀 온 카본 연마용 슬러리 조성물.
  16. 삭제
  17. 활성 영역들을 한정하는 트렌치가 구비된 반도체 기판을 제조하는 단계;
    상기 활성 영역 상부에 도전 패턴을 형성하는 단계;
    상기 도전 패턴을 포함하는 반도체 기판 전면에 스핀 온 카본막을 도포하는 단계; 및
    상기 도전 패턴이 노출될 때까지 청구항 1에 기재된 스핀 온 카본 연마용 슬러리 조성물을 이용하여 상기 스핀 온 카본막에 대한 연마 공정을 실시하는 단계를 포함하는 것인 기판 연마 방법.
  18. 삭제
  19. 삭제
  20. 청구항 17에 있어서,
    상기 연마 공정은 0.5~4.0 psi 압력하에서, 25~110 rpm의 판 회전수 (platen RPM) 및 25~110 rpm의 헤드 회전수 (Head RPM) 조건하에서 실시하는 것인 기판 연마 방법.
  21. 청구항 17에 있어서,
    상기 연마 공정 후에 세정 공정을 더 포함하는 것인 기판 연마 방법.
  22. 청구항 21에 있어서,
    상기 세정 공정은 HF/H2SO4 용액으로 수행되는 것인 기판 연마 방법.
  23. 활성 영역과 이를 한정하는 트렌치를 구비한 반도체 기판을 제조하는 단계;
    상기 활성 영역 상부에 도전 패턴을 형성하는 단계;
    상기 도전 패턴을 포함하는 반도체 기판 전면에 평탄화된 제1 폴리실라잔막을 도포하는 단계;
    상기 도전 패턴을 식각 마스크로 이용하여 제1 폴리실라잔막을 에치백하여 도전 패턴 상부를 노출시키는 단계;
    상기 노출된 도전 패턴을 포함하는 반도체 기판 전면에 스핀 온 카본막을 도포하는 단계;
    청구항 1에 기재된 스핀 온 카본 연마용 슬러리 조성물을 이용하여, 상기 도전 패턴이 노출될 때까지 상기 스핀 온 카본막을 연마하는 단계;
    상기 스핀 온 카본막을 에치백하여 도전 패턴 상부를 노출시키는 단계;
    상기 노출된 도전 패턴과 스핀 온 카본막을 포함하는 반도체 기판 전면에 저온 옥사이드 막을 증착하는 단계;
    플라즈마 스트립 공정을 실시하여 상기 스핀 온 카본막을 제거하여 소자분리막 영역 내에 공극을 형성하는 단계; 및
    상기 도전 패턴, 식각 방지막 및 공극을 구비한 반도체 기판 전면에 평탄화된 제2 폴리실라잔막을 도포하는 단계를 포함하는 것인 반도체 소자의 제조 방법.
  24. 청구항 23에 기재된 방법에 의해 제조된 공극을 구비한 소자분리막.
  25. 청구항 24에 기재된 공극을 구비한 소자분리막을 포함하는 반도체 소자.
KR1020120097384A 2012-09-03 2012-09-03 유기 절연막 연마용 슬러리 및 이를 이용한 기판 연마 방법 KR101985544B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120097384A KR101985544B1 (ko) 2012-09-03 2012-09-03 유기 절연막 연마용 슬러리 및 이를 이용한 기판 연마 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120097384A KR101985544B1 (ko) 2012-09-03 2012-09-03 유기 절연막 연마용 슬러리 및 이를 이용한 기판 연마 방법

Publications (2)

Publication Number Publication Date
KR20140030792A KR20140030792A (ko) 2014-03-12
KR101985544B1 true KR101985544B1 (ko) 2019-06-03

Family

ID=50643162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120097384A KR101985544B1 (ko) 2012-09-03 2012-09-03 유기 절연막 연마용 슬러리 및 이를 이용한 기판 연마 방법

Country Status (1)

Country Link
KR (1) KR101985544B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922289B1 (ko) * 2015-11-26 2018-11-27 삼성에스디아이 주식회사 Ｃｍｐ 슬러리 조성물 및 이를 이용한 유기막 연마방법
KR102465741B1 (ko) * 2020-06-09 2022-11-14 주식회사 케이씨텍 유기막 연마용 슬러리 조성물
KR102465745B1 (ko) * 2020-06-10 2022-11-14 주식회사 케이씨텍 유기막 연마용 슬러리 조성물

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006516067A (ja) 2002-11-13 2006-06-15 デュポン エアー プロダクツ ナノマテリアルズ エルエルシー 研磨剤組成物とそれによる研磨方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090092031A (ko) * 2008-02-26 2009-08-31 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조방법
JP2009088243A (ja) * 2007-09-28 2009-04-23 Fujifilm Corp 研磨液
KR20120004804A (ko) * 2010-07-07 2012-01-13 주식회사 하이닉스반도체 반도체 장치 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006516067A (ja) 2002-11-13 2006-06-15 デュポン エアー プロダクツ ナノマテリアルズ エルエルシー 研磨剤組成物とそれによる研磨方法

Also Published As

Publication number Publication date
KR20140030792A (ko) 2014-03-12

Similar Documents

Publication Publication Date Title
US6626968B2 (en) Slurry for chemical mechanical polishing process and method of manufacturing semiconductor device using the same
KR101316054B1 (ko) 실리콘 산화막 식각용 조성물 및 이를 이용한 실리콘 산화막의 식각 방법
KR101075491B1 (ko) 반도체 소자의 제조방법
KR100829594B1 (ko) 화학 기계적 연마용 슬러리 조성물 및 이를 이용한 반도체메모리 소자의 제조 방법
TWI227728B (en) CMP methods for low-k dielectric materials
KR100398141B1 (ko) 화학적 기계적 연마 슬러리 조성물 및 이를 이용한반도체소자의 제조방법
TW574425B (en) An oxide etching process for etching an oxide layer over a nitride layer
EP2437285A2 (en) Chemical mechanical polishing method for semiconductor device using an aqueous dispersion
EP1511074A2 (en) A method for selective removal of high-K material
TWI555883B (zh) 溝槽隔絕構造的形成方法
US20170107404A1 (en) Slurry composition for chemical mechanical polishing, method of preparing the same, and polishing method using the same
TWI549187B (zh) 絕緣膜的形成方法
US20090140418A1 (en) Method for integrating porous low-k dielectric layers
DE102011013981A1 (de) Verfahren zum Polieren eines Substrats, das Polysilizium, Siliziumoxid und Siliziumnitrid umfasst
DE102011013978A1 (de) Verfahren zum Polieren eines Substrats, das Polysilizium und mindestens eines von Siliziumnitrid umfasst
KR101973975B1 (ko) 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 반도체 기판 제품의 제조 방법
KR101985544B1 (ko) 유기 절연막 연마용 슬러리 및 이를 이용한 기판 연마 방법
CN109585278A (zh) 用以形成多层式光罩的方法
KR20070066389A (ko) 슬러리 조성물, 이를 이용한 화학 기계적 연마 방법 및상기 방법을 이용한 비 휘발성 메모리 소자의 제조 방법
US9870950B2 (en) Method of manufacturing semiconductor device
DE102011013979A1 (de) Verfahren zum Polieren eines Substrats, das Polysilizium und mindestens eines von Siliziumoxid und Siliziumnitrid umfasst
JP4699719B2 (ja) Ｈｉｇｈ−ｋ物質を選択的に除去する方法
KR102105333B1 (ko) 반도체 기판 제품의 제조 방법 및 에칭액
TW200530309A (en) Etching composition, method of preparing the same, method of etching an oxide film, and method of manufacturing a semiconductor device
JP4837211B2 (ja) フッ化水素酸を含むエッチング溶液

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant