KR101070573B1 - 혼변조 왜곡을 완화시키기 위한 장치, 방법, 및 매체 - Google Patents

혼변조 왜곡을 완화시키기 위한 장치, 방법, 및 매체 Download PDF

Info

Publication number
KR101070573B1
KR101070573B1 KR1020097004897A KR20097004897A KR101070573B1 KR 101070573 B1 KR101070573 B1 KR 101070573B1 KR 1020097004897 A KR1020097004897 A KR 1020097004897A KR 20097004897 A KR20097004897 A KR 20097004897A KR 101070573 B1 KR101070573 B1 KR 101070573B1
Authority
KR
South Korea
Prior art keywords
digital
intermodulation distortion
signal
imd
processor
Prior art date
Application number
KR1020097004897A
Other languages
English (en)
Other versions
KR20090039834A (ko
Inventor
다니엘 에프. 필리포비치
크리스토스 콤니나키스
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20090039834A publication Critical patent/KR20090039834A/ko
Application granted granted Critical
Publication of KR101070573B1 publication Critical patent/KR101070573B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Amplifiers (AREA)
  • Telephone Function (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)
  • Superheterodyne Receivers (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Radio Transmission System (AREA)

Abstract

혼변조 왜곡(IMD)을 검출하여 완화하기 위한 기술들이 설명된다. 디바이스(예를 들어, 셀룰러폰)는 디지털 혼변조 왜곡을 획득하고 상기 디지털 혼변조 왜곡을 기초로 입력 신호에서 혼변조 왜곡을 디지털 방식으로 결정한다. 디바이스는 디지털 혼변조 왜곡과 입력 신호를 상관하여 상관 결과들을 기초로 입력 신호에서 혼변조 왜곡을 결정할 수 있다. 디바이스는 입력 신호에서 검출된 혼변조 왜곡을 기초로 수신기에서 하나 이상의 회로 블록(예를 들어, 믹서, 저잡음 증폭기(LNA) 등)의 동작을 조정할 수 있다. 대안으로 또는 추가로, 디바이스는 디지털 혼변조 왜곡을 조절하여 입력 신호의 혼변조 왜곡과 매치하는 조절된 혼변조 왜곡을 얻을 수 있고 입력 신호로부터 조절된 혼변조 왜곡을 차감할 수 있다.

Description

혼변조 왜곡을 완화시키기 위한 장치, 방법, 및 매체{AN APPARATUS, METHOD, AND MEDIUM FOR MITIGATING AN INTERMODULATION DISTORTION}
본 출원은 "Digital Intermodulation Estimation, Digital Intermodulation Cancellation"이라는 명칭으로 2006년 8월 8일자 제출된 예비 출원 60/836,608호에 대한 우선권을 주장하며, 이는 본원의 양수인에게 양도되었고 이로써 본원에 참조로 포함된다.
본 개시는 일반적으로 회로에 관한 것으로, 보다 구체적으로는 수신기에서 혼변조(intermodulation) 왜곡을 완화하기 위한 기술들에 관한 것이다.
무선 전이중 통신 시스템의 무선 디바이스는 양방향 통신을 위해 데이터를 동시에 송신 및 수신할 수 있다. 이러한 전이중 시스템의 하나는 코드 분할 다중 액세스(CDMA) 시스템이다. 송신 경로에서, 무선 디바이스 내의 송신기는 (a) 무선 주파수(RF) 반송파 신호로 데이터를 변조하여 변조된 신호를 생성하고 (b) 변조된 신호를 증폭하여 적절한 신호 레벨을 갖는 송신 신호를 얻는다. 송신 신호는 듀플렉서를 통해 라우팅되고 안테나를 통해 하나 이상의 기지국으로 전송된다. 수신 경로에서, 무선 디바이스의 수신기는 (a) 안테나 및 듀플렉서를 통해 수신 신호를 얻고 (b) 수신 신호를 증폭, 필터링 및 복조하여 기저대역 신호들을 얻는다. 기저 대역 신호들은 추가 처리되어 기지국(들)에 의해 전송된 데이터를 복원한다.
수신 신호는 원하는 신호 및 방해 전파(jammer)들과 같은 다양한 신호 성분을 포함할 수 있다. 방해 전파들은 원하는 신호의 주파수에 가까운 큰 진폭의 불필요한 신호들이다. 송신 신호의 일부는 듀플렉서를 통해 송신기에서 수신기로 누설될 수도 있다. 송신 신호 및 원하는 신호는 통상적으로 2개의 서로 다른 주파수에 있기 때문에, 송신 누설 신호는 통상 필터링될 수 있으며 본질적으로는 문제를 제기하지 않는다. 그러나 수신기의 비선형성은 송신 누설 신호에 그 자체 및 방해 전파들과의 혼합을 일으킬 수 있으며, 이는 원하는 신호의 대역폭 내에 혼변조 왜곡이 생기게 할 수 있다. 대역 내에 발생하는 혼변조 왜곡은 성능을 열화시킬 수 있는 추가 잡음으로 작용한다.
따라서 수신기에서 혼변조 왜곡의 악영향을 완화하기 위한 기술이 당업계에 필요하다.
혼변조 왜곡(IMD)을 검출하여 완화하기 위한 기술들이 설명된다. 디바이스(예를 들어, 셀룰러폰)는 혼변조 왜곡의 디지털 표현(또는 간단히 디지털 혼변조 왜곡)을 획득하고 상기 디지털 혼변조 왜곡을 기초로 입력 신호에서 혼변조 왜곡을 디지털 방식으로 결정하거나 검출한다. 디지털 혼변조 왜곡은 (a) 디지털 데이터를 기초로 (아날로그 영역과 반대로) 디지털 영역에서 혼변조 왜곡을 생성하거나 (b) 혼변조 왜곡을 포함하는 아날로그 신호를 디지털화함으로써 얻어질 수 있다. 혼변조 왜곡의 디지털 결정/검출은 예를 들어 디지털 신호 처리 기술들을 이용한 디지털 영역에서의 혼변조 왜곡의 결정/검출을 말한다. 디바이스는 디지털 2차 혼변조 왜곡(IM2)을 획득하고 디지털 IM2를 기초로 입력 신호에서 IM2를 디지털 방식으로 결정할 수 있다. 대안으로 또는 추가로, 디바이스는 디지털 3차 혼변조 왜곡(IM3)을 획득하고 디지털 IM3을 기초로 입력 신호에서 IM3을 디지털 방식으로 결정할 수 있다. 디바이스는 디지털 혼변조 왜곡과 입력 신호를 상관하여 상관 결과들을 기초로 입력 신호에서 혼변조 왜곡을 결정할 수 있다.
디바이스는 입력 신호에서 결정된 혼변조 왜곡을 기초로 수신기에서 하나 이상의 회로 블록(예를 들어, 믹서, 저잡음 증폭기(LNA) 등)의 동작을 조정할 수 있다. 대안으로 또는 추가로, 디바이스는 디지털 혼변조 왜곡을 조절하여 입력 신호의 혼변조 왜곡과 매치하는 조절된 혼변조 왜곡을 얻을 수도 있고 입력 신호로부터 조절된 혼변조 왜곡을 차감 또는 제거할 수도 있다.
본 개시의 다양한 형태 및 특징이 뒤에 더 상세히 설명된다.
도 1은 무선 디바이스의 블록도를 나타낸다.
도 2a 내지 도 2d는 수신기의 여러 위치에서의 신호 성분들을 나타낸다.
도 3은 디지털-아날로그 변환 전 송신 신호의 버전을 기초로 디지털 IMD 생성 및 검출을 수행하는 무선 디바이스를 나타낸다.
도 4a는 송신 신호의 하향 변환된 버전을 기초로 디지털 IMD 생성 및 검출을 수행하는 무선 디바이스를 나타낸다.
도 4b는 송신 신호의 제곱 버전을 기초로 디지털 IMD 검출을 수행하는 무선 디바이스를 나타낸다.
도 5a 내지 도 5e는 IM2 및 IM3 생성기의 서로 다른 설계를 나타낸다.
도 6a 내지 도 6c는 IM2 및 IM3 상관기의 서로 다른 설계를 나타낸다.
도 7은 디지털 IMD 검출 및 제거를 수행하는 무선 디바이스를 나타낸다.
도 8은 IMD 생성기 및 디지털 필터/IMD 상쇄기를 나타낸다.
도 9a는 IMD 조정 유닛을 나타낸다.
도 9b는 방해 전파 재구성 유닛을 나타낸다.
도 10은 IMD를 검출하여 완화하기 위한 프로세스를 나타낸다.
여기서 설명하는 IMD 검출 및 완화 기술들은 무선 디바이스, 기지국 및 다른 전자 디바이스들에 사용될 수 있다. 무선 디바이스는 이동국, 사용자 장비, 사용자 단말, 가입자 유닛 등으로도 지칭될 수 있다. 무선 디바이스는 셀룰러폰, 개인 디지털 보조기기(PDA), 무선 모뎀, 핸드헬드 디바이스, 핸드셋 등일 수 있다. 상기 기술들은 CDMA 시스템, 시분할 다중 액세스(TDMA) 시스템, 주파수 분할 다중 액세스(FDMA) 시스템, 직교 FDMA(OFDMA) 시스템 등과 같은 다양한 통신 시스템에 사용될 수도 있다. 간결성을 위해, 하기에서는 CDMA 시스템의 무선 디바이스에 대한 기술들이 설명된다.
도 1은 아날로그 섹션(102) 및 디지털 섹션(104)을 포함하는 무선 디바이스(100)의 블록도를 나타낸다. 아날로그 섹션(102)은 (a) 믹서(124) 및 전력 증폭기(PA)(126)를 포함하는 송신기(110) 및 (b) 저잡음 증폭기(LNA)(140), 믹서(142) 및 아날로그 필터(144)를 포함하는 수신기(112)를 포함한다.
송신 경로에서, 송신(TX) 데이터 프로세서(120)는 전송될 데이터를 처리하여 디지털 출력 동상(I) 신호(I out ) 및 디지털 출력 직교(Q) 신호(Q out )를 제공한다. 디지털-아날로그 변환기(DAC)(122)는 출력 I 및 Q 신호를 아날로그로 변환하여 아날로그 I 및 Q 신호를 제공한다. 믹서(124)는 아날로그 I 및 Q 신호로 송신 로컬 오실레이트(LO) 신호를 변조하여 변조된 신호를 제공한다. 송신 LO 신호는 ω T 의 주파수에 있으며, 이 주파수는 무선 디바이스(100)에 의한 데이터 송신에 사용되는 주파수 채널에 의해 결정된다. 전력 증폭기(126)는 변조된 신호를 증폭하여 송신 신호를 제공하며, 송신 신호는 듀플렉서(128)를 통해 라우팅되고 안테나(130)를 통해 전송된다.
수신 경로에서, 안테나(130)는 기지국들 및 다른 간섭 소스들에 의해 전송되는 신호들을 수신하여 수신 신호를 제공한다. 듀플렉서(128)는 안테나(130)로부터의 수신 신호를 LNA(140)로 라우팅한다. 송신 신호의 일부는 듀플렉서(128)를 통해서도 LNA(140)로 누설된다. 따라서 LNA(140) 입력의 신호는 안테나(130)로부터의 수신 신호뿐 아니라 전력 증폭기(126)로부터의 송신 누설 신호도 포함한다. LNA(140)는 입력 신호를 증폭하여 증폭된 신호를 제공한다. 믹서(142)는 증폭된 신호를 수신 LO 신호에 의해 복조하여 기저대역 I 및 Q 신호를 제공한다. 수신 LO 신호는 ω R 의 주파수에 있으며, 이 주파수는 무선 디바이스(100)에 의해 수신되는 주파수 채널에 의해 결정된다. 아날로그 필터(144)는 기저대역 I 및 Q 신호를 필 터링하여 잡음 및 다른 성분들을 제거하고 필터링된 I 및 Q 신호를 제공한다. 필터(144)는 이어지는 디지털화 프로세스를 위해 안티-알리아스(anti-alias) 필터링을 수행할 수 있다. 아날로그-디지털 변환기(ADC)(146)는 필터링된 I 및 Q 신호를 디지털화하여 디지털 수신 I 및 Q 신호(I rx , Q rx )를 제공한다. 디지털 필터(148)는 수신 I 및 Q 신호를 필터링하여 디지털 입력 I 및 Q 신호(I in , Q in )를 제공한다. 필터(148)는 디지털화 프로세스에 의해 생성된 잡음 및 다른 성분들을 감쇠시킬 수 있으며, 원하는 관련 신호를 통과시킬 수 있다. 수신(RX) 데이터 프로세서(150)는 입력 I 및 Q 신호를 처리하여 디코딩된 데이터를 제공한다.
제어기/프로세서(190)는 무선 디바이스(100) 내의 각종 유닛의 동작을 지시한다. 메모리(192)는 무선 디바이스(100)에 대한 데이터 및 프로그램 코드들을 저장한다.
일반적으로, 수신기는 수퍼헤테로다인 아키텍처 또는 기저대역으로-직접(direct-to-baseband) 아키텍처로 구현될 수 있다. 수퍼헤테로다인 아키텍처에서는, 수신 신호가 다수의 스테이지로, 예를 들어 어떤 스테이지에서는 RF에서 중간 주파수(IF)로, 그리고 다른 스테이지에서는 IF에서 기저대역으로 주파수 하향 변환된다. 기저대역으로-직접 아키텍처에서는, 도 1에 나타낸 것과 같이 한 스테이지에서 수신 신호가 RF에서 직접 기저대역으로 주파수 하향 변환된다. 수퍼헤테로다인 및 기저대역으로-직접 아키텍처는 서로 다른 회로 블록을 사용할 수 있고 그리고/또는 서로 다른 요건을 가질 수 있다. 송신기는 또한 (도 1에 도시한 바와 같이) 수퍼헤테로다인 아키텍처 또는 기저대역으로부터-직접(direct-from-baseband) 아키텍처로 구현될 수 있다. 간결성을 위해, 다음 설명은 기저대역으로-직접 아키텍처에 대한 것이다.
도 1은 간소화된 트랜시버 설계를 나타낸다. 통상의 트랜시버에서, 송신 및 수신 경로의 신호들은 증폭기, 필터, 믹서 등의 하나 이상의 스테이지에 의해 조정될 수 있다. 회로 블록들은 또한 도 1에 나타낸 구성과 다르게 배치될 수도 있다. 더욱이, 도 1에 나타내지 않은 다른 회로 블록들이 송신 및 수신 경로의 신호들을 조절하는데 사용될 수도 있다. 예를 들어, 각 믹서 앞 및/또는 뒤에 필터들 및/또는 증폭기들이 추가될 수도 있다.
도 2a는 안테나(130)로부터의 수신 신호를 나타낸다. 수신 신호는 주파수 ω R 을 중심으로 하는 원하는 신호(212) 및 주파수 ω J 를 중심으로 하는 방해 전파(214)를 포함한다. 방해 전파(214)는 불필요한 신호이고, 예를 들어 앰프스 이동 전화 서비스(AMPS) 시스템에서 가까운 기지국에 의해 전송된 신호에 대응할 수도 있다. 방해 전파는 원하는 신호보다 훨씬 높은 진폭을 가질 수도 있으며 원하는 신호의 주파수에 가깝게 위치할 수도 있다.
도 2b는 LNA(140) 입력의 신호를 나타낸다. 이 신호는 수신 신호에 원하는 신호(212) 및 방해 전파(214)뿐 아니라 송신기로부터의 송신 누설 신호(216)를 포함한다. 전력 증폭기(126)로부터의 송신은 통상적으로 원하는 신호보다 진폭이 훨씬 더 크기 때문에 송신 누설 신호는 원하는 신호에 비해 큰 진폭을 갖는다.
도 2c는 믹서(142) 출력의 신호를 나타낸다. LNA(140) 및 믹서(142)의 비선형성은 송신 누설 신호(216)가 그 자체와 혼합하게 할 수 있으며, 이는 2차 혼변조 왜곡(IM2) 성분(218)이 0의 주파수 또는 직류(DC)를 중심으로 하게 할 수 있다. 비선형성은 또한 IM2 성분(218)이 방해 전파(214)와 혼합하게 할 수 있으며, 이는 3차 혼변조 왜곡(IM3) 성분(220)이 ω J - ω R 의 하향 변환된 방해 전파를 중심으로 하게 할 수 있다. IMD 성분(218, 220)은 뒤에 더 상세히 설명한다.
도 2d는 필터(148) 출력의 신호를 나타낸다. 필터(148)는 원하는 신호(212)의 대역폭 밖에 있는 IMD 성분들을 억제할 수 있다. 원하는 신호(212)의 대역폭 내에 있는 IMD 성분들은 억제되지 않으며 원하는 신호(212)에 대한 추가 잡음으로 작용한다. 이러한 추가 잡음은 성능을 열화시킬 수 있으며 더 높은 비트 에러율(BER), 더 높은 패킷 에러율(PER) 등을 야기할 수 있다. 추가 잡음은 또한 수신기 감도를 열화시킬 수도 있어(또는 수신기를 둔감하게 할 수도 있어) 수신기에 의해 신뢰성 있게 검출될 수 있는 가장 작은 원하는 신호는 더 큰 진폭을 가질 필요가 있다.
활성 디바이스(예를 들어, LNA(140) 또는 믹서(142))는 다음과 같은 전달 함수를 갖는다:
Figure 112009014182773-pct00001

식(1) 여기서 v는 활성 디바이스로의 입력 신호이고,
a 1, a 2 및 a 3은 활성 디바이스의 선형성을 정의하는 계수들이며,
y(v)는 활성 디바이스로부터의 출력 신호이다.
간소화를 위해, 3차 이상의 고차항들은 무시될 수 있다.
식(1)에서, a 1 v는 선형 항이고, a 1은 활성 디바이스의 이득이다. 2차 비선형성은 a 2 v 2으로 주어지며, 3차 비선형성은 a 3 v 3으로 주어진다. 계수 a 2 및 a 3은 각각 2차 및 3차 비선형성의 양을 결정한다. 이상적인 활성 디바이스의 경우, a 2 및 a 3은 0과 같다. 이상적이지 않은 디바이스는 a 2 및/또는 a 3이 0이 아닌 값을 갖는다면 비선형 전달 함수를 갖는다.
활성 디바이스로의 입력 신호는 다음과 같이 주어질 수 있다:
Figure 112009014182773-pct00002

식(2) 여기서
Figure 112009014182773-pct00003
는 송신 누설 신호에 대응하고,
Figure 112009014182773-pct00004
는 방해 전파에 대응한다.
활성 디바이스로부터의 출력 신호는 다음과 같이 주어질 수 있다:
Figure 112009014182773-pct00005
(3)
식(3)에서, 첫 번째 행은 선형 항 a 1 v로부터의 2개의 성분을 포함한다. 송신 누설 신호 및 방해 전파는 선형 항에 의해 통과되어 믹서(142)에 의해 하향 변환될 수 있고, 아날로그 필터(144) 및/또는 디지털 필터(148)에 의해 필터링될 수 있다. 두 번째 행은 2차 비선형 항 a 2 v 2에 의해 생성된 2개의 IM2 성분을 포함한다. 이들 IM2 성분은 DC 및 ω T - ω J 에 있다. 세 번째부터 마지막 행은 3차 비선형 항 a 3 v 3에 의해 생성된 IM3 성분들을 포함한다. 이들 IM3 성분은 주파수 ω T , ω J , 2ω T - ω J 및 2ω J - ω T 에 있다.
식(3)에 나타낸 바와 같이, 2차 및 3차 비선형성은 혼합 곱들의 다양한 조합을 생성한다. 2개의 혼합 곱이 특히 중요하며, 다음과 같이 표현될 수 있다:
Figure 112009014182773-pct00006
식(4)
식(4)에서,
Figure 112009014182773-pct00007
는 2차 비선형성으로부터 발생한 IM2 성분 이다.
Figure 112009014182773-pct00008
는 3차 비선형성으로부터 발생한 IM3 성분이다. 식(3)의 첫 번째, 세 번째, 다섯 번째 및 여섯 번째 줄의 다른 IM2 및 IM3 성분들은 믹서(142)에 의해 다른 주파수들로 하향 변환되고 필터링될 수 있다.
도 2c는 LAN(140) 및/또는 믹서(142)의 2차 및 3차 비선형성에 의해 생성된 IM2 및 IM3를 나타낸다. 믹서(142)의 출력에서, 원하는 신호(212)는 DC로 하향 변환된다. IM2 성분은 믹서(142)를 통과하여 DC에서 원하는 신호 위에 떨어진다. 이 IM2 성분은 본래 송신 신호의 제곱이다. 시간 영역에서 송신 신호의 제곱은 주파수 영역에서 송신 신호와 그 자체와의 컨볼루션에 해당한다. 송신 신호가 직각 스펙트럼 형태를 갖는다면, 컨볼루션은 IM2 성분(218)이 거의 삼각형 형태를 갖게 한다. IM3 성분은 하향 변환된 방해 전파 주파수에 중심을 두고 원하는 신호와 오버랩할 수 있다. 이 IM3 성분은 본래 방해 전파와 혼합된 송신 신호의 제곱이며 하향 변환된 방해 전파 주파수에 중심을 둔 적절한 삼각형 형태의 IM3 성분(220)에 해당한다.
수신기(112)는 약한 2차 및/또는 3차 비선형성을 가질 수 있다. 비선형성은 식(3) 및 도 2c에 나타낸 것과 같이, 송신 누설 신호 및/또는 방해 전파가 나타날 때 IMD 성분들이 대역 내에 떨어지게 할 수 있다. IMD 성분들은 성능을 열화시킬 수 있고 그리고/또는 수신기를 둔감하게 할 수 있다.
한 형태로, 디지털 IM2 및/또는 IM3을 얻고 입력 신호를 디지털 IM2 및/또는 IM3과 상관함으로써 입력 신호의 IM2 및/또는 IM3이 검출된다. 검출된 IM2 및/또는 IM3 레벨을 허용 가능한 레벨 이내로 감소시키기 위해 교정 동작이 취해질 수 있다. 관련 IM2 및 IM3 성분들은 송신 신호의 혼합 곱들에 기인한다. 송신 신호의 형태를 기초로 IM2 및/또는 IM3이 디지털 방식으로 생성될 수 있으며, 이는 DAC(122)에 제공된 디지털 신호들로부터 또는 송신 신호의 하향 변환으로부터 얻어질 수 있다. 디지털 IM2는 또한 송신 신호의 제곱 버전을 디지털화함으로써 얻어질 수도 있다.
도 3은 디지털 출력 I 및 Q 신호(I out , Q out )를 기초로 디지털 IMD 생성 및 검출을 수행하는 무선 디바이스(300) 설계의 블록도를 나타낸다. 무선 디바이스(300)는 도 1의 무선 디바이스(100) 내의 유닛들(120-150, 190, 192)을 포함한다. 무선 디바이스(300)는 또한 IMD 생성기(160), IMD 상관기(170) 및 IMD 제어 유닛(180)을 포함한다.
IMD 생성기(160)는 TX 데이터 프로세서(120)로부터 디지털 출력 I 및 Q 신호(I out , Q out )를 수신하고, 또 디지털 필터(148)로부터 중간 I 및 Q 신호(I int , Q int )를 수신할 수 있다. IMD 생성기(160)는 후술하는 바와 같이, 송신 신호로 인한 IMD를 디지털 방식으로 생성한다. IMD 상관기(170)는 디지털 IMD 및 디지털 필터(148)로부터의 입력 I 및 Q 신호(I in , Q in )를 수신한다. IMD 상관기(170)는 입력 I 및 Q 신호를 디지털 IMD와 상관하여 상관 결과들을 제공한다. IMD 제어 유닛(180)은 상관 결과들을 기초로 입력 I 및 Q 신호의 IMD 레벨들을 결정한다. IMD 제어 유닛(180)은 하나 이상의 제어를 생성하여, 입력 I 및 Q 신호의 IMD가 감소하도록 검출된 IMD 레벨들을 기초로 하나 이상의 회로 블록을 조정한다.
무선 디바이스(300)는 송신 신호의 디지털 버전을 기초로 IMD를 생성한다. IMD를 생성하기 위한 처리가 여분의 아날로그 회로를 사용하지 않고 디지털 방식으로 수행될 수 있기 때문에 이는 무선 디바이스(300)의 설계를 간소화할 수 있고 비용을 줄일 수 있다.
도 4a는 송신 신호의 하향 변환된 버전을 기초로 디지털 IMD 생성 및 검출을 수행하는 무선 디바이스(400) 설계의 블록도를 나타낸다. 무선 디바이스(400)는 도 1의 무선 디바이스(100) 내의 유닛들(120-150, 190, 192)을 포함한다. 무선 디바이스(400)는 또한 송신 신호에 대한 제 2 수신 경로, IMD 생성기(162), IMD 상관기(170) 및 IMD 제어 유닛(180)을 포함한다.
제 2 수신 경로에서, 믹서(152)는 송신 LO 신호로 LNA(140)로부터의 증폭된 신호를 복조하여 기저대역 I 및 Q 신호를 제공한다. 동일한 송신 LO 신호가 송신 경로의 믹서(124)와 제 2 수신 경로의 믹서(152)에 제공된다. 아날로그 필터(154)는 기저대역 I 및 Q 신호를 필터링하여 잡음 및 다른 성분들을 제거하고 필터링된 I 및 Q 신호를 제공한다. ADC(156)는 필터링된 I 및 Q 신호를 디지털화하여 디지털 하향 변환된 I 및 Q 신호(I dtx , Q dtx )를 IMD 생성기(162)에 제공한다.
IMD 생성기(162)는 ADC(156)로부터 하향 변환된 I 및 Q 신호를 수신하고, 또 디지털 필터(148)로부터 중간 I 및 Q 신호(I int , Q int )를 수신할 수 있다. IMD 생성기(162)는 송신 신호로 인한 IMD를 디지털 방식으로 생성한다. IMD 상관기(170)는 디지털 IMD 및 디지털 필터(148)로부터의 입력 I 및 Q 신호(I in , Q in )를 수신하고, 입력 I 및 Q 신호를 생성된 IMD와 상관하여 상관 결과들을 제공한다. IMD 제어 유닛(180)은 상관 결과들을 기초로 입력 I 및 Q 신호의 IMD 레벨들을 결정하고, 하나 이상의 회로 블록에 대한 하나 이상의 제어를 생성하여 검출된 IMD 레벨들을 감소시킨다.
무선 디바이스(400)는 송신 신호의 하향 변환된 버전을 기초로 IMD를 생성한다. IMD 생성기(162)에 제공되는 송신 신호 버전은 입력 I 및 Q 신호에 실제로 IMD를 일으키는 송신 신호와 동일한 송신 회로를 경험하거나 거친다. 이러한 동일한 송신 회로는 저지 대역(stopband)에서 종종 동작(예를 들어, 지연 및 이득 특성)을 예측할 수 없는 듀플렉서(128)를 포함한다. 믹서(152), 아날로그 필터(154) 및 ADC(156)가 송신 신호의 복조에 간단히 사용되며, 따라서 반드시 믹서(142), 아날로그 필터(144) 및 ADC(146)에 각각 매치해야 하는 것은 아니다. IMD 생성에 사용되는 송신 신호 버전은 입력 I 및 Q 신호에 수신 IMD를 발생시킨 송신 신호와 비슷한 수신 회로를 관찰하게 된다. IMD 생성기(162)에 제공된 송신 신호 버전과 수신된 IMD를 발생시킨 송신 신호와의 매치는 IMD 생성의 정확도를 높일 수 있다.
도 4b는 송신 신호의 제곱 버전을 기초로 디지털 IMD 생성 및 검출을 수행하는 무선 디바이스(402) 설계의 블록도를 나타낸다. 무선 디바이스(402)는 도 1의 무선 디바이스(100) 내의 유닛들(120-150, 190, 192)을 포함한다. 무선 디바이스(402)는 또한 송신 신호에 대한 제 2 수신 경로, IMD 생성기(164), IMD 상관기(170) 및 IMD 제어 유닛(180)을 포함한다.
제 2 수신 경로에서, 제곱 법칙 디바이스(172)는 LNA(140)로부터의 증폭된 신호를 수신하고, 증폭된 신호에 비선형 전달 함수를 적용하여, RF 제곱(squared-in-RF) 성분을 포함하는 출력 신호를 제공한다. 비선형 전달 함수는 송신 신호 성분을 기저대역으로 하향 변환하는데 사용되며, 제곱 함수, 지수 함수 등일 수 있다. 아날로그 필터(174)는 디바이스(172)로부터의 출력 신호를 필터링하여 잡음 및 다른 성분들을 제거하고 필터링된 신호를 제공한다. ADC(176)는 필터링된 신호를 디지털화하여 디지털 하향 변환된 신호(D dtx )를 IMD 생성기(164)에 제공한다.
도 3, 도 4a 및 도 4b의 디지털 필터는 다수의 필터 스테이지를 포함할 수 있다. 제 1 필터 스테이지는 비교적 넓은 대역폭을 가질 수 있고 ADC(146)에 의한 디지털화로부터의 양자화 잡음 및 이미지들을 감쇠할 수 있다. 예를 들어, ADC(146)가 잡음 성형에 의한 시그마-델타 ADC라면, 제 1 필터 스테이지는 ADC로부터의 고주파 양자화 잡음을 감쇠할 수 있다. 제 2 필터 스테이지는 원하는 신호를 통과시키고 방해 전파들을 감쇠하는 좁은 대역폭을 가질 수 있다. 제 2 필터 스테이지는 채널 선택, 방해 전파 거부, 잡음 필터링, 하향 샘플링 등을 수행할 수 있다.
도 5a는 TX 데이터 프로세서(120)로부터의 출력 I 및 Q 신호(I out , Q out )를 기초로 IM2를 디지털 방식으로 생성하는 IM2 생성기(160a) 설계의 블록도를 나타낸다. IM2 생성기(160a)는 도 3의 IMD 생성기(160)에 사용될 수 있다. IM2 생성기(160a) 내에서, 룩업 테이블(LUT)(510)은 출력 I 및 Q 신호를 수신하여 보상된 I 및 Q 신호를 제공한다. 룩업 테이블(510)은 송신 경로의 다양한 회로 블록, 예를 들어 전력 증폭기(126), 믹서(124) 등의 특성들을 고려할 수 있다. 지연 유닛(512)은 룩업 테이블(510)의 I 및 Q 출력을 가변 지연량만큼 지연시킨다. 조정 가능 필터(514)는 제 1 채널 응답으로 지연 유닛(512)의 I 및 Q 출력을 필터링한다. 유닛(516)은 필터(514)로부터의 I 및 Q 출력의 제곱 크기를 계산한다. 조정 가능 필터(518)는 제 2 채널 응답으로 유닛(516)의 출력을 필터링한다. 필터(514)는 DAC(122)에서부터 믹서(142)까지의 송신 누설 신호에 의해 관찰되는 회로 블록들의 주파수 응답들을 고려할 수 있다. 필터(518)는 믹서(142) 뒤에 송신 누설 신호에 의해 관찰되는 회로 블록들의 주파수 응답들을 고려할 수 있다. 고정 필터(520)는 필터(518)의 출력을 필터링하여 잡음 및 대역 외 성분들을 제거하고 디지털 IM2(I im2 )를 제공한다.
IM2 생성기(160a)는 듀플렉서(128)를 통해 수신 경로로 누설되는 송신 신호로 인한 IM2를 디지털 방식으로 생성한다. 생성된 IM2는 수신된 IM2와 매치해야 하며, 이는 디지털 필터(148)로부터의 입력 I 및 Q 신호에서의 IM2이다. IM2 생성기(160a)는 생성된 IM2를 수신된 IM2에 매치시키기 위해 조정될 수 있는 다양한 유닛을 포함한다. 지연 유닛(512)은 생성된 IM2를 수신된 IM2와 시간 정렬하는데 사용될 수 있다. 필터(514, 518)는 생성된 IM2의 주파수 응답을 수신된 IM2의 주파수 응답에 매치시키는데 사용될 수 있다.
필터(514, 518)는 각각 다음과 같은 필터 응답을 갖는 2-탭 유한 임펄스 응답(FIR) 필터로 구현될 수 있다:
Figure 112009014182773-pct00009

식(5) 여기서 x(n)은 샘플 구간 n에 대한 필터로의 입력 신호이고,
z(n)은 샘플 구간 n에 대한 필터로부터의 출력 신호이며,
c는 필터 계수이다.
계수 c 1은 필터(514)에 사용될 수 있고, 계수 c 2는 필터(518)에 사용될 수 있다. 계수 c 1 및 c 2는 생성된 IM2가 수신된 IM2의 주파수 응답과 매치하는 주파수 응답(예를 들어, 롤-오프 또는 드루프(droop))을 갖도록 선택될 수 있다. 필터(514, 518)는 또한 고차 FIR 필터, 무산 임펄스 응답(IIR) 필터, 또는 다른 타입의 필터들로 구현될 수 있다.
도 5b는 도 4a의 ADC(156)로부터의 하향 변환된 I 및 Q 신호(I dtx , Q dtx )를 기초로 IM2를 디지털 방식으로 생성하는 IM2 생성기(160a) 설계의 블록도를 나타낸다. IM2 생성기(160a)는 도 4a의 IMD 생성기(162)에 사용될 수 있다. IM2 생성기(160a) 내에서, 지연 유닛(530)은 하향 변환된 I 및 Q 신호를 가변 지연량만큼 지연시킨다. 필터(532)는 지연 유닛(530)의 I 및 Q 출력을 필터링하여 디지털화에 의해 생성된 잡음 및 다른 성분들을 제거한다. 조정 가능 필터(534a, 534b)는 I 및 Q에 대해 개별적으로 조정될 수 있는 필터 응답들로 필터(532)의 I 및 Q 출력을 필터링한다. 이득 유닛(536a, 536b)은 I 및 Q에 대해 개별적으로 선택될 수 있는 이득(g 2I , g 2Q )으로 각각 필터(534a, 534b)의 출력을 스케일링한다. 필터(534a, 534b) 및 이득 유닛(536a, 536b)은 가중된 I 2 + Q 2을 계산하는데 사용될 수 있으며, 이는 I 및 Q 경로의 진폭 불균형을 매치시키는데 사용될 수 있다. 하향 변환된 I 및 Q 신호(I dtx , Q dtx )는 ADC(156) 등과 같은 회로 블록들로 인한 DC 오프셋을 가질 수 있다. DC 루프(538a, 538b)는 이득 유닛(536a, 536b)의 출력에서 각각 DC 오프셋을 제거하고자 하는 시도를 한다. DC 루프(538a, 538b)는 다른 위치들에, 예를 들어 필터(532) 뒤나 필터(534a, 534b) 뒤 등에 배치될 수도 있다. 유닛(540)은 DC 루프(538a, 538b)의 I 및 Q 출력의 제곱 크기를 계산하여 디지털 IM2(I im2 )를 제공한다. 도 5b에는 도시하지 않았지만, DC 루프가 유닛(540) 뒤에 추가되어 디지털 IM2로부터의 DC 성분을 제거하는데 사용될 수도 있다.
도 5c는 도 4a의 ADC(156)로부터의 하향 변환된 I 및 Q 신호(I dtx , Q dtx )를 기초로 IM2를 디지털 방식으로 생성하는 IM2 생성기(160b) 설계의 블록도를 나타낸다. IM2 생성기(160b)는 도 4a의 IMD 생성기(162)에 사용될 수도 있다. IM2 생성기(160b) 내에서, 유닛(550)은 하향 변환된 I 및 Q 신호의 제곱 크기를 계산한다. 지연 유닛(552)은 유닛(550)의 출력을 가변 지연량만큼 지연시킨다. DC 루프(554)는 지연 유닛(552)의 출력에서 DC 오프셋을 제거하고 디지털 IM2(I im2 )를 제공한다. 하향 변환된 I 및 Q 신호는 입력 I 및 Q 신호에서의 IMD와 동일한 송신 회로 및 비슷한 수신 회로를 관찰하기 때문에 생성된 IM2의 주파수 응답은 수신된 IM2의 주파수 응답에 밀접하게 매치할 수 있다. 따라서 IM2 생성기(162b)에서 필터링은 생략 될 수도 있다.
도 5d는 도 4b의 IM2 생성기(164) 설계의 블록도를 나타낸다. IM2 생성기(164)는 디지털 하향 변환된 신호(D dtx )를 수신하여 디지털 IM2(I im2 )를 제공한다. IM2의 실제 생성은 제곱 법칙 디바이스(172)에 의해 수행되고, IM2 생성기(164)는 간단히 IM2의 디지털 표현을 제공한다. IM2 생성기(164) 내에서, 지연 유닛(562)은 ADC(176)로부터의 디지털 하향 변환된 신호(D dtx )를 가변 지연량만큼 지연시킨다. DC 루프(564)는 지연 유닛(562)의 출력에서 DC 오프셋을 제거하고 디지털 IM2(I im2 )를 제공한다.
도 5a 내지 도 5d는 4개의 특정 IM2 생성기 설계를 나타낸다. IM2는 다른 방식으로, 예를 들어 다른 구성들 및/또는 다른 유닛들로 생성될 수도 있다. 예를 들어, 도 5a에서 필터(514, 518)는 하나의 필터로 조합될 수 있고, 지연 유닛(512)은 유닛(516) 뒤로 이동할 수 있는 등이다. 다른 예로서, 도 5c에서 필터는 예를 들어 지연 유닛(552) 앞 또는 뒤에 제공될 수도 있다. 일반적으로, IM2는 가변 이득, 가변 지연, 조정 가능한 주파수 응답, DC 오프셋 제거 등, 또는 이들의 임의의 조합으로 생성될 수도 있다.
도 5e는 송신 신호의 한 버전을 기초로 IM2 및 IM3를 디지털 방식으로 생성하는 IMD 생성기(166) 설계의 블록도를 나타낸다. IMD 생성기(166)는 도 3의 IMD 생성기(160), 도 4a의 IMD 생성기(162), 및 도 4b의 IMD 생성기(164)에 사용될 수 있다.
IMD 생성기(166)는 IM2 생성기(570) 및 IM3 생성기(580)를 포함한다. IM2 생성기(570)는 (a) 도 3의 TX 데이터 프로세서(120)로부터의 출력 I 및 Q 신호(I out , Q out ), 또는 (b) 도 4a의 ADC(156)로부터의 하향 변환된 I 및 Q 신호(I dtx , Q dtx ), 또는 (c) 도 4b의 ADC(176)로부터의 하향 변환된 신호(D dtx )를 수신한다. IM2 생성기(570)는 입력들을 기초로 IM2를 디지털 방식으로 생성하여 디지털 IM2(I im2 )를 제공한다. IM2 생성기(570)는 도 5a의 IM2 생성기(160a), 도 5b의 IM2 생성기(162a), 도 5c의 IM2 생성기(162b), 도 5d의 IM2 생성기(164), 또는 다른 어떤 설계로 구현될 수 있다. IM3 생성기(580)는 (감쇠되지 않은 또는 거의 감쇠되지 않은 방해 전파들과 함께) 제 1 필터 스테이지로부터의 중간 I 및 Q 신호 및 IM2 생성기(570)로부터 생성된 IM2를 수신하여 IM3를 디지털 방식으로 생성한다. IM3 생성기(580) 내에서, 지연 유닛(582)은 중간 I 및 Q 신호의 방해 전파들이 IM2 생성기(570)로부터 생성된 IM2와 시간 정렬되도록 이들 I 및 Q 신호를 지연시킨다. 필터(예를 들어, 등화기)(584)는 지연 유닛(582) 뒤에 이어질 수 있고(또는 선행할 수 있고) 중간 I 및 Q 신호에 포함된 방해 전파 신호를 복원할 수 있다. 곱셈기(586a, 586b)는 생성된 IM2를 각각 필터(584)로부터의 방해 전파를 포함하는 지연 및 필터링(예를 들어, 등화)된 I 및 Q 신호와 곱하여 디지털 IM3(I im3 , Q im3 )을 제공한다.
도 5e는 특정 IM3 생성기 설계를 나타낸다. IM3은 다른 방식으로, 예를 들어 다른 구성들 및/또는 다른 유닛들로 생성될 수도 있다. 예를 들어, 지연 유 닛(582)은 중간 I 및 Q 신호 대신 생성된 IM2를 지연시킬 수 있다. 다른 예로서, 지연 유닛(582) 앞 또는 뒤에, 곱셈기(584a, 584b) 뒤 등에 필터가 제공될 수도 있다. 일반적으로, IM3은 가변 이득, 가변 지연, 조정 가능한 주파수 응답, 또는 이들의 임의의 조합으로 생성될 수도 있다.
도 6a는 입력 I 및 Q 신호에서 IM2를 디지털 방식으로 검출하는 IM2 상관기(170a) 설계의 블록도를 나타낸다. IM2 상관기(170a)는 도 3, 도 4a 및 도 4b의 IMD 상관기(170)에 사용될 수 있다. IM2 상관기(170a) 내에서, 곱셈기(612a)는 디지털 필터(148)로부터의 입력 I 신호(I in )를 생성된 IM2(I im2 )와 곱한다. 곱셈기(612b)는 디지털 필터(148)로부터의 입력 Q 신호(Q in )를 생성된 IM2와 곱한다. 누산기(614a, 614b)는 곱셈기(612a, 614b)의 출력을 각각 누산한다. 유닛(616a)은 누산기(614a)의 출력의 제곱 크기를 계산하여 상관된 IM2 I 출력(C 2I )을 제공한다. 유닛(616b)은 누산기(614b)의 출력의 제곱 크기를 계산하여 상관된 IM2 Q 전력(C 2Q )을 제공한다. C 2I 및 C 2Q 는 생성된 IM2와 수신된 IM2 간의 상관량을 나타낸다.
유닛(622a, 622b)은 각각 입력 I 및 Q 신호의 입력의 제곱 크기를 계산한다. 누산기(624a)는 유닛(622a)의 출력을 누산하여 입력 I 신호 전력(P I )을 제공한다. 누산기(624b)는 유닛(622b)의 출력을 누산하여 입력 Q 신호 전력(P Q )을 제공한다. 유닛(622c)은 생성된 IM2의 제곱 크기를 계산한다. 누산기(624c)는 유닛(622c)의 출력을 누산하여 생성된 IM2 전력(P im2 )을 제공한다.
유닛(618a)은 전력(P I , P im2 )을 기초로 상관된 IM2 I 전력(C 2I )을 정규화하여 I 신호에 대한 상관 결과(ρ 2I )를 제공한다. 유닛(618b)은 전력(P Q , P im2 )을 기초로 상관된 IM2 Q 전력(C 2Q )을 정규화하여 Q 신호에 대한 상관 결과(ρ 2Q )를 제공한다. IM2에 대한 상관 결과들은 다음과 같이 표현될 수 있다:
Figure 112009014182773-pct00010
식(6) 여기서 I in (n) 및 Q in (n)은 샘플 구간 n에 대한 입력 I 및 Q 신호이고, I im2 (n)은 샘플 구간 n에 대해 생성된 IM2이다.
도 6b는 입력 I 및 Q 신호에서 IM3를 디지털 방식으로 검출하는 IM3 상관기(170b) 설계의 블록도를 나타낸다. IM3 상관기(170b)는 도 3, 도 4a 및 도 4b의 IMD 상관기(170)에 사용될 수 있다. IM3 상관기(170b) 내에서, 곱셈기(632a)는 입력 I 신호(I in )를 생성된 IM3 I 성분(I im3 )과 곱한다. 곱셈기(632b)는 입력 Q 신호(Q in )를 생성된 IM3 Q 성분(Q im3 )과 곱한다. 누산기(634a, 634b)는 곱셈기(632a, 634b)의 출력을 각각 누산한다. 유닛(636a)은 누산기(634a)의 출력의 제곱 크기를 계산하여 상관된 IM3 I 출력(C 3I )을 제공한다. 유닛(636b)은 누산기(634b)의 출력의 제곱 크기를 계산하여 상관된 IM3 Q 전력(C 3Q )을 제공한다. C 3I 및 C 3Q 는 생성된 IM3와 수신된 IM3 간의 상관량을 나타낸다. 유닛(642a, 642b)은 각각 생성된 IM3 I 및 Q 성분의 제곱 크기를 계산한다. 누산기(644a)는 유닛(642a)의 출력을 누산하여 생성된 IM3 I 전력(P im3I )을 제공한다. 누산기(644b)는 유닛(642b)의 출력을 누산하여 생성된 IM3 Q 전력(P im3Q )을 제공한다. 유닛(642c, 642d)은 각각 입력 I 및 Q 신호의 제곱 크기를 계산한다. 누산기(644c)는 유닛(642c)의 출력을 누산하여 입력 I 신호 전력(P I )을 제공한다. 누산기(644d)는 유닛(642d)의 출력을 누산하여 입력 Q 신호 전력(P Q )을 제공한다.
유닛(638a)은 전력(P I , P im3I )을 기초로 상관된 IM3 I 전력(C 3I )을 정규화하여 I 신호에 대한 상관 결과(ρ 3I )를 제공한다. 유닛(638b)은 전력(P Q , P im3 )을 기초로 상관된 IM3 Q 전력(C 3Q )을 정규화하여 Q 신호에 대한 상관 결과(ρ 3Q )를 제공한다. IM3에 대한 상관 결과들은 다음과 같이 표현될 수 있다:
Figure 112009014182773-pct00011
식(7) 여기서 I im3 (n)은 샘플 구간 n에 대해 생성된 IM3 I 성분이고, Q im3 (n)은 샘플 구간 n에 대해 생성된 IM3 Q 성분이다.
도 6c는 입력 I 및 Q 신호에서 IM2 및 IM3를 디지털 방식으로 검출하는 IMD 상관기(170c) 설계의 블록도를 나타낸다. IMD 상관기(170c)는 도 3, 도 4a 및 도 4b의 IMD 상관기(170)에 사용될 수 있다. IMD 상관기(170c)는 IM2 상관기(170a) 및 IM3 상관기(170b)를 포함한다. IM2 상관기(170a)는 디지털 IM2(I inm2 ) 및 입력 I 및 Q 신호(I in , Q in )를 수신하여, 도 6a에 대해 상술한 바와 같이 IM2에 대한 상관 결과들(ρ 2I , ρ 2Q )을 생성한다. IM3 상관기(170b)는 디지털 IM3(I inm3 , Q im3 ) 및 입력 I 및 Q 신호(I in , Q in )를 수신하여, 도 6b에 대해 상술한 바와 같이 IM3에 대한 상관 결과들(ρ 3I , ρ 3Q )을 생성한다.
도 6a, 도 6b 및 도 6c는 세 가지 특정 IMD 상관기 설계를 보여준다. IM2 및/또는 IM3의 검출은 다른 방식으로 수행될 수도 있다.
도 3 및 도 4a에서, IMD 제어 유닛(180)은 IMD 상관기(170)로부터 상관 결과들을 수신하여 입력 I 및 Q 신호의 IMD 레벨을 결정한다. IMD 제어 유닛(180)은 검출된 IMD 레벨들을 기초로 하나 이상의 회로 블록의 동작을 조정할 수 있다. 조정은 다양한 방식으로 수행될 수 있다.
IM2의 경우, IMD 제어 유닛(180)은 상관 결과들(ρ 2I , ρ 2Q )이 허용 가능하도록(예를 들어, 최소) 믹서(142)의 동작을 조정할 수 있다. 믹서(142)는 I 경로에 대한 제 1 믹서 및 Q 경로에 대한 제 2 믹서를 포함할 수 있다. IMD 제어 유닛(180)은 상관 결과(ρ 2I )가 감소하도록 제 1 믹서의 대칭성을 조정할 수 있고, 상관 결과(ρ 2Q )가 감소하도록 제 2 믹서의 대칭성을 조정할 수 있다. IMD 제어 유 닛(180)은 또한 LAN(140) 및/또는 다른 회로 블록들의 동작을 조정하여 IM2를 개선(예를 들어, 감소)할 수 있다.
한 설계에서, IM2 조정은 폐루프 방식으로 수행된다. IMD 제어 유닛(180)은 (a) 각각의 조정 후 상관 결과들(ρ 2I , ρ 2Q )을 모니터하고, (b) 상관 결과들이 개선(예를 들어, 감소)된다면 동일한 방향으로 조정을 계속하며, (c) 상관 결과들이 악화(예를 들어, 증가)한다면 반대 방향으로 조정함으로써 믹서(142), LNA(140) 및/또는 다른 회로 블록들의 동작을 폐루프 방식으로 조정할 수 있다.
다른 설계에서, IM2 조정은 임계치를 기초로 수행된다. IMD 제어 유닛(180)은 상관 결과들(ρ 2I , ρ 2Q )을 임계치와 비교하여 상관 결과들이 임계치 이상이라면 강한 IM2 레벨을 선언한다. 강한 IM2 레벨이 검출된다면, IMD 제어 유닛(180)은 믹서(142), LNA(140) 및/또는 다른 회로 블록들의 동작을 조정할 수 있다.
IM3의 경우, IMD 제어 유닛(180)은 상관 결과들(ρ 3I , ρ 3Q )이 허용 가능하도록 LNA(140), 믹서(142) 및/또는 다른 회로 블록들의 동작을 조정할 수 있다. 예를 들어, LNA(140)의 이득을 감소시킴으로써, LNA(140) 및/또는 믹서(142)에 대해 더 많은 바이어스 전류를 사용함으로써, LNA(140) 및/또는 믹서(142)에 대해 더 높은 공급 전압을 사용하는 등에 의해 상관 결과들(ρ 3I , ρ 3Q )이 개선(예를 들어, 감소)될 수 있다. IM3 조정은 폐루프 방식으로, 예를 들어 IM2에 대해 상술한 바와 같이 수행될 수 있다. IM3 조정은 또한 임계치를 기초로, 예를 들어 IM2에 대해 상술한 바와 같이 수행될 수 있다.
도 7은 디지털 IMD 검출 및 디지털 IMD 제거를 수행하는 무선 디바이스(700) 설계의 블록도를 나타낸다. 무선 디바이스(700)는 디지털 필터(148) 및 IMD 생성기(162)를 제외하고 도 4a의 무선 디바이스(400)의 모든 유닛을 포함한다. 무선 디바이스(700)는 또한 IMD 생성기(162) 대신 IMD 생성기(166)를, 디지털 필터(148) 대신 디지털 필터/IMD 상쇄기(182)를 포함한다.
IMD 생성기(166)는 (도 7에 나타낸) ADC(156)로부터의 하향 변환된 I 및 Q 신호(I dtx , Q dtx ) 또는 (도 7에 나타내지 않은) ADC(176)로부터의 하향 변환된 신호(D dtx ) 및 디지털 필터/IMD 상쇄기(182)로부터의 중간 I 및 Q 신호(I int , Q int )를 수신하여 디지털 IM2 및 IM3을 제공한다. 디지털 필터/IMD 상쇄기(182)는 IMD 생성기(166)로부터의 디지털 IM2 및 IM3 및 ADC(146)로부터의 디지털 수신 I 및 Q 신호(I rx , Q rx )를 수신한다. 디지털 필터(182)는 수신된 I 및 Q 신호를 필터링하여 중간 I 및 Q 신호(I int , Q int )를 제공한다. IMD 상쇄기(182)는 디지털 IM2 및 IM3을 조절하여 수신된 I 및 Q 신호의 IM2 및 IM3과 매치하는 조절된 IM2 및 IM3을 얻고, 또 수신된 I 및 Q 신호로부터 조절된 IM2 및 IM3을 차감 또는 제거한다. 디지털 필터(182)는 IMD 상쇄 후 I 및 Q 신호를 또 필터링하여 입력 I 및 Q 신호(I in , Q in )를 제공한다.
IMD 상관기(170)는 IMD 생성기(166)로부터의 디지털 IM2 및 IM3 및 디지털 필터/IMD 상쇄기(182)로부터의 입력 I 및 Q 신호(I in , Q in )를 수신한다. IMD 상관 기(170)는 입력 I 및 Q 신호를 생성된 IM2 및 IM3과 상관하여 상관 결과들을 제공한다. IMD 제어 유닛(180)은 상관 결과들을 기초로 IMD 레벨들을 검출하고, IMD 생성기(166), IMD 상쇄기(182), 믹서(142), LNA(140) 등과 같은 다양한 블록의 동작을 조정한다.
도 8은 도 7의 IMD 생성기(166) 및 디지털 필터/IMD 상쇄기(182) 설계의 블록도를 나타낸다. IMD 생성기(166)는 IM2 생성기(832), an IM3 생성기(834) 및 방해 전파 재구성 유닛(836)을 포함한다. IM2 생성기(832)는 ADC(156)로부터 하향 변환된 I 및 Q 신호(I dtx , Q dtx )를 수신하여 디지털 IM2(I im2 )를 제공한다. IM2 생성기(832)는 도 5b의 IM2 생성기(162a), 도 5c의 IM2 생성기(162b), 또는 다른 어떤 IM2 생성기로 구현될 수 있다. 방해 전파 재구성 유닛(836)은 디지털 필터/IMD 상쇄기(182)로부터 중간 I 및 Q 신호(I int , Q int )를 수신하여 재구성된 방해 전파 신호(I J , Q J )를 제공한다. 유닛(836)은 후술하는 바와 같이 구현될 수 있다. IM3 생성기(834)는 디지털 IM2 및 재구성된 방해 전파 신호들을 수신하여 디지털 IM3(I im3 , Q im3 )을 제공한다. IM3 생성기(834)는 도 5e의 IM3 생성기(580) 또는 다른 어떤 IM3 생성기로 구현될 수 있다.
디지털 필터/IMD 상쇄기(182)는 디지털 필터(810) 및 IMD 상쇄기(840)를 포함한다. 디지털 필터(810)는 지연 유닛(812, 818), 제 1 필터 스테이지(814) 및 제 2 필터 스테이지(822)를 포함한다. 제 1 필터 스테이지(814)는 ADC(146)로부터의 이미지 및 고주파 양자화 잡음을 감쇠시킬 수 있다. 제 2 필터 스테이지(822) 는 채널 선택, 방해 전파 거부, 잡음 필터링, 하향 샘플링 등을 수행할 수 있다.
IMD 상쇄기(840)는 합산기(816, 820), IM2 조절 유닛(842) 및 IM3 조절 유닛(844)을 포함한다. 유닛(842)은 IM2 생성기(832)로부터 디지털 IM2를 수신하여 조절된 IM2(I cim2 , Q cim2 )를 제공한다. 유닛(844)은 IM3 생성기(834)로부터 디지털 IM3을 수신하여 조절된 IM3(I cim3 , Q cim3 )을 제공한다. 유닛(842, 844)은 후술하는 바와 같이 구현될 수 있다.
지연 유닛(812)은 수신된 I 및 Q 신호(I rx , Q rx )를 지연시켜 IM2 생성기(832) 및 IM2 조절 유닛(842)의 지연을 매치시킨다. 합산기(816a)는 제 1 필터 스테이지(814)의 I 출력으로부터 조절된 IM2 I 성분(I cim2 )을 차감하고 중간 I 신호(I int )를 제공한다. 합산기(816b)는 제 1 필터 스테이지(814)의 Q 출력으로부터 조절된 IM2 Q 성분(Q cim2 )을 차감하고 중간 Q 신호(Q int )를 제공한다. 지연 유닛(818)은 중간 I 및 Q 신호를 지연시켜 IM3 생성기(834)와 IM3 조절 유닛(844)의 지연을 매치시킨다. 합산기(820a)는 지연 유닛(818)의 I 출력으로부터 조절된 IM3 I 성분(I cim3 )을 차감한다. 합산기(820b)는 지연 유닛(818)의 Q 출력으로부터 조절된 IM3 Q 성분(Q cim3 )을 차감한다. 유닛(842) 및 합산기(816a, 816b)는 IM2 제거를 수행한다. 유닛(844) 및 합산기(820a, 820b)는 IM3 제거를 수행한다.
도 8은 IMD 생성기(166) 및 디지털 필터/IMD 상쇄기(182)의 특정 설계를 나타낸다. IMD는 다른 방식으로도 제거될 수 있다. 예를 들어, IM2 및 IM3 레벨이 검출될 수 있으며, IM2 레벨이 IM3 레벨보다 높다면 IM2가 IM3 전에 제거될 수도 있고, IM3 레벨이 IM2 레벨보다 높다면 IM3이 IM2 전에 제거될 수도 있다.
도 9a는 IMD 조정 유닛(900) 설계의 블록도를 나타낸다. 유닛(900)은 도 8의 IM2 조절 유닛(842)에 사용될 수 있으며, I 및 Q 입력 둘 다에 대한 디지털 IM2(I im2 , Q im2 )를 수신하여 조절된 IM2(I cim2 , Q cim2 )를 제공한다. 유닛(900)은 또한 IM3 조절 유닛(844)에도 사용될 수 있고, I 및 Q 입력에 대한 디지털 IM3(I im3 , Q im3 )을 수신하여 조절된 IM3(I cim3 , Q cim3 )을 제공한다.
IMD 조정 유닛(900) 내에서, 이득 유닛(910a, 910b)은 각각 이득(g I , g Q )에 의해 I 및 Q 입력을 스케일링한다. 필터(912a, 912b)는 각각 조정 가능한 필터 응답으로 이득 유닛(910a, 910b)의 출력들을 필터링한다. 지연 유닛(914a, 914b)은 각각 필터(912a, 912b)의 출력을 가변 지연량만큼 지연시킨다. 필터(916a, 916b)는 각각 조정 가능한 필터 응답으로 지연 유닛(914a, 914b)의 출력들을 필터링하여 조절된 IM2 또는 IM3을 제공한다.
도 7의 IMD 제어 유닛(180)은 IM2 및 IM3에 대한 상관 결과들을 수신할 수 있고 조절된 IM2 및 IM3이 각각 수신된 IM2 및 IM3과 가능한 한 밀접하게 매치하도록 IMD 조절 유닛(900) 내의 각종 유닛들을 조정할 수 있다. 이득(g I , g Q )은 조절된 IM2 또는 IM3의 진폭이 수신된 IM2 또는 IM3의 진폭과 매치하도록 선택될 수 있다. 필터(912a, 912b, 916a, 916b)는 조절된 IM2 또는 IM3의 주파수 응답이 수신 된 IM2 또는 IM3의 주파수 응답과 매치하도록 조정될 수 있다. 예를 들어, 필터(912a, 912b)는 조정된 IM2 또는 IM3에 롤-오프 또는 드루프를 제공하여 수신 경로의 다양한 회로 블록으로 인해 수신된 I 및 Q 신호의 드루프를 매치시킬 수 있다. 지연 유닛(914a, 914b)은 조정된 IM2 또는 IM3이 수신된 IM2 또는 IM3과 시간 정렬되도록 조정될 수 있다. IMD 제어 유닛(180)은 모든 조정 가능한 파라미터(예를 들어, 이득, 지연, 주파수 응답 등)를 순환할 수 있고 한 번에 하나의 파라미터를 조정할 수 있다. 각 파라미터에 대해, IMD 제어 유닛(180)은 서로 다른 값을 적용하여 가장 낮은 상관 결과들을 제공하는 값을 선택할 수 있으며, 가장 낮은 상관 결과들은 보다 양호한 IMD 제거를 나타낸다. IMD 제어 유닛(180)은 또한 다수의 또는 모든 파라미터를 공동으로 조정할 수도 있다.
다른 설계에서, IMD 조정 유닛은 상관 결과들을 기초로 조정될 수 있는 계수들을 가진 적응형 필터들로 구현된다. 예를 들어, 적응형 필터는 I im3 을 수신하여 상관 결과(ρ 3I )를 기초로 조정될 수 있는 한 세트의 계수들을 기초로 I cim3 을 생성할 수 있다. 적응형 필터들은 또한 I cim2 , Q cim2 및 Q cim3 을 생성하는데 사용될 수 있다. 적응형 필터들에 대한 계수 조정은 최소 평균 제곱(LMS), 회귀형 최소 제곱(RLS), 직접 행렬 변환(DMI) 등과 같은 다양한 적응형 알고리즘을 기초로 할 수 있다.
도 9b는 도 8의 방해 전파 재구성 유닛(836) 설계의 블록도를 나타낸다. 유닛(836) 내에서, 이득 유닛(920a, 920b)은 중간 I 신호(I int )를 수신하여 스케일링 한다. 이득 유닛(920c, 920d)은 중간 Q 신호(Q int )를 수신하여 스케일링한다. 이득 유닛(920a-920d)은 I/Q 진폭 불균형을 교정하는데 사용될 수 있다. 합산기(922a)는 유닛(920a)으로부터의 스케일링된 I int 와 유닛(920c)으로부터의 스케일링된 Q int 를 합산한다. 합산기(922b)는 유닛(920b)으로부터의 스케일링된 I int 와 유닛(920d)으로부터의 스케일링된 Q int 를 합산한다. 필터(924a)는 합산기(922a)의 출력을 필터링하여 방해 전파 I 신호(I J )를 제공한다. 필터(924b)는 합산기(922b)의 출력을 필터링하여 방해 전파 Q 신호(Q J )를 제공한다. 필터(924a, 924b)는 재구성된 방해 전파 I 및 Q 신호를 언드루프(undroop)하여 수신 경로의 주파수 응답의 드루프를 보상할 수 있다.
도 3, 도 4a, 도 4b 및 도 7에서, 송신 신호는 IM2 및 IM3의 주요한 기여자이다. 주요 IM2 성분은 본래 제곱된 송신 신호이기 때문에 송신 신호의 한 버전은 (도 3에 나타낸 것과 같이) DAC(122) 전의 디지털 출력 I 및 Q 신호 또는 (도 4a 및 도 7에 나타낸 것과 같은) 제 2 수신 체인으로부터의 디지털 하향 변환된 I 및 Q 신호, 또는 (도 4b에 나타낸 것과 같은) 디지털 IM2 신호로부터 얻어질 수 있다. 방해 전파들로 인한 IM2는 (예를 들어, 도 9b에 나타낸 것과 같이) 방해 전파를 재구성하고 송신 신호와 비슷한 방식으로 재구성된 방해 전파 신호들을 기초로 IM2를 생성함으로써 추정될 수도 있다.
도 10은 디바이스, 예를 들어, 셀룰러폰과 같은 무선 디바이스에 의해 IMD를 검출하여 완화하기 위한 프로세스(1000)를 나타낸다. 디바이스는 디지털 혼변조 왜곡을 획득하고(블록 1012), 디지털 혼변조 왜곡을 기초로 입력 신호에서 혼변조 왜곡을 디지털 방식으로 결정한다(블록 1014). 디바이스는 디지털 IM2를 획득하고 디지털 IM2를 기초로 입력 신호에서 IM2를 결정할 수 있다. 대안으로 또는 추가로, 디바이스는 디지털 IM3을 획득하고 디지털 IM3을 기초로 입력 신호에서 IM3을 결정할 수 있다. 입력 신호는 입력 I 및 Q 신호, 수신된 I 및 Q 신호 등에 대응할 수 있다.
블록 1012에서, 디바이스는 (예를 들어, 도 3 또는 도 4a에 나타낸 것과 같이) 혼변조 왜곡을 디지털 방식으로 생성할 수도 있고 또는 (예를 들어, 도 4b에 나타낸 것과 같이) 혼변조 왜곡을 포함하는 아날로그 신호를 기초로 디지털 혼변조 왜곡을 획득할 수도 있다. 디바이스는 (a) 송신 신호의 한 버전, 예를 들어 도 3에 나타낸 것과 같이 디지털-아날로그 변환 전 송신 신호의 버전에 대응하는 디지털 출력 I 및 Q 신호, 또는 (b) 도 4a에 나타낸 것과 같이 주파수 상향 변환 및 하향 변환 후 송신 신호의 버전에 대응하는 디지털 하향 변환된 I 및 Q 신호를 기초로 IM2를 디지털 방식으로 생성할 수 있다. 디바이스는 또한 도 4b에 나타낸 것과 같이 송신 신호의 제곱 버전을 기초로 디지털 IM2를 얻을 수도 있다. 디바이스는 출력 또는 하향 변환된 I 및 Q 신호의 제곱 크기를 기초로 IM2를 디지털 방식으로 생성할 수 있다. 디바이스는 디지털 방식으로 생성된 IM2와 방해 전파들을 포함시킨 중간 I 및 Q 신호를 곱함으로써 IM3을 디지털 방식으로 생성할 수도 있다. 디바이스는 예를 들어 도 5a 내지 도 5e에 나타낸 것과 같이, 가변 이득, 가변 지연, 조정 가능한 주파수 응답, DC 오프셋 제거 등으로 디지털 IM2 및/또는 IM3을 얻을 수 있다.
블록 1014에서, 디바이스는 디지털 혼변조 왜곡을 입력 신호에 상관시키고 상관 결과들을 기초로 입력 신호에서 혼변조 왜곡의 레벨을 결정할 수 있다. IM2에 대해, 디바이스는 예를 들어 도 6a 및 식(6)에 나타낸 것과 같이, 디지털 IM2를 입력 I 및 Q 신호와 상관하여 상관된 IM2 I 및 Q 전력을 얻고, 디지털 IM2의 전력을 결정하며, 입력 I 및 Q 신호의 전력을 결정하고, 모든 전력을 기초로 IM2에 대한 상관 결과들을 결정할 수 있다. IM3에 대해, 디바이스는 예를 들어 도 6b 및 식(7)에 나타낸 것과 같이, 디지털 IM3 I 성분을 입력 I 신호와 상관하여 상관된 IM3 I 전력을 얻고, 디지털 IM3 Q 성분을 입력 Q 신호와 상관하여 상관된 IM3 Q 전력을 얻으며, 디지털 IM3 I 및 Q 성분의 전력을 결정하고, 입력 I 및 Q 신호의 전력을 결정하여, 모든 전력을 기초로 IM3에 대한 상관 결과들을 결정할 수 있다.
디바이스는 입력 신호에서 결정된 혼변조 왜곡을 기초로 수신기에서 적어도 하나의 회로 블록의 동작을 조정할 수 있다(블록 1016). 조정은 상술한 바와 같이 상관 결과들을 기초로 할 수 있다. 예를 들어, 디바이스는 결정된 IM2를 기초로 수신기에서 믹서의 동작을 조정할 수 있고, 결정된 IM3을 기초로 수신기에서 LNA의 이득 및/또는 선형성을 조정할 수 있는 식이다. 디바이스는 폐루프 방식으로, 임계치 등을 기초로 조정을 수행할 수도 있다.
대안으로 또는 추가로, 디바이스는 디지털 혼변조 왜곡을 조절하여 입력 신호에서의 혼변조 왜곡과 매칭하는 조절된 혼변조 왜곡을 획득하고(블록 1018), 입 력 신호로부터 조절된 혼변조를 차감 또는 제거할 수 있다(블록 1020). 디바이스는 디지털 IM2를 기초로 조절된 IM2를 유도할 수 있고 입력 신호로부터 조절된 IM2를 차감할 수 있다. 디바이스는 또한 디지털 IM3을 기초로 조절된 IM3을 유도할 수 있고 입력 신호로부터 조절된 IM3을 차감할 수 있다. 디바이스는 가변 이득, 가변 지연, 조정 가능한 주파수 응답 등으로 조절된 IM2 및/또는 IM3을 유도하여 IM2 및/또는 IM3의 양호한 상쇄를 달성할 수 있다.
이와 같이 디지털 혼변조 왜곡은 (a) 블록 1016)에 나타낸 것과 같이, 수신기에서 적어도 하나의 회로 블록의 동작을 조정하기 위해, (b) 블록 1018 및 1020에 나타낸 것과 같이, 조절된 혼변조 왜곡을 유도하여 입력 신호로부터 조절된 혼변조 왜곡을 제거하기 위해, 또는 (c) 적어도 하나의 회로 블록의 동작도 조정하고 조절된 혼변조 왜곡을 유도하여 입력 신호로부터 조절된 혼변조 왜곡도 제거하기 위해 사용될 수 있다.
여기서 설명한 기술들은 특정한 이점들을 제공할 수 있다. 첫째, 아날로그 회로 블록들(예를 들어, 믹서(142))이 온-더-플라이(on-the-fly) 교정될 수 있으며, 이는 공장 교정을 수행하지 않음으로써 비용을 절약할 수 있게 한다. 더욱이, 온-더-플라이 교정은 온도, 전원 등에 대한 변동을 고려하는 것이 가능할 수도 있다. 둘째, 상술한 바와 같이 IM2 및/또는 IM3을 완화함으로써 개선된 성능이 달성될 수 있다. 셋째, 이 기술들은 수신기에서 외부 아날로그 필터들(예를 들어, LNA(140) 뒤)의 생략을 가능하게 할 수도 있고 그리고/또는 덜 엄중한 혼변조 사양으로 설계된 아날로그 회로(예를 들어, 믹서(142))의 사용을 가능하게 하여 비용을 줄이고 전력 소비를 낮출 수도 있다.
여기서 설명한 IMD 검출 및 완화는 다양한 수단에 의해 구현될 수 있다. 예를 들어, 이들 기술은 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합으로 구현될 수 있다. 하드웨어 구현에서, IMD 검출 및 완화에 사용되는 처리 유닛들은 하나 이상의 주문형 집적 회로(ASIC), 디지털 신호 프로세서(DSP), 디지털 신호 처리 디바이스(DSPD), 프로그래밍 가능 로직 디바이스(PLD), 현장 프로그래밍 가능 게이트 어레이(FPGA), 프로세서, 제어기, 마이크로컨트롤러, 마이크로프로세서, 전자 디바이스들, 여기서 설명한 기능들을 수행하도록 설계된 다른 전자 유닛들, 컴퓨터, 또는 이들의 조합 내에 구현될 수 있다.
펌웨어 및/또는 소프트웨어에서 구현에서, 상기 기술들은 여기서 설명한 기능들을 수행하는 모듈들(예를 들어, 프로시저, 함수 등)로 구현될 수 있다. 펌웨어 및/또는 소프트웨어 코드들은 메모리(예를 들어, 메모리(192))에 저장될 수 있으며 프로세서(예를 들어, 프로세서(190))에 의해 실행될 수 있다. 메모리는 프로세서 내에 또는 프로세서 외부에 구현될 수도 있다.
여기서 설명한 기술들을 구현하는 장치는 독립 유닛일 수도 있고 디바이스의 일부일 수도 있다. 디바이스는 (ⅰ) 독립형 집적 회로(IC), (ⅱ) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC들을 포함할 수 있는 하나 이상의 IC로 이루어진 세트, (ⅲ) 이동국 모뎀(MSM)과 같은 ASIC, (ⅳ) 다른 디바이스들에 내장될 수 있는 모듈, (ⅴ) 셀룰러폰, 무선 디바이스, 핸드셋 또는 모바일 유닛, (ⅵ) 등일 수 있다.
본 개시의 상기 설명은 당업자들이 본 개시를 제작 또는 사용할 수 있도록 제공된다. 본 개시에 대한 다양한 변형이 당업자들에게 쉽게 명백할 것이며, 본원에 정의된 일반 원리들은 개시의 진의 또는 범위를 벗어나지 않고 다른 변형들에 적용될 수 있다. 따라서 본 개시는 여기서 설명한 예시들로 한정되는 것이 아니라 본원에 개시된 원리 및 신규한 특징들에 부합하는 가장 넓은 범위에 따르는 것이다.

Claims (41)

  1. 디지털 혼변조(intermodulation) 왜곡을 획득하고 상기 디지털 혼변조 왜곡을 기초로 입력 신호에서 혼변조 왜곡을 디지털 방식으로 결정하도록 구성되는 적어도 하나의 프로세서; 및
    상기 적어도 하나의 프로세서에 연결되는 메모리를 포함하고,
    상기 적어도 하나의 프로세서는:
    혼변조 왜곡(IMD) 생성기;
    IMD 상관기; 및
    IMD 제어 유닛
    을 포함하고, 상기 IMD 생성기는 동상 및 직교 송신 신호들을 수신하며 상기 수신된 송신 신호에 기초하여 IMD를 생성하고, 상기 IMD 상관기는 상기 생성된 IMD를 수신된 중간 동상 및 직교 신호들과 상관하며 상관 결과들을 생성하고, 상기 IMD 제어 유닛은 검출된 IMD 레벨들을 감소시키도록 하나 이상의 회로 블록들에 대한 하나 이상의 제어를 생성하는, 장치.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 IMD로서 디지털 2차 혼변조 왜곡(IM2)을 획득하고 상기 디지털 IM2를 기초로 상기 입력 신호에서 IM2를 디지털 방식으로 결정하도록 구성되는, 장치.
  3. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 IMD로서 디지털 3차 혼변조 왜곡(IM3)을 획득하고 상기 디지털 IM3을 기초로 상기 입력 신호에서 IM3을 디지털 방식으로 결정하도록 구성되는, 장치.
  4. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 수신된 송신 신호의 한 버전을 기초로 상기 디지털 IMD를 획득하도록 구성되는, 장치.
  5. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 디지털-아날로그 변환 전 상기 수신된 송신 신호의 버전에 대응하는 디지털 동상(I) 신호 및 직교(Q) 신호를 기초로 상기 디지털 IMD를 획득하도록 구성되는, 장치.
  6. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 주파수 상향 변환 및 하향 변환 후 상기 수신된 송신 신호의 버전에 대응하는 디지털 동상(I) 신호 및 직교(Q) 신호를 기초로 상기 디지털 IMD를 획득하도록 구성되는, 장치.
  7. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 아날로그 영역에서 제곱함으로써 얻어진 상기 수신된 송신 신호의 제곱 버전을 기초로 상기 디지털 IMD를 획득하도록 구성되는, 장치.
  8. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 디지털 동상(I) 신호 및 직교(Q) 신호의 제곱 크기를 기초로 디지털 2차 혼변조 왜곡(IM2)을 획득하도록 구성되는, 장치.
  9. 제 8 항에 있어서,
    상기 적어도 하나의 프로세서는 가변 이득, 가변 지연 및 조정 가능한 주파수 응답 중 적어도 하나로 디지털 IM2를 획득하도록 구성되는, 장치.
  10. 제 8 항에 있어서,
    상기 적어도 하나의 프로세서는 직류(DC) 오프셋을 제거함으로써 디지털 IM2를 획득하도록 구성되는, 장치.
  11. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 디지털 2차 혼변조 왜곡(IM2)을 획득하고 상기 디지털 IM2를 기초로 디지털 3차 혼변조 왜곡(IM3)을 획득하도록 구성되는, 장치.
  12. 제 11 항에 있어서,
    상기 적어도 하나의 프로세서는 방해 전파들을 포함시킨 동상(I) 신호 및 직교(Q) 신호와 상기 디지털 IM2를 곱함으로써 디지털 IM3을 획득하도록 구성되는, 장치.
  13. 제 12 항에 있어서,
    상기 적어도 하나의 프로세서는 방해 전파들을 포함시킨 상기 I 신호 및 Q 신호를 상기 입력 신호를 기초로 생성하도록 구성되는, 장치.
  14. 제 11 항에 있어서,
    상기 적어도 하나의 프로세서는 가변 이득, 가변 지연 및 조정 가능한 주파수 응답 중 적어도 하나로 디지털 IM3을 획득하도록 구성되는, 장치.
  15. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 디지털 혼변조 왜곡을 상기 입력 신호와 상관시키고 상관 결과들을 기초로 상기 입력 신호에서 혼변조 왜곡을 결정하도록 구성되는, 장치.
  16. 제 1 항에 있어서,
    상기 입력 신호는 입력 동상(I) 신호 및 직교(Q) 신호를 포함하며, 상기 적어도 하나의 프로세서는 디지털 2차 혼변조 왜곡(IM2)을 획득하고 상기 디지털 IM2를 상기 입력 I 신호 및 Q 신호와 상관시켜 상관된 IM2 I 전력 및 Q 전력을 획득하도록 구성되는, 장치.
  17. 제 16 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 디지털 IM2의 전력을 결정하고, 상기 입력 I 신호 및 Q 신호의 전력들을 결정하며, 상기 상관된 IM2 I 전력 및 Q 전력, 상기 디지털 IM2의 전력, 및 상기 입력 I 신호 및 Q 신호의 전력들을 기초로 상관 결과들을 결정하도록 구성되는, 장치.
  18. 제 1 항에 있어서,
    상기 입력 신호는 입력 동상(I) 신호 및 직교(Q) 신호를 포함하며, 상기 적어도 하나의 프로세서는 디지털 3차 혼변조 왜곡(IM3)의 I 성분 및 Q 성분을 획득하고, 상기 디지털 IM3 I 성분을 상기 입력 I 신호와 상관시켜 상관된 IM3 I 전력을 획득하고, 상기 디지털 IM3 Q 성분을 상기 입력 Q 신호와 상관시켜 상관된 IM3 Q 전력을 획득하도록 구성되는, 장치.
  19. 제 18 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 디지털 IM3 I 성분 및 Q 성분의 전력들을 결정하고, 상기 입력 I 신호 및 Q 신호의 전력들을 결정하며, 상기 상관된 IM3 I 전력 및 Q 전력, 상기 디지털 IM3 I 성분 및 Q 성분의 전력들, 및 상기 입력 I 신호 및 Q 신호의 전력들을 기초로 상관 결과들을 결정하도록 구성되는, 장치.
  20. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 입력 신호의 결정된 혼변조 왜곡을 기초로 수신기의 적어도 하나의 회로 블록의 동작을 조정하도록 구성되는, 장치.
  21. 제 20 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 결정된 혼변조 왜곡을 감소시키기 위해 폐루프에서 상기 적어도 하나의 회로 블록의 동작을 조정하도록 구성되는, 장치.
  22. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 입력 신호의 결정된 2차 혼변조 왜곡(IM2)을 기초로 수신기의 믹서의 동작을 조정하도록 구성되는, 장치.
  23. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 입력 신호의 결정된 3차 혼변조 왜곡(IM3)을 기초로 수신기의 저잡음 증폭기(LNA)의 이득, 또는 선형성, 또는 이득과 선형성 모두를 조정하도록 구성되는, 장치.
  24. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 입력 신호의 혼변조 왜곡과 매치하는 조절된 혼변조 왜곡을 획득하기 위해 상기 디지털 혼변조 왜곡을 조절하고, 상기 입력 신호로부터 상기 조절된 혼변조 왜곡을 차감하도록 구성되는, 장치.
  25. 제 24 항에 있어서,
    상기 적어도 하나의 프로세서는 가변 이득, 가변 지연 및 조정 가능한 주파 수 응답 중 적어도 하나로 상기 디지털 혼변조 왜곡을 조절하도록 구성되는, 장치.
  26. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 디지털 2차 혼변조 왜곡(IM2)을 획득하고, 상기 입력 신호의 IM2와 매치하는 조절된 IM2를 획득하기 위해 상기 디지털 IM2를 조절하며, 상기 입력 신호로부터 상기 조절된 IM2를 차감하도록 구성되는, 장치.
  27. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는 디지털 3차 혼변조 왜곡(IM3)을 획득하고, 상기 입력 신호의 IM3과 매치하는 조절된 IM3을 획득하기 위해 상기 디지털 IM3을 조절하며, 상기 입력 신호로부터 상기 조절된 IM3을 차감하도록 구성되는, 장치.
  28. 디지털 혼변조 왜곡을 획득하는 단계 ― 상기 디지털 혼변조 왜곡을 획득하는 단계는: 동상 및 직교 송신 신호들을 수신하는 단계 및 상기 수신된 송신 신호에 기초하여 상기 디지털 혼변조 왜곡을 생성하는 단계를 포함함 ―;
    상관 결과들을 생성하기 위해 상기 생성된 디지털 혼변조 왜곡을 수신된 중간 동상 및 직교 신호들과 상관시키는 단계; 및
    상기 생성된 상관 결과들에 기초하여 검출된 디지털 혼변조 왜곡 레벨들을 감소시키도록 하나 이상의 회로 블록들에 대한 하나 이상의 제어들을 생성하는 단계
    를 포함하는, 방법.
  29. 제 28 항에 있어서,
    상기 디지털 혼변조 왜곡을 획득하는 단계는,
    디지털 2차 혼변조 왜곡(IM2)을 획득하는 단계; 및
    상기 디지털 IM2를 기초로 디지털 3차 혼변조 왜곡(IM3)을 획득하는 단계를 포함하는, 방법.
  30. 삭제
  31. 제 28 항에 있어서,
    입력 신호의 결정된 혼변조 왜곡을 기초로 수신기의 적어도 하나의 회로 블록의 동작을 조정하는 단계를 더 포함하는, 방법.
  32. 제 28 항에 있어서,
    상기 입력 신호의 혼변조 왜곡과 매치하는 조절된 혼변조 왜곡을 획득하기 위해 상기 디지털 혼변조 왜곡을 조절하는 단계; 및
    상기 입력 신호로부터 상기 조절된 혼변조 왜곡을 차감하는 단계를 더 포함하는, 방법.
  33. 디지털 혼변조 왜곡을 획득하기 위한 수단 ― 상기 디지털 혼변조 왜곡을 획득하기 위한 수단은: 동상 및 직교 송신 신호들을 수신하기 위한 수단 및 상기 수신된 송신 신호에 기초하여 상기 디지털 혼변조 왜곡을 생성하기 위한 수단을 포함함 ―;
    상관 결과들을 생성하기 위해 상기 생성된 디지털 혼변조 왜곡을 수신된 중간 동상 및 직교 신호들과 상관시키기 위한 수단; 및
    상기 생성된 상관 결과들에 기초하여 검출된 디지털 혼변조 왜곡 레벨들을 감소시키도록 하나 이상의 회로 블록들에 대한 하나 이상의 제어들을 생성하기 위한 수단을 포함하는, 장치.
  34. 삭제
  35. 제 33 항에 있어서,
    입력 신호의 결정된 혼변조 왜곡을 기초로 수신기의 적어도 하나의 회로 블록의 동작을 조정하기 위한 수단을 더 포함하는, 장치.
  36. 제 33 항에 있어서,
    상기 입력 신호의 혼변조 왜곡과 매치하는 조절된 혼변조 왜곡을 획득하기 위해 상기 디지털 혼변조 왜곡을 조절하기 위한 수단; 및
    상기 입력 신호로부터 상기 조절된 혼변조 왜곡을 차감하기 위한 수단을 더 포함하는, 장치.
  37. 명령들을 저장하기 위한 프로세서 판독 가능 매체로서, 상기 명령들은,
    동상 및 직교 송신 신호들을 수신하고;
    상기 수신된 송신 신호에 기초하여 디지털 혼변조 왜곡을 획득하고;
    상관 결과들을 생성하기 위해 상기 획득된 디지털 혼변조 왜곡을 수신된 중간 동상 및 직교 신호들과 상관시키고; 그리고
    상기 상관 결과들에 기초하여 검출된 디지털 혼변조 왜곡 레벨들을 감소시키도록 하나 이상의 회로 블록들에 대한 하나 이상의 제어들을 생성하도록 동작가능한,
    프로세서 판독 가능 매체.
  38. 삭제
  39. 제 37 항에 있어서,
    입력 신호의 혼변조 왜곡과 매치하는 조절된 혼변조 왜곡을 획득하기 위해 상기 디지털 혼변조 왜곡을 조절하고;
    상기 입력 신호로부터 상기 조절된 혼변조 왜곡을 차감하도록 동작 가능한 명령들을 더 저장하는, 프로세서 판독 가능 매체.
  40. 제 37 항에 있어서,
    디지털 2차 혼변조 왜곡(IM2)을 획득하고; 그리고
    상기 디지털 IM2를 기초로 디지털 3차 혼변조 왜곡(IM3)을 획득하도록 동작 가능한 명령들을 더 저장하는, 프로세서 판독 가능 매체.
  41. 제 37 항에 있어서,
    입력 신호의 결정된 혼변조 왜곡을 기초로 수신기의 적어도 하나의 회로 블록의 동작을 조정하도록 동작 가능한 명령들을 더 저장하는, 프로세서 판독 가능 매체.
KR1020097004897A 2006-08-08 2007-08-07 혼변조 왜곡을 완화시키기 위한 장치, 방법, 및 매체 KR101070573B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US83660806P 2006-08-08 2006-08-08
US60/836,608 2006-08-08
US11/693,968 US7876867B2 (en) 2006-08-08 2007-03-30 Intermodulation distortion detection and mitigation
US11/693,968 2007-03-30

Publications (2)

Publication Number Publication Date
KR20090039834A KR20090039834A (ko) 2009-04-22
KR101070573B1 true KR101070573B1 (ko) 2011-10-05

Family

ID=38739415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097004897A KR101070573B1 (ko) 2006-08-08 2007-08-07 혼변조 왜곡을 완화시키기 위한 장치, 방법, 및 매체

Country Status (9)

Country Link
US (1) US7876867B2 (ko)
EP (1) EP2057745B1 (ko)
JP (1) JP5155314B2 (ko)
KR (1) KR101070573B1 (ko)
CN (1) CN101502007B (ko)
AT (1) ATE504981T1 (ko)
DE (1) DE602007013771D1 (ko)
TW (1) TW200818797A (ko)
WO (1) WO2008021815A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102023433B1 (ko) * 2018-03-23 2019-11-14 주식회사 티제이이노베이션 상호 변조 제거 장치 및 방법
US11902457B2 (en) 2021-09-16 2024-02-13 Samsung Electronics Co., Ltd. Electronic device including flexible display and method of controlling the same

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894788B2 (en) * 2006-05-19 2011-02-22 California Institute Of Technology Digital and analog IM3 product compensation circuits for an RF receiver
US8290100B2 (en) * 2006-08-08 2012-10-16 Qualcomm Incorporated Interference detection and mitigation
US8098779B2 (en) * 2006-08-08 2012-01-17 Qualcomm Incorporated Interference detection and mitigation
EP1968205A1 (en) * 2007-02-28 2008-09-10 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Signal quality determination in cable networks
JP4932623B2 (ja) * 2007-07-09 2012-05-16 株式会社日立国際電気 判定回路、スケルチ装置及び判定方法
US9548775B2 (en) * 2007-09-06 2017-01-17 Francis J. Smith Mitigation of transmitter passive and active intermodulation products in real and continuous time in the transmitter and co-located receiver
TW200915744A (en) 2007-09-27 2009-04-01 Realtek Semiconductor Corp Transmitter and receiver for reducing local oscillation leakage and I/Q mismatch and adjusting method thereof
US8175540B2 (en) * 2008-01-11 2012-05-08 Ubinetics (Vpt) Limited Intermodulation distortion control
US8032102B2 (en) * 2008-01-15 2011-10-04 Axiom Microdevices, Inc. Receiver second order intermodulation correction system and method
US7916672B2 (en) * 2008-01-22 2011-03-29 Texas Instruments Incorporated RF processor having internal calibration mode
US8369812B2 (en) * 2008-03-20 2013-02-05 Honeywell International Inc. Method and system for detection of passive intermodulation interference emissions
EP2109317B1 (en) * 2008-04-10 2020-12-30 Sony Corporation Improving video robustness using spatial and temporal diversity
US8081929B2 (en) * 2008-06-05 2011-12-20 Broadcom Corporation Method and system for optimal frequency planning for an integrated communication system with multiple receivers
US8112055B2 (en) * 2008-06-26 2012-02-07 Intel Corporation Calibrating receive chain to reduce second order intermodulation distortion
US8855580B2 (en) * 2008-06-27 2014-10-07 Telefonaktiebolaget L M Ericsson (Publ) Methods and apparatus for reducing own-transmitter interference in low-IF and zero-IF receivers
US8060043B2 (en) * 2008-10-09 2011-11-15 Freescale Semiconductor Adaptive IIP2 calibration
CN101420246B (zh) * 2008-11-21 2013-09-11 华为技术有限公司 一种收发信机抵消发射干扰的方法、设备及收发信机
US8090320B2 (en) * 2008-12-19 2012-01-03 Telefonaktiebolaget Lm Ericsson (Publ) Strong signal tolerant OFDM receiver and receiving methods
JP2010171724A (ja) * 2009-01-22 2010-08-05 Sharp Corp 無線通信装置、無線通信方法及びプログラム
JP4842342B2 (ja) * 2009-03-23 2011-12-21 ルネサスエレクトロニクス株式会社 無線送受信装置、及び無線送受信装置の送信電力計測方法
WO2011004578A1 (ja) * 2009-07-06 2011-01-13 パナソニック株式会社 非線形歪み補償受信機及び非線形歪み補償方法
CN101697477B (zh) * 2009-10-28 2011-12-28 深圳市云海通讯股份有限公司 调整功放电路输出信号线性度的系统、方法及功放电路
US20110105037A1 (en) * 2009-10-30 2011-05-05 Qualcomm Incorporated Methods and systems for interference cancellation in multi-mode coexistence modems
US8576965B2 (en) * 2009-10-30 2013-11-05 Qualcomm Incorporated Methods and systems for interference cancellation in multi-mode coexistence modems
US8320868B2 (en) * 2010-02-11 2012-11-27 Mediatek Singapore Pte. Ltd. Integrated circuits, communication units and methods of cancellation of intermodulation distortion
US8320866B2 (en) * 2010-02-11 2012-11-27 Mediatek Singapore Pte. Ltd. Integrated circuits, communication units and methods of cancellation of intermodulation distortion
CN101795141B (zh) * 2010-02-22 2013-11-27 北京航空航天大学 应用于接收机射频系统电路内部三阶互调失真参数的分配方法
US8649464B2 (en) * 2010-08-10 2014-02-11 Sony Corporation Quadrature receiver and method of compensating for I/Q imbalance using a calibration signal
US8477860B2 (en) * 2010-08-27 2013-07-02 Telefonaktiebolaget L M Ericsson (Publ) OFDM signal reception in the presence of interference
US9002310B2 (en) * 2010-09-28 2015-04-07 Intel Mobile Communications GmbH IP2 calibration methods and techniques
US9325360B2 (en) * 2010-09-28 2016-04-26 Qualcomm Incorporated Reducing non-linearities in a differential receiver path prior to a mixer using calibration
CN103733664B (zh) 2011-07-11 2017-10-24 康普技术有限责任公司 用于管理分布式天线系统的方法和设备
AU2012308170B2 (en) 2011-09-15 2017-02-23 Andrew Wireless Systems Gmbh Configuration sub-system for telecommunication systems
EP3029862B1 (en) 2011-09-16 2017-08-16 Andrew Wireless Systems GmbH Integrated intermodulation detection sub-system for telecommunications systems
KR101873754B1 (ko) * 2011-11-25 2018-07-04 한국전자통신연구원 고주파 수신기
GB2488201B (en) * 2012-01-27 2013-04-10 Renesas Mobile Corp Power control
US9203664B2 (en) * 2012-02-22 2015-12-01 Broadcom Corporation Measurement of intermodulation products of digital signals
GB2502279B (en) 2012-05-21 2014-07-09 Aceaxis Ltd Reduction of intermodulation products
GB2502281B (en) * 2012-05-21 2014-11-26 Aceaxis Ltd Detection of intermodulation products
US9374115B2 (en) * 2012-05-24 2016-06-21 Telefonaktiebolaget Lm Ericsson (Publ) Method, base station and apparatus in a base station for reducing intermodulation distortion
EP2875600A1 (en) 2012-07-18 2015-05-27 Nokia Solutions and Networks Oy Detecting intermodulation in broadband communication affecting receiver sensitivity
EP2896146B1 (en) 2012-09-14 2019-11-06 Andrew Wireless Systems GmbH Uplink path integrity detection in distributed antenna systems
EP2904831B1 (en) 2012-10-05 2017-10-04 Andrew Wireless Systems GmbH Capacity optimization sub-system for distributed antenna system
US8917792B2 (en) 2012-12-12 2014-12-23 Motorola Mobility Llc Method and apparatus for the cancellation of intermodulation and harmonic distortion in a baseband receiver
US9077440B2 (en) 2013-01-04 2015-07-07 Telefonaktiebolaget L M Ericsson (Publ) Digital suppression of transmitter intermodulation in receiver
US8995932B2 (en) * 2013-01-04 2015-03-31 Telefonaktiebolaget L M Ericsson (Publ) Transmitter noise suppression in receiver
US8964608B2 (en) * 2013-01-11 2015-02-24 Futurewei Technologies, Inc. Interference cancellation for division free duplexing or full duplex operation
US9252831B2 (en) * 2013-03-01 2016-02-02 Qualcomm Incorporated Multi-tap adaptive filter for transmit signal leakage cancellation
US9787415B2 (en) * 2013-03-14 2017-10-10 Analog Devices, Inc. Transmitter LO leakage calibration scheme using loopback circuitry
EP2779562B1 (en) * 2013-03-15 2018-12-26 BlackBerry Limited Reduction of second order distortion in real time
US8942656B2 (en) 2013-03-15 2015-01-27 Blackberry Limited Reduction of second order distortion in real time
US9231801B2 (en) 2013-03-15 2016-01-05 Qualcomm Incorporated Adaptive non-linear interference cancellation for intermodulation distortion
GB201313066D0 (en) * 2013-07-22 2013-09-04 Aceaxis Ltd Processing interference in a wireless network
US9596120B2 (en) * 2013-09-26 2017-03-14 Nec Corporation Signal transmission apparatus, distortion compensation apparatus, and signal transmission method
US9544807B1 (en) 2013-11-21 2017-01-10 Sprint Spectrum L.P. Methods and systems for varying rate of transmitting sequences of master information blocks based on wireless network conditions
CN103618505A (zh) * 2013-12-18 2014-03-05 上海艾为电子技术有限公司 放大器电路
CN103618504A (zh) * 2013-12-18 2014-03-05 上海艾为电子技术有限公司 放大器电路及其控制电路和控制方法
CN103618503A (zh) * 2013-12-18 2014-03-05 上海艾为电子技术有限公司 放大器电路及其控制电路和控制方法
GB201406340D0 (en) 2014-04-08 2014-05-21 Analog Devices Technology Dominant signal detection method and apparatus
GB201406346D0 (en) 2014-04-08 2014-05-21 Analog Devices Technology Unwanted component reduction system
EP2930854B1 (en) * 2014-04-08 2020-05-20 Analog Devices Global Unlimited Company Unwanted component reduction system
CA2946965C (en) * 2014-05-01 2018-03-27 Mark William WYVILLE Passive intermodulation detection
US9615369B2 (en) * 2014-05-14 2017-04-04 Qualcomm Incorporated Avoiding spurious responses with reconfigurable LO dividers
US9525453B2 (en) * 2014-06-10 2016-12-20 Apple Inc. Intermodulation cancellation of third-order distortion in an FDD receiver
KR101569726B1 (ko) 2014-06-19 2015-11-18 주식회사 에이스테크놀로지 혼 변조 신호 제거 장치 및 방법
US9961632B2 (en) 2014-09-26 2018-05-01 Apple Inc. DSP assisted and on demand RF and analog domain processing for low power wireless transceivers
US9826263B2 (en) 2014-10-22 2017-11-21 Arcom Digital, Llc Detecting CPD in HFC network with OFDM signals
US9660856B2 (en) 2015-02-25 2017-05-23 Linear Technology Corporation Distortion compensation circuit
CN104883229B (zh) * 2015-03-27 2017-03-01 北京理工大学 一种基于fdma体制的码分多波束信号分离方法
DE102015104811B4 (de) 2015-03-27 2024-07-18 Apple Inc. Ein Empfänger und ein Verfahren zum Reduzieren einer Verzerrungskomponente bezogen auf ein Basisbandsendesignal in einem Basisbandempfangssignal
CN107408955B (zh) * 2015-04-24 2020-01-10 安德鲁无线系统有限公司 环行器失真消除子系统
US9998158B2 (en) 2015-05-27 2018-06-12 Finesse Wireless, Inc. Cancellation of spurious intermodulation products produced in nonlinear channels by frequency hopped signals and spurious signals
US20160380668A1 (en) * 2015-06-26 2016-12-29 Fujitsu Limited Communication device and receiving method
US9603155B2 (en) * 2015-07-31 2017-03-21 Corning Optical Communications Wireless Ltd Reducing leaked downlink interference signals in a remote unit uplink path(s) in a distributed antenna system (DAS)
JP2017059963A (ja) 2015-09-15 2017-03-23 富士通株式会社 無線装置及び歪みキャンセル方法
GB2542625B (en) * 2015-09-28 2021-06-09 Tcl Communication Ltd Transceiver devices
US9590668B1 (en) 2015-11-30 2017-03-07 NanoSemi Technologies Digital compensator
EP3387764B1 (en) 2015-12-13 2021-11-24 Genxcomm, Inc. Interference cancellation methods and apparatus
US10277381B2 (en) * 2016-01-09 2019-04-30 Huawei Technologies Co., Ltd. Receiver path distortion mitigation using adaptive filter feedback
WO2017153921A1 (en) 2016-03-07 2017-09-14 Telefonaktiebolaget Lm Ericsson (Publ) Non-linear interference detection
US10038462B2 (en) 2016-05-13 2018-07-31 Mediatek Inc. Digital cancellation of receiver nonlinear distortion in carrier aggregation systems
US10257746B2 (en) * 2016-07-16 2019-04-09 GenXComm, Inc. Interference cancellation methods and apparatus
EP3523856A4 (en) 2016-10-07 2020-06-24 NanoSemi, Inc. DIGITAL BEAM ORIENTATION PREDISTORSION
US9894612B1 (en) 2016-11-03 2018-02-13 Corning Optical Communications Wireless Ltd Reducing power consumption in a remote unit of a wireless distribution system (WDS) for intermodulation product suppression
EP3586439A4 (en) 2017-02-25 2021-01-06 NanoSemi, Inc. MULTI-BAND DIGITAL PRE-STORAGE DEVICE
CN107026664B (zh) * 2017-03-07 2019-06-07 四川海格恒通专网科技有限公司 一种消除接收机互调干扰的方法
US10594358B2 (en) * 2017-04-21 2020-03-17 Futurewei Technologies, Inc. Leakage signal cancellation
JP6926639B2 (ja) * 2017-04-27 2021-08-25 富士通株式会社 歪キャンセル装置および歪キャンセル方法
US10141961B1 (en) * 2017-05-18 2018-11-27 Nanosemi, Inc. Passive intermodulation cancellation
US11115067B2 (en) 2017-06-09 2021-09-07 Nanosemi, Inc. Multi-band linearization system
US10581470B2 (en) 2017-06-09 2020-03-03 Nanosemi, Inc. Linearization system
US10931318B2 (en) * 2017-06-09 2021-02-23 Nanosemi, Inc. Subsampled linearization system
US11323188B2 (en) 2017-07-12 2022-05-03 Nanosemi, Inc. Monitoring systems and methods for radios implemented with digital predistortion
KR102019145B1 (ko) * 2017-07-21 2019-11-04 주식회사 에스디솔루션 시스템 동기화를 이용한 pimd 제거장치
US11038544B2 (en) * 2017-08-31 2021-06-15 Apple Inc. Method and apparatus for IIP2 calibration
US11303251B2 (en) 2017-10-02 2022-04-12 Nanosemi, Inc. Digital predistortion adjustment based on determination of load condition characteristics
US10333616B1 (en) 2018-01-17 2019-06-25 Arcom Digital, Llc Detecting burst PIM in downstream at drop
JP2021523629A (ja) 2018-05-11 2021-09-02 ナノセミ， インク．Ｎａｎｏｓｅｍｉ， Ｉｎｃ． 非線形システム用デジタル補償器
US10644657B1 (en) 2018-05-11 2020-05-05 Nanosemi, Inc. Multi-band digital compensator for a non-linear system
WO2019219185A1 (en) * 2018-05-16 2019-11-21 Telefonaktiebolaget Lm Ericsson (Publ) Interference mitigation
US10931238B2 (en) 2018-05-25 2021-02-23 Nanosemi, Inc. Linearization with envelope tracking or average power tracking
US11863210B2 (en) 2018-05-25 2024-01-02 Nanosemi, Inc. Linearization with level tracking
EP3804127A1 (en) 2018-05-25 2021-04-14 NanoSemi, Inc. Digital predistortion in varying operating conditions
US10616622B2 (en) * 2018-06-06 2020-04-07 Arcom Digital Patent, Llc Detection of CPD from signals captured at remote PHY device
US11150409B2 (en) 2018-12-27 2021-10-19 GenXComm, Inc. Saw assisted facet etch dicing
WO2020208400A1 (en) 2019-04-09 2020-10-15 Telefonaktiebolaget Lm Ericsson (Publ) Eigenvalue-based passive intermodulation detection
US11159197B2 (en) * 2019-04-29 2021-10-26 Qualcomm Incorporated Self-interference cancellation for in-band full-duplex wireless communication
US10727945B1 (en) 2019-07-15 2020-07-28 GenXComm, Inc. Efficiently combining multiple taps of an optical filter
US11082732B2 (en) 2019-08-07 2021-08-03 Arcom Digital Patent, Llc Detection of CPD using leaked forward signal
US11215755B2 (en) 2019-09-19 2022-01-04 GenXComm, Inc. Low loss, polarization-independent, large bandwidth mode converter for edge coupling
US11539394B2 (en) 2019-10-29 2022-12-27 GenXComm, Inc. Self-interference mitigation in in-band full-duplex communication systems
US10992326B1 (en) 2020-05-19 2021-04-27 Nanosemi, Inc. Buffer management for adaptive digital predistortion
US11796737B2 (en) 2020-08-10 2023-10-24 GenXComm, Inc. Co-manufacturing of silicon-on-insulator waveguides and silicon nitride waveguides for hybrid photonic integrated circuits
US12001065B1 (en) 2020-11-12 2024-06-04 ORCA Computing Limited Photonics package with tunable liquid crystal lens
US12057873B2 (en) 2021-02-18 2024-08-06 GenXComm, Inc. Maximizing efficiency of communication systems with self-interference cancellation subsystems
KR20230030345A (ko) 2021-08-25 2023-03-06 삼성전자주식회사 통신 장치, 및 이의 동작 방법
EP4409738A1 (en) 2021-10-25 2024-08-07 Orca Computing Limited Hybrid photonic integrated circuits for ultra-low phase noise signal generators
KR102551590B1 (ko) * 2022-02-23 2023-07-05 한화시스템 주식회사 송신기에서 다채널 동시 도약 신호를 송신하는 장치 및 방법
CN115801029B (zh) * 2023-02-08 2023-04-18 北京智联安科技有限公司 消除零中频接收机的im2信号的方法、装置及介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030021367A1 (en) 2001-05-15 2003-01-30 Smith Francis J. Radio receiver
WO2004109941A1 (en) 2003-06-04 2004-12-16 Koninklijke Philips Electronics, N.V. Adaptive intermodulation distortion filter for zero-if receivers

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177033A (ja) * 1985-01-31 1986-08-08 Nec Corp 同一周波数無線通信方式
JPH0771118B2 (ja) * 1989-12-27 1995-07-31 三菱電機株式会社 変調装置
US5749051A (en) * 1996-07-18 1998-05-05 Ericsson Inc. Compensation for second order intermodulation in a homodyne receiver
JP3441311B2 (ja) * 1996-09-13 2003-09-02 株式会社東芝 受信機
US6009129A (en) * 1997-02-28 1999-12-28 Nokia Mobile Phones Device and method for detection and reduction of intermodulation distortion
KR100251387B1 (ko) * 1997-12-29 2000-04-15 윤종용 피드 포워드 리니어라이져를 가지는 이동통신 단말기의수신회로
GB9804835D0 (en) * 1998-03-06 1998-04-29 Wireless Systems Int Ltd Predistorter
AUPP261898A0 (en) * 1998-03-27 1998-04-23 Victoria University Of Technology Dc offset and im2 removal in direct conversion receivers
US6236286B1 (en) * 1999-06-08 2001-05-22 Lucent Technologies, Inc. Integrated on-board automated alignment for a low distortion amplifier
US6266517B1 (en) * 1999-12-30 2001-07-24 Motorola, Inc. Method and apparatus for correcting distortion in a transmitter
US6194942B1 (en) * 2000-01-19 2001-02-27 Cable Vision Electronics Co., Ltd. Predistortion circuit for linearization of signals
US6941258B2 (en) 2000-03-17 2005-09-06 Interuniversitair Microelektronica Centrum Method, apparatus and computer program product for determination of noise in mixed signal systems
KR100398664B1 (ko) * 2001-02-21 2003-09-19 주식회사 쏠리테크 중간주파수 대역 사전왜곡에 의한 전력 증폭기 선형화 장치
US7046972B2 (en) * 2001-04-10 2006-05-16 Matsushita Electric Industrial Co., Ltd. Predistortion linearizer and predistortion distortion compensation method, program, and medium
US7209528B2 (en) 2001-06-01 2007-04-24 National Semiconductor, Inc. Over-sampling A/D converter with adjacent channel power detection
JP2002368888A (ja) 2001-06-11 2002-12-20 Hitachi Ltd ドアフォン装置
US7088955B2 (en) 2001-07-16 2006-08-08 Qualcomm Inc. Method and apparatus for acquiring and tracking pilots in a CDMA communication system
US6873832B2 (en) * 2001-09-28 2005-03-29 Broadcom Corporation Timing based LNA gain adjustment in an RF receiver to compensate for intermodulation interference
US6646449B2 (en) * 2001-12-28 2003-11-11 Nokia Corporation Intermodulation detector for a radio receiver
US7657241B2 (en) * 2002-02-01 2010-02-02 Qualcomm, Incorporated Distortion reduction calibration
US7127211B2 (en) * 2002-02-21 2006-10-24 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for reduced intermodulation distortion in a radio transceiver
JP4175503B2 (ja) * 2003-04-18 2008-11-05 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 歪み補償回路及び送信装置
KR20070012716A (ko) 2004-05-20 2007-01-26 톰슨 라이센싱 왜곡을 제거하는 장치 및 방법
JP2006148592A (ja) * 2004-11-19 2006-06-08 Sony Corp Ｃｏｆｄｍ変調信号受信機
US8014476B2 (en) 2005-11-07 2011-09-06 Qualcomm, Incorporated Wireless device with a non-compensated crystal oscillator
US8149896B2 (en) 2006-01-04 2012-04-03 Qualcomm, Incorporated Spur suppression for a receiver in a wireless communication system
US8170487B2 (en) 2006-02-03 2012-05-01 Qualcomm, Incorporated Baseband transmitter self-jamming and intermodulation cancellation device
KR100710125B1 (ko) * 2006-02-23 2007-04-20 지씨티 세미컨덕터 인코포레이티드 Ｉｑ 불일치 및 반송파 누설을 보상하는 송수신 회로 및 그제어 방법
FR2898746A1 (fr) 2006-03-17 2007-09-21 St Microelectronics Sa Procede de reduction des effets sur la voie de reception du signal de fuite issu de la voie d'emission d'un dispositif du type a transmission bidirectionnelle simultanee, et dispositif correspondant
US8290100B2 (en) * 2006-08-08 2012-10-16 Qualcomm Incorporated Interference detection and mitigation
US8098779B2 (en) * 2006-08-08 2012-01-17 Qualcomm Incorporated Interference detection and mitigation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030021367A1 (en) 2001-05-15 2003-01-30 Smith Francis J. Radio receiver
WO2004109941A1 (en) 2003-06-04 2004-12-16 Koninklijke Philips Electronics, N.V. Adaptive intermodulation distortion filter for zero-if receivers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102023433B1 (ko) * 2018-03-23 2019-11-14 주식회사 티제이이노베이션 상호 변조 제거 장치 및 방법
US11902457B2 (en) 2021-09-16 2024-02-13 Samsung Electronics Co., Ltd. Electronic device including flexible display and method of controlling the same

Also Published As

Publication number Publication date
US7876867B2 (en) 2011-01-25
KR20090039834A (ko) 2009-04-22
CN101502007B (zh) 2013-01-23
US20080039045A1 (en) 2008-02-14
EP2057745A1 (en) 2009-05-13
TW200818797A (en) 2008-04-16
CN101502007A (zh) 2009-08-05
JP5155314B2 (ja) 2013-03-06
ATE504981T1 (de) 2011-04-15
JP2010500831A (ja) 2010-01-07
EP2057745B1 (en) 2011-04-06
DE602007013771D1 (de) 2011-05-19
WO2008021815A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
KR101070573B1 (ko) 혼변조 왜곡을 완화시키기 위한 장치, 방법, 및 매체
JP5415453B2 (ja) 干渉検出および軽減
JP5774660B2 (ja) 干渉検出および軽減
TWI383598B (zh) 全分雙工系統及洩露消除方法
KR101602520B1 (ko) 무선 송수신기의 이차 상호변조 인터셉트 포인트 교정 방법 및 시스템
US10277381B2 (en) Receiver path distortion mitigation using adaptive filter feedback
TWI479810B (zh) 適應性輸入相關二階截點校準
CN112368985B (zh) 一种用于无线通信的系统和方法
Kahrizi et al. Adaptive filtering using LMS for digital TX IM2 cancellation in WCDMA receiver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee