JP5155314B2 - 相互変調歪の検出および軽減 - Google Patents

Description

３５Ｕ．Ｓ．Ｃ．§１１９の下の優先権主張
特許に関する本出願は、２００６年８月８日に提出され、「デジタル相互変調推定、デジタル相互変調のキャンセル」と表題が付けられ、そして、この譲受人に譲渡され、この引用によりここに特に組込まれる仮出願６０／８３６，６０８号の優先権を主張する。

Ｉ．分野
本開示は、一般に、回路に関する、そして、より具体的には受信機における相互変調歪を軽減する技法に関する。

ＩＩ．背景
ワイヤレス全二重通信方式におけるワイヤレスデバイスは、双方向通信のためにデータを同時に送信および受信することができる。そのような全二重方式の１つは、符号分割多元接続方式（ＣＤＭＡ）システムである。送信パスにおいては、ワイヤレスデバイスの内の送信機が、（ａ）無線周波数（ＲＦ）搬送波信号上にデータを変調して変調された信号を発生する、そして（ｂ）変調された信号を増幅して適切な信号レベルを持った送信信号を得る。送信信号は、デュプレクサに送られ、１つ以上の基地局へアンテナを介して送信される。受信パスにおいては、ワイヤレスデバイスの内の受信機が（ａ）アンテナとデュプレクサを介して受信信号を得る、そして（ｂ）受信信号を増幅し、フィルタし、復調してベースバンド信号を得る。ベースバンド信号は、基地局により送信されたデータを再生するためにさらに処理される。

受信信号は、希望信号と妨害波（ｊａｍｍｅｒ）のような様々な信号成分を含んでいることがある。妨害波は、希望信号に周波数が接近している大振幅の不要信号である。送信信号の一部は、デュプレクサを介して送信機から受信機に漏れることがある。送信信号と希望信号、は一般に２つの異なる周波数にあるので、送信漏れ信号は通常フィルタで除外することができ、それ自体で問題を提起しない。しかしながら、受信機における非線形性は、送信漏れ信号とそれ自体との、および妨害波とのミキシングを引き起こすことがある。その場合、それは、希望信号の帯域幅内に入る相互変調歪を生じ得る。バンド内に入る相互変調歪は、性能を低下させる付加的なノイズとして作用する
したがって、受信機における相互変調歪の有害な影響を軽減する技法に関して当該技術におけるニーズがある。

相互変調歪（ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ ｄｉｓｔｏｒｔｉｏｎ，ＩＭＤ）を検出し軽減するための技法がここに説明される。装置（例えば携帯電話）は、相互変調歪のデジタル表現（つまり単純に、デジタル相互変調歪）を得る。そして、デジタル相互変調歪に基づいて入力信号における相互変調歪について、デジタルで決定する、つまり検出する。デジタル相互変調歪は、（ａ）デジタルデータに基づいてデジタル領域（アナログ領域に対するものとしての）における相互変調歪を発生するか、または（ｂ）相互変調歪を含んでいるアナログ信号をデジタル化することにより得ることができる。相互変調歪のデジタル決定／検出は、例えば、デジタル信号処理技法を使用する、デジタル領域における相互変調歪の決定／検出を表す。装置は、デジタル第２次相互変調歪（ｓｅｃｏｎｄ ｏｒｄｅｒ ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ ｄｉｓｔｏｒｔｉｏｎ）（ＩＭ２）を得て、そのデジタルＩＭ２に基づいて入力信号におけるＩＭ２を、デジタルで決定することができる。そのかわりに、または加えて、装置は、デジタル第３次相互変調歪（ｔｈｉｒｄ ｏｒｄｅｒ ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ ｄｉｓｔｏｒｔｉｏｎ）（ＩＭ３）を得て、そのデジタルＩＭ３に基づいて入力信号のＩＭ３を、デジタルで決定することができる。装置は、デジタル相互変調歪を入力信号と相関させるかもしれないし、その相関結果に基づいて入力信号における相互変調歪を決定するかもしれない。

装置は、入力信号において決定した相互変調歪に基づいて、受信機における１つ以上の回路ブロック（例えばミキサ、低ノイズ増幅器（ＬＮＡ）、など）の動作を調節することができる。そのかわりに、または加えて、装置は、入力信号における相互変調歪と一致する調整された相互変調歪を得るようにデジタル相互変調歪を調整し、次に、入力信号からその調整された相互変調歪を減算する、つまりキャンセルすることができる。

開示の種々の態様および特徴は、さらに詳しく詳細に下に説明される。

ワイヤレスデバイスのブロック図を示す。 受信機の種々の位置における信号成分を示す。 受信機の種々の位置における信号成分を示す。 受信機の種々の位置における信号成分を示す。 受信機の種々の位置における信号成分を示す。 デジタル／アナログ変換に先立つ送信信号のバージョンに基づくデジタルＩＭＤの発生および検出を伴うワイヤレスデバイスを示す。 送信信号の下方変換されたバージョンに基づくデジタルＩＭＤの発生および検出を伴うワイヤレスデバイスを示す。 送信信号の２乗されたバージョンに基づくデジタルＩＭＤの検出を伴うワイヤレスデバイスを示す。 ＩＭ２発生器の設計を示す。 ＩＭ２発生器の設計を示す。 ＩＭ２発生器の設計を示す。 ＩＭ２発生器の設計を示す。 ＩＭＤ発生器の設計を示す。 ＩＭ２相関器の設計を示す。 ＩＭ３相関器の設計を示す。 ＩＭＤ相関器の設計を示す。 デジタルＩＭＤ検出およびキャンセルを伴うワイヤレスデバイスを示す。 ＩＭＤ発生器およびデジタルフィルタ／ＩＭＤキャンセラを示す。 ＩＭＤ調整ユニットを示す。 妨害波再構成ユニットを示す。 ＩＭＤを検出し軽減するプロセスを示す。

詳細な説明

ここに説明されたＩＭＤ検出および軽減技法は、ワイヤレスデバイス、基地局、および他のエレクトロニクス装置として使用されてもよい。ワイヤレスデバイスは、さらに、移動局、ユーザー装置、ユーザー端末、加入者ユニットなどと呼ばれ得る。ワイヤレスデバイスは、携帯電話、携帯情報端末（ＰＤＡ）、無線モデム、携帯型のデバイス、ハンドセットなどであることがある。技法は、さらに、ＣＤＭＡシステム、時分割多元接続方式（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交ＦＤＭＡ（ＯＦＤＭＡ）システムなどのような様々な通信システムに対して使用されてもよい。明瞭さのために、技法は、ＣＤＭＡシステムのワイヤレスデバイスについて以下に述べられている。

図１は、アナログセクション１０２およびデジタルセクション１０４を含んでいるワイヤレスデバイス１００のブロック図を示す。アナログセクション１０２は、（ａ）ミキサ１２４および電力増幅器（ＰＡ）１２６を備える送信機１１０、および（ｂ）低ノイズ増幅器（ＬＮＡ）１４０、ミキサ１４２およびアナログフィルタ１４４を備える受信機１１２を含んでいる。

送信パスにおいて、送信（ＴＸ）データプロセッサ１２０は、送信されるデータを処理する、およびデジタル出力の同相（Ｉ）の信号、Ｉ_ｏｕｔ、およびデジタル出力の直角位相（Ｑ）の信号、Ｑ_ｏｕｔを供給する。デジタル／アナログ変換器（ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ，ＤＡＣ）１２２は、出力ＩおよびＱ信号をアナログに変換し、そしてアナログのＩとＱ信号を供給する。ミキサ１２４は、アナログのＩおよびＱ信号で送信局部発振器（ｌｏｃａｌ ｏｓｃｉｌｌａｔｏｒ，ＬＯ）信号を変調し、変調された信号を供給する。送信ＬＯ信号は、ワイヤレスデバイス１００によりデータ送信として使用される周波数チャネルにより決定される周波数ω_Ｔである。電力増幅器１２６は、変調された信号を増幅し、送信信号を供給する。それはデュプレクサ１２８に送られ、アンテナ１３０を介して送信される。

受信パスにおいては、アンテナ１３０が、基地局および他の妨害するソースにより送信された信号を受信し、受信信号を供給する。デュプレクサ１２８は、受信信号をアンテナ１３０からＬＮＡ１４０まで送る。送信信号の一部は、さらにデュプレクサ１２８を介してＬＮＡ１４０にも漏れる。したがって、ＬＮＡ１４０の入力における信号は、アンテナ１３０からの受信信号に加えて電力増幅器１２６からの送信漏れ信号も含まれている。ＬＮＡ１４０は、その入力信号を増幅し、増幅信号を供給する。ミキサ１４２は、受信ＬＯ信号で増幅信号を復調し、ベースバンドＩおよびＱ信号を供給する。受信ＬＯ信号は、ワイヤレスデバイス１００により受信されている周波数チャネルにより決定される周波数ω_Ｒである。アナログフィルタ１４４は、ベースバンドＩおよびＱ信号からノイズおよび他の成分を除去するようにフィルタし、そして、フィルタされたＩとＱ信号を供給する。フィルタ１４４は、後続のデジタル化プロセスのためにアンチ−エイリアス・フィルタリング（ａｎｔｉ−ａｌｉａｓ ｆｉｌｔｅｒｉｎｇ）を行うことができる。アナログ／デジタル変換器（ＡＤＣ）１４６は、フィルタされたＩおよびＱ信号をデジタル化して、デジタルの受信ＩおよびＱ信号（Ｉ_ｒｘとＱ_ｒｘ）を供給する。デジタルフィルタ１４８は、受信ＩおよびＱ信号をフィルタし、そしてデジタルの入力ＩおよびＱ信号（Ｉ_ｉｎとＱ_ｉｎ）を供給する。フィルタ１４８は、デジタル化プロセスにより発生されたノイズおよび他の成分を減衰させ、対象となる希望信号を渡すことができる。受信（Ｒｘ）データプロセッサ１５０は、入力ＩおよびＱ信号を処理し、復号データを供給する。

コントローラ／プロセッサ１９０は、ワイヤレスデバイス１００内の各種ユニットの動作を指示する。メモリ１９２は、ワイヤレスデバイス１００のためのデータとプログラムコードを記憶する。

一般に、受信機は、スーパーヘテロダイン・アーキテクチャまたはベースバンドへ直接変換する（ｄｉｒｅｃｔ−ｔｏ−ｂａｓｅｂａｎｄ）アーキテクチャにより実装され得る。スーパーヘテロダイン受信のアーキテクチャにおいて、受信信号は、例えば、１つの段階においてＲＦから中間周波数（ＩＦ）へ、および、次に、他の段階においてＩＦからベースバンドまでのごとく、複数の段階において周波数下方変換される。ベースバンドへ直接変換するアーキテクチャにおいて、受信信号は、図１に示されるように、１つの段階において、ＲＦからベースバンドに直接、周波数下方変換される。スーパーヘテロダイン・アーキテクチャおよびベースバンドへ直接変換するアーキテクチャは、種々の回路ブロックを使用することができる、および／または、種々の必要物を持っている。

送信機もまた（図１に示されるように）スーパーヘテロダイン・アーキテクチャまたはベースバンドから直接変換するアーキテクチャにより実装され得る。明瞭さのために、以下の説明はベースバンドへ直接変換するアーキテクチャに関している。

図１は、単純化されたトランシーバの設計を示す。典型的なトランシーバにおいて、送信と受信のパスにおける信号は、増幅器、フィルタ、ミキサなどの１つ以上の段階により調整され得る。回路ブロックは、図１に示される構成とは異なって配列されてもよい。更に、図１に示されない他の回路ブロックも送信と受信のパスにおける信号を調整するために使用されてもよい。例えば、フィルタおよび／または増幅器は、各ミキサの後および／または前に加えられてもよい。

図２Ａは、アンテナ１３０からの受信信号を示す。受信信号は、中心周波数ω_Ｒである希望信号２１２とおよび周波数ω_Ｊの妨害波２１４を含んでいる。妨害波２１４は、不要信号であり、例えば先進移動電話サービス（Ａｄｖａｎｃｅｄ Ｍｏｂｉｌｅ Ｐｈｏｎｅ Ｓｅｒｖｉｃｅ，ＡＭＰＳ）のシステムにおいて近くの基地局により送信された信号に相当しているかもしれない。妨害波は、希望信号よりはるかに大きな振幅レベルを持っており、希望信号の周波数に接近して位置していることがある。

図２ＢはＬＮＡ１４０の入力における信号を示す。この信号は、受信信号における希望信号２１２と妨害波２１４に加えて送信機からの送信漏れ信号２１６も含んでいる。送信漏れ信号は、電力増幅器１２６からの送信信号が、一般に、希望信号より振幅においてはるかに大きいので、希望信号に比べて大きな振幅を持っていることがある。

図２Ｃは、ミキサ１４２の出力における信号を示す。

ＬＮＡ１４０およびミキサ１４２の非線形性は、送信漏れ信号２１６をそれ自体と混合させることがあり、その場合、ゼロ周波数つまり直流（ＤＣ）を中心とする第２次相互変調歪（ＩＭ２）成分２１８を結果として生じさせることがある。前記非線形性は、さらにＩＭ２成分２１８を妨害波２１４と混合させることがある。そのとき、それは、ω_Ｊ−ω_Ｒの下方変換妨害波周波数を中心とする第３次相互変調歪（ＩＭ３）成分２２０を生じることがある。ＩＭＤ成分２１８および２２０は、さらに詳しく詳細に下に説明される。

図２Ｄは、デジタルフィルタ１４８の出力における信号を示す。フィルタ１４８は、希望信号２１２の帯域幅の外側にあるＩＭＤ成分を抑えることができる。希望信号２１２の帯域幅内にあるＩＭＤ成分は抑えられず、希望信号２１２の付加的なノイズとして作用する。この付加的なノイズは、性能を下げて、より高いビット誤り率（ｂｉｔ ｅｒｒｏｒ ｒａｔｅ，ＢＥＲ）、より高いパケット誤り率（ｐａｃｋｅｔ ｅｒｒｏｒ ｒａｔｅ，ＰＥＲ）などを生じさせることがある。付加的な雑音は、さらに受信感度を下げる（つまり受信機を感度低下させる）こともあり、その結果、受信機によって確実に検出することができる最も小さな希望信号は、より大きな振幅を持つ必要があるようになる。

能動素子（例えばＬＮＡ１４０またはミキサ１４２）には次の伝達関数を持っている。

ｙ（ｖ）＝ａ_１ｖ＋ａ_２ｖ^２＋ａ_３ｖ^３＋．．． 式（１）
ただし、ｖは能動素子の入力信号である。ａ_１、ａ_２、およびａ_３は能動素子の線形性を定義する係数である。そして、ｙ（ｖ）は能動素子からの出力信号である。簡単にするために、第３次より上の高次の項は無視され得る。

式（１）において、ａ_１ｖは線形の項であり、ａ_１は能動素子のゲインである。第２次の非線形性は、ａ_２ｖ^２で与えられる。また、第３次の非線形性は、ａ_３ｖ^３で与えられる。係数ａ_２およびａ_３は、第２次および第３次の非線形性の量をそれぞれ決定する。理想的な能動素子のａ_２とａ_３は、ゼロに等しい。非理想のデバイスは、ａ_２および／またはａ_３が０でない値を持っている場合、非線形の伝達関数を持っている。

能動素子の入力信号は、次のように与えられ得る。

ｖ＝Ａ［ｓ_ｘｃｏｓ（ω_Ｔｔ）−ｓ_ｙｓｉｎ（ω_Ｔｔ）］＋Ｊｃｏｓ（ω_Ｊｔ） 式（２）

ただし、Ａ［ｓ_ｘｃｏｓ（ω_Ｔｔ）−ｓ_ｙｓｉｎ（ω_Ｔｔ）］は、送信漏れ信号に相当し、Ｊｃｏｓ（ω_Ｊｔ）は妨害波に相当する。

能動素子からの出力信号は次のように与えられ得る。

式（３）において、第１行は、線形の項の２つの成分を含んでいる。送信漏れ信号および妨害波は、線形の項によって渡され、ミキサ１４２により下方変換され、アナログフィルタ１４４および／またはデジタルフィルタ１４８によりフィルタされ得る。第２行は、第２次非線形性の項ａ_２ｖ^２によって発生された２つのＩＭ２成分を含んでいる。これらのＩＭ２成分は、ＤＣおよびω_Ｔ−ω_Ｊにある。第３行から最後行は、第３次非線形性項ａ_３ｖ^３によって発生されたＩＭ３成分を含んでいる。これらのＩＭ３成分は、周波数ω_Ｔ，ω_Ｊ，２ω_Ｔ−ω_Ｊ，および２ω_Ｊ−ω_Ｔにある。

式（３）に示されるように、第２次と第３次の非線形性は、混合積の種々の組合せを発生する。２つの混合積が、特に対象となり、次のように表現され得る。

式（４）において、

は、第２次の非線形性に起因するＩＭ２成分である。

は、第３次の非線形性に起因するＩＭ３成分である。式（３）における第１行、第３行、第５行、および第６行における他のＩＭ２とＩＭ３の成分は、ミキサ１４２により他の周波数に下方変換され、フィルタで除外され得る。

図２Ｃは、ＬＮＡ１４０および／またはミキサ１４２の第２次および第３次非線形性によって発生されたＩＭ２とＩＭ３の成分を示す。ミキサ１４２の出力において、希望信号２１２は、ＤＣに下方変換される。ＩＭ２成分

は、ミキサ１４２に渡され、ＤＣにおいて希望信号の上に落ちる。このＩＭ２成分は、本質的に送信信号の２乗である。時間領域の送信信号の２乗は、周波数領域における送信信号のそれ自体との畳込（ｃｏｎｖｏｌｕｔｉｏｎ）に対応する。送信信号が長方形のスペクトルを持っている場合、畳込は、ほぼ三角形の形を持っているＩＭ２成分２１８を生じる。ＩＭ３成分

は、下方変換された妨害波周波数に集中させられ、希望信号にオーバラップするかもしれない。このＩＭ３成分は、本質的に妨害波と混じり合った送信信号の２乗であり、そして、下方変換された妨害波の周波数を中心とするほぼ三角形の形を持っているＩＭ３成分２２０に対応する。

受信機１１２は、劣った第２次および／または第３次非線形性を持っているかもしれない。非線形性は、送信漏れ信号および／または妨害波が存在する場合、式（３）および図２Ｃに示されるように、帯域幅内に落ち込むＩＭＤ成分を引き起こすかもしれない。ＩＭＤ成分は、受信機の性能を低下させる、および／または感度を低下させる。

一態様において、入力信号におけるＩＭ２および／またはＩＭ３は、デジタルＩＭ２および／またはＩＭ３を得て、そして、入力信号をデジタルＩＭ２および／またはＩＭ３に対して相関させることにより検出される。修正処置は、検出されたＩＭ２および／またはＩＭ３のレベルを受け入れ可能なレベルまで減少させることと理解され得る。対象のＩＭ２とＩＭ３の成分は、送信信号の混合積による。ＩＭ２および／またはＩＭ３は、送信信号のバージョンに基づいて、デジタルで発生され得る。それは、ＤＡＣ １２２に供給されるデジタル信号、または送信信号を下方変換することにより得られ得る。

デジタルＩＭ２は、さらに、送信信号の２乗されたバージョンのデジタル化により得られ得る。

図３は、デジタル出力ＩおよびＱ信号（Ｉ_ｏｕｔとＱ_ｏｕｔ）に基づく、デジタルＩＭＤ発生および検出を備えたワイヤレスデバイス３００の設計のブロック図を示す。ワイヤレスデバイス３００は、図１におけるワイヤレスデバイス１００内にユニット１２０〜１５０、１９０、および１９２を含んでいる。ワイヤレスデバイス３００は、さらにＩＭＤ発生器１６０、ＩＭＤ相関器１７０、およびＩＭＤ制御ユニット１８０も含んでいる。

ＩＭＤ発生器１６０は、ＴＸデータプロセッサ１２０からデジタル出力、ＩおよびＱ信号（Ｉ_ｏｕｔとＱ_ｏｕｔ）を受け取る、および、さらにデジタルフィルタ１４８から、中間のＩおよびＱ信号（Ｉ_ｉｎｔおよびＱ_ｉｎｔ）を受け取ることができる。ＩＭＤ発生器１６０は、下記に説明されるように送信信号のために、デジタルでＩＭＤを発生する。ＩＭＤ相関器１７０は、デジタルフィルタ１４８から入力ＩおよびＱ信号（Ｉ_ｉｎおよびＱ_ｉｎ）およびデジタルＩＭＤを受け取る。ＩＭＤ相関器１７０は、入力ＩおよびＱ信号をデジタルＩＭＤと相関させて、相関結果を供給する。ＩＭＤ制御ユニット１８０は、相関結果に基づいて入力ＩとＱ信号におけるＩＭＤのレベルを決定する。ＩＭＤ制御ユニット１８０は、入力ＩおよびＱ信号におけるＩＭＤを減少するように、検出されたＩＭＤに基づいて１つ以上の回路ブロックを調節するために１つ以上のコントロールを発生する。

ワイヤレスデバイス３００は、送信信号のデジタルバージョンに基づいてＩＭＤを発生する。これは、ワイヤレスデバイス３００の設計を単純化し、そして、ＩＭＤを発生する処理を、余分なアナログ回路を使用せずに、デジタルで行なうことができるので、コストを削減することができる。

図４Ａは、送信信号の下方変換されたバージョンに基づくデジタルＩＭＤの発生および検出を備えたワイヤレスデバイス４００の設計のブロック図を示す。ワイヤレスデバイス４００は、図１におけるワイヤレスデバイス１００内にユニット１２０〜１５０、１９０、および１９２を含んでいる。ワイヤレスデバイス４００は、さらに、送信信号に対する第２の受信パス、ＩＭＤ発生器１６２、ＩＭＤ検出器１７０、およびＩＭＤ制御ユニット１８０含んでいる。

第２の受信パスについて、ミキサ１５２は、送信ＬＯ信号によりＬＮＡ１４０からの増幅信号を復調し、ベースバンドＩおよびＱ信号を供給する。同じ送信ＬＯ信号が、送信パスにおけるミキサ１２４、および第２の受信パスにおけるミキサ１５２の両方に対して供給される。アナログフィルタ１５４は、ベースバンドＩおよびＱ信号をノイズおよび他の成分を除去するためにフィルタする、そしてフィルタされたＩとＱ信号を供給する。ＡＤＣ１５６は、フィルタされたＩおよびＱ信号をデジタル化し、そして、デジタルの下方変換されたＩおよびＱ信号（Ｉ_ｄｔｘおよびＱ_ｄｔｘ）をＩＭＤ発生器１６２に供給する。

ＩＭＤ発生器１６２は、ＡＤＣ１５６からの下方変換されたＩおよびＱ信号を受け取り、そして、さらにデジタルフィルタ１４８から中間のＩおよびＱ信号（Ｉ_ｉｎｔおよびＱ_ｉｎｔ）を受け取ることができる。ＩＭＤ発生器１６２は、デジタルで送信信号によるＩＭＤを発生する。ＩＭＤ相関器１７０は、デジタルフィルタ１４８からデジタルＩＭＤおよび入力ＩおよびＱ信号（Ｉ_ｉｎとＱ_ｉｎ）を受け取る、入力ＩおよびＱ信号を発生されたＩＭＤと相関させ、そして相関結果を供給する。ＩＭＤ制御ユニット１８０は、相関結果に基づいて入力ＩおよびＱ信号におけるＩＭＤのレベルを決定し、そして、検出されたＩＭＤレベルを下げるために１つ以上の回路ブロックのための１つ以上のコントロールを発生する。

ワイヤレスデバイス４００は、送信信号の下方変換されたバージョンに基づいてＩＭＤを発生する。ＩＭＤ発生器１６２に供給された送信信号バージョンは、送信信号が入力ＩとＱ信号においてＩＭＤを実際に生じさせたものと同じ送信回路構成を経験する、つまり通過する。この同じ送信回路構成は、デュプレクサ１２８を含んでおり、その振る舞い（例えば遅延とゲイン特性）は、多くの場合ストップバンドにおいて予測不能である。ミキサ１５２、アナログフィルタ１５４およびＡＤＣ１５６は、それぞれ、単に送信信号の復調のために使用される、従って、ミキサ１４２、アナログフィルタ１４４、およびＡＤＣ１４６に必ずしも一致する必要はない。次に、ＩＭＤ発生のために使用される送信信号バージョンは、入力ＩおよびＱ信号において受信ＩＭＤを引き起こした送信信号と同様の受信回路構成を観測するだろう。ＩＭＤ発生器１６２に供給される送信信号バージョンを、受信ＩＭＤを引き起こす送信信号に一致させることは、より高い精度のＩＭＤ発生につながり得る。

図４Ｂは、送信信号の２乗されたバージョンに基づいて、デジタルＩＭＤ発生および検出を備えたワイヤレスデバイス４０２の設計のブロック図を示す。ワイヤレスデバイス４０２は、図１のワイヤレスデバイス１００内に、ユニット１２０〜１５０、１９０および１９２を含んでいる。ワイヤレスデバイス４０２は、さらに送信信号に対する第２の受信パス、ＩＭＤ発生器１６４、ＩＭＤ検出器１７０、およびＩＭＤ制御ユニット１８０含んでいる。

第２の受信パスに対して、２乗則（ｓｑｕａｒｅ−ｌａｗ）のデバイス１７２は、ＬＮＡ１４０から増幅信号を受け取り、その増幅信号に、非線形の伝達関数を適用し、ＲＦにおいて２乗した成分を含んでいる出力信号を供給する。前記非線形の伝達関数は、送信信号成分をベースバンドに下方変換するために使用され、そして２乗関数、指数関数などであるかもしれない。アナログフィルタ１７４は、ノイズおよび他の成分を除去するようにデバイス１７２から出力信号をフィルタし、フィルタされた信号を供給する。ＡＤＣ１７６は、フィルタされた信号をデジタル化し、ＩＭＤ発生器１６４にデジタル下方変換信号（Ｄ_ｄｔｘ）を供給する。

図３、４Ａ、および４Ｂにおけるデジタルフィルタ１４８は、複数のフィルタステージを含んでいてもよい。第１のフィルタステージは、比較的広い帯域幅を持っており、ＡＤ１４６のデジタル化によるイメージおよび量子化ノイズを減少させることができる。例えば、ＡＤＣ１４６が、ノイズ整形を備えたシグマデルタＡＤＣである場合、第１のフィルタステージは、ＡＤＣからの高い周波数の量子化ノイズを減少させることができる。第２のフィルタステージは、希望信号を通過させ、妨害波を減少させる狭い帯域幅を持っているかもしれない。第２のフィルタステージは、チャネル選択、妨害波の除去、ノイズフィルタ、ダウンサンプリングなどを行ない得る。

図５Ａは、ＴＸデータプロセッサ１２０からの出力ＩおよびＱ信号（Ｉ_ｏｕｔおよびＱ_ｏｕｔ）に基づいてＩＭ２をデジタルで発生するＩＭ２発生器１６０ａの設計のブロック図を示す。ＩＭ２発生器１６０ａは、図３のＩＭＤ発生器１６０として使用されてもよい。ＩＭ２発生器１６０ａの内のルックアップ表（ＬＵＴ）５１０は、出力ＩおよびＱ信号を受け取り、そして補正されたＩとＱ信号を供給する。ルックアップ表５１０は、送信パス（例えば電力増幅器１２６、ミキサ１２４など）における種々の回路ブロックの特性を考慮することができる。遅延ユニット５１２は、可変の遅延量によりルックアップ表５１０のＩとＱ出力を遅延させる。調整可能なフィルタ５１４は、第１のフィルタ応答で遅延ユニット５１２のＩとＱ出力をフィルタする。ユニット５１６は、フィルタ５１４からのＩとＱ出力の２乗の大きさを計算する。調整可能なフィルタ５１８は、第２のフィルタ応答でユニット５１６の出力をフィルタする。フィルタ５１４は、ＤＡＣ１２２からミキサ１４２までの送信漏れ信号により観察される回路ブロックの周波数レスポンスを考慮することができる。フィルタ５１８は、ミキサ１４２の後の送信漏れ信号により観察される回路ブロックの周波数レスポンスを考慮することができる。固定フィルタ５２０は、ノイズと帯域外の成分を除去するためにフィルタ５１８の出力をフィルタし、デジタルのＩＭ２、Ｉ_ｉｍ２を供給する。

ＩＭ２発生器１６０ａは、デュプレクサ１２８を通して受信パスの中へ漏れる送信信号によるＩＭ２をデジタルで発生する。発生されるＩＭ２は、デジタルフィルタ１４８からの入力ＩおよびＱ信号におけるＩＭ２である受信ＩＭ２と一致するべきである。ＩＭ２発生器１６０ａは、発生されたＩＭ２を受信ＩＭ２に一致させるように調節され得る各種ユニットを含んでいる。遅延ユニット５１２は、発生されたＩＭ２を受信ＩＭ２に時間整列させるために使用され得る。フィルタ５１４および５１８は、発生されたＩＭ２の周波数レスポンスと受信ＩＭ２の周波数レスポンスとを一致させるために使用され得る。

フィルタ５１４および５１８は各々、次のフィルタ応答がある２−タップの有限のインパルス応答（ｆｉｎｉｔｅ ｉｍｐｕｌｓｅ ｒｅｓｐｏｎｓｅ，ＦＩＲ）フィルタにより実装されてもよい。

ｚ（ｎ）＝ｘ（ｎ）＋ｃ・ｘ（ｎ−１） 式（５）
ただし、ｘ（ｎ）は、サンプル期間ｎのフィルタへの入力信号である、
ｚ（ｎ）は、サンプル期間ｎのフィルタからの出力信号である、および、
ｃはフィルタ係数である。

係数ｃ_１は、フィルタ５１４に使用され得る。そして、係数ｃ_２は、フィルタ５１８に使用され得る。係数ｃ_１およびｃ_２は、発生されたＩＭ２が受信ＩＭ２の周波数レスポンスと一致する周波数レスポンス（例えばロールオフ（ｒｏｌｌ−ｏｆｆ）か垂下（ｄｒｏｏｐ））を持つように選択され得る。フィルタ５１４および５１８は、さらに、高次ＦＩＲフィルタ、無限インパルス応答（ｉｎｆｉｎｉｔｅ ｉｍｐｕｌｓｅ ｒｅｓｐｏｎｓｅ，ＩＩＲ）フィルタ、または他のタイプのフィルタで実装され得る。

図５Ｂは、図４ＡにおけるＡＤＣ１５６から下方変換されたＩおよびＱ信号（Ｉ_ｄｔｘおよびＱ_ｄｔｘ）に基づいてＩＭ２をデジタルで発生するＩＭ２発生器１６２ａの設計のブロック図を示す。ＩＭ２発生器１６２ａは、図４ＡにおけるＩＭＤ発生器１６２として使用されてもよい。ＩＭ２発生器１６２ａの内で、遅延ユニット５３０は、下方変換されたＩおよびＱ信号を可変の遅延量により遅延させる。フィルタ５３２は、デジタル化により発生されたノイズおよび他の成分を除去するために遅延ユニット５３０のＩとＱ出力をフィルタする。調整可能なフィルタ５３４ａおよび５３４ｂは、ＩとＱについて別々に調節され得るフィルタ応答でフィルタ５３２のＩとＱの出力をフィルタする。ゲインユニット５３６ａと５３６ｂは、ＩとＱについて別々に選択され得るゲインｇ_２Ｉおよびｇ_２Ｑで、フィルタ５３４ａおよび５３４ｂの出力をそれぞれスケーリングする。フィルタ５３４ａおよび５３４ｂ、およびゲインユニット５３６ａと５３６ｂは、ＩとＱのパスにおける振幅の不均衡を一致させるために使用され得る重みが加えられたＩ^２＋Ｑ^２を計算するために使用され得る。下方変換されたＩおよびＱ信号（Ｉ_ｄｔｘとＱ_ｄｔｘ）は、ＡＤＣ１５６などのような回路ブロックによるＤＣオフセットを持っていることがある。ＤＣループ５３８ａおよび５３８ｂは、それぞれ、ゲインユニット５３６ａおよび５３６ｂの出力におけるＤＣオフセットを除去するように試みる。ＤＣループ５３８ａと５３８ｂは、さらに他の位置、例えば、フィルタ５３２の後、またはフィルタ５３４ａと５３４ｂ後などにも配置され得る。ユニット５４０は、ＤＣループ５３８ａと５３８ｂのＩとＱの２乗出力の大きさを計算し、そして、デジタルＩＭ２、Ｉ_ｉｍ２を供給する。図５Ｂにおいて示されていないが、ＤＣループはユニット５４０の後に加えられ、デジタルＩＭ２からＤＣ成分を除去するために使用されてもよい。

図５Ｃは、図４ＡにおけるＡＤＣ１５６からの下方変換されたＩおよびＱ信号（ＩｄｔｘおよびＱｄｔｘ）に基づいてＩＭ２をデジタルで発生する、ＩＭ２発生器１６２ｂの設計のブロック図を示す。ＩＭ２発生器１６２ｂは、さらに図４ＡにおけるＩＭＤ発生器１６２として使用されてもよい。ＩＭ２発生器１６２ｂ内で、ユニット５５０は、下方変換されたＩとＱ信号の２乗の大きさを計算する。遅延ユニット５５２は、可変の遅延量でユニット５５０の出力を遅延させる。ＤＣループ５５４は、遅延ユニット５５２の出力においてＤＣオフセットを除去し、デジタルＩＭ２、Ｉ_ｉｍ２を供給する。下方変換されたＩとＱ信号は、入力ＩとＱ信号におけるＩＭＤと同じ送信回路構成および同様の受信回路構成を観測するので、生成されたＩＭ２の周波数レスポンスは、厳密に受信ＩＭ２の周波数レスポンスと一致し得る。従って、フィルタリングは、ＩＭ２発生器１６２ｂにおいて省略されてもよい。

図５Ｄは、図４ＢにおけるＩＭ２発生器１６４の設計のブロック図を示す。ＩＭ２発生器１６４は、デジタル下方変換信号（Ｄｄｔｘ）を受け取り、デジタルのＩＭ２、Ｉ_ｉｍ２を供給する。ＩＭ２の実際の発生は、２乗則のデバイス１７２により行なわれる。そして、ＩＭ２発生器１６４は、単にＩＭ２のデジタル表現を供給する。ＩＭ２発生器１６４内で、遅延ユニット５６２は、可変の遅延量によりＡＤＣ１７６からのデジタル下方変換信号（Ｄ_ｄｔｘ）を遅延させる。ＤＣループ５６４は、遅延ユニット５６２の出力においてＤＣオフセットを除去し、デジタルＩＭ２、Ｉ_ｉｍ２を供給する。

図５Ａから５Ｄは、４つの特定のＩＭ２発生器設計を示す。ＩＭ２は、さらに他の方式で、例えば、他の配列および／または他のユニットで発生されてもよい。例えば、図５Ａの中で、フィルタ５１４と５１８は、１つのフィルタに組み合わせされ得る、遅延ユニット５１２は、ユニット５１６などの後に移動され得る。別の例として、図５Ｃにおいて、フィルタは、例えば、遅延ユニット５５２の前に、またはその後に供給されることがある。一般に、ＩＭ２は、可変ゲイン、可変遅延、調整可能な周波数レスポンス、ＤＣオフセット除去など、またはそれらの任意の組合せで発生されてもよい。

図５Ｅは、送信信号のバージョンに基づいてＩＭ２とＩＭ３をデジタルで発生するＩＭＤ発生器１６６の設計のブロック図を示す。ＩＭＤ発生器１６６は、図３におけるＩＭＤ発生器１６０、図４ＡにおけるＩＭＤ発生器１６２、および図４ＢにおけるＩＭＤ発生器１６４として使用され得る。

ＩＭＤ発生器１６６は、ＩＭ２発生器５７０およびＩＭ３発生器５８０を含んでいる。ＩＭ２発生器５７０は、（ａ）図３におけるＴＸデータプロセッサ１２０からの出力ＩおよびＱ信号（Ｉ_ｏｕｔおよびＱ_ｏｕｔ）、または（ｂ）図４ＡにおけるＡＤＣ１５６からの下方変換されたＩおよびＱ信号（Ｉ_ｄｔｘおよびＱ_ｄｔｘ）、または（ｃ）図４ＢにおけるＡＤＣ１７６からの下方変換された信号（Ｄ_ｄｔｘ）を、受け取る。ＩＭ２発生器５７０は、入力に基づいてＩＭ２をデジタルで発生し、デジタルＩＭ２、Ｉ_ｉｍ２を供給する。ＩＭ２発生器５７０は、図５ＡにおけるＩＭ２発生器１６０ａ、図５ＢにおけるＩＭ２発生器１６２ａ、図５ＣにおけるＩＭ２発生器１６２ｂ、図５ＤにおけるＩＭ２発生器１６４、または他のいくつかの設計で実装され得る。ＩＭ３発生器５８０は、第１のフィルタステージから（減衰された妨害波、または、わずかに減衰した妨害波を伴った）中間のＩおよびＱ信号（Ｉ_ｉｎｔとＱ_ｉｎｔ）、およびＩＭ２発生器５７０からの発生されたＩＭ２を受け取り、そして、デジタルでＩＭ３を発生する。ＩＭ３発生器５８０内で、遅延ユニット５８２は、これらの信号内の妨害波がＩＭ２発生器５７０から発生されたＩＭ２により時間整列されるように、中間のＩおよびＱ信号を遅延させる。フィルタ（例えばイコライザ）５８４は、遅延ユニット５８２に後続し（または先立って）、中間のＩとＱ信号内に含まれた妨害波信号を修復することができる。乗算器５８６ａおよび５８６ｂは、発生されたＩＭ２を、フィルタ５８４からの、遅延され、フィルタされた（例えば、等化された）妨害波を含んでいるＩおよびＱ信号により、それぞれ乗算し、そしてデジタルＩＭ３、Ｉ_ｉｍ３およびＱ_ｉｍ３、を供給する。

図５Ｅは、特定のＩＭ３発生器の設計を示す。ＩＭ３は、さらに、例えば、他の配列および／または他のユニットなどの他の方式で発生されてもよい。例えば、遅延ユニット５８２は、中間のＩとＱ信号の代わりに発生されたＩＭ２を遅延させてもよい。別の例として、フィルタは、遅延装置５８２の前または後に、乗算器５８４ａと５８４ｂの後、などに加えられることがある。一般に、ＩＭ３は、可変ゲイン、可変遅延、調整可能な周波数レスポンス、またはそれらの任意の組合せで発生され得る。

図６Ａは、入力ＩおよびＱ信号においてＩＭ２をデジタルで検出するＩＭ２相関器１７０ａの設計のブロック図を示す。ＩＭ２相関器１７０ａは、図３、４Ａおよび４ＢにおけるＩＭＤ相関器１７０として使用されてもよい。ＩＭ２相関器１７０ａ内で、乗算器６１２ａは、デジタルフィルタ１４８からの入力Ｉ信号（Ｉ_ｉｎ）を、発生されたＩＭ２、Ｉ_ｉｍ２で乗算する。乗算器６１２ｂは、デジタルフィルタ１４８からの入力Ｑ信号（Ｑ_ｉｎ）を、発生されたＩＭ２で乗算する。アキュムレータ６１４ａおよび６１４ｂは、乗算器６１２ａおよび６１２ｂの出力をそれぞれ蓄積する。ユニット６１６ａは、アキュムレータ６１４ａの出力の２乗の大きさを計算し、相関されたＩＭ２のＩのパワー（Ｃ_２Ｉ）を供給する。ユニット６１６ｂは、アキュムレータ６１４ｂの出力の２乗の大きさを計算し、相関ＩＭ２のＱのパワー（Ｃ_２Ｑ）を供給する。Ｃ_２ＩとＣ_２Ｑは、発生されたＩＭ２と受信ＩＭ２の間の相関の量を示す。

ユニット６２２ａおよび６２２ｂは、入力ＩおよびＱ信号の２乗の大きさをそれぞれ計算する。アキュムレータ６２４ａは、ユニット６２２ａの出力を蓄積し、入力Ｉ信号パワー（Ｐ_Ｉ）を供給する。アキュムレータ６２４ｂは、ユニット６２２ｂの出力を蓄積し、入力Ｑ信号パワー（Ｐ_Ｑ）を供給する。ユニット６２２ｃは、発生されたＩＭ２の２乗の大きさを計算する。アキュムレータ６２４ｃは、ユニット６２２ｃの出力を蓄積する、発生されたＩＭ２パワー（Ｐ_ｉｍ２）を供給する。

ユニット６１８ａは、パワーＰ_ＩおよびＰ_ｉｍ２に基づいて相関されたＩＭ２のＩパワー（Ｃ_２Ｉ）を正規化し、そして、Ｉ信号に対する相関結果ρ_２Ｉを供給する。ユニット６１８ｂは、パワーＰ_ＱおよびＰ_ｉｍ２に基づいて相関されたＩＭ２のＱパワー（Ｃ_２Ｑ）を正規化し、Ｑ信号に対する相関結果ρ_２Ｑを供給する。ＩＭ２に対する相関結果は次のように表現することができる。

ただし、Ｉ_ｉｎ（ｎ）およびＱ_ｉｎ（ｎ）は、サンプル期間ｎに対する入力ＩおよびＱ信号である、および、Ｉ_ｉｍ２（ｎ）は、サンプル期間ｎに対して発生されるＩＭ２である。

図６Ｂは、入力ＩおよびＱ信号においてＩＭ３をデジタルで検出するＩＭ３相関器１７０ｂの設計のブロック図を示す。ＩＭ３相関器１７０ｂは、図３、４Ａおよび４ＢにおけるＩＭＤ相関器１７０として使用されてもよい。ＩＭ３相関器１７０ｂ内で、乗算器６３２ａは、入力Ｉ信号（Ｉ_ｉｎ）を、発生されたＩＭ３のＱ成分、Ｉ_ｉｍ３で乗算する。乗算器６３２ｂは、入力Ｑ信号（Ｑ_ｉｎ）を、発生されたＩＭ３のＱ成分、Ｑ_ｉｍ３と乗算する。アキュムレータ６３４ａおよび６３４ｂは、乗算器６３２ａおよび６３２ｂの出力を、それぞれ蓄積する。ユニット６３６ａは、アキュムレータ６３４ａの出力の２乗の大きさを計算し、相関されたＩＭ３のＩパワー（Ｃ_３Ｉ）を供給する。ユニット６３６ｂは、アキュムレータ６３４ｂの出力の２乗の大きさを計算し、相関されたＩＭ３のＱパワー（Ｃ_３Ｑ）を供給する。Ｃ３ＩとＣ３Ｑは、発生されたＩＭ３と受信ＩＭ３の間の相関の量を示す。ユニット６４２ａおよび６４２ｂは、発生されたＩＭ３ ＩおよびＱ成分の２乗の大きさをそれぞれ計算する。アキュムレータ６４４ａは、ユニット６４２ａの出力を蓄積し、発生されたＩＭ３のＩパワー（Ｐ_ｉｍ３Ｉ）を供給する。アキュムレータ６４４ｂは、ユニット６４２ｂの出力を蓄積し、発生されたＩＭ３のＱパワー（Ｐ_ｉｍ３Ｑ）を供給する。ユニットの６４２ｃおよび６４２ｄは、入力ＩおよびＱ信号の２乗の大きさをそれぞれ計算する。アキュムレータ６４４ｃは、ユニット６４２ｃの出力を蓄積し、入力Ｉ信号のパワー（Ｐ_Ｉ）を供給する。アキュムレータ６４４ｄは、ユニット６４２ｄの出力を蓄積し、入力Ｑ信号のパワー（Ｐ_Ｑ）を供給する。

ユニット６３８ａは、パワーＰ_ＩおよびＰ_ｉｍ３Ｉに基づいて相関されたＩＭ３のＩパワーＣ_３Ｉを正規化し、そしてＩ信号に対する相関結果ρ_３Ｉを供給する。ユニット６３８ｂは、パワーＰＱおよびＰ_ｉｍ３Ｑに基づいて相関されたＩＭ３のＱパワーＣ_３Ｑを正規化し、そしてＱ信号に対する相関結果ρ_３Ｑを供給する。ＩＭ３に対する相関結果は、次のように表現することができる。

ただし、Ｉ_ｉｍ３（ｎ）は、サンプル期間ｎに対して発生されたＩＭ３のＩ成分である、およびＱ_ｉｍ３（ｎ）は、サンプル期間ｎに対して発生されたＩＭ３のＱ成分である。

図６Ｃは、入力ＩおよびＱ信号において、ＩＭ２およびＩＭ３をデジタルで検出する、ＩＭＤ相関器１７０ｃの設計のブロック図を示す。ＩＭＤ相関器１７０ｃは、図３、４Ａおよび４ＢにおけるＩＭＤ相関器１７０として使用されてもよい。ＩＭＤ相関器１７０ｃは、ＩＭ２相関器１７０ａおよびＩＭ３相関器１７０ｂを含んでいる。ＩＭ２相関器１７０ａは、デジタルＩＭ２、Ｉ_ｉｍ２および入力ＩおよびＱ信号（Ｉ_ｉｎとＱ_ｉｎ）を受け取り、そして、図６Ａについて上に説明されたように、ＩＭ２に対する相関結果ρ_２Ｉおよびρ_２Ｑを発生する。ＩＭ３相関器１７０ｂは、デジタルＩＭ３、Ｉ_ｉｍ３およびＱ_ｉｍ３、および入力ＩおよびＱ信号（Ｉ_ｉｎとＱ_ｉｎ）を受け取り、そして図６Ｂについて上に説明されたように、ＩＭ３に対する相関結果ρ_３Ｉおよびρ_３Ｑを発生する。

図６Ａ、６Ｂおよび６Ｃは、３つの特定のＩＭＤ相関器の設計を示す。ＩＭ２および／またはＩＭ３の検出は、さらに他の方式で行なわれてもよい。

図３および４Ａにおいて、ＩＭＤ制御ユニット１８０は、ＩＭＤ相関器１７０からの相関結果を受け取り、そして、入力ＩとＱ信号におけるＩＭＤレベルを決定する。ＩＭＤ制御ユニット１８０は、検出されたＩＭＤレベルに基づいて１つ以上の回路ブロックの動作を調節することができる。その調節は、種々の方式で行うことができる。

ＩＭ２に対して、ＩＭＤ制御ユニット１８０は、ミキサ１４２の動作を相関結果ρ_２Ｉおよびρ_２Ｑが受け入れ可能（例えば、最小）となるように調節することができる。ミキサ１４２は、Ｉパスに対する第１のミキサ、およびＱパスに対する第２のミキサを含み得る。ＩＭＤ制御ユニット１８０は、相関結果ρ_２Ｉが減少するように第１のミキサの対称性を調節することができる、および相関結果ρ_２Ｑが減少するように第２のミキサの対称性を調節することができる。ＩＭＤ制御ユニット１８０は、さらに、ＩＭ２を改善する（例えば、低減する）ためにＬＮＡ１４０および／または他の回路ブロックの動作を調節することもできる。

１つの設計において、ＩＭ２の調節は、閉ループ方式で行なわれる。ＩＭＤ制御装置１８０は、（ａ）各調節の後に相関結果ρ_２Ｉおよびρ_２Ｑをモニタすること、（ｂ）相関結果が改善する（例えば減少する）場合に、同じ向きに調節し続けること、および、（ｃ）相関結果が悪化する（例えば増加する）場合に、反対方向に調節すること、によって閉ループ方式で、ミキサ１４２、ＬＮＡ１４０および／または他の回路ブロックの動作を調節することができる。

別の設計において、ＩＭ２調節は、しきい値に基づいて行なわれる。ＩＭＤ制御ユニット１８０は、しきい値に対して、相関結果ρ_２Ｉおよびρ_２Ｑを比較し、相関結果がしきい値の上にある場合、強いＩＭ２レベルを宣言することができる。強いＩＭ２レベルが検出された場合、ＩＭＤ制御ユニット１８０は、ミキサ１４２、ＬＮＡ１４０、および／または他の回路ブロックの動作を調節することができる。

ＩＭ３について、ＩＭＤ制御ユニット１８０は、ＬＮＡ１４０、ミキサ１４２、および／または他の回路ブロックの動作を、相関結果ρ_３Ｉおよびρ_３Ｑが受け入れ可能であるように調節することができる。例えば、相関結果ρ_３Ｉとρ_３Ｑは、ＬＮＡ１４０のゲインの低下により、ＬＮＡ１４０および／またはミキサ１４２により多くのバイアス電流を使用することにより、ＬＮＡ１４０および／またはミキサ１４２により高い電圧を供給する、などにより、改善する（例えば、低減する）ことができる。ＩＭ３の調節は、例えば、ＩＭ２に対して上に説明されたように、閉ループ方式で行なわれてもよい。ＩＭ３調節は、さらに、例えば、ＩＭ２に対して上に説明されたように、しきい値に基づいて行なわれ得る。

図７は、デジタルＩＭＤ検出およびデジタルＩＭＤキャンセルを備えたワイヤレスデバイス７００の設計のブロック図を示す。ワイヤレスデバイス７００は、デジタルフィルタ１４８およびＩＭＤ発生器１６２を除いて、図４Ａにおけるワイヤレスデバイス４００のユニットの全部を含んでいる。ワイヤレスデバイス７００は、さらに、ＩＭＤ発生器１６２の代わりにＩＭＤ発生器１６６を、およびデジタルフィルタ１４８の代わりにデジタルフィルタ／ＩＭＤキャンセラ１８２を含んでいる。

ＩＭＤ発生器１６６は、ＡＤＣ１５６（図７に示されるように）からの下方変換されたＩおよびＱ信号（Ｉ_ｄｔｘとＱ_ｄｔｘ）、または、ＡＤＣ１７６（図７に示されない）からの下方変換された信号（Ｄ_ｄｔｘ）、およびデジタルフィルタ／ＩＭＤキャンセラ１８２からの中間ＩおよびＱ信号（Ｉ_ｉｎｔとＱ_ｉｎｔ）を受け取り、そしてデジタルＩＭ２およびＩＭ３を供給する。デジタルフィルタ／ＩＭＤキャンセラ１８２は、ＩＭＤ発生器１６６からのデジタルＩＭ２およびＩＭ３、およびＡＤＣ１４６からのデジタルＩおよびＱ信号（Ｉ_ｒｘおよびＱ_ｒｘ）を受け取る。デジタルフィルタ１８２は、受け取ったＩおよびＱ信号をフィルタし、そして、中間のＩおよびＱ信号（Ｉ_ｉｎｔとＱ_ｉｎｔ）を供給する。ＩＭＤキャンセラ１８２は、調整されたＩＭ２およびＩＭ３を得るためにデジタルＩＭ２およびＩＭ３を調整し、受け取ったＩおよびＱ符号にＩＭ２とＩＭ３を一致させ、そして、さらに、受信ＩおよびＱ符号から調整されたＩＭ２およびＩＭ３を差し引く、つまりキャンセルする。デジタルフィルタ１８２は、さらに、ＩＭＤキャンセルの後のＩおよびＱ信号をフィルタし、そして入力ＩおよびＱ信号（Ｉ_ｉｎとＱ_ｉｎ）を供給する。

ＩＭＤ相関器１７０は、ＩＭＤ発生器１６６からのデジタルＩＭ２およびＩＭ３、およびデジタルフィルタ／ＩＭＤキャンセラ１８２からの入力ＩおよびＱ信号（Ｉ_ｉｎおよびＱ_ｉｎ）を受け取る。ＩＭＤ相関器１７０は、入力ＩおよびＱ信号を発生されたＩＭ２およびＩＭ３と相関させ、相関結果を供給する。ＩＭＤ制御ユニット１８０は、相関結果に基づいてＩＭＤレベルを検出し、ＩＭＤ発生器１６６、ＩＭＤキャンセラ１８２、ミキサ１４２、ＬＮＡ１４０などのような様々なブロックの動作を調節する。

図８は、図７における、ＩＭＤ発生器１６６およびデジタルフィルタ／ＩＭＤキャンセラ１８２の設計のブロック図を示す。ＩＭＤ発生器１６６は、ＩＭ２発生器８３２、ＩＭ３発生器８３４、および妨害波再構成ユニット８３６を含んでいる。ＩＭ２発生器８３２は、ＡＤＣ１５６から、下方変換されたＩおよびＱ信号（Ｉ_ｄｔｘとＱ_ｄｔｘ）を受け取り、デジタルＩＭ２、Ｉ_ｉｍ２を供給する。ＩＭ２発生器８３２は、図５ＢにおけるＩＭ２発生器１６２ａ、図５ＣにおけるＩＭ２発生器１６２ｂ、または他のいくつかのＩＭ２発生器と共に実装されてもよい。妨害波再構成ユニット８３６は、デジタルフィルタ／ＩＭＤキャンセラ１８２から中間ＩおよびＱ信号（Ｉ_ｉｎｔとＱ_ｉｎｔ）を受け取り、そして再構成された妨害波信号Ｉ_ＪおよびＱ_Ｊを供給する。後述されるように、ユニット８３６が実装されることがある。ＩＭ３発生器８３４は、デジタルＩＭ２および再構成された妨害波を受け取り、デジタルＩＭ３、Ｉ_ｉｍ３およびＱ_ｉｍ３を供給する。

ＩＭ３発生器８３４は、図５ＥにおけるＩＭ３発生器５８０、または他のいくつかのＩＭ３発生器でと共に実装されてもよい。

デジタルフィルタ／ＩＭＤキャンセラ１８２は、デジタルフィルタ８１０およびＩＭＤキャンセラ８４０を含んでいる。デジタルフィルタ８１０は、遅延ユニット８１２および８１８、第１のフィルタステージ８１４、および第２のフィルタステージ８２２を含んでいる。第１のフィルタステージ８１４は、ＡＤＣ１４６からのイメージおよび高い周波数の量子化ノイズを減衰することができる。第２のフィルタステージ８２２は、チャネル選択、妨害波の排除、ノイズフィルタリング、ダウンサンプリングを行なうことができる。

ＩＭＤキャンセラ８４０は、加算器８１６および８２０、ＩＭ２調整ユニット８４２、およびＩＭ３調整ユニット８４４を含んでいる。ユニット８４２は、ＩＭ２発生器８３２からデジタルＩＭ２を受け取り、調整されたＩＭ２、Ｉ_ｃｉｍ２およびＱ_ｃｉｍ２を供給する。ユニット８４４は、ＩＭ３発生器８３４からデジタルＩＭ３を受け取り、調整されたＩＭ３、Ｉ_ｃｉｍ３およびＱ_ｃｉｍ３を供給する。後述されるように、ユニット８４２および８４４が実装されることがある。

遅延ユニット８１２は、ＩＭ２発生器８３２とＩＭ２調整ユニット８４２との遅延を一致させるために、受け取られたＩおよびＱ信号（Ｉ_ｒｘとＱ_ｒｘ）を遅延させる。加算器８１６ａは、第１のフィルタステージ８１４のＩ出力から、調整されたＩＭ２のＩ成分（Ｉ_ｃｉｍ２）を引く、そして、中間のＩ信号、Ｉ_ｉｎｔを供給する。加算器８１６ｂは、第１のフィルタステージ８１４のＱ出力から、調整されたＩＭ２のＱ成分（Ｑ_ｃｉｍ２）を引く、そして、中間のＱ信号、Ｑ_ｉｎｔを供給する。遅延ユニット８１８は、ＩＭ３発生器８３４とＩＭ３調整ユニット８４４の遅延が一致するように、中間ＩおよびＱ信号遅延させる。加算器８２０ａは、遅延ユニット８１８のＩ出力から調整されたＩＭ３のＩ成分（Ｉ_ｃｉｍ３）を引く。加算器８２０ｂは、遅延ユニット８１８のＱ出力から調整されたＩＭ３のＱ成分（Ｑ_ｃｉｍ３）を引く。ユニット８４２および加算器８１６ａと８１６ｂは、ＩＭ２のキャンセルを行なう。ユニット８４４および加算器８２０ａと８２０ｂは、ＩＭ３のキャンセルを行なう。

図８は、ＩＭＤ発生器１６６およびデジタルフィルタ／ＩＭＤキャンセラ１８２の特定の設計を示す。ＩＭＤは、さらに他の方式でキャンセルされ得る。例えば、ＩＭ２とＩＭ３のレベルが検出され、ＩＭ２レベルがＩＭ３レベルより高い場合、ＩＭ２はＩＭ３に先立ってキャンセルされることがある、また、ＩＭ３レベルがＩＭ２レベルより高い場合、ＩＭ３はＩＭ２に先立ってキャンセルされることがある。

図９Ａは、ＩＭＤ調整ユニット９００の設計のブロック図を示す。ユニット９００は、図８におけるＩＭ２調整ユニット８４２に対して使用され、そのとき、ＩとＱの入力両方に対して、デジタルＩＭ２、Ｉ_ｉｍ２およびＱ_ｉｍ２を受け取るだろう、そして、調整されたＩＭ２、Ｉ_ｃｉｍ２およびＱ_ｃｉｍ２を供給する。ユニット９００は、さらにＩＭ３調整ユニット８４４に対しても使用され、そのとき、ＩとＱの入力に対するデジタルＩＭ３、Ｉ_ｉｍ３およびＱ_ｉｍ３を受け取るだろう、そして、調整されたＩＭ３、Ｉ_ｃｉｍ３およびＱ_ｃｉｍ３を供給する。

ＩＭＤ調整ユニット９００内で、ゲインユニット９１０ａと９１０ｂが、ＩとＱの入力を、それぞれ、ゲインｇ_Ｉおよびｇ_Ｑでスケールする。フィルタ９１２ａおよび９１２ｂは、調整可能なフィルタ応答により、ゲインユニット９１０ａおよび９１０ｂの出力をそれぞれフィルタする。遅延ユニット９１４ａおよび９１４ｂは、可変の遅延量により、フィルタ９１２ａおよび９１２ｂの出力をそれぞれ遅延させる。フィルタ９１６ａおよび９１６ｂは、調整可能なフィルタ応答により、遅延ユニット９１４ａおよび９１４ｂの出力をそれぞれフィルタし、調整されたＩＭ２またはＩＭ３を供給する。
図７におけるＩＭＤ制御ユニット１８０は、ＩＭ２とＩＭ３についての相関結果を受け取り、調整されたＩＭ２およびＩＭ３が、それぞれ受信ＩＭ２およびＩＭ３にできるだけ厳密に一致するように、ＩＭＤ調整ユニット９００内の各種ユニットを調節することができる。ゲインｇ_Ｉおよびｇ_Ｑは、調整されたＩＭ２またはＩＭ３の振幅が、受信ＩＭ２またはＩＭ３の振幅と一致するように選択され得る。フィルタ９１２ａ、９１２ｂ、９１６ａおよび９１６ｂは、調整されたＩＭ２またはＩＭ３の周波数レスポンスが、受信ＩＭ２またはＩＭ３の周波数レスポンスと一致するように調節され得る。例えば、フィルタ９１２ａと９１２ｂは、受信パスにおける種々の回路ブロックによる受信ＩおよびＱ信号おける垂下と一致するように、調整されたＩＭ２またはＩＭ３におけるロールオフまたは垂下を供給することができる。遅延ユニット９１４ａと９１４ｂは、調整されたＩＭ２またはＩＭ３が受信ＩＭ２またはＩＭ３と時間整列するように調節され得る。ＩＭＤ制御ユニット１８０は、すべての調整可能パラメータ（例えば、ゲイン、遅延、周波数レスポンス、など）を通して繰り返してもよいし、一度に１つのパラメータを調節してもよい。各パラメータについて、ＩＭＤ制御ユニット１８０は、種々の値を適用し、より良いＩＭＤのキャンセルを示す最低の相関結果を供給する値を選択してもよい。ＩＭＤ制御ユニット１８０は、さらに、共同で複数またはすべてのパラメータを調節してもよい。

別の設計において、ＩＭＤ調整ユニットは、相関結果に基づいて調節され得る係数をもつ適応フィルタにより実装される。例えば、適応フィルタは、Ｉ_ｉｍ３を受信し、相関結果ρ_３Ｉに基づいて調節されて得る１セットの係数に基づいてＩ_ｃｉｍ３を発生することができる。適応フィルタは、さらに、Ｉ_ｃｉｍ２、Ｑ_ｃｉｍ２およびＱ_ｃｉｍ３を発生するために使用されてもよい。適応フィルタに対する係数調節は、最小２乗平均（ｌｅａｓｔ ｍｅａｎ ｓｑｕａｒｅ、ＬＭＳ）、再帰的な最小２乗（ｒｅｃｕｒｓｉｖｅ ｌｅａｓｔ ｓｑｕａｒｅ、ＲＬＳ）、ダイレクト・マトリックス・インバージョン（ｄｉｒｅｃｔ ｍａｔｒｉｘ ｉｎｖｅｒｓｉｏｎ、ＤＭＩ）などのような種々の適応アルゴリズムに基づいてもよい。

図９Ｂは、図８における妨害波再構成ユニット８３６の設計のブロック図を示す。ユニット８３６内で、ゲインユニット９２０ａおよび９２０ｂは、中間のＩ信号、Ｉ_ｉｎｔを受け取り、そしてスケーリングする。ゲインユニット９２０ｃおよび９２０ｄは、中間のＱ信号、Ｑ_ｉｎｔを受け取り、そしてスケーリングする。ゲインユニット９２０ｄから９２０ａは、Ｉ／Ｑ振幅の不均衡を補正するために使用され得る。加算器９２２ａは、ユニット９２０ａからのスケールされたＩ_ｉｎｔとユニット９２０ｃからのスケールされたＱ_ｉｎｔを合計する。加算器９２２ｂは、ユニット９２０ｂからのスケールされたＩ_ｉｎｔとユニット９２０ｄからのスケールされたＱ_ｉｎｔを合計する。フィルタ９２４ａは、加算器９２２ａの出力をフィルタし、妨害波Ｉ信号（Ｉ_Ｊ）を供給する。フィルタ９２４ｂは、加算器９２２ｂの出力をフィルタし、妨害波Ｑ信号（Ｑ_Ｊ）を供給する。フィルタ９２４ａおよび９２４ｂは、受信パスの周波数レスポンスにおける垂下を補償するために、再構成された妨害波のＩおよびＱ信号を逆垂下（ｕｎｄｒｏｏｐ）することができる。

図３、４Ａ、４Ｂおよび７において、送信信号はＩＭ２とＩＭ３の主な寄与者（ｃｏｎｔｒｉｂｕｔｏｒ）である。主なＩＭ２成分は、本質的に２乗した送信信号であるので、送信信号のバージョンは、（図３に示されるように）ＤＡＣ１２２の前のデジタル出力ＩおよびＱ信号の一方から、または、（図４Ａおよび７において示されるように）第２の受信チェーンからのデジタル下方変換されたＩおよびＱ信号、または、（図４Ｂに示されるように）デジタルＩＭ２信号から得られてもよい。妨害波によるＩＭ２は、さらに、（例えば図９Ｂに示されるように）妨害波の再構成、および送信信号と同様の方法において再構成された妨害波信号に基づくＩＭ２の発生により、推定され得る。

図１０は、装置（例えば携帯電話のようなワイヤレスデバイス）によりＩＭＤを検出し軽減するプロセス１０００を示す。装置は、デジタル互変調歪を得て（ブロック１０１２）、デジタル相互変調歪に基づいて入力信号の相互変調歪をデジタルで決定する（ブロック１０１４）。装置は、デジタルＩＭ２を得て、デジタルＩＭ２に基づいて入力信号におけるＩＭ２を決定することができる。そのかわりに、または加えて、装置は、デジタルＩＭ３を得て、デジタルＩＭ３に基づいて入力信号におけるＩＭ３を決定することができる。入力信号は、入力ＩおよびＱ信号、受信ＩおよびＱ信号などに対応し得る。

ブロック１０１２に対して、装置は、（例えば図３または４Ａに示されたように）デジタルで相互変調歪を発生してもよいし、または（例えば図４Ｂにおける示されたように）相互変調歪を含んでいるアナログ信号に基づいてデジタル相互変調歪を得てもよい。装置は、（ａ）送信信号のバージョン、例えば、図３に示されるような、デジタル／アナログ変換に先立つ送信信号のバージョンに対応するデジタル出力ＩおよびＱ信号、または（ｂ）図４Ａに示されるような、周波数上方変換および下方変換の後の送信信号のバージョンに対応するデジタル下方変換されたＩおよびＱ信号、に基づいてＩＭ２をデジタルで発生することができる。装置は、さらに、図４Ｂに示されるように、送信信号の２乗されたバージョンに基づいてデジタルＩＭ２を得ることができる。装置は、出力の、あるいは下方変換されたＩとＱ信号の２乗された大きさに基づいてＩＭ２をデジタルで発生することができる。装置は、そこに含めた、デジタルで発生されたＩＭ２に、妨害波を持っている中間のＩとＱ信号を、乗算することにより、デジタルでＩＭ３を発生することができる。装置は、例えば、図５Ａ〜５Ｅに示されるように、可変ゲイン、可変遅延、調整可能な周波数レスポンス、ＤＣオフセット除去などによりデジタルＩＭ２および／またはＩＭ３を得ることができる。

ブロック１０１４について、装置はデジタル相互変調歪を入力信号と相関させ、相関結果に基づいて入力信号における相互変調歪のレベルを決定することができる。ＩＭ２について、装置は、デジタルＩＭ２を入力ＩとおよびＱ信号と相関させて、相関させたＩＭ２のＩとＱのパワーを得る、デジタルＩＭ２のパワーを決定する、入力ＩおよびＱ信号のパワーを決定する、および、例えば、図６Ａおよび式（６）に示されるように、すべてのパワーに基づいてＩＭ２に対する相関結果を決定することができる。ＩＭ３について、装置はデジタルＩＭ３のＩ成分を入力Ｉ信号に対して相関させて、相関ＩＭ３のＩパワーを得る、デジタルＩＭ３のＱ成分を入力Ｑ信号に対して相関させて相関ＩＭ３のＱパワーを得る、デジタルＩＭ３のＩおよびＱ成分のパワーを決定する、入力ＩおよびＱ信号のパワーを決定する、および、例えば、図６Ｂおよび式（７）に示されるように、すべてのパワーに基づいてＩＭ３に対する相関結果を決定する。

装置は、入力信号において決定した相互変調歪に基づいて、受信機における少なくとも１つの回路ブロックの動作を調節することができる（ブロック１０１６）。上に説明されるように、その調節は相関結果に基づいてもよい。例えば、装置は、決定されたＩＭ２に基づいて、受信機のミキサの動作を調節する、決定されたＩＭ３に基づいて受信機のＬＮＡの線形性および／またはゲインを調節する、などができる。前記装置は、しきい値などに基づいて、閉ループ方式で調節を実行することができる。

そのかわりに、または加えて、装置は、入力信号における相互変調歪と一致する調整された相互変調歪を得るようにデジタル相互変調歪を調整し（ブロック１０１８）、入力信号から調整された相互変調歪を減算する、つまりキャンセルすることができる（ブロック１０２０）。装置は、デジタルＩＭ２に基づいて調整されたＩＭ２を導出し、入力信号から調整されたＩＭ２を引いてもよい。装置は、さらにデジタルＩＭ３に基づいて調整されたＩＭ３を導出し、入力信号から調整されたＩＭ３を引いてもよい。装置は、ＩＭ２および／またはＩＭ３の十分なキャンセルを達成するために可変ゲイン、可変遅延、調整可能な周波数レスポンスなどを持った調整されるＩＭ２および／またはＩＭ３を導出することができる。

したがって、デジタル相互変調歪は、（ａ）ブロック１０１６に示されるように、受信機における少なくとも１つの回路ブロックの動作を調節するために、（ｂ）ブロック１０１８および１０２０に示されるように、調整された相互変調歪を導出し、入力信号からの調整された相互変調歪をキャンセルするために、あるいは（ｃ）少なくとも１つの回路ブロックの動作を調節するだけでなく、調整された相互変調歪を導出し、入力信号からの調整された相互変調歪をキャンセルすることの両方に、使用することができる。

ここに説明された技法は、確実な利点を提供することができる。第１に、アナログ回路ブロック（例えばミキサ１４２）を動作しながら較正することができる。それは工場の較正を行なわないことによりコスト削減につながり得る。更に、動作中の較正は、温度、供給電源など上の変化に対して考慮することができるかもしれない。第２に、改善されたパフォーマンスは、上で説明されたようなＩＭ２および／またはＩＭ３の軽減により達成され得る。第３に、技法は、受信機（例えばＬＮＡ１４０の後の）における外部アナログフィルタの省略を可能にするかもしれない、および／または、それほど厳格でない相互変調仕様により設計されたアナログ回路（例えばミキサ１４２）の使用を可能にするかもしれない。それはコストを削減し電力消費を低下することができる。

ここに説明されたＩＭＤの検出および軽減技法は、種々の手段により実装されてもよい。例えば、これらの技法は、ハードウェア、ファームウェア、ソフトウェアまたはそれらの組合せで実装されてもよい。ハードウェア・インプリメンテーションについては、ＩＭＤの検出および軽減のために使用される演算処理装置は、１つ以上の特定用途向けＩＣ（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理装置（ＤＳＰＤ）、プログラマブルロジックデバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、電子機器、ここに説明された機能を行なうことを目指した他の電子ユニット、コンピュータまたはそれらの組合せで実装されてもよい。

ファームウェアおよび／またはソフトウェア・インプリメンテーションについては、技法は、ここに説明された機能を行なうモジュール（例えば手続き、関数など）で実装されてもよい。ファームウェアおよび／またはソフトウェアコードは、メモリ（例えばメモリ１９２）に記憶され、プロセッサ（例えばプロセッサ１９０）により実行されてもよい。メモリは、プロセッサ内に、またはプロセッサの外部に実装され得る。

ここに説明された技法を実現する装置は、スタンド・アロンのユニットかもしれないし、または装置の一部かもしれない。装置は、（ｉ）スタンド・アロンの集積回路（ＩＣ）、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含んでいるかもしれない１つ以上のＩＣのセット、（ｉｉｉ） 移動局のモデム（ＭＳＭ）のようなＡＳＩＣ、（ｉｖ）他の装置内に埋め込まれるかもしれないモジュール、（ｖ）携帯電話、ワイヤレスデバイス、ハンドセットあるいは移動ユニット、（ｖｉ）その他、であり得る。

開示の前の説明は、任意の当業者が開示を作るか使用することを可能にするために提供される。開示の種々の修正は、当業者に容易に明白になる。そして、ここに定義された一般的な法則は、開示の精神か範囲から外れずに、他の変形に適用されてもよい。したがって、その開示は、ここに説明された例に対して制限されるようには意図されないが、ここに示された法則および新規な特徴と一致する最も広い範囲を与えられるべきである。
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
デジタル相互変調歪を得て、かつ前記デジタル相互変調歪に基づいて入力信号における相互変調歪をデジタルで決定するように構成された少なくとも１台のプロセッサと、
前記少なくとも１台のプロセッサに結合されたメモリ、
を含む装置。
［Ｃ２］
前記少なくとも１台のプロセッサは、デジタル第２次相互変調歪（ＩＭ２）を得て、かつ前記デジタルＩＭ２に基づいて前記入力信号におけるＩＭ２をデジタルで決定するように、構成される、Ｃ１の装置。
［Ｃ３］
前記少なくとも１台のプロセッサは、デジタル第３次相互変調歪（ＩＭ３）を得て、かつ前記デジタルＩＭ３に基づいて前記入力信号におけるＩＭ３をデジタルで決定するように、構成される、Ｃ１の装置。
［Ｃ４］
前記少なくとも１台のプロセッサは、送信信号のバージョンに基づいて前記デジタル相互変調歪を得るように、構成される、Ｃ１の装置。
［Ｃ５］
前記少なくとも１台のプロセッサは、デジタル／アナログ変換に先立つ送信信号のバージョンに対応するデジタルの同相（Ｉ）および直角位相（Ｑ）信号に基づいて前記デジタル相互変調歪を得るように構成される、Ｃ１の装置。
［Ｃ６］
前記少なくとも１台のプロセッサは、周波数上方変換および下方変換の後の送信信号のバージョンに対応するデジタル同相の（Ｉ）および直角位相（Ｑ）信号に基づいて前記デジタル相互変調歪を得るように構成される、Ｃ１の装置。
［Ｃ７］
前記少なくとも１台のプロセッサは、アナログ領域において２乗することにより得られた送信信号の２乗されたバージョンに基づいて前記デジタル相互変調歪を得るように、構成される、Ｃ１の装置。
［Ｃ８］
前記少なくとも１台のプロセッサは、デジタル同相（Ｉ）および直角位相（Ｑ）信号の２乗された大きさに基づいてデジタル第２次相互変調歪（ＩＭ２）を得るように、構成される、Ｃ１の装置。
［Ｃ９］
前記少なくとも１台のプロセッサは、可変ゲイン、可変遅延、および調整可能な周波数レスポンスの少なくとも１つによりデジタルＩＭ２を得るように構成される、Ｃ８の装置。
［Ｃ１０］
前記少なくとも１台のプロセッサは、直流（ＤＣ）オフセットの除去によりデジタルＩＭ２を得るように、構成される、Ｃ８の装置。
［Ｃ１１］
前記少なくとも１台のプロセッサは、デジタル第２次相互変調歪（ＩＭ２）を得て、かつ前記デジタルＩＭ２に基づいてデジタル第３次相互変調歪（ＩＭ３）を得るように、構成される、Ｃ１の装置。
［Ｃ１２］
前記少なくとも１台のプロセッサは、そこに妨害波を含んでいる同相の（Ｉ）および直角位相（Ｑ）信号を前記デジタルＩＭ２に乗算することにより、デジタルＩＭ３を得るように構成される、Ｃ１１の装置。
［Ｃ１３］
前記少なくとも１台のプロセッサは、前記入力信号に基づいて、そこに妨害波を含む前記ＩおよびＱ信号を発生するように構成される、Ｃ１２の装置。
［Ｃ１４］
前記少なくとも１台のプロセッサは、可変ゲイン、可変遅延、および調整可能な周波数レスポンスの少なくとも１つにより、デジタルＩＭ３を得るように構成される、Ｃ１１の装置。
［Ｃ１５］
前記少なくとも１台のプロセッサは、前記デジタル相互変調歪を前記入力信号と相関させ、かつ相関結果に基づいて前記入力信号における相互変調歪を決定するように、構成される、Ｃ１の装置。
［Ｃ１６］
前記入力信号は、入力同相（Ｉ）および直角位相（Ｑ）信号を含み、および、前記少なくとも１台のプロセッサは、デジタル第２次相互変調歪（ＩＭ２）を得て、かつ前記デジタルＩＭ２を前記入力ＩおよびＱ信号と相関させ、相関ＩＭ２のＩとＱのパワーを得るように構成される、Ｃ１の装置。
［Ｃ１７］
前記少なくとも１台のプロセッサは、前記デジタルＩＭ２のパワーを決定するように、前記入力ＩおよびＱ信号のパワーを決定するように、かつ、前記相関ＩＭ２のＩとＱのパワー、前記デジタルＩＭ２のパワー、および前記入力ＩとＱ信号のパワーに基づいて相関結果を決定するように、構成される、Ｃ１６の装置。
［Ｃ１８］
前記入力信号は、入力同相（Ｉ）および直角位相（Ｑ）信号を含み、および、前記少なくとも１台のプロセッサは、第３次相互変調歪（ＩＭ３）のデジタルＩとＱ成分を得るように、前記デジタルＩＭ３のＩ成分を前記入力Ｉ信号と相関させて相関ＩＭ３のＩパワーを得るように、および前記デジタルＩＭ３ Ｑ成分を前記入力Ｑ信号と相関させて相関ＩＭ３のＱパワーを得るように 構成される、Ｃ１の装置。
［Ｃ１９］
前記少なくとも１台のプロセッサは、前記デジタルＩＭ３のＩとＱ成分のパワーを決定するように、前記前記入力ＩおよびＱ信号のパワーを決定するように、かつ、前記相関ＩＭ３のＩとＱのパワー、前記デジタルＩＭ３のＩとＱ成分のパワー、および前記入力ＩとＱ信号のパワーに基づいて相関結果を決定するように、構成される、Ｃ１８の装置。
［Ｃ２０］
前記少なくとも１台のプロセッサは、前記入力信号において決定した相互変調歪に基づいて、受信機の少なくとも１つの回路ブロックの動作を調節するように、構成される、Ｃ１の装置。
［Ｃ２１］
前記少なくとも１台のプロセッサは、前記決定した相互変調歪を低減するために、閉ループにおいて前記少なくとも１つの回路ブロックの動作を調節するように構成される、Ｃ２０の装置。
［Ｃ２２］
前記少なくとも１台のプロセッサは、前記入力信号において決定した第２次相互変調歪（ＩＭ２）に基づいて、受信機のミキサの動作を調節するように構成される、Ｃ１の装置。
［Ｃ２３］
前記少なくとも１台のプロセッサは、前記入力信号において決定した第３次相互変調歪（ＩＭ３）に基づいて、受信機における低ノイズ増幅器（ＬＮＡ）のゲイン、または線形性、またはゲインおよび線形性の両方を調節するように、構成される、Ｃ１の装置。
［Ｃ２４］
前記少なくとも１台のプロセッサは、前記入力信号における相互変調歪と一致する調整された相互変調歪を得るために、前記デジタル相互変調歪を調整するように、かつ、前記入力信号から前記調整された相互変調歪を引くように、構成される、Ｃ１の装置。
［Ｃ２５］
前記少なくとも１台のプロセッサは、可変ゲイン、可変遅延、および調整可能な周波数レスポンスの少なくとも１つにより前記デジタル相互変調歪を調整するように、構成される、Ｃ２４の装置。
［Ｃ２６］
前記少なくとも１台のプロセッサは、デジタル第２次相互変調歪（ＩＭ２）を得るように、前記デジタルＩＭ２を調整して前記入力信号におけるＩＭ２と一致する調整されたＩＭ２を得るように、そして、前記入力信号から前記調整されたＩＭ２を引くように構成される、Ｃ１の装置。
［Ｃ２７］
前記少なくとも１台のプロセッサは、デジタル第３次相互変調歪（ＩＭ３）を得るように、前記デジタルＩＭ３を調整して前記入力信号におけるＩＭ３と一致する調整されたＩＭ３を得るように、そして、前記入力信号から前記調整されたＩＭ３を引くように、構成される、Ｃ１の装置。
［Ｃ２８］
デジタル相互変調歪を得ることと、
前記デジタル相互変調歪に基づいて入力信号における相互変調歪をデジタルで決定すること、
を含む方法。
［Ｃ２９］
前記デジタル相互変調歪を得ることは、デジタル第２次相互変調歪（ＩＭ２）を得ることと、前記デジタルＩＭ２に基づいてデジタル第３次相互変調歪（ＩＭ３）を得ることを含む、Ｃ２８の方法。
［Ｃ３０］
前記入力信号における相互変調歪をデジタルで決定することは、前記デジタル相互変調歪を前記入力信号と相関させること、および、相関結果に基づいて前記入力信号における相互変調歪を決定することを含む、Ｃ２８の方法。
［Ｃ３１］
前記入力信号における決定した相互変調歪に基づいて、受信機における少なくとも１つの回路ブロックの動作を調整すること、をさらに含む、Ｃ２８の方法。
［Ｃ３２］
前記入力信号における相互変調歪と一致する調整された相互変調歪を得るように前記デジタル相互変調歪を調整することと、
前記入力信号から前記調整された相互変調歪を引くこと、
をさらに含む、Ｃ２８の方法。
［Ｃ３３］
デジタル相互変調歪を得るための手段と、
前記デジタル相互変調歪に基づいて入力信号における相互変調歪をデジタルで決定するための手段、
を備える装置。
［Ｃ３４］
前記入力信号における相互変調歪をデジタルで決定するための手段は、前記デジタル相互変調歪を前記入力信号と相関するための手段と、相関結果に基づいて前記入力信号における相互変調歪を決定するための手段を備える、Ｃ３３の装置。
［Ｃ３５］
前記入力信号において決定した相互変調歪に基づいて、受信機における少なくとも１つの回路ブロックの動作を調整するための手段をさらに備える、Ｃ３３の装置。
［Ｃ３６］
前記入力信号における相互変調歪と一致する調整された相互変調歪を得るように前記デジタル相互変調歪を調整するための手段と、
前記入力信号から前記調整された相互変調歪を引くための手段、
をさらに備える、Ｃ３３の装置。
［Ｃ３７］
デジタル相互変調歪を得ることと、
前記デジタル相互変調歪に基づいて入力信号における相互変調歪をデジタルで決定すること、
を操作可能な命令を記憶するためのプロセッサ可読媒体。
［Ｃ３８］
前記デジタル相互変調歪を前記入力信号と相関することと、
相関結果に基づいて前記入力信号における相互変調歪を決定すること、
を操作可能な命令をさらに記憶するためのＣ３７のプロセッサ可読媒体。
［Ｃ３９］
前記入力信号において相互変調歪と一致する調整された相互変調歪を得るように前記デジタル相互変調歪を調整することと、
前記入力信号から前記調整された相互変調歪を引くこと、
を操作可能な命令をさらに記憶するためのＣ３７のプロセッサ可読媒体。

Claims (38)

1. 装置から送信される送信信号に基づいてデジタル相互変調歪を得て、かつ前記デジタル相互変調歪に基づいて入力信号における相互変調歪をデジタルで決定するように構成された少なくとも１台のプロセッサと、
   前記入力信号は前記装置により受信された信号および前記装置からの送信漏れ信号を含んでおり、
   前記少なくとも１台のプロセッサに結合されたメモリと、
   を具備し、
   前記少なくとも１台のプロセッサは、
   相互変調歪（ＩＭＤ）発生器と、
   ＩＭＤ相関器と、
   ＩＭＤ制御ユニットと、
   を具備し、
   前記ＩＭＤ発生器は、同相および直角位相送信信号として前記送信信号を受信し前記同相および直角位相送信信号に基づいてＩＭＤを発生し、
   前記ＩＭＤ相関器は、前記発生されたＩＭＤ及び中間の同相および直角位相入力信号を受信し、相関結果を発生し、
   前記ＩＭＤ制御ユニットは、前記相関結果に基づいて、１つまたは複数の回路ブロックに関する１つまたは複数の制御を発生し、前記入力信号におけるＩＭＤレベルを低減する、ならびに
   前記同相および直角位相送信信号は前記送信信号の同相および直角位相成分を示す信号であり、
   前記中間の同相および直角位相入力信号は前記入力信号の同相および直角位相成分を示す信号である、装置。
2. 前記少なくとも１台のプロセッサは、前記ＩＭＤとしてデジタル第２次相互変調歪（ＩＭ２）を得て、かつ前記デジタルＩＭ２に基づいて前記入力信号におけるＩＭ２をデジタルで決定するように、構成される、請求項１の装置。
3. 前記少なくとも１台のプロセッサは、前記ＩＭＤとしてデジタル第３次相互変調歪（ＩＭ３）を得て、かつ前記デジタルＩＭ３に基づいて前記入力信号におけるＩＭ３をデジタルで決定するように、構成される、請求項１の装置。
4. 前記少なくとも１台のプロセッサは、前記受信された送信信号に基づいて前記デジタルＩＭＤを得るように、構成される、請求項１の装置。
5. 前記少なくとも１台のプロセッサは、デジタル／アナログ変換に先立つ前記受信された送信信号に対応するデジタルの同相（Ｉ）および直角位相（Ｑ）信号に基づいて前記デジタルＩＭＤを得るように構成される、請求項１の装置。
6. 前記少なくとも１台のプロセッサは、周波数上方変換および下方変換の後の前記受信された送信信号に対応するデジタル同相の（Ｉ）および直角位相（Ｑ）信号に基づいて前記デジタルＩＭＤを得るように構成される、請求項１の装置。
7. 前記少なくとも１台のプロセッサは、アナログ領域において２乗することにより得られた前記受信された送信信号に基づいて前記デジタルＩＭＤを得るように、構成される、請求項１の装置。
8. 前記少なくとも１台のプロセッサは、デジタル同相（Ｉ）および直角位相（Ｑ）信号の２乗された大きさに基づいてデジタル第２次相互変調歪（ＩＭ２）を得るように、構成される、請求項１の装置。
9. 前記少なくとも１台のプロセッサは、可変ゲイン、可変遅延、および調整可能な周波数レスポンスの少なくとも１つによりデジタルＩＭ２を得るように構成される、請求項８の装置。
10. 前記少なくとも１台のプロセッサは、直流（ＤＣ）オフセットの除去によりデジタルＩＭ２を得るように、構成される、請求項８の装置。
11. 前記少なくとも１台のプロセッサは、デジタル第２次相互変調歪（ＩＭ２）を得て、かつ前記デジタルＩＭ２に基づいてデジタル第３次相互変調歪（ＩＭ３）を得るように、構成される、請求項１の装置。
12. 前記少なくとも１台のプロセッサは、そこに妨害波を含んでいる同相の（Ｉ）および直角位相（Ｑ）信号を前記デジタルＩＭ２に乗算することにより、デジタルＩＭ３を得るように構成される、請求項１１の装置。
13. 前記少なくとも１台のプロセッサは、前記入力信号に基づいて、そこに妨害波を含む前記ＩおよびＱ信号を発生するように構成される、請求項１２の装置。
14. 前記少なくとも１台のプロセッサは、可変ゲイン、可変遅延、および調整可能な周波数レスポンスの少なくとも１つにより、デジタルＩＭ３を得るように構成される、請求項１１の装置。
15. 前記少なくとも１台のプロセッサは、前記デジタル相互変調歪を前記入力信号と相関させ、かつ相関結果に基づいて前記入力信号における相互変調歪を決定するように、構成される、請求項１の装置。
16. 前記入力信号は、入力同相（Ｉ）および直角位相（Ｑ）信号を含み、および、前記少なくとも１台のプロセッサは、デジタル第２次相互変調歪（ＩＭ２）を得て、かつ前記デジタルＩＭ２を前記入力ＩおよびＱ信号と相関させ、相関ＩＭ２のＩとＱのパワーを得るように構成される、請求項１の装置。
17. 前記少なくとも１台のプロセッサは、前記デジタルＩＭ２のパワーを決定するように、前記入力ＩおよびＱ信号のパワーを決定するように、かつ、前記相関ＩＭ２のＩとＱのパワー、前記デジタルＩＭ２のパワー、および前記入力ＩとＱ信号のパワーに基づいて相関結果を決定するように、構成される、請求項１６の装置。
18. 前記入力信号は、入力同相（Ｉ）および直角位相（Ｑ）信号を含み、および、前記少なくとも１台のプロセッサは、第３次相互変調歪（ＩＭ３）のデジタルＩとＱ成分を得るように、前記デジタルＩＭ３のＩ成分を前記入力Ｉ信号と相関させて相関ＩＭ３のＩパワーを得るように、および前記デジタルＩＭ３ Ｑ成分を前記入力Ｑ信号と相関させて相関ＩＭ３のＱパワーを得るように 構成される、請求項１の装置。
19. 前記少なくとも１台のプロセッサは、前記デジタルＩＭ３のＩとＱ成分のパワーを決定するように、前記前記入力ＩおよびＱ信号のパワーを決定するように、かつ、前記相関ＩＭ３のＩとＱのパワー、前記デジタルＩＭ３のＩとＱ成分のパワー、および前記入力ＩとＱ信号のパワーに基づいて相関結果を決定するように、構成される、請求項１８の装置。
20. 前記少なくとも１台のプロセッサは、前記入力信号において決定した相互変調歪に基づいて、受信機の少なくとも１つの回路ブロックの動作を調節するように、構成される、請求項１の装置。
21. 前記少なくとも１台のプロセッサは、前記決定した相互変調歪を低減するために、閉ループにおいて前記少なくとも１つの回路ブロックの動作を調節するように構成される、請求項２０の装置。
22. 前記少なくとも１台のプロセッサは、前記入力信号において決定した第２次相互変調歪（ＩＭ２）に基づいて、受信機のミキサの動作を調節するように構成される、請求項１の装置。
23. 前記少なくとも１台のプロセッサは、前記入力信号において決定した第３次相互変調歪（ＩＭ３）に基づいて、受信機における低ノイズ増幅器（ＬＮＡ）のゲイン、または線形性、またはゲインおよび線形性の両方を調節するように、構成される、請求項１の装置。
24. 前記少なくとも１台のプロセッサは、前記入力信号における相互変調歪と一致する調整された相互変調歪を得るために、前記デジタル相互変調歪を調整するように、かつ、前記入力信号から前記調整された相互変調歪を引くように、構成される、請求項１の装置。
25. 前記少なくとも１台のプロセッサは、可変ゲイン、可変遅延、および調整可能な周波数レスポンスの少なくとも１つにより前記デジタル相互変調歪を調整するように、構成される、請求項２４の装置。
26. 前記少なくとも１台のプロセッサは、デジタル第２次相互変調歪（ＩＭ２）を得るように、前記デジタルＩＭ２を調整して前記入力信号におけるＩＭ２と一致する調整されたＩＭ２を得るように、そして、前記入力信号から前記調整されたＩＭ２を引くように構成される、請求項１の装置。
27. 前記少なくとも１台のプロセッサは、デジタル第３次相互変調歪（ＩＭ３）を得るように、前記デジタルＩＭ３を調整して前記入力信号におけるＩＭ３と一致する調整されたＩＭ３を得るように、そして、前記入力信号から前記調整されたＩＭ３を引くように、構成される、請求項１の装置。
28. 送信信号を送信することと、
    受信信号を受信することと、
    前記受信信号および送信漏れ信号を含む入力信号を受信することと、
    デジタル相互変調歪を得ることを具備し、
    前記デジタル相互変調歪を得ることは、
    同相および直角位相送信信号として前記送信信号を受信することと、
    中間の同相および直角位相入力信号として前記入力信号を受信することと、
    前記受信された送信信号に基づいて前記デジタル相互変調歪を発生することと、
    前記発生されたデジタル相互変調歪を前記中間の同相および直角位相入力信号と相関させて相関結果を発生することと、
    １つまたは複数の回路ブロックに関する１つまたは複数の制御を発生し、前記発生された相関結果に基づいて前記入力信号における相互変調歪レベルを低減することと、
    を具備し、
    前記同相および直角位相送信信号は前記送信信号の同相および直角位相成分を示す信号であり、ならびに
    前記中間の同相および直角位相入力信号は前記入力信号の同相および直角位相成分を示す信号である、方法。
29. 前記デジタル相互変調歪を得ることは、デジタル第２次相互変調歪（ＩＭ２）を得ることと、前記デジタルＩＭ２に基づいてデジタル第３次相互変調歪（ＩＭ３）を得ることを含む、請求項２８の方法。
30. 前記入力信号における決定した相互変調歪に基づいて、受信機における少なくとも１つの回路ブロックの動作を調整すること、をさらに含む、請求項２８の方法。
31. 前記入力信号における相互変調歪と一致する調整された相互変調歪を得るように前記デジタル相互変調歪を調整することと、
    前記入力信号から前記調整された相互変調歪を引くこと、
    をさらに含む、請求項２８の方法。
32. 送信信号を送信するための手段と、
    受信信号を受信するための手段と、
    前記受信信号および送信漏れ信号を含む入力信号を受信するための手段と、
    デジタル相互変調歪を得るための手段を具備し、
    前記デジタル相互変調歪を得るための手段は、
    同相および直角位相送信信号として前記送信信号を受信する手段と、
    中間の同相および直角位相入力信号として前記入力信号を受信する手段と、
    前記受信された送信信号に基づいて前記デジタル相互変調歪を発生する手段と、
    前記発生されたデジタル相互変調歪を前記中間の同相および直角位相入力信号と相関させて相関結果を発生する手段と、
    １つまたは複数の回路ブロックに関する１つまたは複数の制御を発生し、前記発生された相関結果に基づいて前記入力信号におけるデジタル相互変調歪レベルを低減する手段と、
    を具備し、
    前記同相および直角位相送信信号は、前記送信信号の同相および直角位相成分を示す信号であり、
    前記中間の同相および直角位相入力信号は、前記入力信号の同相および直角位相成分を示す信号である、装置。
33. 前記入力信号において決定した相互変調歪に基づいて、受信機における少なくとも１つの回路ブロックの動作を調整するための手段をさらに備える、請求項３２の装置。
34. 前記入力信号における相互変調歪と一致する調整された相互変調歪を得るように前記デジタル相互変調歪を調整するための手段と、
    前記入力信号から前記調整された相互変調歪を引くための手段、
    をさらに備える、請求項３２の装置。
35. 同相および直角位相送信信号として送信信号を受信し、
    中間の同相および直角位相入力信号として入力信号を受信し、
    前記入力信号は、受信信号および送信漏れ信号を含み、
    前記受信された送信信号に基づいて、デジタル相互変調歪を得、
    前記得られたデジタル相互変調歪を前記中間の同相および直角位相入力信号と相関させて相関結果を発生し、
    前記相関結果に基づいて１つまたは複数の回路ブロックに関する１つまたは複数の制御を発生して前記入力信号におけるデジタル相互変調歪レベルを低減する、
    前記同相および直角位相送信信号は、前記送信信号の同相および直角位相成分を示す信号であり、
    前記中間の同相および直角位相入力信号は、前記入力信号の同相および直角位相成分を示す信号である、
    ように動作可能な命令を記憶するプロセッサ可読媒体。
36. 前記入力信号において相互変調歪と一致する調整された相互変調歪を得るように前記デジタル相互変調歪を調整することと、
    前記入力信号から前記調整された相互変調歪を引くこと、
    を操作可能な命令をさらに記憶するための請求項３５のプロセッサ可読媒体。
37. デジタル第２次相互変調歪（ＩＭ２）を得る、
    前記デジタルＩＭ２に基づいてデジタル第３次相互変調歪（ＩＭ３）を得る、
    ように動作可能な命令をさらに記憶する請求項３５のプロセッサ可読媒体。
38. 前記入力信号内の前記決定された相互変調歪に基づいて受信機内の少なくとも１つの回路ブロックの動作を調整するように動作可能な命令を記憶する請求項３５のプロセッサ可読媒体。

Images