KR101060914B1 - 대향 표면들과 결합된 전기적 콘택들을 구비하는 활성영역을 갖는 발광소자 및 그 형성방법 - Google Patents

대향 표면들과 결합된 전기적 콘택들을 구비하는 활성영역을 갖는 발광소자 및 그 형성방법 Download PDF

Info

Publication number
KR101060914B1
KR101060914B1 KR1020057003804A KR20057003804A KR101060914B1 KR 101060914 B1 KR101060914 B1 KR 101060914B1 KR 1020057003804 A KR1020057003804 A KR 1020057003804A KR 20057003804 A KR20057003804 A KR 20057003804A KR 101060914 B1 KR101060914 B1 KR 101060914B1
Authority
KR
South Korea
Prior art keywords
forming
light emitting
active region
substrate
emitting device
Prior art date
Application number
KR1020057003804A
Other languages
English (en)
Other versions
KR20060011816A (ko
Inventor
제랄드 에이치. 니글리
Original Assignee
크리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리 인코포레이티드 filed Critical 크리 인코포레이티드
Publication of KR20060011816A publication Critical patent/KR20060011816A/ko
Application granted granted Critical
Publication of KR101060914B1 publication Critical patent/KR101060914B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

발광 소자는 대향하는 제1 표면과 제2 표면 사이를 통하여 연장되는 콘택 플러그(240)를 갖는 기판(205)을 포함한다. 활성영역이 제1 표면상에 형성되고, 제1 전기적 콘택이 활성영역상에 형성되며, 제2 전기적 콘택이 기판의 제2 표면에 인접되어 형성된다. 콘택 플러그가 제2 전기적 콘택을 활성영역에 결합시킨다. 이러한 구성에 따르면, 칩의 대향면들 상에 전기적 콘택들이 존재하도록 하며, 이로 인하여, 하나의 웨이퍼상에 형성될 수 있는 소자들의 수가 증가될 수 있다.
발광 소자, 콘택 플러그, 전기적 콘택, 반대측, 비아, 오믹 콘택층

Description

대향 표면들과 결합된 전기적 콘택들을 구비하는 활성영역을 갖는 발광소자 및 그 형성방법{Light-emitting devices having an active region with electrical contacts coupled to opposing surfaces thereof and methods of forming the same}
< 관련 출원 >
본 출원은 2003년 4월 30일 출원된 미국 예비 특허출원 번호 60/466,617호에 대한 이익 및 우선권을 청구하며, 그 개시내용은 참조에 의해 그 전체가 개시된 바와 같이 본 명세서에 포함된다.
< 기술 분야 >
본 발명은 미세전자 소자 및 그 제조 방법에 관한 것으로서, 보다 구체적으로는 발광 소자 및 그 제조 방법에 관한 것이다.
발광 다이오드(LED)는 소비자용 및 상업용 응용분야에 널리 사용되고 있다. 당업자에게 잘 알려진 바와 같이, 발광 다이오드는 일반적으로 미세전자 기판상에 다이오드 영역을 포함한다. 미세전자 기판은 예를 들어, 갈륨 아세나이드, 갈륨 포스파이드, 이들의 합금, 실리콘카바이드, 및/또는 사파이어 등을 포함할 수 있다. LED에서의 지속적인 발전은 가시적인 스펙트럼과 그 이상을 커버할 수 있는 매우 효과적이며 기계적으로 단단한 광원을 개발하기에 이르렀다. 고상 소자들의 잠재적으로 긴 수명과 결합하여, 이러한 속성들은 다양한 새로운 디스플레이 응용분야를 가능케 할 수 있으며, LED를 굳건히 자리를 잡고 있는 백열 전구 및 형광등과 경쟁하는 지위로 위치시킬 수 있다.
도1을 참조하면, 종래의 갈륨나이트라이드계(GaN-based) LED(100)는 각각 대향하는 제1 표면(110a)과 제2 표면(110b)를 가지며 적어도 광학적인 방사에 대하여 부분적으로 투명한 사파이어(Al2O3) 기판(105)을 포함한다. n형층(115) 및 p형층(120)을 포함하는 다이오드 영역이 제2 표면(110b)상에 배치되며, 다이오드 영역을 가로질러, 예를 들어 오믹 콘택들(130, 135)을 가로질러 전압이 인가되면 광학적 방사가 되도록 구성되어 있다.
n형층(115) 및/또는 p형층(125)을 포함한 다이오드 영역은 인듐 갈륨 나이트라이드 및/또는 알루미늄 인듐 갈륨 나이트라이드와 같은 그 합금을 포함하여 갈륨 나이트라이드계 반도체층을 포함할 수 있다. 갈륨나이트라이드층의 제조는 당업자에게 잘 알려져 있으며, 예를 들어 미국 특허 제6,177,688호에 기술되어 있으며, 그 개시내용은 인용문헌으로서 본 명세서에 포함된다. 또한 미국 특허 제5,393,993호, 제5,523,589호, 제6,177,688호 및 "Vertical Geometry InGaN Light Emitting Diode"라는 명칭의 미국 출원번호 제09/154,363호에 기술된 바와 같이 예를 들어 알루미늄 나이트라이드를 포함하는 버퍼층 또는 버퍼층들이 n형 갈륨나이트라이드층(115)과 사파이어 기판(105) 사이에 제공될 수 있으며, 그 개시내용은 참조에 본 명세서에 포함된다. n형 갈륨나이트라이드층(115)은 실리콘이 도핑된 갈륨나이트라이드를 포함할 수 있으며, p형 갈륨 나이트라이드층(120)은 마그네슘이 도핑된 갈륨나이트라이드를 포함할 수 있다.
어떤 LED들에서는 p형 갈륨나이트라이드층(120)용 오믹 콘택(135)이 백금, 니켈 및/또는 티타늄/금을 포함한다. 다른 LED들에서는 예를 들어 알루미늄 및/또는 은을 포함하는 반사적인 오믹 콘택이 사용될 수 있다. n형 갈륨나이트라이드층(115)에 대한 오믹 콘택(130)은 알루미늄 및/또는 티타늄을 포함할 수 있다. p형 갈륨나이트라이드 및 n형 갈륨나이트라이드에 대하여 오믹 콘택을 형성할 수 있는 다른 적합한 물질들이 각기 오믹 콘택들(135, 130)을 위해 사용될 수 있다. p형 갈륨나이트라이드 및 n형 갈륨나이트라이드에 대한 오믹 콘택들의 예들이 미국 특허 제5,767,581호에 기술되어 있으며, 그 기재내용은 인용문헌으로써 본 명세서에 통합된다.
불운하게도 사파이어 플랫폼상에 기초한(즉, 사파이어 웨이퍼 상에 제조된) LED 소자들은 전형적으로 도1에서 보여지는 다이오드 영역과 같이 칩의 동일 면상에 두개의 콘택(애노드 및 캐소드)를 사용한다. 이것은 하나의 웨이퍼에 형성되는 전체 다이의 수를 제약하게 된다. 게다가 두개의 상측 콘택들을 사용하면 두개의 와이어 본드가 만들어질 수 있기 때문에 LED 조립체(즉, 패키징)에 영향을 줄 수 있다.
본 발명의 일부 실시예들에 따르면, 발광 소자는 대향하는 제1 표면 및 제2 표면 사이를 관통하여 연장된 콘택 플러그를 가진 기판을 포함한다. 활성영역은 제1 표면상에 있으며, 제1 전기적 콘택이 활성영역상에 있으며, 제2 전기적 콘택이 기판의 제2 표면에 인접되어 있다. 콘택 플러그는 제2 전기적 콘택을 활성영역에 결합시킨다. 유리하게도 이러한 실시예들은 전기적 콘택들을 칩의 대향측들 상에 위치하도록 하며, 이것은 하나의 웨이퍼상에 형성될 수 있는 소자의 수를 증가시킬 수 있다.
특정의 실시예들에 있어서는, 오믹 콘택층이 제1 표면과 티타늄나이트라이드, 백금, 니켈/금, 니켈옥사이드/금, 니켈옥사이드/백금, 티타늄 및 티타늄/금 중의 적어도 하나를 포함하는 활성영역 사이에 배치될 수 있다. 오믹 콘택층은 또한 약 10 Å 내지 약 100Å 사이의 두께를 가지며, 적어도 부분적으로 투명하다.
다른 실시예들에 있어서는, 기판은 사파이어와 같은 비도전성 물질을 포함하며, 콘택 플러그는 금, 은, 금합금, 및/또는 은합금과 같은 도전성 물질을 포함한다. 제1 전기적 콘택은 백금, 니켈, 및/또는 티타늄/금을 포함할 수 있으며, 제2 전기적 콘택은 알루미늄 및/또는 티타늄을 포함할 수 있다.
또다른 실시예들에서는, 발광 소자는 제1 기판상에 활성영역을 형성함으로써 형성될 수 있다. 또한, 내부에 대향하는 제1 표면과 제2 표면 사이에 비아가 형성될 수 있는 제2 기판이 제공될 수 있다. 따라서 콘택 플러그가 상기 비아 내에 형성될 수 있다. 제1 기판으로부터의 활성영역은 제2 기판으로 전달될 수 있다. 유리하게도, "대용(surrogate)" 기판으로 보여지는 제2 기판은 발광 소자 구조로부터 광의 추출을 증진시킬 수 있는 특별한 물성을 갖도록 선택될 수 있다.
본 발명의 다른 특징들은 이하의 첨부하는 도면과 결합하여 특정 실시예들에 대한 상세한 설명으로부터 용이하게 이해될 수 있을 것이다.
도1은 종래의 갈륨나이트라이드계 발광 다이오드(LED)를 나타내는 단면도이다.
도2a 내지 도2h는 본 발명의 여러 실시예들에 따른 발광 소자들 및 그를 형성하는 방법을 설명하는 단면도들이다.
도3 내지 도5는 본 발명의 일부 실시예들에 따른 발광 소자들을 제조하기 위한 예시적인 동작들을 설명하는 플로우차트이다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장되어있다. 또한 여기에서 설명되는 각 실시예는 상보적인 도전형의 실시예를 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다. 나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다. 이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.
비록 제1, 제2 등의 용어가 여기에서는 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다, 이러한 용어들은 단지 다른 영역, 층 또는 지역으로부터 어느 하나의 요소, 성분, 영역, 층 또는 지역들을 구분하기 위해 사용되는 것이다. 따라서 아래에서 논의된 제1 영역, 층 또는 지역은 제2 영역, 층 또는 지역이라는 명칭으로 될 수 있으며, 본 발명이 교시하는 범위 내에서 제2에 대하여도 유사하게 적용될 수 있다.
본 발명의 실시 예들이 예를 들어, 사파이어(Al2O3)계 기판과 같은 비도전성 기판상에 형성된 갈륨나이트라이드(GaN)계 발광다이오드(LED)를 참조하여 설명될 것이다. 그러나 본 발명은 이러한 구조에 한정되는 것은 아니다. 본 발명의 실시예들은 도전성 기판을 포함하여 다른 기판을 사용할 수 있다. 따라서 GaP 기판상의 AlGaInP 다이오드, SiC 기판상의 GaN 다이오드, SiC 기판상의 SiC 다이오드, 사파이어 기판상의 SiC 다이오드, 및/또는 갈륨나이트라이드, 실리콘카바이드, 알루미늄나이트라이드, 징크옥사이드 및/또는 다른 기판상의 나이트라이드계 다이오드 등의 조합이 포함될 수 있다. 더구나 본 발명은 활성영역으로서 다이오드 영역의 사용에 한정되는 것은 아니다. 또한 활성영역의 다른 형태들이 본 발명의 일부 실시예들에 따라서 사용될 수도 있다.
본 발명의 실시 예들에서 사용될 수 있는 발광 소자들의 예들로서, 비록 이들에 한정되는 것은 아니지만, 미국 특허 제6,201,262호, 제6,187,606호, 제6,120,600호, 제5,912,477호, 제5,739,554호, 제5,631,190호, 제5,604,135호, 제5,523,589호, 제5,416,342호, 제5,393,993호, 제5,338,944호, 제5,210,051호, 제5,027,168호, 제4,966,862호 및/또는 제4,918,497호들이 포함되며, 그 개시내용들이 인용문헌으로서 여기에 통합된다. 다른 적합한 LED 및/또는 레이저들로서, 2002년 5월 7일 출원된 "GROUP III NITRIDE BASED LIGHT EMITTING DIODE STRUCTURES WITH A QUANTUM WELL AND SUPER LATTICE, GROUP III NITRIDE BASED QUANTUM WELL STRUCTURES AND GROUP III NITRIDE BASED SUPER LATTICE STRUCTURES"라는 명칭의 미국 특허출원번호 제10/140,796호 뿐만 아니라 2002년 1월 25일 출원된 "LIGHT EMITTING DIODES INCLUDING SUBSTRATE MODIFICATIONS FOR LIGHT EXTRACTION AND MANUFACTURING METHODS THEREFOR"라는 명칭의 미국 특허출원번호 제10/057,821호에 설명되어 있으며, 그 개시내용들은 그 전부가 개시된 바와 같이 참조에 의해 본 명세서에 포함된다. 나아가, 2003년 9월 9일 출원된 "PHOSPHOR-COATED LIGHT EMITTING DIODES INCLUDING TAPERED SIDEWALLS, AND FABRICATION METHODS THEREFOR"라는 명칭의 미국 특허출원번호 제10/659,241호에 인이 코팅된 LED들이 설명되어 있으며, 그 개시내용은 그 전부가 개시된 바와 같이 참조에 의해 본 명세서에 포함되며, 본 발명의 실시예로서 사용하기에 적합할 것이다.
LED들 및/또는 레이저들은 발광이 기판을 통하여 발생하는 "플립칩" 형태에서 동작하도록 구성될 수도 있다. 이러한 실시예들에서 기판은 예를 들어, 2002년 1월 25일 출원된 "LIGHT EMITTING DIODES INCLUDING SUBSTRATE MODIFICATIONS FOR LIGHT EXTRACTION AND MANUFACTURING METHODS THEREFOR"라는 명칭의 미국 특허출원번호 제10/057,821호에서 설명된 바와 같이 소자의 광 출력을 증진시키기 위해 패턴화될 수 있으며, 그 개시내용은 그 전부가 개시된 바와 같이 참조에 의해 본 명세서에 포함된다.
도2a 내지 도2h를 참조하여, 본 발명의 일부 실시예들에 따른 발광 소자 및 그 형성 방법들이 설명될 것이다. 도2a에서 보여지는 바와 같이, 예를 들어 사파이어 기판과 같은 기판(205)이 제공된다. 사파이어 기판은 일반적으로 비도전성이지만, 전술한 바와 같이 도전성 기판들이 본 발명의 다른 실시예들에 따라서 사용될 수 있다. 기판(205)은 제1 표면(210a) 및 제2 표면(210b)을 가지며, 광학적 방사에 대하여 적어도 부분적으로 투명할 수 있다. 오믹 콘택층(220)이 제1 표면(210a)상에 선택적으로 형성될 수 있다. 본 발명의 여러 가지 실시예들에 따르면 오믹 콘택 층(220)은 티타늄나이트라이드, 백금, 니켈/금, 니켈옥사이드/금, 니켈옥사이드/백금, 티타늄, 티타늄/금, 및/또는 이들의 합금을 포함할 수 있다. 오믹 콘택층(220)은 약 10Å 내지 약 100Å 사이의 두께를 가지며, 본 발명의 일부 실시예들에 따라서 광학적 방사에 대하여 적어도 부분적으로 투명할 수 있다.
도2b 및 도2c를 참조하면, 예를 들어 n형층(225) 및 p형층(230)을 포함하는 다이오드 영역과 같은 활성영역이 오믹 콘택층(220)상에 에피택시로 성장될 수 있다. n형층(225) 및/또는 p형층(230)을 포함하는 다이오드 영역은 인듐 갈륨나이트라이드 및/또는 알루미늄 인듐 갈륨나이트라이드 등과 이들의 합금을 포함하여 갈륨나이트라이드계 반도체층을 포함할 수 있다. 갈륨나이트라이드의 제조는 예를 들어, 전술한 미국 특허 제6,177,688호에서 설명된다. 버퍼층 또는 알루미늄 나이트라이드를 포함하는 층들이 예를 들어, 전술한 미국 특허 제5,393,993호, 제5,523,589호, 제6,177,688호 및 "Vertical Geometry InGaN Light Emitting Diode"라는 명칭의 미국 출원번호 제09/154,363호에서 기술된 바와 같이 n형 갈륨나이트라이드층(225)과 기판(205) 사이에 제공될 수 있다. 상기 n형 갈륨나이트라이드층(225)은 실리콘 도핑된 갈륨나이트라이드를 포함할 수 있으며, 반면에 p형 갈륨나이트라이드층(230)은 마그네슘 도핑된 갈륨 나이트라이드를 포함할 수 있다.
도2d를 참조하면, 제1 전기적 콘택(235)이 도시된 바와 같이 다이오드 영역상에 형성된다. p형 갈륨나이트라이드층(230)을 위한 제1 전기적 콘택(235)은 백금, 니켈, 티타늄/금, 및/또는 이들의 합금을 포함할 수 있다. 다른 실시예들에서는 예를 들어, 알루미늄 및/또는 금을 포함하는 반사적인 전기적 콘택이 사용될 수도 있다. p형 갈륨나이트라이드에 대하여 오믹 콘택을 형성하는 다른 적합한 물질들이 제1 전기적 콘택(235)을 위해 사용될 수 있다. p형 갈륨나이트라이드층에 대한 오믹 콘택의 예들이 전술한 미국 특허 제5,767,581호에 설명된다.
도2e를 참조하면, 비아가 제1 표면(210a)과 제2 표면(210b) 사이의 기판(205) 내에 형성된다. 일부 실시예들에서는 상기 비아는 오믹 콘택층(220)을 식각저지층으로 사용하여 기판(205)을 식각함으로써 형성될 수 있다. 비록 이에 한정되는 것은 아니지만 습식 식각, 건식 식각 및 미세 기계가공을 포함하는 여러 가지 식각 기술들이 본 발명의 다른 실시예들에 따라 사용될 수 있다. 본 발명의 특정 실시예들에서 비아는 "음영(shading)"에 기인하는 광 손실을 줄이기 위해 제1 전기적 콘택(235)과의 기본적인 정렬을 통해 형성될 수 있다. 다른 실시예들에서는 비아는 비아와 제1 전기적 콘택(235)이 서로로부터 옵셀(offset)되도록 형성될 수 있다. 상기 옵셀 형태는 갈륨나이트라이드계 층(225 및 230)상에서 스트레스를 감소시키기 위해 사용될 수 있다.
도2f를 참조하면, 콘택 플러그(240)가 비아내에 형성되며, 예를 들어 본 발명의 일부 실시예들에 따라서 금, 은, 금합금 및/또는 은합금과 같은 도전성 물질로 비아를 도금함으로써 형성된다.
도2g를 참조하면, 제2 전기적 콘택(245)이 제2 표면(210b)에 인접하여 형성되며, 콘택 플러그(240)가 제2 전기적 콘택(245)을 오믹 콘택층(220)에 결합시킨다. 오믹 콘택층(220)이 상대적으로 넓은 표면 영역에 걸쳐서 n형 갈륨나이트라이드층(225)과 접촉하기 때문에 전류 분산(current spreading)이 향상되는 이점이 있다. n형 갈륨나이트라이드층(225)을 위한 제2 전기적 콘택(245)은 알루미늄, 티타늄 및/또는 이들의 합금을 포함할 수 있다. n형 갈륨나이트라이등 대하여 오믹 콘택을 형성할 수 있는 다른 적합한 물질들이 제2 전기적 콘택(245)을 위해 사용될 수 있다. n형 갈륨나이트라이드층에 대한 오믹 콘택의 예들이 예를 들어 전술한 미국 특허 제5,767,581호에 설명된다. 도2h는 기판(205)의 상부상에 다이오드 영역을 갖도록 뒤집어진 도2g의 구조를 보여준다.
비록 비도전성 기판의 실시예들에 대하여 설명하였지만, SiC 기판과 같은 도전성 기판들이 본 발명의 다른 실시예들에 따라서 사용될 수도 있다. 이러한 실시예들에서는 고저항의 SiC기판이 기생(자유 캐리어) 흡수를 감소시키기 위해 사용될 수 있다. 부가적으로 n형 SiC 기판과 n형 갈륨나이트라이드층 사이의 이종장벽(heterobarrier)을 감소시킴으로써 정 바이어스된 다이오드 옵셀 전압이 감소될 수 있다.
본 발명의 일부 실시예들에 따른 발광 소자를 형성하는 동작에 대하여 도3 내지 도5의 플로우차트를 참조하여 설명한다. 도3을 참조하면, 동작이 제1 기판이 제공되는 블록(300)에서 시작한다. 다이오드 영역이 도2b 및 도2c를 참조하여 전술한 바와 같이 블록(305)에서 제1 기판의 표면상에 형성된다. 이어서 전기적 콘택이 도2d를 참조하여 전술한 바와 같이 블록(310)에서 형성될 수 있다.
도4를 참조하면, 도3의 동작과 병행하여 수행될 수 있는 제2 기판이 제공되는 부가적인 동작이 블록(400)에서 시작한다. 오믹 콘택/식각저지층이 도2a를 참조하여 전술한 바와 같이 제2 기판상에 형성될 수 있다. 이어서 비아가 도2e를 참조 하여 전술한 바와 같이 예를 들어, 오믹 콘택층을 식각저지층으로 사용함으로써 블록(410)에서 제2 기판내에 형성된다. 블록(415)에서 비아는 도2f를 참조하여 전술한 바와 같이 콘택 플러그를 형성하기 위해 도전성 물질로 충전될 수 있다. 이어서 전기적 콘택이 도2g를 참조하여 전술한 바와 같이 블록(420)에서 콘택 플러그상에 형성될 수 있다.
도5를 참조하면, 다이오드 영역과 그 위에 배치된 전기적 콘택이 제1 기판으로부터 제2 기판으로 전달되며, 다이오드 영역은 블록(500)에서 오믹 콘택층상에 배치된다. 유리하게도, "대용(surrogate)" 기판으로 보여질 수 있는 제2 기판이 발광 소자 구조로부터 광의 추출을 향상시킬 수 있는 특정 물질 특성을 갖도록 선택될 수 있다.
본 발명의 실시예들에서는 다이오드가 활성영역의 예로서 설명되었다. 그러나 비록 이에 한정되는 것은 아니지만, 본 발명의 일부 실시예들에 따라서 활성영역은 양자우물, 이종접합, 동종접합, 다층, 이들의 조합 또는 이와 유사한 것을 포함할 수 있을 것을 이해될 것이다. 예를 들어, 층(225, 230)은 앞에서 언급한 특허들 및/또는 출원들에서 설명된 바와 같이 구현될 수 있다. 더구나 격자 스트레인 층과 같은 부가적인 층들은 본 발명의 다른 실시예들에 따라서 발광 소자들에 결합될 수 있다.
상세한 설명을 결론지으면, 많은 변형과 수정이 근본적으로 본 발명의 원리로부터 벗어남이 없이 바람직한 실시예들로 만들어질 수 잇을 것이다. 모든 이러한 변형과 수정들은 이하의 청구항들에서 언급한 바대로 본 발명의 사상 내에서 여기 에 포함되는 것으로 의도된다.
본 발명은 하나의 웨이퍼 상에 보다 많은 발광 소자를 형성할 수 있는 분야에 이용될 수 있다.

Claims (29)

  1. 대향하는 제1 표면과 제2 표면을 관통하여 연장되는 콘택 플러그를 갖는 기판;
    상기 제1 표면상의 활성영역;
    상기 활성영역 상의 제1 전기적 콘택; 및
    상기 제2 표면에 인접하며, 상기 콘택 클러그에 의해 상기 활성영역에 결합되는 제2 전기적 콘택;을 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 제1 표면과 상기 활성영역 사이에 오믹 콘택층을 더 포함하는 것을 특징으로 하는 발광 소자.
  3. 제2항에 있어서, 상기 오믹 콘택층은 티타늄나이트라이드, 백금, 니켈/금, 니켈옥사이드/금, 니켈옥사이드/백금, 티타늄 및 티타늄/금 중의 적어도 하나를 포함하는 것을 특징으로 하는 발광 소자.
  4. 제2항에 있어서, 상기 오믹 콘택층은 10 Å 내지 100 Å 사이의 두께를 갖는 것을 특징으로 하는 발광 소자.
  5. 제1항에 있어서, 상기 기판은 사파이어를 포함하는 것을 특징으로 하는 발광 소자.
  6. 제1항에 있어서, 상기 콘택 플러그는 금, 은, 금합금 및 은합금 중 적어도 하나를 포함하는 것을 특징으로 하는 발광 소자.
  7. 제1항에 있어서, 상기 제1 및 제2 전기적 콘택은 서로에 대하여 실질적으로 정렬된 것을 특징으로 하는 발광 소자.
  8. 제1항에 있어서, 상기 제1 및 제2 전기적 콘택은 서로에 대하여 옵셋된 것을 특징으로 하는 발광 소자.
  9. 제1항에 있어서, 상기 활성영역은, 상기 제1 표면상의 n형층 및 상기 n형층상의 p형층을 포함하는 것을 특징으로 하는 발광 소자.
  10. 제9항에 있어서, 상기 제1 전기적 콘택은 백금, 니켈, 및 티타늄/금 중의 적어도 하나를 포함하는 것을 특징으로 하는 발광 소자.
  11. 제9항에 있어서, 상기 제2 전기적 콘택은 알루미늄 및 티타늄 중의 적어도 하나를 포함하는 것을 특징으로 하는 발광 소자.
  12. 제9항에 있어서, 상기 n형층은 갈륨나이트라이드를 포함하는 것을 특징으로 하는 발광 소자.
  13. 제9항에 있어서, 상기 p형층은 갈륨나이트라이드를 포함하는 것을 특징으로 하는 발광 소자.
  14. 제2항에 있어서, 상기 오믹 콘택층은 적어도 부분적으로 투명한 것을 특징으로 하는 발광 소자.
  15. 대향하는 제1 표면과 제2 표면을 갖는 기판의 제1 표면상에 활성영역을 형성하는 단계;
    상기 제1 표면과 상기 제2 표면 사이에서 상기 기판내에 비아를 형성하는 단계;
    상기 비아내에 콘택 플러그를 형성하는 단계;
    상기 활성영역 상에 제1 전기적 콘택을 형성하는 단계; 및
    상기 제2 표면에 인접하고, 상기 콘택 클러그에 의해 상기 활성영역에 결합되는 제2 전기적 콘택을 형성하는 단계;를 포함하는 발광 소자의 형성 방법.
  16. 제15항에 있어서, 상기 제1 표면과 상기 활성영역 사이에 오믹 콘택층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자의 형성 방법.
  17. 제15항에 있어서, 상기 활성영역을 형성하는 단계는,
    상기 제1 표면상에 n형층을 형성하는 단계; 및
    상기 n형층상에 p형층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 형성 방법.
  18. 제16항에 있어서, 상기 비아를 형성하는 단계는,
    상기 오믹 콘택층을 식각저지막으로서 사용하여 상기 기판을 식각하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 형성 방법.
  19. 제18항에 있어서, 상기 기판을 식각하는 단계는,
    습식 식각, 건식 식각 및 미세 기계가공(micro-machining)의 식각 기술 중의 적어도 하나를 사용하여 수행되는 것을 특징으로 하는 발광 소자의 형성 방법.
  20. 제15항에 있어서, 상기 비아를 형성하는 단계는,
    상기 제1 전기적 콘택과 실질적으로 정렬되도록 상기 비아를 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 형성 방법.
  21. 제15항에 있어서, 상기 비아를 형성하는 단계는,
    상기 비아 및 상기 제1 전기적 콘택이 서로에 대하여 옵셋되도록 상기 비아를 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 형성 방법.
  22. 제15항에 있어서, 상기 콘택 플러그를 형성하는 단계는,
    금, 은, 금합금 및 은합금 중 적어도 하나로 상기 비아를 도금하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 형성 방법.
  23. 제1 기판상에 활성영역을 형성하는 단계;
    제2 기판내의 대향하는 제1 표면과 제2 표면 사이에 비아를 형성하는 단계;
    상기 비아내에 콘택 플러그를 형성하는 단계; 및
    상기 제1 표면상에 배치되도록 상기 제1 기판으로부터 상기 제2 기판으로 상기 활성영역을 전달하는 단계;를 포함하는 발광 소자의 형성 방법.
  24. 제23항에 있어서, 상기 활성영역을 형성하는 단계는,
    상기 제1 기판상에 n형층을 형성하는 단계; 및
    상기 n형층상에 p형층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 형성 방법.
  25. 제23항에 있어서, 상기 제1 표면과 상기 활성영역 사이에 오믹 콘택층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자의 형성 방법.
  26. 제25항에 있어서, 상기 비아를 형성하는 단계는,
    상기 오믹 콘택층을 식각저지막으로서 사용하여 상기 제2 기판을 식각하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 형성 방법.
  27. 제26항에 있어서, 상기 제2 기판을 식각하는 단계는 습식 식각, 건식 식각 및 미세 기계가공의 식각 기술중의 적어도 하나를 사용하여 수행되는 것을 특징으로 하는 발광 소자의 형성 방법.
  28. 제23항에 있어서, 상기 콘택 플러그를 형성하는 단계는 금, 은, 금합금 및 은합금 중 적어도 하나로 상기 비아를 도금하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 형성 방법.
  29. 제23항에 있어서,
    상기 활성영역상에 제1 전기적 콘택을 형성하는 단계; 및
    상기 제2 표면에서 상기 콘택 플러그에 결합되는 제2 전기적 콘택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자의 형성 방법.
KR1020057003804A 2003-04-30 2004-04-13 대향 표면들과 결합된 전기적 콘택들을 구비하는 활성영역을 갖는 발광소자 및 그 형성방법 KR101060914B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US46661703P 2003-04-30 2003-04-30
US60/466,617 2003-04-30
PCT/US2004/011358 WO2004100277A1 (en) 2003-04-30 2004-04-13 Light-emitting devices having an active region with electrical contacts coupled to opposing surfaces thereof and methods of forming the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020107029479A Division KR101230762B1 (ko) 2003-04-30 2004-04-13 대향 표면들과 결합된 전기적 콘택들을 구비하는 활성영역을 갖는 발광소자 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20060011816A KR20060011816A (ko) 2006-02-03
KR101060914B1 true KR101060914B1 (ko) 2011-08-30

Family

ID=33434961

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107029479A KR101230762B1 (ko) 2003-04-30 2004-04-13 대향 표면들과 결합된 전기적 콘택들을 구비하는 활성영역을 갖는 발광소자 및 그 형성방법
KR1020057003804A KR101060914B1 (ko) 2003-04-30 2004-04-13 대향 표면들과 결합된 전기적 콘택들을 구비하는 활성영역을 갖는 발광소자 및 그 형성방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107029479A KR101230762B1 (ko) 2003-04-30 2004-04-13 대향 표면들과 결합된 전기적 콘택들을 구비하는 활성영역을 갖는 발광소자 및 그 형성방법

Country Status (8)

Country Link
US (3) US7531380B2 (ko)
EP (1) EP1618613B1 (ko)
JP (2) JP2006525674A (ko)
KR (2) KR101230762B1 (ko)
CN (1) CN100454587C (ko)
CA (1) CA2497344A1 (ko)
TW (1) TWI234296B (ko)
WO (1) WO2004100277A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531380B2 (en) * 2003-04-30 2009-05-12 Cree, Inc. Methods of forming light-emitting devices having an active region with electrical contacts coupled to opposing surfaces thereof
ATE524839T1 (de) * 2004-06-30 2011-09-15 Cree Inc Verfahren zum kapseln eines lichtemittierenden bauelements und gekapselte lichtemittierende bauelemente im chip-massstab
TWI422044B (zh) * 2005-06-30 2014-01-01 Cree Inc 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
KR100700531B1 (ko) * 2005-12-14 2007-03-28 엘지전자 주식회사 발광 다이오드 및 그 제조 방법
WO2007081964A2 (en) 2006-01-10 2007-07-19 Cree, Inc. Silicon carbide dimpled substrate
KR101125339B1 (ko) 2006-02-14 2012-03-27 엘지이노텍 주식회사 질화물계 반도체 발광소자 및 그 제조 방법
US9178121B2 (en) 2006-12-15 2015-11-03 Cree, Inc. Reflective mounting substrates for light emitting diodes
US20100012954A1 (en) * 2008-07-21 2010-01-21 Chen-Hua Yu Vertical III-Nitride Light Emitting Diodes on Patterned Substrates with Embedded Bottom Electrodes
CN102341926A (zh) * 2009-03-05 2012-02-01 株式会社小糸制作所 发光模块、发光模块的制造方法及灯具单元
DE102009053285B4 (de) * 2009-11-13 2012-10-04 Karlsruher Institut für Technologie Verfahren zum reversiblen, parallelen Schließen einer Vielzahl von fluidischen Zuleitungen mit einem mikrofluidischen System
JP2011119512A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体装置およびその製造方法
KR101020995B1 (ko) * 2010-02-18 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
DE102010014177A1 (de) * 2010-04-01 2011-10-06 Jenoptik Polymer Systems Gmbh Oberflächenemittierende Halbleiter-Leuchtdiode
KR101028327B1 (ko) * 2010-04-15 2011-04-12 엘지이노텍 주식회사 발광소자, 발광소자 제조방법 및 발광소자 패키지
CN102054913B (zh) 2010-11-09 2013-07-10 映瑞光电科技(上海)有限公司 发光二极管及其制造方法、发光装置
CN102054914B (zh) 2010-11-09 2013-09-04 映瑞光电科技(上海)有限公司 发光二极管及其制造方法、发光装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987562A (en) * 1987-08-28 1991-01-22 Fujitsu Limited Semiconductor layer structure having an aluminum-silicon alloy layer
JPH01251675A (ja) * 1988-03-31 1989-10-06 Fujitsu Ltd 光半導体装置およびその製造方法
US4918497A (en) 1988-12-14 1990-04-17 Cree Research, Inc. Blue light emitting diode formed in silicon carbide
US5027168A (en) 1988-12-14 1991-06-25 Cree Research, Inc. Blue light emitting diode formed in silicon carbide
US4966862A (en) 1989-08-28 1990-10-30 Cree Research, Inc. Method of production of light emitting diodes
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2786952B2 (ja) 1991-02-27 1998-08-13 株式会社豊田中央研究所 窒化ガリウム系化合物半導体発光素子およびその製造方法
DE69433926T2 (de) 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
US5416342A (en) 1993-06-23 1995-05-16 Cree Research, Inc. Blue light-emitting diode with high external quantum efficiency
US5338944A (en) 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5604135A (en) 1994-08-12 1997-02-18 Cree Research, Inc. Method of forming green light emitting diode in silicon carbide
JPH0883929A (ja) * 1994-09-14 1996-03-26 Rohm Co Ltd 半導体発光素子、およびその製造方法
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5631190A (en) 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JPH08255926A (ja) * 1995-03-16 1996-10-01 Rohm Co Ltd 半導体発光素子およびその製法
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US5739554A (en) 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
US6121638A (en) * 1995-09-12 2000-09-19 Kabushiki Kaisha Toshiba Multi-layer structured nitride-based semiconductor devices
JP3222052B2 (ja) * 1996-01-11 2001-10-22 株式会社東芝 光走査装置
US5905275A (en) * 1996-06-17 1999-05-18 Kabushiki Kaisha Toshiba Gallium nitride compound semiconductor light-emitting device
JP3691934B2 (ja) * 1996-06-17 2005-09-07 株式会社東芝 窒化ガリウム系化合物半導体発光デバイス及びその製造方法
JPH10270802A (ja) * 1997-03-25 1998-10-09 Sharp Corp 窒化物系iii−v族化合物半導体装置及びその製造方法
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
US6459100B1 (en) 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6268660B1 (en) 1999-03-05 2001-07-31 International Business Machines Corporation Silicon packaging with through wafer interconnects
US20020017653A1 (en) * 1999-08-26 2002-02-14 Feng-Ju Chuang Blue light emitting diode with sapphire substrate and method for making the same
US6542530B1 (en) * 2000-10-27 2003-04-01 Chan-Long Shieh Electrically pumped long-wavelength VCSEL and methods of fabrication
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
US6791119B2 (en) 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP3718458B2 (ja) * 2001-06-21 2005-11-24 セイコーエプソン株式会社 半導体装置の製造方法
JP4055405B2 (ja) 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
EP1540747B1 (en) 2002-09-19 2012-01-25 Cree, Inc. Phosphor-coated light emitting diodes including tapered sidewalls, and fabrication methods therefor
US7531380B2 (en) * 2003-04-30 2009-05-12 Cree, Inc. Methods of forming light-emitting devices having an active region with electrical contacts coupled to opposing surfaces thereof

Also Published As

Publication number Publication date
TW200505055A (en) 2005-02-01
CN1788357A (zh) 2006-06-14
US20090026487A1 (en) 2009-01-29
KR101230762B1 (ko) 2013-02-06
JP2006525674A (ja) 2006-11-09
EP1618613B1 (en) 2019-06-12
US20090224281A1 (en) 2009-09-10
US7531380B2 (en) 2009-05-12
EP1618613A1 (en) 2006-01-25
WO2004100277A1 (en) 2004-11-18
TWI234296B (en) 2005-06-11
JP2012248885A (ja) 2012-12-13
CA2497344A1 (en) 2004-11-18
JP5722844B2 (ja) 2015-05-27
US20040217361A1 (en) 2004-11-04
KR20060011816A (ko) 2006-02-03
US8378461B2 (en) 2013-02-19
CN100454587C (zh) 2009-01-21
KR20110014681A (ko) 2011-02-11

Similar Documents

Publication Publication Date Title
US8378461B2 (en) Light-emitting devices having an active region with electrical contacts coupled to opposing surfaces thereof
US7714345B2 (en) Light-emitting devices having coplanar electrical contacts adjacent to a substrate surface opposite an active region and methods of forming the same
US8536612B2 (en) Light emitting device having a pluralilty of light emitting cells and package mounting the same
TWI451589B (zh) 具電流阻斷結構之發光裝置及製造具電流阻斷結構發光裝置之方法
KR20130120615A (ko) 발광 소자 및 발광 소자 패키지
US20130015465A1 (en) Nitride semiconductor light-emitting device
CN107851688B (zh) 发光二极管及发光二极管封装
KR20090078480A (ko) 반도체 소자
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
KR102200000B1 (ko) 발광소자 및 조명시스템
KR20120046374A (ko) 발광소자
KR102445539B1 (ko) 발광소자 및 조명장치
KR100644215B1 (ko) 발광소자와 그 제조방법
US20070158665A1 (en) Light emitting diode
US12051768B2 (en) Optoelectronic semiconductor component with a current spreading structure containing silver, and optoelectronic device
KR101734544B1 (ko) 발광소자 패키지
KR20120063953A (ko) 발광 소자 및 발광 소자 패키지
KR102350784B1 (ko) 자외선 발광소자 및 조명시스템
KR102181398B1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150729

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 8