KR101047731B1 - 듀플렉서 회로 - Google Patents

듀플렉서 회로 Download PDF

Info

Publication number
KR101047731B1
KR101047731B1 KR1020030060893A KR20030060893A KR101047731B1 KR 101047731 B1 KR101047731 B1 KR 101047731B1 KR 1020030060893 A KR1020030060893 A KR 1020030060893A KR 20030060893 A KR20030060893 A KR 20030060893A KR 101047731 B1 KR101047731 B1 KR 101047731B1
Authority
KR
South Korea
Prior art keywords
filter
receiving
transmitting
diplexer
terminal
Prior art date
Application number
KR1020030060893A
Other languages
English (en)
Other versions
KR20050023642A (ko
Inventor
신양호
나재규
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020030060893A priority Critical patent/KR101047731B1/ko
Publication of KR20050023642A publication Critical patent/KR20050023642A/ko
Application granted granted Critical
Publication of KR101047731B1 publication Critical patent/KR101047731B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)

Abstract

본 발명은 듀플렉서의 회로에 배치되는 위상 시프트를 고주파 필터 역할도 할 수 있도록 설계함으로써, 송수신 단자간의 신호 위상 변화뿐 만 아니라 정전기(ESD) 방지 작용도 할 수 있는 듀플렉서 패키지 구조를 개시한다. 개시된 본 발명은 서로 다른 주파수 대역의 고주파 신호를 송신하거나 수신하는 안테나; 상기 안테나로부터 송수신하는 신호 중 서로 다른 주파수 대역 신호들을 분리하는 다이플렉서; 상기 안테나를 통하여 저주파 대역의 신호를 송수신하는 제 1 송수신 단자; 상기 안테나를 통하여 고주파 대역의 신호를 송수신하는 제 2 송수신 단자; 상기 제 1 송신 단자와 상기 다이플렉서 사이에 배치되어 있는 제 1 필터; 상기 제 2 송신 단자와 상기 다이플렉서 사이에 배치되어 있는 제 2 필터; 상기 제 1 수신 단자와 상기 다이플렉서 사이에 배치되어 있는 송수신 신호를
Figure 112003032701707-pat00001
의 위상차를 갖도록 하는 제 1 위상 시프트; 및 상기 제 2 수신 단자와 상기 다이플렉서 사이에 배치되어 있는 송수신 신호를
Figure 112003032701707-pat00002
의 위상차를 갖도록 하는 제 2 위상 시프트;를 포함하는 것을 특징으로 한다.
듀플렉서, 위상, 시프트, ESD, 송수신, 고주파, 필터

Description

듀플렉서 회로{DUPLEXER CIRCUIT}
도 1은 종래 기술에 따른 듀플렉서 회로의 패키지 구조.
도 2는 본 발명에 따른 듀플렉서 회로의 패키지 구조.
*도면의 주요 부분에 대한 부호의 설명*
200: 안테나 201: 다이플렉서
205a: 송신 필터 205b: 수신 필터
207a: 제 1 위상 시프트 207b: 제 2 위상 시프트
본 발명은 듀플렉서 회로에 관한 것으로, 보다 구체적으로는 듀플렉서에 배치되는 위상 시프트를 고주파 필터 역할도 할 수 있도록 설계함으로써, 정전 방지 작용을 할 수 있도록 한 듀플렉서 회로의 패키지 구조에 관한 것이다.
최근, 이동 통신 시스템의 발전에 따라, 휴대 전화, 휴대형 정보 단말기 등의 이동 통신 기기가 급속히 보급되어, 이들 기기의 소형화 및 고성능화 추세에 따라 이들에 사용되는 부품도 소형화 및 고성능화가 요구되고 있다.
또한, 휴대 전화에 있어서는 아날로그 방식과 디지털 방식의 2개의 종류의 무선 통신 시스템이 이용되고 있고, 무선 통신에 사용하는 주파수도 800MHz∼1GHz대와, 1.5GHz∼2.0GHz 대로 다방면에 걸쳐 있다.
이와 같이, 사용 대역 주파수가 저주파 대역에서부터 고주파 대역에 걸쳐 광범위하게 사용되고 있고, 신호를 송수신하거나 필터링 하는 소자들을 통합하여 하나의 패키지 상에 실장하는 방식이 개발되고 있다.
저주파 대역과 고주파 대역 신호를 하나의 시스템에서 송수신할 수 있도록 듀얼 밴드 고주파 모듈은 보통 기판 상에 금속 막을 패턴 하여 적층구조로 패키지 화하여 제조하는 LTCC(LTCC: Low Temperature Co-fired Ceramic) 또는 HTCC(HTCC: Low Temperature Co-fired Ceramic) 공정이 사용된다.
근래에는 HTCC 공정보다 LTCC 공정이 많이 사용되는데, LTCC는 보통 회로를 구성할 때, 저온에서(Low temperature) 금속과 그 세라믹 기판이 동시에 만들어지는 코파이어(Co-fire) 공정기술이기 때문에 집적화와 소형화를 이룰 수 있다.
글라스(Glass) 계열 혹은 그것을 섞은 형태의 세라믹 계열 기판을 사용하면, 800~1,000℃ 정도에서 금속을 입힌 기판들을 압착 소성 시킬 수 있으며, 고주파 수동 소자 제작에 매우 적합하다.
도 1은 종래 기술에 따른 듀플렉서 패키지 구조이다.
도 1에 도시된 바와 같이, 최근 통신기기는 듀얼 밴드 주파수 신호를 송수신할 수 있도록 고주파 스위치 모듈을 구성하는데, 먼저, 1800MHz 이상의 주파수 대역을 사용하여 데이터 신호를 송수신하는 DCS와 900MHz 이하의 주파수 대역을 사용하여 데이터 신호를 송수신하는 GSM을 배치한 듀플렉서 회로 구조이다.
서로 다른 주파수 대역의 고주파 신호를 송수신하는 안테나(100)와, 상기 안테나(100)로부터 송수신하는 서로 다른 주파수 대역의 신호를 필터링 하는 다이플렉서(101)와, 상기 다이플렉서(101)로부터 분리되는 1800MHz 대역 주파수 신호를 사용하는 DCS 송수신 단자(DCS Tx, DCS Rx)와 상기 다이플렉서(101)로부터 분리되어 900MHz 대역 주파수 신호를 사용하는 GSM 송수신 단자(GSM Tx, GSM Rx)가 배치되어 있다.
상기 GSM 송신 단자(Tx)에는 제 1 필터(105a)가 배치되어 있는데, 필터의 종류는 보통 쏘우 필터 또는 FBAR 필터를 사용하고, GSM 수신 단자(Rx)에는 제 1 위상 시프트(Phase Shift: 107a)가 배치되어 있는데, 필터의 종류는 마찬가지로 쏘우 필터 또는 FBAR 필터를 사용하고 있다.
상기 DCS 송신 단자(Tx)에는 제 2 필터(105b)가 배치되어 있는데, 필터의 종류는 보통 쏘우 필터 또는 FBAR 필터를 사용하고, DCS 수신 단자(Rx)에는 제 2 위상 시프트(Phase Shift: 107b)가 배치되어 있는데, 필터의 종류는 마찬가지로 쏘우 필터(saw filter) 또는 FBAR 필터를 사용하고 있다.
그리고 상기 DCS 송수신 단자와 GSM 송수신 단자 영역에 정전 방지를 위하여 정전 방지 회로를 부착해두어, 고주파 신호를 송수신 처리할 때 발생하는 정전 방지 작용을 한다.
상기와 같은 구조를 갖는 고주파 스위치 모듈은 상기 GSM 송신 단자(Tx)를 통하여 시스템 내부에서 발생된 900MHz 주파수 신호가 인가되면, 상기 제 1 필터(105a)를 통하여 밴드 폭을 중심으로 필터링 된 후에 상기 다이플렉서(101)의 로우 패스 필터(Low Pass Filter: LPF) 영역을 통과하면서 상기 안테나(100)를 통하여 외부로 신호를 전송하게 된다.
동일한 경로를 통하여 외부에서 900MHz 대역의 주파수 신호를 상기 안테나(100)로부터 인가 받은 다음, 상기 다이플렉서(101)를 필터링 된 후에 수신 신호가 GSM 수신 단자(Rx)에 인가되도록 한다. 상기 GSM 수신 단자(Rx) 쪽으로 신호가 수신되면, 제 1 위상 시프트에서 신호가 변환되어 시스템 내부에서 신호를 복원하게 된다.
1800MHz 대역의 고주파 신호에 대해서 DCS 송신 단자(Tx)와 DCS 수신 단자(Rx)에서 처리되는 과정은 앞에서 설명한 GSM 단자에서의 신호 처리와 동일한 방식으로 진행된다.
그러나, 상기와 같은 구조를 갖는 듀플렉서의 위상 시프트는 송신 단자와 수신 단자의 신호를 90°차이가 나도록 하는데, 이때 듀플렉서의 송수신 단자 영역에 정전 방전을 위한 별도의 회로를 추가로 배치함으로써, PCB의 면적이 증가하고 추가 공정이 필요한 문제가 있다.
또한, 듀플렉서 패키지 내에 ESD(electrostatics discharge)를 위한 회로는 소형화 패키지를 제작하는데 장애로 작용하는 문제가 있다.
본 발명은, 쏘우 필터를 사용한 듀플렉서 패키지에 ESD를 위한 회로를 제거하고, 듀플렉서의 송수신 단자에 인가되는 신호의 위상차를 n+3λ/4 만큼 차이가 나도록 구성함으로써, 위상 변환뿐 만 아니라 고주파 필터 역할을 하여 정전 방전 작용을 할 수 있는 듀플렉서 패키지 구조를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 듀플렉서 회로는,
서로 다른 주파수 대역의 고주파 신호를 송신하거나 수신하는 안테나;
상기 안테나로부터 송수신하는 신호 중 서로 다른 주파수 대역 신호들을 분리하는 다이플렉서;
상기 안테나를 통하여 저주파 대역의 신호를 송수신하는 제 1 송수신 단자;
상기 안테나를 통하여 고주파 대역의 신호를 송수신하는 제 2 송수신 단자;
상기 제 1 송신 단자와 상기 다이플렉서 사이에 배치되어 있는 제 1 필터;
상기 제 2 송신 단자와 상기 다이플렉서 사이에 배치되어 있는 제 2 필터;
상기 제 1 수신 단자와 상기 다이플렉서 사이에 배치되어 있는 송수신 신호를
Figure 112003032701707-pat00003
의 위상차를 갖도록 하는 제 1 위상 시프트; 및
상기 제 2 수신 단자와 상기 다이플렉서 사이에 배치되어 있는 송수신 신호를
Figure 112003032701707-pat00004
의 위상차를 갖도록 하는 제 2 위상 시프트;를 포함하는 것을 특징으로 한다.
여기서, 상기 제 1 위상 시프트와 제 2 위상 시프트는 정전 방전을 위한 고주파 필터 역할을 함께 하고, 상기 듀플렉서에 사용되는 필터는 쏘우 필터 또는 F-Bar 필터중 어느 하나를 선택하여 사용하는 것을 특징으로 한다.
본 발명에 의하면, 쏘우 필터를 사용한 듀플렉서 패키지에 EDS를 위한 회로 를 제거하고, 듀플렉서의 송수신 단자에 인가되는 신호의 위상차를 n+3λ/4 만큼 차이가 나도록 구성함으로써, 위상 변환뿐 만 아니라 고주파 필터 역할을 하여 정전 방전 작용을 할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 2는 본 발명에 따른 듀플렉서 패키지 구조이다.
도 2에 도시된 바와 같이, 서로 다른 주파수 대역의 고주파 신호를 송수신하는 안테나(200)와, 상기 안테나(200)로부터 송수신하는 서로 다른 주파수 대역의 신호를 필터링 하는 다이플렉서(201)와, 상기 다이플렉서(201)로부터 분리되는 1800MHz 대역 주파수 신호를 사용하는 DCS 송수신 단자(DCS Tx, DCS Rx)와 상기 다이플렉서(201)로부터 분리되어 900MHz 대역 주파수 신호를 사용하는 GSM 송수신 단자(GSM Tx, GSM Rx)가 배치되어 있다.
상기 GSM 송신 단자(Tx)에는 제 1 필터(205a)가 배치되어 있는데, 필터의 종류는 보통 쏘우 필터 또는 FBAR 필터를 사용하고, GSM 수신 단자(Rx)에는 제 1 위상 시프트(Phase Shift: 207a)가 배치되어 있는데, 필터의 종류는 마찬가지로 쏘우 필터 또는 FBAR 필터를 사용하고 있다.
상기 DCS 송신 단자(Tx)에는 제 2 필터(205b)가 배치되어 있는데, 필터의 종류는 보통 쏘우 필터 또는 FBAR 필터를 사용하고, DCS 수신 단자(Rx)에는 제 2 위상 시프트(Phase Shift: 207b)가 배치되어 있는데, 필터의 종류는 마찬가지로 쏘우 필터(saw filter) 또는 FBAR 필터를 사용하고 있다.
상기 제1, 2 위상 시프트(207a, 207b)는 종래 기술에서와는 달리 송신단과 수신단자 사이에 위상 각 차이를 (n+3)λ/4(n=0, 1, 2...) 만큼 나도록 회로 구성을 한다.
이하, 상기 도 1의 듀플렉서 구조와 유사함으로 본 발명과 관계되는 위상 시프트에 대하여만 설명하도록 한다.
도면에서는 3λ/4 만큼 송신단과 수신단의 신호 위상차를 갖도록 설계된 제 1, 2 위상 시프트(207a, 207b) 이지만, 인덕터와 커패시터의 회로 구성을 복잡하게 구성하여 (n+3)λ/4(n=0, 1, 2...)에 따라, 위상차를 3λ/4, 7λ/4,.. 만큼 나도록 설계할 수 있다.
상기의 제 1, 2 위상 시프트(207a, 207b)가 송신단과 수신단의 신호를 3λ/4 만큼 차이나도록 하면, 고주파 필터 역할을 할 수 있으므로 종래와 같이 추가적으로 정전 방지를 위한 회로를 설계할 필요가 없게 된다.
이 때 듀플렉서를 LTCC 공정에 따라 패키지로 제조할 때, 종래보다 위상 시프트이 파장이 길어지므로 스트립 라인의 길이를 길게 하기 위하여 위상 시프트를 위한 적층기판을 추가적으로 적층함으로써 제조될 수 있다.
종래 기술에서는 위상 시프트가 송신단의 신호와 수신단의 신호를 λ/4 만큼 차이나도록 하였는데, 이와 같은 위상 시프트는 저주파 필터로만 작용하기 때문에 정전 방전(Electrostatic Discharge: ESD)의 고주파 신호를 필터링할 수 없는 문제가 있었다.
이와 같이 정전 방전은 회로 소자를 손상시켜 시스템을 파손시키기도 하기 때문에 안전한 동작을 위해서는 반드시 필요한 회로이다.
하지만, 정전 방전에 의한 소자 보호를 위한 정전 방지 회로는 PCB의 면적을 증대시키고, 별도의 추가 공정을 요구하게 된다.
본 발명의 위상 시프트와 같이 송신단의 신호와 수신단의 신호의 위상차를 3λ/4, 7λ/4....만큼 차이나도록 하는 경우에는 고주파 필터 작용을 하여 송신단단과 수신단의 신호 위상차를 -90°또는 270°차이가 나도록 하면서, 고주파에 속하는 정전기를 필터링하는 정전기 보호 회로로 동작할 수 있게된다.
즉, 위상 시프트가 송신단과 수신단의 위상 변환을 하면서, 듀플렉서 동작중에 발생되는 정전기로부터 소자들을 보호하도록 하여, PCB의 사용 면적을 줄여 소형화할 수 있고, 정전 방지 회로를 추가로 설치하는 공정을 줄일 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 쏘우 필터를 사용한 듀플렉서 패키지에 위상차를 n+3λ/4 만큼 차이 나도록 하는 위상 시프트를 배치함으로써, 정전 방전 작용도 함께 할 수 있는 효과가 있다.
따라서, 듀플렉서 패키지에 배치되는 정전 방전 회로를 제거할 수 있으므로, 패키지의 부피를 줄일 수 있는 이점이 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 서로 다른 주파수 대역의 고주파 신호를 송신하거나 수신하는 안테나;
    상기 안테나로부터 송수신하는 신호 중 서로 다른 주파수 대역 신호들을 분리하는 다이플렉서;
    상기 안테나를 통하여 저주파 대역의 신호를 송수신하는 제 1 송수신 단자;
    상기 안테나를 통하여 고주파 대역의 신호를 송수신하는 제 2 송수신 단자;
    상기 제 1 송신 단자와 상기 다이플렉서 사이에 배치되어 있는 제 1 필터;
    상기 제 2 송신 단자와 상기 다이플렉서 사이에 배치되어 있는 제 2 필터;
    상기 제 1 수신 단자와 상기 다이플렉서 사이에 배치되어 있는 송수신 신호를 (n+3)· λ/4의 위상차를 갖도록 하는 제 1 위상 시프트; 및
    상기 제 2 수신 단자와 상기 다이플렉서 사이에 배치되어 있는 송수신 신호를 (n+3)· λ/4의 위상차를 갖도록 하는 제 2 위상 시프트;를 포함하는 것을 특징으로 하는 듀플렉서 회로.
    (n=0, 1, 2,..., λ는 파장)
  2. 제 1 항에 있어서,
    상기 제 1 위상 시프트와 제 2 위상 시프트는 정전 방전을 위한 고주파 필터 역할을 함께 하는 것을 특징으로 하는 듀플렉서 회로.
  3. 제 1 항에 있어서,
    상기 듀플렉서에 사용되는 필터는 쏘우 필터 또는 F-Bar 필터중 어느 하나를 선택하여 사용하는 것을 특징으로 하는 듀플렉서 회로.
KR1020030060893A 2003-09-01 2003-09-01 듀플렉서 회로 KR101047731B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030060893A KR101047731B1 (ko) 2003-09-01 2003-09-01 듀플렉서 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030060893A KR101047731B1 (ko) 2003-09-01 2003-09-01 듀플렉서 회로

Publications (2)

Publication Number Publication Date
KR20050023642A KR20050023642A (ko) 2005-03-10
KR101047731B1 true KR101047731B1 (ko) 2011-07-08

Family

ID=37231123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030060893A KR101047731B1 (ko) 2003-09-01 2003-09-01 듀플렉서 회로

Country Status (1)

Country Link
KR (1) KR101047731B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691134B1 (ko) * 2006-01-26 2007-03-12 엘지이노텍 주식회사 쿼드플렉서
CN102571655B (zh) * 2012-01-21 2014-12-17 华为技术有限公司 一种干扰对消的方法、装置和一种滤波器
KR20150035279A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 다이플렉서 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154804A (ja) 1997-11-20 1999-06-08 Hitachi Ltd 高周波回路装置
JP2001244862A (ja) * 1999-12-21 2001-09-07 Matsushita Electric Ind Co Ltd 無線送信装置及び無線受信装置
JP2003152588A (ja) * 2001-08-31 2003-05-23 Hitachi Metals Ltd マルチバンドアンテナスイッチ回路およびマルチバンドアンテナスイッチ積層モジュール複合部品並びにそれを用いた通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154804A (ja) 1997-11-20 1999-06-08 Hitachi Ltd 高周波回路装置
JP2001244862A (ja) * 1999-12-21 2001-09-07 Matsushita Electric Ind Co Ltd 無線送信装置及び無線受信装置
JP2003152588A (ja) * 2001-08-31 2003-05-23 Hitachi Metals Ltd マルチバンドアンテナスイッチ回路およびマルチバンドアンテナスイッチ積層モジュール複合部品並びにそれを用いた通信装置

Also Published As

Publication number Publication date
KR20050023642A (ko) 2005-03-10

Similar Documents

Publication Publication Date Title
US8391821B2 (en) Radio frequency circuit for multi-mode operation
JP2007214718A (ja) 高周波回路装置及びこれを搭載した通信装置。
US11463050B2 (en) Radio frequency circuit and communication apparatus
CN102957447A (zh) 通信模块
KR100969139B1 (ko) 듀얼 밴드 듀플렉서 회로
KR20070065779A (ko) 듀플렉서 및 상기 듀플렉서를 구비한 휴대형 통신장치
KR101047731B1 (ko) 듀플렉서 회로
KR20070110957A (ko) 프론트 앤드 모듈
KR100705261B1 (ko) 퀸트플렉서
KR100726593B1 (ko) 퀸트플렉서
KR20040011728A (ko) 듀플렉서 칩 패키지 및 그 제조방법
KR100574532B1 (ko) 멀티 밴드 송수신 패키지
KR20110037471A (ko) 듀얼밴드 이동통신 단말기용 쿼드플렉서
US11271541B2 (en) Microwave duplexer using coupled inductors to improve isolation
KR20100058078A (ko) 이동통신 단말기의 프론트 앤드 모듈
KR100986499B1 (ko) 듀플렉서 회로
KR101405613B1 (ko) 신호 처리 장치
KR100784056B1 (ko) 윈칩형 rf집적모듈
KR100901613B1 (ko) 신호 처리 장치
KR100764980B1 (ko) 퀸트플렉서
KR20040025469A (ko) 이중 대역 단말기의 다이플렉서 회로
JP2006333127A (ja) 高周波フィルタ部品、デュプレクサ、高周波モジュール及び無線通信機器
KR100504813B1 (ko) 듀얼모드 단말기의 프런트 엔드 송수신 장치
KR20040076680A (ko) 트리플 밴드 프런트 엔드 모듈의 제조 방법
KR20050012368A (ko) 고주파 스위치 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140609

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 9