KR20110037471A - 듀얼밴드 이동통신 단말기용 쿼드플렉서 - Google Patents

Abstract

본 발명은 이동통신 단말기에서 다이플렉서를 이용한 쿼드플렉서 수동회로 및 그 제조방법에 관한 것으로, 특히 DCN 및 PCS 등 여러 가지 모드를 동시에 처리하는 멀티 밴드/모드 단말기에서 능동소자나 여러 개의 대역통과 필터를 사용하지 않고, 여러 인덕터 및 커패시터 등의 수동소자를 조합하여 삽입 손실과 분리도 특성을 개선함으로써 각 주파수 대역 간 신호를 효과적으로 분리할 수 있도록 하였다. 안테나를 통해 수신된 신호를 두 개의 주파수 대역 (DCN, PCS 대역)으로 분리하기 위하여 고안된 수동형 쿼드플렉서는 안테나에 접속되어 DCN 대역과 PCS 대역으로 분리하는 다이플렉서와 DCN 대역의 송수신 신호를 분리하는 듀플렉서, PCS 대역의 송수신 신호를 분리하는 듀플렉서로 구성되어 있다. 특히 DCN 대역과 PCS 대역을 선택적으로 분리하는 다이플렉서의 경우 커패시터와 인덕터가 병렬로 연결된 저역통과 병렬 공진기와, 고역통과 커패시터와 고역통과 커패시터 종단에 인덕터와 커패시터가 직렬로 연결되어 접지로 접속되는 대역저지 직렬 공진기로 구성되어 있는 고역통과 필터를 포함하는 것을 특징으로 한다. 본 발명에서 제안한 쿼드플렉서 부품은 저온 동시 소성 세라믹 (Low Temperature Co-fired Ceramic: LTCC) 적층기판이나 유기기판 혹은 동박 적층기판에 인덕터와 커패시터를 내장하여 구현함으로써 소형화 및 저가화할 수 있는 것을 특징으로 한다.

고주파 수동회로, 다이플렉서, 듀얼 밴드, 듀플렉서, 멀티플렉서, 이동통신 단말기, 쿼드플렉서, 프론트 엔드 모듈

Description

듀얼밴드 이동통신 단말기용 쿼드플렉서 {Quadplexer for Dual-band Handset}

본 발명은 이동통신 단말기에서 다이플렉서를 이용한 고주파 프론트 엔드 (FEM: Front-End Module)의 설계 기술에 관한 것으로, 특히 4개의 주파수 대역의 신호를 분리하는 쿼드플렉서를 구현할 때 주변의 고주파 수동 부품인 듀플렉서 혹은 대역통과 필터 등과 함께 집적화하여 쿼드플렉서의 소형화, 고성능화 및 저가화를 실현할 수 있도록 한 듀얼 밴드 (Dual band) 이동통신 단말기에 사용되는 쿼드플렉서 설계 구조에 관한 것이다.

쿼드플렉서는 듀얼밴드 이동통신 단말기의 서로 다른 시스템 대역/모드 (DCN, PCS 밴드의 송/수신 모드)의 신호들을 분리하기 위하여 고주파 프런트 엔드 모듈에 사용되는 핵심 부품이다. 근래 들어, 이동통신 단말기에 관련된 기술이 급속히 발전하면서 서로 다른 통신 시스템을 사용하는 지역에서 공통된 하나의 단말기를 사용할 수 있도록 하기 위하여 단말기의 통합화가 진행되고 있는데, 이러한 기기의 다기능화의 요구로부터 이들 기기에 사용되는 부품 또한 소형화 및 고성능화가 요구되고 있으며, 특히, 신호를 송수신하거나 여과하는 소자들을 통합하여 단 일 패키지화하는 RF 프런트 엔드 모듈인 멀티플렉서의 개발이 필수적으로 요구되고 있다.

일반적으로 듀얼밴드 이동통신 단말기는 다른 주파수 대역의 신호, 예를 들면, DCN 주파수 대역 (824~894 MHz)과 PCS 주파수 대역 (1.85~1.99 GHz) 신호를 하나의 입력단으로 수신하여 두 개의 출력단으로 각각 분리하기 위하여 저역통과 필터 (LPF: Low Pass Filter)와 고역통과 필터(HPF: High Pass Filter)로 구성되는 다이플렉서 또는 SPDT (Single Pole Double Throw) 반도체 스위치 소자를 사용하고 있다.

도 1은 종래의 듀얼 밴드 이동통신 단말기의 구성요소를 개략적으로 도시한 블록도이다. 도 1에 의하면, 종래의 듀얼 밴드 이동통신 단말기의 DCN 및 PCS 대역 송수신기는 다이플렉서 혹은 SPDT 스위치, DCN 듀플렉서, PCS 듀플렉서, DCN 송/수신 신호처리부, PCS 송/수신 신호처리부를 포함하여 구성된다.

여기서, 도면에 표시되지는 않았으나 GPS 대역 (1.575 GHz)의 신호 처리를 위하여 GPS 수신기가 별도로 구비될 수 있으며, 상기 GPS 수신기는 GPS 수신 안테나, GPS 대역통과 필터(BPF: Band Pass Filter), GPS 저잡음 증폭기(LNA: Low Noise Amplifier) 및 GPS 수신 신호처리부를 포함한다.

상기 다이플렉서 혹은 SPDT 스위치는 듀얼밴드 안테나를 통하여 수신된 두 개의 주파수 대역을 분리하는 상기 DCN 듀플렉서 또는 상기 PCS 듀플렉서로 전달한다. 일반적으로 상기 다이플렉서는 적층칩형 다이플렉서로 구비될 수 있는데, 적층칩형 다이플렉서는 고대역 필터와 저대역필터를 도전성 패턴으로 구현한 복수 개의 유전체 기판을 적층하여 구성한 부품으로서, 하나의 안테나를 통해 입력된 신호를 각각 의 주파수대역의 신호로 분리시키고, 분리된 주파수 신호를 그 후단에 배치된 각각 대역에 따른 신호처리부로 제공한다. 또한 상기 SPDT 스위치는 반도체 스위치 혹은 PIN 다이오드를 사용하여, 상기 다이플렉서의 역할을 한다.

상기 DCN 듀플렉서와 상기 PCS 듀플렉서는 고역통과 필터와 저역통과 필터를 구비하고, 상기 다이플렉서 혹은 SPDT 스위치로부터 전달된 DCN 수신신호를 DCN 신호처리부로, PCS 수신신호를 PCS 신호처리부로 전달한다. 또한, 상기 다이플렉서 혹은 SPDT 스위치를 통과한 DCN 및 PCS 송신신호는 상기 안테나를 통해 전송된다.

그러나, 종래의 듀얼밴드 이동통신 단말기의 PCS 및 DCN 송수신기는 듀얼 신호를 분리하기 위해 SPDT 스위치를 이용할 수 있는데, 이것을 하나의 프런트 엔드 모듈로 구현할 경우 여파기로써의 역할과 임피던스 매칭 역할을 구분하여 설계해야 하므로, 모듈 사이즈의 소형화에 한계로 작용한다.

도 2는 기존 쿼드플렉서 내부에 삽입되는 다이플렉서 회로의 구성요소를 도시한 회로블록도이다. 도 2에 의하면, 쿼드플렉서 내부의 다이플렉서는 공진기와 수동소자로 구현되는 저역통과 필터와 고역통과 필터로 구성되어 있는데, 각기 필터를 구현함에 있어 다수의 수동소자를 이용해야 한다는 단점이 있다. 또한, 다이플렉서를 이용하여 듀얼 신호를 분리할 경우, 다이플렉서를 구성하는 저역통과 필터와 고역통과 필터를 구성하는 수동 소자의 개수가 증가함에 따라 삽입손실의 열화와 모듈의 저가화 구현에 문제점을 보인다.

따라서, 쿼드플렉서가 단일 모듈로 구현됨에 있어서, 여파기 기능, 임피던스 및 잡음 성분신호의 억제 역할을 모두 수행할 수 있으며, 이동통신 단말기에 실장될 수 있는 소형 모듈의 설계가 필요하다.

본 발명의 목적은, 듀얼 밴드 이동통신 단말기에서, 사용 수동 소자의 수를 최소화하고, 수동부품의 사이즈를 감소시키며, 주파수 대역간 분리 성능 및 삽입 손실 향상을 동시에 구현할 수 있도록 하는 쿼드플렉서 회로를 제공하는 것이다.

본 발명의 다른 목적은 프런트 엔드 모듈의 소형화, 고성능화 및 저가화를 실현할 수 있도록 주변의 고주파 수동 부품인 듀플렉서 및 대역통과 필터 등과 집적화하여 이동통신 단말기에 실장되기 적합하도록 소형화된 쿼드플렉서를 제공하는 것이다.

또한, 종래의 이동통신 단말기의 고주파 프런트 엔드 모듈에 있어서는 듀얼 밴드 주파수 대역을 분리하기 위해 사용된 SPDT 스위치 능동 소자를 구동하기 위해 별도로 직류전압 공급회로와 제어회로를 필요하며, 직류전압 공급에 의한 전력 손실이 발생될 뿐만 아니라, 정전기 등에 의해 그 집적소자가 쉽게 파괴되는 문제점이 있고, SPDT 스위치에 고전력 신호를 전송하는데 어려움이 있으므로, 수동 소자로 구성하여 상기 문제점들을 최소화할 수 있는 수동형 쿼드플렉서를 제공하는데 그 목적이 있다.

DCN 안테나의 타단에 접속하여 DCN 대역과 PCS 대역을 분리하는 다이플렉서와 DCN 대역의 송수신 신호를 선택적으로 분리하는 듀플렉서 및 필터, PCS 대역의 송수신 신호를 선택적으로 분리하는 듀플렉서 및 필터로 구성된 쿼드플렉서.

본 발명에 의한 쿼드플렉서에 의하면, 하나의 안테나를 통하여 수신된 2개의 주파수 대역의 신호를 정확하게 여과하는 분리 특성이 있어 신호손실을 최소화할 수 있으며, 다이플렉서 내의 저역통과 필터를 대역저지 공진기로 대체함으로써, 쿼드플렉서를 구현하는데 필요한 수동소자의 수를 최소화할 수 있는 효과가 있다.

또한, 최소한의 수동 소자를 이용하여 쿼드플렉서를 제작할 수 있으므로 디스크리트 (Discrete) 수동 소자를 이용하거나, 동박 적층기판 혹은 유기소재 등을 이용한 SOP (System on a Package) 기술이나 세라믹 적층 회로에 직접 응용가능하기 때문에, 저비용으로 제작이 가능하고 회로기판의 공간 활용을 최적화하여 소형화를 구현할 수 있고, 각 밴드 간의 삽입 손실과 분리 특성을 향상시키며, 상호 밴드간의 영향을 최소화할 수 있게 된다.

본 발명은 DCN 듀플렉서, PCS 듀플렉서와 수동 소자들만을 조합하여 4개의 주파수 대역을 분리하는 쿼드플렉서 회로를 제공하고자 하는 것으로, 본 발명에 의한 회로를 그대로 활용하여 다층 주파수 분리 회로를 구현할 수 있다.

이하에서 첨부된 도면을 참조하면 본 발명의 실시 예에 따른 쿼드플렉서에 대하여 상세히 설명한다.

도 3은 본 발명의 실시 예에 따른 쿼드플렉서의 구성요소를 도시한 회로블록도이다. 도 3에 의하면, 본 발명에 의한 쿼드플렉서는 안테나, 다수의 신호처리부를 구비하는 RF 통신모듈에 구비되는 것으로서, 상기 안테나로부터 수신된 신호를 DCN 및 PCS 대역의 신호로 분리하는 다이플렉서와 다이플렉서에서 분리된 DCN 신호를 송/수신 신호로 나누어 전달하는 DCN 듀플렉서; 다이플렉서에서 분리된 PCS 신호를 송/수신 신호로 나누어 전달하는 PCS 듀플렉서; DCN 및 PCS 듀플렉서 내부의 각기 대역통과 필터로부터 송/수신 신호의 삽입 손실 및 분리도 특성을 향상시켜주는 위상 천이기로 구성되어 있다.

본 발명의 실시예에 따른 쿼드플렉서에 사용된 다이플렉서는 DCN 대역 신호만 선택적으로 분리하는 저역통과 공진기와 PCS 대역 신호만 선택적으로 분리하는 고역통과 필터로 구성되어 있다.

또한, 본 발명에 의한 쿼드플렉서의 DCN 듀플렉서와 PCS 듀플렉서는 쏘우(SAW) 혹은 보우(BAW) 듀플렉서 혹은 필터로 구비되는 것을 특징으로 한다.

안테나 (Ant)는 송신시에 송신기의 전력 고주파 에너지를 전파 에너지로 바꾸어 공간에 방사하고, 수신기에는 공간의 전파 에너지를 수신하여 전력으로 바꾸어 각 수신기 회로에 공급한다.

이에 따라, 상기 안테나를 통해 수신되는 신호는 본 발명의 쿼드플렉서 내부의 다이플렉서 회로를 통해, DCN 주파수 (824~894MHz) 대역과 PCS 주파수 (1850~1990MHz) 대역으로 분리된다. 또한, DCN 듀플렉서 회로를 통해 DCN 송/수신 신호로 분리하고, PCS 듀플렉서 회로를 통해 PCS 송/수신 회로로 분리한다.

DCN 듀플렉서 회로와 PCS 듀플렉서 회로는 송신부 대역통과 필터와 수신부 대역통과 필터로 구성되어 있으며, 송신부와 수신부 대역의 임피던스 개방 정합 (Impedance open matching)을 위해 위상천이기 (Phase shifter)를 이용하여 설계한다.

도 3를 참조하면, 본 발명은 일단이 안테나에 접속되는 다이플렉서는 DCN 대역 신호를 원활히 전달하기 위한 저역통과 공진기와 PCS 대역 신호를 원활히 전달하기 위한 고역통과 필터로 구성되어 있다. DCN 대역 신호를 위한 저역통과 공진기는 인덕터와 커패시터가 병렬로 구성된 대역저지 병렬 공진기로, 안테나 종단과 DCN 대역 송수신 신호 분리를 위한 쏘우 (SAW)나 보우 (BAW)로 구성된 필터 혹은 듀플렉서 초단에 연결하며, 이는 PCS 대역 주파수를 선택적으로 분리하는 밴드 리젝션 (band rejection) 역할을 한다. 상기 병렬 공진기의 공진주파수는 PCS 대역 주파수 내에 존재하며 PCS 대역 중심주파수보다 3% 낮은 주파수에 위치한다. 또한 상기 공진기의 인덕터와 커패시터의 용량값은 아래 수학식 1을 통한 조합으로 결정된다.

그리고 상기 다이플렉서의 고역통과 필터는 안테나의 종단에 위치한 고역통과 커패시터와 인덕터와 커패시터를 직렬로 연결하여 일단은 고역통과 커패시터의 타단에 접속되고 다른 일단은 접지로 접속되는 대역저지 직렬 공진기로 구성되어 있으며, 상기 직렬 공진기는 DCN 대역의 주파수를 선택적으로 분리하는 밴드 리젝션 역할을 한다. 상기 직렬 공진기의 공진주파수 및 공진기의 인덕터와 커패시터의 용량값은 상기 수학식1을 통하여 결정된다.

본 발명의 쿼드플렉서를 위해 도 2의 회로에서 DCN 대역 신호를 위한 병렬 공진기의 인덕터와 커패시터는 3.95nH와 1.75pF로 선택하고, PCS 대역 신호를 위한 고역 통과필터의 고역통과 커패시터는 2.6pF, 고역통과 필터의 직렬 공진기의 인덕터와 커패시터는 7.15nH와 4.75pF로 선택하여 쿼드플렉서 내부의 다이플렉서를 구현하였으며, 쏘우 (SAW) 혹은 보우 (BAW) 듀플렉서 및 필터들을 다이플렉서의 DCN 대역 신호 및 PCS 대역 신호 입출력 종단에 접속하여 쿼드플렉서를 구현하였다.

도 4는 본 발명의 실시예에 따른 쿼드플렉서 내부 다이플렉서의 다른 설계 예시 회로블록도이다. 도 4에 의하면 본 발명에 사용되는 다이플렉서는 고역통과 필터와 대역저지 공진기로 구성되는데, 고역통과 필터의 경우 인덕터와 커패시터를 병렬로 연결하는 대역저지 공진기와 저역저지 역할을 하는 인덕터로 구성되어 있다. 도 3을 참조하면 쿼드플렉서 내부의 다이플렉서 회로는 인덕터와 커패시터로 구성되는 고역통과 필터와 대역저지 공진기로 구성됨을 알 수 있다.

도 5는 본 발명의 실시예에 따른 쿼드플렉서의 삽입손실 (Intertion loss), 반사손실 (Return loss) 및 감쇄도 (Attenuation) 특성곡선을 도시한 그래프로 x축은 주파수를 y축은 삽입손실을 dB 스케일로 나타낸 값이다.

도 5을 참조하면 m1과 m2는 DCN 송신부 (824~849MHz)의 삽입손실로써, -1.71~-2.34 dB이고, m3와 m4는 DCN 수신부 (869~894MHz)의 삽입손실은 -2.62~-2.97dB이다. m5/m6, m7/m8은 PCS 송신부와 수신부의 삽입손실을 표시한 것으로, -1.80~-2.14dB와 -2.07~-2.94dB로 각 대역에서의 삽입손실은 쿼드플렉서로서의 특성을 나타내는 데에 양호한 특성을 보인다.

도 6은 본 발명의 실시예에 따른 쿼드플렉서의 내부에 위치하고 있는 다이플렉서만의 삽입손실 및 반사손실, 감쇄도 특성곡선을 도시한 그래프이다.

상기 다이플렉서는 안테나 종단에 위치하며 DCN 대역과 PCS 대역의 신호를 효과적으로 분리하기 위한 것으로, 상기 다이플렉서의 삽입손실, 반사손실 및 감쇄도 특성은 다음과 같다. m1과 m2는 DCN 대역에서의 DCN 신호 삽입손실을 표시한 것으로 -0.38dB, -0.52dB이고, m3과 m4는 PCS 대역에서의 DCN 신호 감쇄도를 표시한 것으로 각각 -24.67dB, -23.45dB이다. 또한 m5과 m6은 PCS 대역에서 PCS 신호의 삽입손실을 표시한 것으로 각각 -0.45dB와 -0.42dB의 특성을 보인다. m7과 m8은 DCN 대역에서의 PCS 신호의 감쇄도를 표시한 것으로 각각 -25.21dB, -25.75dB이다. DCN 대역에서의 삽입 손실 특성은 PCS 대역에 비해 열화한 특성을 보이지만 이는 기존의 다른 다이플렉서들과의 비교시, 큰 차이가 없음을 알 수 있으며, 감쇄도 특성 또한 -20dB를 훨씬 넘는 마진을 가져 모든 주파수 대역에서의 충분한 마진을 확보하고 있음을 알 수 있다. m9와 m10은 DCN 대역에서의 반사 손실을 m11과 m12는 PCS 대역에서의 반사손실을 표시한 것으로서 각각 대역에서 최소 -13.16dB와 -12.43dB를 나타내며, 이 역시 -10dB를 훨씬 넘는 마진을 가져 다이플렉서로서의 역할을 충실히 수행함을 알 수 있다.

도 7과 도 8은 본 발명의 바람직한 일 실시예에 따른 수동소자를 이용하여 구성한 쿼드플렉서의 개념도이다.

도 7은 디스크리트 (Discrete) 수동소자인 인덕터와 커패시터를 이용하여 동박 회로기판에 실장하여 구성한다. 이때, DCN 대역 및 PCS 대역의 송수신 대역통과 필터의 경우 쏘우 (SAW)나 보우 (BAW) 필터 혹은 듀플렉서를 이용하여 기판 위에 실장하여 구현한다.

또한, 도 8은 수동소자인 인덕터와 커패시터를 적층형 세라믹, 유기 패키징 기판에 내장하고, DCN 대역 및 PCS 대역의 송수신 대역통과 필터의 경우 쏘우 (SAW)나 보우 (BAW) 필터 혹은 듀플렉서를 이용하여 기판 위에 실장후, 와이어 본딩이나 플립칩 본딩으로 연결하여 구현한다.

도 1은 일반적인 듀얼 밴드 이동통신 단말기의 RF 송수신단의 구성요소를 개략적으로 도시한 블록도.

도 2는 기존 쿼드플렉서 내부에 삽입되는 다이플렉서 회로의 구성요소를 도시한 회로블록도.

도 3은 본 발명에 의한 듀얼 밴드 이동통신 단말기의 쿼드플렉서 회로의 구성요소를 도시한 회로블록도.

도 4는 본 발명에 의한 듀얼 밴드 이동통신 단말기의 쿼드플렉서 내부의 다이플렉서의 다른 설계 예시 회로블록도.

도 5는 상기 도 2의 회로를 이용한 쿼드플렉서의 각 주파수 대역에서의 분리도 특성을 보인 그래프.

도 6은 상기 도 2의 회로 내에서 다이플렉서의 DCN 및 PCS 대역에서의 분리도 특성을 보인 그래프.

도 7은 본 발명에 의한 쿼드플렉서를 디스크리트 수동 소자를 이용하여 제작하는 개념도.

도 8은 본 발명에 의한 쿼드플렉서를 적층형 세라믹, 유기 패키징 기판에 내장한 수동 소자를 이용하여 제작하는 개념도.

Claims (7)

1. 안테나의 타단에 접속하여 DCN 대역과 PCS 대역을 분리하는 다이플렉서와 DCN 대역의 송수신 신호를 선택적으로 분리하는 듀플렉서 및 필터, PCS 대역의 송수신 신호를 선택적으로 분리하는 듀플렉서 및 필터로 구성된 쿼드플렉서.
2. 제 1항에 있어서, DCN 대역과 PCS 대역을 분리하는 다이플렉서의 경우, DCN 대역 신호를 위한 커패시터와 인덕터가 병렬로 연결된 병렬 공진기와 PCS 대역 신호를 위한 고역통과 커패시터와 인덕터와 커패시터가 직렬로 연결된 직렬 공진기로 구성된 고역통과 필터로 구성된 다이플렉서.
3. 제 1항에 있어서, DCN 대역과 PCS 대역을 분리하는 다이플렉서의 경우, DCN 대역 신호를 위한 커패시터와 인덕터가 병렬로 연결된 병렬 공진기와 DCN 대역을 저지하기 위해 인덕터와 커패시터가 병렬로 연결된 병렬 공진기와 병렬 공진기의 종단에 연결되어 접지로 연결된 인덕터로 구성된 고역통과 필터로 구성된 다이플렉서.
4. 제 2항과 제 3항에 있어서, 상기 고역통과 필터와 저역통과 공진기는 하나 이상의 커패시터와 인덕터가 직렬 혹은 병렬로 연결되어 구현되는 것을 특징으로 하는 다이플렉서.
5. 제 1항에 있어서, DCN 대역 및 PCS 대역에서의 송수신 신호 분리를 위한 대역통과 필터 및 듀플렉서는 쏘우 (SAW)나 보우 (BAW), 고성능 수동소자로 구성된 필터 및 듀플렉서인 것을 특징으로 하는 쿼드플렉서.
6. 제 1항에 있어서, 본 발명에서 제안한 동일한 회로구조를 디스크리트 (Discrete) 수동소자를 이용하여 구현한 쿼드플렉서.
7. 제 1항에 있어서, 본 발명에서 제안한 동일한 회로구조를 저온 동시 소성 세라믹 적층기판 (Low temperature co-fired ceramic: LTCC), 유기 적층기판 혹은 동박 적층기판 (Printed Circuit Board: PCB)에 인덕터와 커패시터를 내장하여 구현한 쿼드플렉서.

Images