KR100691134B1 - 쿼드플렉서 - Google Patents

쿼드플렉서 Download PDF

Info

Publication number
KR100691134B1
KR100691134B1 KR1020060040598A KR20060040598A KR100691134B1 KR 100691134 B1 KR100691134 B1 KR 100691134B1 KR 1020060040598 A KR1020060040598 A KR 1020060040598A KR 20060040598 A KR20060040598 A KR 20060040598A KR 100691134 B1 KR100691134 B1 KR 100691134B1
Authority
KR
South Korea
Prior art keywords
signal
phase shifter
antenna
pcs
dcn
Prior art date
Application number
KR1020060040598A
Other languages
English (en)
Inventor
조정훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to US11/657,603 priority Critical patent/US20070173210A1/en
Priority to CN2007100029279A priority patent/CN101009495B/zh
Application granted granted Critical
Publication of KR100691134B1 publication Critical patent/KR100691134B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1638—Special circuits to enhance selectivity of receivers not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Filters And Equalizers (AREA)

Abstract

본 발명은 듀얼 밴드(Dual band) 단말기에 사용되는 쿼드플렉서 설계 구조에 관한 것으로서, 본 발명에 의한 쿼드플렉서(Quadplexer)는 안테나로부터 수신된 신호 중 제1신호를 차단하도록 개방점이 조정된 제1위상천이기 및 상기 제1위상천이기로부터 전달된 제2신호를 송신 신호와 분리하는 제1신호분리기를 포함하는 제1신호분리부; 및 상기 안테나로부터 수신된 신호 중 제2신호를 차단하도록 개방점이 조정된 제2위상천이기 및 상기 제2위상천이기로부터 전달된 제1신호를 송신 신호와 분리하는 제2신호분리기를 포함하는 제2신호분리부를 포함한다.
본 발명에 의하면, 하나의 안테나를 통하여 수신된 2개의 주파수 대역의 신호를 정확하게 분리하는 분기 특성을 갖고, 신호 손실을 최소화할 수 있으며, 위상천이기가 송수신 신호의 매칭 역할을 동시에 수행함으로써 매칭 소자의 수를 최소화할 수 있는 효과가 있다.

Description

쿼드플렉서{Quadplexer}
도 1은 종래의 듀얼 밴드 이동통신단말기의 구성요소를 개략적으로 도시한 블록도.
도 2는 본 발명의 실시예에 따른 쿼드플렉서의 구성요소를 개략적으로 도시한 블록도.
도 3은 본 발명의 실시예에 따른 쿼드플렉서에 구비되는 위상천이기의 구성요소를 예시적으로 도시한 회로도.
도 4는 본 발명의 실시예에 따른 쿼드플렉서에 구비되는 DCN 듀플렉서의 입력임피던스 특성을 도시한 스미스 차트.
도 5는 본 발명의 실시예에 따른 쿼드플렉서 투과계수의 특성곡선을 도시한 실험 그래프.
〈도면의 주요 부분에 대한 부호의 설명〉
100: 쿼드플렉서 110: 안테나
120: 제1위상천이기 130: 제2위상천이기
140: PCS 듀플렉서 150: DCN 듀플렉서
160: PCS 신호처리부 170: DCN 신호처리부
본 발명은 듀얼 밴드(Dual band) 단말기에 사용되는 쿼드플렉서 설계 구조에 관한 것이다.
최근에 이동통신시스템은 소비자의 다양한 요구를 만족시키기 위해 보다 복잡한 기능을 구비하는 추세에 있다. 또한, 이동통신단말기는 부품의 간소화와 소형화를 통해 휴대가 간편해야 한다는 제한 사항이 따른다. 그 일환으로 근래의 이동통신단말기는 서로 다른 2개의 주파수 대역을 하나의 안테나를 통해 동시에 수신하여 분리할 수 있는 다이플렉서를 구비하여 2개의 주파수 대역을 갖는 신호를 함께 처리할 수 있는 듀얼 밴드 단말기가 등장했다.
일반적으로 듀얼 밴드 이동통신단말기는 다른 주파수 대역의 신호 예를 들면, CDMA 주파수 대역(824 ~894㎒)과 PCS 주파수 대역의(1.85 ~ 1.99㎓) 신호를 하나의 입력단으로 수신하여 두 개의 출력단으로 각각 분리할 수 있는 다이플렉서를 구비한다.
또한, 듀얼 밴드 이동통신단말기는 다이플렉서를 구비하여 다른 주파수 대역의 신호를 분리하는 대신 스위칭 소자 가령, SPDT(Single Pole Double Throw)를 이용할 수 있다.
도 1은 종래의 듀얼 밴드 이동통신단말기의 구성요소를 개략적으로 도시한 블록도이다.
도 1에 의하면, 종래의 듀얼 밴드 이동통신단말기의 PCS/DCN 송수신기(10)는 다이플렉서(11), DCN 듀플렉서(12), PCS 듀플렉서(13), DCN 신호처리부(14), PCS 신호처리부(15)를 포함하여 구성된다.
여기서, 도면에 표시되지는 않았으나 GPS 신호의 처리를 위하여 GPS 수신기가 별도로 구비될 수 있으며, 상기 GPS 수신기는 GPS 수신 안테나, GPS 쏘우(SAW) 필터, GPS LNA(Low Noise Amplifier) 및 GPS신호처리부를 포함한다.
상기 다이플렉서(11)는 듀얼 밴드 안테나를 통하여 수신된 두 개의 주파수 대역을 분리하여 상기 DCN 듀플렉서(12) 또는 상기 PCS 듀플렉서(13)로 전달한다.
일반적으로 상기 다이플렉서(11)는 적층칩형 다이플렉서로 구비될 수 있는데, 적층칩형 다이플렉서는 고대역필터와 저대역필터를 도전성 패턴으로 구현한 복수개의 유전체 기판을 적층하여 구성한 부품으로서, 하나의 안테나를 통해 입력된 신호를 각각의 주파수대역의 신호로 분리시키고, 분리된 주파수 신호를 그 후단에 배치된 각각 대역에 따른 신호처리부로 제공한다.
상기 DCN 듀플렉서(12)와 상기 PCS 듀플렉서(13)는 고대역필터와 저대역필터를 구비하고, 상기 다이플렉서(11)로부터 전달된 DCN 수신신호를 DCN 신호처리부(14)로, PCS 수신신호를 PCS 신호처리부(15)로 전달되어 음성신호로 재생된다.
또한, 상기 다이플렉서(11)를 통과한 DCN 송신신호 및 PCS 송신신호는 상기 안테나를 통해 전송된다.
그러나, 종래의 듀얼 밴드 이동통신단말기의 PCS/DCN 송수신기(10)는 듀얼 신호를 분리하기 위해 다이플렉서 또는 SPDT가 이용될 수 있는데, 이것을 하나의 FEM(Front End Module)으로 구현하는 것은 여파기로써의 역할과 임피던스 매칭 역 할을 구분하여 설계하는 것으로서 모듈 사이즈의 소형화에 한계로 작용한다.
따라서, 쿼드플렉서가 단일 모듈로 구현됨에 있어서, 여파기 기능, 임피던스 및 잡음 성분신호의 억제 역할을 모두 수행할 수 있으며, 이동통신단말기에 실장될 수 있는 소형 모듈의 설계가 필요하다.
본 발명은 하나의 입력단자를 통해 입력된 신호를 다른 출력 단자를 통해 4개의 주파수 대역으로 정확하게 분리할 수 있는 분기특성을 갖으며, 이동통신단말기에 실장되기에 적합하도록 소형화된 쿼드플렉서를 제공한다.
본 발명에 의한 쿼드플렉서(Quadplexer)는 안테나로부터 수신된 신호 중 제1신호를 차단하도록 개방점이 조정된 제1위상천이기 및 상기 제1위상천이기로부터 전달된 제2신호를 송신 신호와 분리하는 제1신호분리기를 포함하는 제1신호분리부; 및 상기 안테나로부터 수신된 신호 중 제2신호를 차단하도록 개방점이 조정된 제2위상천이기 및 상기 제2위상천이기로부터 전달된 제1신호를 송신 신호와 분리하는 제2신호분리기를 포함하는 제2신호분리부를 포함한다.
또한, 본 발명에 의한 쿼드플렉서에 구비되는 상기 신호분리기는 듀플렉서(Duplexer)이고, 상기 신호분리기는 고성능수동소자(IPD)로 구비된 고대역필터 및 저대역필터를 포함한다.
또한, 본 발명에 의한 쿼드플렉서에 구비되는 상기 위상천이기는 상기 신호분리기와 직렬로 연결되는 커패시터와 상기 커패시터에 병렬로 연결되는 인덕터 또 는 상기 신호분리기와 직렬로 연결되는 인덕터와 상기 인덕터에 병렬로 연결되는 커패시터로 구현되는 회로를 포함한다.
또한, 본 발명에 의한 쿼드플렉서에 구비되는 상기 제1위상천이기는 상기 안테나에 직렬로 연결되는 커패시터와 상기 커패시터에 병렬로 연결되는 인덕터를 포함하고, 상기 제2위상천이기는 상기 안테나에 직렬로 연결되는 인덕터와 상기 인덕터에 병렬로 연결되는 커패시터를 포함한다.
이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 쿼드플렉서에 대하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 쿼드플렉서의 구성요소를 개략적으로 도시한 블록도이다.
도 2에 의하면, 본 발명의 실시 예에 따른 쿼드플렉서(100)는 제1위상천이기(120), 제2위상천이기(130), PCS 듀플렉서(140), DCN 듀플렉서(150)를 포함하여 구성되는데, 상기 제1위상천이기(120) 및 상기 제2위상천이기(130)는 입력측으로 안테나(110)와 연결되고, 상기 PCS 듀플렉서(140) 및 상기 DCN 듀플렉서(150)의 출력단은 각각 PCS 신호처리부(160) 및 DCN 신호처리부(170)와 연결되는 구조를 가진다.
여기서, 상기 PCS/DCN 듀플렉서(140, 150)는 각각 송신필터와 수신필터로 구비될 수 있고, 상기 PCS 신호처리부(160)와 DCN 신호처리부(170)는 각각 수신처리부와 송신처리부로 구성될 수 있다.
또한, 도면상으로는 표시되지 않았으나 GPS 신호 처리를 위하여 GPS 수신기 가 추가로 구성될 수 있으며, 상기 GPS 수신기가 추가되는 경우 GPS 수신 안테나, GPS 쏘우 필터, GPS 저잡음 증폭기 및 GPS 신호처리부를 포함한다.
상기 안테나(110)는 듀얼 밴드 안테나로서, 두 개의 다른 주파수 대역의 신호를 입력받는데, 예를 들어 CDMA 주파수 대역(824 ~894㎒)과 PCS 주파수 대역(1.85 ~ 1.99㎓)의 신호를 입력받는다.
상기 위상천이기(120, 130)는 전자소자를 이용하여 회로로 구현된 것으로서, 하나 이상의 커패시터와 인덕터가 병렬 연결되며, 상기 안테나(110)로부터 수신된 신호 중 전달하지 않을 신호를 차단하도록 개방점이 조정된다.
즉, 상기 제1위상천이기(120)는 안테나(110)로부터 수신된 PCS 신호와 DCN 신호 중에서 PCS 신호는 통과시키고 DCN 신호는 차단하도록 개방점이 조정되며, 반면 상기 제2위상천이기(130)는 DCN 신호는 통과시키고 PCS 신호는 차단하도록 개방점이 조정된다.
따라서, 상기 PCS 듀플렉서(140)는 PCS 신호가 전달되고, 상기 DCN 듀플렉서(150)는 DCN 신호가 전달된다.
상기 PCS 듀플렉서(140)와 상기 DCN 듀플렉서(150)는 고집적 수동소자(IPD; Integrated Passive Device)로 구성된 고대역필터(HPF: High Pass Filter)와 저대역필터(LPF: Low Pass Filter)(도시되지 않음)로 이루어지고, 주파수 분할 다중화 방식을 적용하여(여러 주파수 신호가 동시에 혼재된) 전체 신호를 주파수 스펙트럼이 중첩되지 않는 두 개의 주파수 대역으로 분리한다.
상기 고대역필터는 제1위상천이기(120) 및 제2위상천이기(130)로부터 인입된 PCS 신호 및 DCN 신호 중에서 상대적으로 고대역인 수신신호를 통과시키고, 상기 저대역필터는 저대역인 송신신호를 통과시킨다.
따라서, 상기 PCS 듀플렉서(140)는 전달된 PCS 신호를 필터링하여 1.85 ~ 1.91㎓의 송신신호와 1.93 ~ 1.99㎓의 수신신호로 분리하고, 상기 DCN 듀플렉서(150)는 전달된 DCN 신호를 824 ~ 849㎒의 송신신호와 869 ~ 894㎒의 수신신호로 분리한다.
이렇게 신호가 분리되면, 상기 PCS 듀플렉서(140) 또는 상기 DCN 듀플렉서(150)에서 전달된 송신신호는 상기 안테나(110)를 통해 외부로 전송되고, 수신신호는 상기 PCS 신호처리부(160) 또는 상기 DCN 신호처리부(170)로 전달되어 재생된다.
따라서, 상기 제1위상천이기(120) 및 상기 제2위상천이기(130)는 상기 안테나(110)로 입력된 신호 중 PCS 신호는 PCS 듀플렉서(140)로 전달되고 DCN 듀플렉서(150)로 누설되지 않고, DCN 신호는 DCN 듀플렉서(150)로 전달되고 PCS 듀플렉서(140)로 누설되지 않도록 상대 신호에 대해서 오픈회로(Open circuit)가 되도록 위상이 조정된다.
도 3은 본 발명의 실시예에 따른 쿼드플렉서에 구비되는 위상천이기의 구성요소를 예시적으로 도시한 회로도이다.
도 3에 의하면, 본 발명의 실시예에 따른 위상천이기(120, 130)는 하나 이상의 인덕터 및 커패시터로 구현될 수 있는데, 제1실시 예(a)는 한 개의 커패시터(C)와 2개의 인덕터(L1, L2)가 병렬 연결된 구조이고, 제2실시 예(b)는 한 개의 인덕 터(L)와 2개의 커패시터(C1, C2)가 병렬 연결된 구조이다.
여기서, 주로 상기 제1실시 예(a)는 상기 제1위상천이기(120)로 사용되고, 상기 제2실시 예(b)는 제2위상천이기(130)로 사용되어진다. 물론, 단말기의 특성에 따라 다양한 회로 구성을 가질 수 있다.
상기 위상천이기(120, 130)는 상대 신호에 대해서 오픈회로가 되도록 임피던스를 조정하도록 회로의 전자소자 값을 결정하는데, low pass type(도3 b)의 인덕터(L) 및 커패시터(C)의 값은 아래 수학식1에 의해서 결정되며, High pass type(도3 a)의 인덕터(L) 및 커패시터(C)의 값은 수학식2에 의해서 결정된다.
Figure 112006031799403-pat00001
Figure 112006031799403-pat00002
,
Figure 112006031799403-pat00003
Figure 112006031799403-pat00004
,
여기서, f0는 위상변위 중심주파수, Π는 원주율로 대략 3.14, L은 인덕터 값, C는 커패시터 값을 의미한다. Z0 는 스트립의 특성 임피던스로 50 Ω이된다. 그리고, Y0 = 1/Z0이고, βl은 위상 변위 중심주파수의 위상 변위가 된다.
예를 들어, 제1위상천이기(120)의 경우 도4에서처럼 PCS 신호에 대해서 오픈 회로가 되도록 임피던스가 조정되어야 하므로, PCS 중심 주파수 1880MHz에서 108도의 위상 변위가 필요할 경우, 전술한 수식에 따라 인덕터와 커패시터는 각각 "4[nH]", "2.3[pF]"로 구비될 수 있다.
도 4는 본 발명의 실시 예에 따른 쿼드플렉서에 구비되는 DCN 듀플렉서의 입력임피던스 특성을 도시한 스미스 차트이다.
도 4에 의하면, 가령 어느 신호의 부하 임피던스 좌표점이 스미스 차트상의 A점에 형성되면, 이때의 회로는 신호 측면에서 오픈 회로로 동작되는 것을 의미하고, 부하 임피던스 좌표점이 스미스 차트상의 B점에 형성되면 이때의 회로는 신호 측면에서 쇼트 회로로 동작되는 것을 의미한다.
상기 DCN 듀플렉서(150)의 입력임피던스가 스미스 차트상의 C점에 표현될 때, PCS 신호에 대해서는 오픈회로로 동작해야 하므로 스미스 차트상의 A점으로 임피던스를 매칭해야 한다.
즉, 상기 제2위상천이기(130)는 상기 DCN 듀플렉서(150)가 PCS 신호에 대해 오픈회로가 되도록 위상을 변화시켜 매칭함으로써, 다이플렉서(Diplexer)의 역할과 듀플렉서(Duplexer)의 기능을 동시에 수행하게 된다.
마찬가지로, 상기 제1위상천이기(120)는 상기 PCS 듀플렉서(140)가 DCN 신호에 대해 오픈회로가 되도록 고임피던스(High Impedance)로 매칭된다.
이와 같이, 상기 위상천이기(120, 130)를 통하여 입력된 신호는 신호 손실이 거의 발생되지 않고 신호처리부(160, 170)로 전달될 수 있다.
도 5는 본 발명의 실시예에 따른 쿼드플렉서 투과계수의 특성곡선을 도시한 실험 그래프이다.
도 5에 의하면, S파라미터는 입력포트에 대한 출력포트의 전달비율을 의미하는데, 그래프의 x축은 주파수를, y축은 S파라미터의 크기를 dB스케일로 나타낸 값을 의미한다.
즉, S(1,2)는 2번단으로 입력된 전압/전력이 1번단으로 전달되는 비율을 의미하며, S(1,3)은 3번단으로 입력된 전압/전력에 대한 1번단의 출력 비율로서 반사계수를 의미한다.
도 5에 표시된 dB(S(n,m)) 수치는 안테나 단으로부터 각 PCS/DCN 단으로 전달되거나 또는 그 반대로 전달되는 전력의 비율을 의미한다. 예를 들면, 안테나단을 "n", PCS 송신단을 "m"이라고 했을때, PCS 송신단 "m"으로부터 안테나단 "n"으로 전달되는 전력의 비율 즉 전달 특성을 의미한다.
도 2에서, 안테나단을 1번, PCS송신단을 2번, PCS수신단을 3번, DCN송신단을 4번(또는 6번), DCN수신단을 5번이라고 할 경우, 도 5에서 m1 ~ m2는 824.2 ~ 849.6㎒의 주파수에 대한 DCN송신단(4)으로부터 안테나단(1)으로의 전달 특성을 의미하고, m3 ~ m4는 869.6 ~ 893.6㎒의 주파수에 대한 안테나단(1)으로부터 DCN수신단(5)으로의 전달 특성을 의미한다.
또한, m5 ~ m6은 1.85 ~ 1.91㎓의 주파수에 대한 PCS송신단(2)으로부터 안테나단(1)으로의 전달 특성을 의미하고, m7 ~ m8은 1.93 ~ 1.99㎓의 주파수에 대한 안테나단(1)으로부터 PCS수신단(3)으로의 전달 특성을 나타낸다(즉, PCS신호, DCN 신호의 송수신 주파수 대역에서 안테나(1)와 각각의 송수신 단자 사이에 전달되는 비율은 "1"이며, dB{S}의 값은 "0"이 되고 이는 입력된 신호가 모두 출력 포트로 전달되는 것을 의미한다.
m9는 잡음신호로 분류되는 1.5 GHz 대역의 주파수 신호가 DCN송신단(6)으로부터 안테나단(1)으로의 전달되는 특성을 의미한다.
상기 실험 그래프에서 DCN/PCS 신호의 송수신 대역에서의 신호손실(감쇄)은 -2.158 dB 내지 -3.719 dB인 반면 잡음에 대한 감쇄는 -48.86 dB인 것을 확인할 수 있다. 즉, 신호손실은 작아지고 잡음의 감쇄는 증가된 것을 확인할 수 있다.
이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 의한 쿼드플렉서는 하나의 안테나를 통하여 수신된 2개의 주파수 대역의 신호를 정확하게 분리하는 분기 특성을 갖고, 신호 손실을 최소화할 수 있으며, GPS수신기로 전달되는 잡음 성분의 신호를 최소화할 수 있다.
또한, 위상천이기가 송수신 신호의 매칭 역할을 동시에 수행함으로써 매칭 소자의 수를 최소화할 수 있는 효과가 있다.

Claims (6)

  1. 안테나로부터 수신된 신호 중 제1신호를 차단하도록 개방점이 조정된 제1위상천이기 및 상기 제1위상천이기로부터 전달된 제2신호를 송신 신호와 분리하는 제1신호분리기를 포함하는 제1신호분리부; 및
    상기 안테나로부터 수신된 신호 중 제2신호를 차단하도록 개방점이 조정된 제2위상천이기 및 상기 제2위상천이기로부터 전달된 제1신호를 송신 신호와 분리하는 제2신호분리기를 포함하는 제2신호분리부를 포함하는 쿼드플렉서(Quadplexer).
  2. 제 1항에 있어서, 상기 신호분리기는
    듀플렉서(Duplexer)인 것을 특징으로 하는 쿼드플렉서.
  3. 제 1항에 있어서, 상기 신호분리기는
    고성능수동소자(IPD)로 구비된 고대역필터 및 저대역필터를 포함하는 것을 특징으로 하는 쿼드플렉서.
  4. 제 1항에 있어서, 상기 위상천이기는
    상기 신호분리기와 직렬로 연결되는 커패시터와 상기 커패시터에 병렬로 연결되는 인덕터 또는 상기 신호분리기와 직렬로 연결되는 인덕터와 상기 인덕터에 병렬로 연결되는 커패시터로 구현되는 회로를 포함하는 것을 특징으로 하는 쿼드플 렉서.
  5. 제 1항에 있어서, 상기 위상천이기는
    하나 이상의 커패시터와 인덕터가 병렬로 연결되어 구현되는 것을 특징으로 하는 쿼드플렉서.
  6. 제 1항에 있어서,
    상기 제1위상천이기는 상기 안테나에 직렬로 연결되는 커패시터와 상기 커패시터에 병렬로 연결되는 인덕터를 포함하고,
    상기 제2위상천이기는 상기 안테나에 직렬로 연결되는 인덕터와 상기 인덕터에 병렬로 연결되는 커패시터를 포함하는 것을 특징으로 하는 쿼드플렉서.
KR1020060040598A 2006-01-26 2006-05-04 쿼드플렉서 KR100691134B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/657,603 US20070173210A1 (en) 2006-01-26 2007-01-25 Signal processing apparatus
CN2007100029279A CN101009495B (zh) 2006-01-26 2007-01-26 信号处理设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060008515 2006-01-26
KR1020060008515 2006-01-26

Publications (1)

Publication Number Publication Date
KR100691134B1 true KR100691134B1 (ko) 2007-03-12

Family

ID=38102717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060040598A KR100691134B1 (ko) 2006-01-26 2006-05-04 쿼드플렉서

Country Status (2)

Country Link
KR (1) KR100691134B1 (ko)
CN (1) CN101009495B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016204377A1 (ko) * 2015-06-18 2016-12-22 엘지전자(주) 무선 디바이스
US9641149B2 (en) 2010-11-09 2017-05-02 Samsung Electronics Co., Ltd. Matching segment circuit to which radio frequency is applied and radio frequency integrated devices using the matching segment circuit
US10270148B2 (en) 2014-10-23 2019-04-23 Huawei Technologies Co., Ltd. Microstrip multiplexer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103905074A (zh) * 2012-12-27 2014-07-02 深圳富泰宏精密工业有限公司 无线通信装置
CN104104402A (zh) * 2013-04-07 2014-10-15 深圳富泰宏精密工业有限公司 电子装置
WO2014193051A1 (ko) * 2013-05-29 2014-12-04 주식회사 굿텔 멀티 밴드 안테나 시스템
DE102014110905A1 (de) * 2014-07-31 2016-02-04 Epcos Ag Duplexer mit verbesserter Reflektivität
CN106911355B (zh) * 2017-03-03 2019-06-18 上海华为技术有限公司 一种信号传输装置、信号传输系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200291356Y1 (ko) 2002-07-11 2002-10-09 뉴젠텔레콤(주) 멀티밴드용 스위칭 장치
KR20030091660A (ko) * 2002-05-27 2003-12-03 삼성전기주식회사 고주파 복합 부품
KR20050023641A (ko) * 2003-09-01 2005-03-10 엘지이노텍 주식회사 듀얼 밴드 듀플렉서 회로
KR20050023642A (ko) * 2003-09-01 2005-03-10 엘지이노텍 주식회사 듀플렉서 패키지 구조
KR20050031213A (ko) * 2003-09-29 2005-04-06 삼성전기주식회사 듀얼밴드 ｃｄｍａ 무선송수신 복합모듈

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH099218A (ja) * 1995-06-20 1997-01-10 Sony Corp テレビ多重データ抽出装置
CN1122415C (zh) * 1999-05-17 2003-09-24 上海贝尔有限公司 混合传输型安保终端
KR100451188B1 (ko) * 2002-03-19 2004-10-02 엘지전자 주식회사 이동통신단말기의 수신장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030091660A (ko) * 2002-05-27 2003-12-03 삼성전기주식회사 고주파 복합 부품
KR200291356Y1 (ko) 2002-07-11 2002-10-09 뉴젠텔레콤(주) 멀티밴드용 스위칭 장치
KR20050023641A (ko) * 2003-09-01 2005-03-10 엘지이노텍 주식회사 듀얼 밴드 듀플렉서 회로
KR20050023642A (ko) * 2003-09-01 2005-03-10 엘지이노텍 주식회사 듀플렉서 패키지 구조
KR20050031213A (ko) * 2003-09-29 2005-04-06 삼성전기주식회사 듀얼밴드 ｃｄｍａ 무선송수신 복합모듈

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9641149B2 (en) 2010-11-09 2017-05-02 Samsung Electronics Co., Ltd. Matching segment circuit to which radio frequency is applied and radio frequency integrated devices using the matching segment circuit
US10270148B2 (en) 2014-10-23 2019-04-23 Huawei Technologies Co., Ltd. Microstrip multiplexer
WO2016204377A1 (ko) * 2015-06-18 2016-12-22 엘지전자(주) 무선 디바이스
US10840966B2 (en) 2015-06-18 2020-11-17 Lg Electronics Inc. Wireless device

Also Published As

Publication number Publication date
CN101009495B (zh) 2011-11-09
CN101009495A (zh) 2007-08-01

Similar Documents

Publication Publication Date Title
EP3496278B1 (en) System and method for a radio frequency filter
KR100691134B1 (ko) 쿼드플렉서
US9240622B2 (en) Circuit arrangement including hybrids and duplexers between antenna, transmission and reception ports
CN107689778B (zh) 高频模块以及通信装置
US10236925B2 (en) High frequency front-end circuit and communication device
JP6965581B2 (ja) 高周波モジュール及び通信装置
CN107735955B (zh) 高频前端电路
KR20050075433A (ko) 대역 분리 전자 장치 및 방법
JP2004312741A (ja) 一体型の二帯域インダクタンス及びその応用
JP2017208656A (ja) スイッチモジュール及び高周波モジュール
US20210250111A1 (en) Multiplexer, filter, and communication device
CN107534452B (zh) 射频电路以及射频模块
US20070173210A1 (en) Signal processing apparatus
WO2012011309A1 (ja) 分波器
US7816997B2 (en) Antenna multiplexer with a Pi-network circuit and use of a Pi-network
CN108880570B (zh) 具有接收频带可变滤波功能的多频带射频发送器
US20170126197A1 (en) Broadband matching circuit for capacitive device
JP3982683B2 (ja) 無線通信回路
US20220311455A1 (en) Radio-frequency circuit and communication device
KR100565299B1 (ko) 트라이 모드 단말기의 트리플렉서 회로
US11881844B2 (en) Multiplexer
KR100705261B1 (ko) 퀸트플렉서
CN111869115B (zh) 具备泄漏消除功能的双工滤波器装置
KR100726593B1 (ko) 퀸트플렉서
KR100737153B1 (ko) 퀸트플렉서

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee