KR101045145B1 - 저전압 차분신호의 전송거리 연장 송신장치 및 그 수신장치 - Google Patents

Abstract

본 발명의 목적은 저전압 차분신호 방식의 전기 신호를 입력받아 구동할 수 있도록 되어 있는 고해상도 HD급 이상의 패널을 적용한 디스플레이 장치에 있어서, 저전압 차분신호의 전기적 특성으로 인하여 패널 표시부와 영상신호 출력장치(구동장치)의 연결 길이를 연장하는 송신장치 및 수신장치에 대한 것으로서 저전압 차분신호를 입력받아 증폭신호로 증폭하는 저전압 차분신호 입력부, 증폭신호를 직렬신호로 직렬화하는 데이터 직렬화부 및 직렬신호를 출력하는 직렬신호 출력부를 포함하는 저전압 차분신호의 전송거리 연장 송신장치와 직렬신호를 수신하는 직렬신호 수신부, 수신부에서 수신된 직렬신호를 병렬화하는 데이터 병렬화부 및 데이터 병렬화부에서 병렬화된 신호를 저전압 차분신호로 출력하는 저전압 차분신호 출력부를 포함하는 저전압 차분신호의 전송거리 연장 수신장치로 구성된다.

Description

저전압 차분신호의 전송거리 연장 송신장치 및 그 수신장치{Transmitter and receiver for extention of LVDS transmission distance}

본 발명은 고해상도 영상신호을 출력하는 영상신호출력장치와 고해상도 영상을 표시하는 패널 표시부 사이의 저전압 차분신호 인터페이스 방식에 대한 것으로서 특히 기존 방식과 비교하여 저전압 차분신호의 전송거리를 연장할 수 있는 장치에 대한 것이다.

저전압 차분신호(Low voltage differential signaling, LVDS) 방식은 차분 신호 시스템으로서 송신기에서 서로 다른 2개의 전압을 전송하는 것을 의미하고, 수신기에서 이것들을 비교한다. 저전압 차분신호는 정보 부호화에 두 전선 간의 전압차를 사용하며, 표준 전압인 5V 대신 3.3V 또는 1.5V를 사용하여 저전압이라 칭한다. 송신기는 일반적으로 3.4 mA의 적은 전류를 소모하나 전선 수나 전송하는 논리 레벨에 따라 달라진다. 전류는 수신기 끝단에 있는 100Ω 내지 120Ω(옴)의 저항(케이블의 특성 임피던스를 맞춤)을 통과하여 소모되며, 다른 전선을 따라서 반대방향으로 되돌아간다. 옴의 법칙에 의해서 저항 사이에 걸리는 전압은 대략 350mV이다. 수신기는 이 전압의 극성을 감지하여 논리 레벨을 판단한다. 신호의 형태는 전류 루프(Current loop)라고 한다.

저전압 차분신호는 신호의 진폭이 작고 두 연선이 전자기적으로 잘 결합되어 있기 때문에 방사되는 전자기적 잡음과 이에 따른 전력 소모가 작다.

일반모드 전압이 연선 전압의 경우, 대략 1.25V로 낮은 수준이므로 저전압 차분신호는 2.5V 이하의 저전압 IC에 다양하게 적용할 수 있다. 350mV의 낮은 차분 전압은 저전압 차분신호 방식이 다른 시스템보다 적은 전력을 소모하게 한다. 예를 들어 저전압 차분신호 부하 저항에서의 정격 전력 소모는 1.2mW이지만, RS-422 신호의 부하 저항에 의한 전력 소모는 90mW이다. 부하 저항이 없으면 모든 데이터 비트에 대해 전체 전선의 부하를 걸거나 제거해야 한다. 고속 주파수와 부하 저항을 사용하면, 하나의 비트가 전선의 한 부분에만 걸치기 때문에 좀 더 전력효율이 좋다. 하지만 저전력 차분신호 인터페이스는 저전력 구동소자를 위한 인터페이스 방식으로서 짧은 거리의 전송을 위해 설계된 방식이므로 장거리로 전송하기 위한 방법은 별도로 검토되어야 한다.

본 발명의 목적은 저전압 차분신호 방식의 전기 신호를 입력받아 구동할 수 있도록 되어 있는 고해상도 HD급 이상의 패널을 적용한 디스플레이 장치에 있어서, 저전압 차분신호의 전기적 특성으로 인하여 패널 표시부와 그 패널 표시부에 대한 구동장치의 연결 길이를 길게 할 수 없는 단점을 보완하기 위한 것이다.

전기적 특성으로 인한 전송거리의 제약으로 패널 표시부와 구동장치가 반드시 함께 장착되어야 하는 제약을 극복하고 성능 향상, 외관 개선, 비용 절감을 위하여 패널 표시부와 구동장치를 분리하여 장착할 수 있는 방법을 제시하고자 한다.

본 발명의 상기 목적은 저전압 차분신호를 입력받아 증폭신호로 증폭하는 저전압 차분신호 입력부, 증폭신호를 직렬신호로 직렬화하는 데이터 직렬화부 및 직렬신호를 출력하는 직렬신호 출력부를 포함하는 저전압 차분신호의 전송거리 연장 송신장치에 의해 달성된다.

본 발명에 따른 저전압 차분신호의 전송거리 연장 송신장치에 있어서 증폭신호의 기준클럭 신호를 참조하여 위상고정루프 클럭신호를 발생시키는 위상고정루프 회로 및 위상고정루프 클럭신호를 기준으로 증폭신호를 직렬화하되 한 주기의 데이터를 병렬화한 후 동기화 비트를 추가하는 데이터 처리회로를 포함하는 것이 바람직하다.

이때 위상고정루프 회로는 증폭신호의 기준클럭 신호 주파수에 증폭신호의 데이터 라인 수를 곱한 값을 위상고정루프 클럭신호의 주파수 값으로 계산하는 것이 바람직하다.

한편, 본 발명에 따른 저전압 차분신호의 전송거리 연장 송신장치에 있어서 직렬신호 출력부는 직렬신호를 증폭하고 복수의 경로로 각각 직렬신호를 출력하는 것을 특징으로 하는 저전압 차분신호의 전송거리 연장 송신장치.

본 발명의 다른 목적은 본 발명에 따른 저전압 차분신호의 전송거리 연장 송신장치에서 송신된 직렬신호를 수신하는 직렬신호 수신부, 수신부에서 수신된 직렬신호를 병렬화하는 데이터 병렬화부 및 데이터 병렬화부에서 병렬화된 신호를 저전압 차분신호로 출력하는 저전압 차분신호 출력부를 포함하는 저전압 차분신호의 전송거리 연장 수신장치에 의해 달성된다.

본 발명에 따른 저전압 차분신호의 전송거리 연장 수신장치에 있어서 데이터 병렬화부는 직렬신호의 동기화 비트를 참조하여 제1항의 위상고정루프 클럭의 주파수를 산출하는 기준클럭 신호 복원회로 및 위상고정루프 클럭의 주파수를 참조하여 직렬신호를 병렬화하는 수신 데이터 처리회로를 포함하는 것이 바람직하다.

이때 기준클럭 신호 복원회로는 동기화 비트들이 도착하는 간격의 시간에 출력 데이터 라인의 수로 나눈 값을 클럭신호의 주기로 계산하고, 클럭신호의 주기를 이용하여 위상고정루프 클럭의 주파수를 산출하는 것이 바람직하다.

패널 표시부와 구동장치가 분리가 되어 설치됨으로써 다양한 문제점을 해결할 수 있다. 버스를 예를 들면 일반적으로 버스에서는 모니터가 차량 앞쪽 천정에 설치되는데 표시부와 구동장치가 일체화된 모니터 본체 무게에 하중과 진동에 견딜 수 있도록 설계된 금속성 설치 브라켓의 무게가 더해지는 것이 필연적이다. 즉 필요 이상의 크기와 무게로 인하여 제품의 안정성과 탑승자의 안전에 많은 문제가 발생할 수밖에 없다. 본 발명을 적용하면 기존의 무게도 동시에 줄어들 수 있고, 그만큼의 비용 절감도 가능해지는 장점도 있다. 또한 기존의 모니터는 패널 뒷면에 구동장치와 기구물이 결합되어 두께 또한 두꺼워 장착위치의 공간을 많이 차지하는 단점이 있는데 이것은 버스와 같은 협소한 공간에서는 많은 제약 사항이 따르게 된다. 하지만 본 발명을 적용한 모니터는 패널과 소형 인터페이스 보드만 구성이 됨으로써 한층 더 얇게 구성이 될 수가 있으며, 구동 보드가 셋탑박스 등 다양한 형태로 별도 분리됨에 따라 DVD플레이어와 같은 영상기기(이하, 'AV장치'라 한다)의 입력도 모니터에 직접 연결되지 않고 분리된 구동장치와 연결함으로써 기능의 확장성, 장착 작업의 편의성, 개별 기기의 장애 진단 용이성, 공간 활용도 재고, 수려한 장착 외관 등 많은 장점이 있다.

도 1은 본 발명이 사용되는 실시형태의 개략 구성도,
도 2는 본 발명의 일실시예에 따른 송신장치의 개념도,
도 3은 본 발명의 일실시예에 따른 수신장치의 개념도,
도 4a는 본 발명의 일실시예에 따른 송신장치에 입력되는 신호 파형도,
도 4b는 본 발명의 일실시예에 따른 송신장치에서 변환되는 신호 파형도이다.

본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 고안을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

본 실시예는 저전압 차분신호를 직렬신호로 변환하여 전송하는 송신장치(200)와 직렬신호를 수신하여 저전압 차분신호로 복원하는 수신장치(110)의 두 가지 장치의 조합으로 구성되며, 도 1은 본 실시예의 송신장치(200, 도 2참조)를 포함하는 구동장치(150)와 AV장치(180), 패널 표시부(100)의 연결관계를 나타낸 개념도이다.

도 1에 도시된 바와 같이 본 실시예의 송신장치(200)는 패널 표시부(100)를 구동시키는 구동장치(150) 내부에 위치하여 아날로그 디지탈 변환기의 저전압 차분신호 출력수단(단자 또는 케이블)에 연결되며, 본 실시예의 수신장치(110)는 패널 표시부(100)의 저전압 차분신호 입력수단(단자 또는 케이블)에 연결된다. 구동장치(150)에는 영상신호를 디스플레이 패널에 적합한 신호로 변환해 주는 그래픽 프로세서를 탑재한 아날로그 디지탈 변환기가 내장되어 AV장치(180)로부터 수신한 아날로그 영상신호를 디지털 신호인 저전압 차분신호로 변환하고 저전압 차분신호는 케이블을 통해 저전압 차분신호 출력수단으로 출력된다.

본 실시예에서의 저전압 차분신호는 정확하게는 다중 저전압 차분신호로서 병렬 형태로 전송되는 데이터로서 여기서는 후술하는 직렬신호와 대별되는 개념으로서 병렬신호로 지칭한다. 아날로그 디지탈 변환기에서 변환되어 저전압 차분신호 출력수단으로 출력되는 저전압 차분신호는 패널 표시부(100)에 연결될 경우 바로 영상으로 출력될 수 있는 신호이다. 그러나 저전압 차분신호를 패널 표시부(100)에 직접 연결하면 전송거리가 짧으므로 신호 길이의 연장을 위해 아날로그 디지탈 변환기에서 변환되어 저전압 차분신호 출력수단으로 출력되는 저전압 차분신호는 본 실시예의 송신장치(200)에서 직렬화한 데이터 신호로 전송하고 본 실시예의 수신장치(110)에서 이 데이터 신호를 저전압 차분신호로 복원하여 패널 표시부(100)로 전송된다.

본 실시예의 송신장치(200)는 구동장치(150)와 함께 AV 장치의 내부 또는 외부에 위치할 수 있으며, 도 2에 도시된 바와 같이 저전압 차분신호 입력부(210), 데이터 직렬화부(220) 및 직렬신호 출력부(230)로 구성된다.

저전압 차분신호 입력부(210)는 저전압 차분신호 커넥터와 전기적으로 차분신호 즉, '+'와 '-'의 신호를 트위스트된 케이블을 통해서 전송하는 신호를 입력받아 가공하는 입력 버퍼로 구성된다. 입력 버퍼는 350mV의 저전압 신호를 입력받아 5V의 증폭화된 신호로 변환하고, 증폭된 증폭신호는 고속의 신호처리 회로인 데이터 직렬화부(220)에서 직렬화된다.

데이터 직렬화부(220)는 간단한 회로로 구현될 수 있으므로 FPGA(Field Programmable Gate Array)로 구현될 수 있으며, 도 4a 및 도 4b에 구체적인 방법이 도시되어 있다.

직렬신호 출력부(230)는 데이터 직렬화부(220)에서 직렬화된 직렬신호를 전송 케이블(130)로 출력하는 기능을 한다. 직렬신호 출력부(230)는 별도의 단자이거나 단지 데이터 직렬화부(220)와 전송 케이블(130)의 접속부분일 수 있다. 한편, 전송 케이블(130)은 TTL신호의 전기적 특성에 따라 0V 내지 5V의 전위차를 갖는다.

전송 케이블(130)은 직렬신호 데이터를 수신하는 본 실시예의 수신장치(110)와 연결된다. 본 실시예의 수신장치(110)는 패널 표시부(100)의 외부 또는 내부에 위치할 수 있으며, 바람직하게는 패널 표시부(100)의 디스플레이 패널을 고정하기 위한 브라켓(120) 내부에 설치될 수 있다. 이때 수신장치(110)와 전송 케이블(130)의 접속은 단자를 이용할 수도 있으나 접속 부분이 외부에 노출되지 않도록 구성되는 것이 바람직하다.

본 실시예의 수신장치(110)는 도 3에 도시된 바와 같이 직렬신호 수신부(310), 데이터 병렬화부(320)와 저전압 차분신호 출력부(330)로 구성된다. 본 실시예의 수신장치(110)의 저전압 차분신호 출력부(330)에서 출력되는 신호는 정상적인 저전압 차분신호로서 아날로그 디지털 변환기(150)에서 생성된 저전압 차분신호와 동일한 신호이다. 패널 표시부(100)는 이 저전압 차분신호를 수신하여 정상적인 화면이 디스플레이 될 수 있다.

직렬신호 수신부(310)는 전송 케이블(130)로부터 수신한 직렬신호를 데이터 병렬화부(320)로 전달하는 역할을 하며, 별도의 단자이거나 단순한 전기적 접속점일 수 있다.

데이터 병렬화부(320)는 직렬신호의 데이터를 직렬신호의 역순으로 데이터 병렬화를 진행하여 병렬신호로 변환하고, 저전압 차분신호 출력부(330)에서는 이 병렬신호를 저전압 차분신호로서 출력한다. 데이터 병렬화부(320)는 간단한 회로로 구현될 수 있으므로 데이터 직렬화부(220)와 마찬가지로 FPGA(Field Programmable Gate Array)로 구현될 수 있다.

이하 도 4a 및 도 4b를 참조하여 도 2의 데이터 직렬화부(220)의 구체적인 방법을 설명하도록 한다. 도 4a는 데이터 직렬화부(220)에 입력되는 신호이며, 도 4b는 데이터 직렬화부(220)에서 데이터 직렬화에 사용하는 위상고정루프 클럭신호(PLLCLK)와 출력신호(OUTPUT)를 나타낸 것이다. 본 실시예에 따른 송신장치(200)에 있어서 데이터 직렬화부(220)는 입력된 신호의 기준클럭 신호(CLOCK)를 기준으로 위상고정루프 클럭신호(PLLCLK)를 발생시키는 위상고정루프 회로 및 위상고정루프 클럭신호(PLLCLK)를 기준으로 증폭신호를 직렬화하되 한 주기의 데이터를 병렬화한 후 동기화 비트를 추가하는 데이터 처리회로를 포함한다.

영상신호가 HD화질인 경우 도 4a에서와 같이 저전압 차분신호는 '+'와 '-'의 클럭신호(CLOCK)와 차분화된 네가지 신호 성분(DATA0, DATA1, DATA2, DATA3)으로 구성되고, 영상신호가 풀HD화질인 경우 듀얼 모드 방식의 저전압 차분신호가 사용된다. 본 실시예에서는 HD화질의 경우를 예를 들어 설명하도록 한다.

저전압 차분신호 입력부(210)에서 증폭된 신호를 고속 직렬화된 데이터로 변환하기 위해서는 위상고정루프(Phase Locked Loop, PLL) 클럭신호(PLLCLK)를 이용해야 하며, 위상고정루프 클럭신호(PLLCLK)의 주기는 저전압 차분신호의 클럭(CLOCK)을 이용한다.

위상고정루프 클럭신호(PLLCLK)의 주기를 구하는 수식은 다음과 같다.

<수식1> PLLCLK = 저전압 차분신호 클럭(CLOCK) x 데이터 라인 수(N)

위 <수식1>에서와 같이 위상고정루프 클럭신호(PLLCLK)의 주기는 데이터 라인 수(N)에 비례하므로 풀HD에서는 일반 HD에서보다 두 배의 위상고정루프 클럭신호(PLLCLK) 주기가 요구되어 진다. 이상과 같은 방식으로 위상고정루프 클럭신호(PLLCLK)를 출력하는 위상고정루프 회로는 FPGA에서 구현되며, 도 4a의 실시예에서 데이터 라인은 CLOCK, DATA0, DATA1, DATA2, DATA3이므로 데이터 라인 수 N은 5개이다.

데이터 처리회로에서는 위상고정루프 클럭신호(PLLCLK)에 동기되어 데이터의 직렬화가 이루어지게 되는데, 도 4a 및 도 4b의 실시예에서는 CLOCK을 제외한 DATA0, DATA1, DATA2, DATA3가 위상고정루프 클럭신호(PLLCLK)에 의해 직렬화가 이루어진다. 이에 따라 원래 하나의 클럭(CLOCK) 단위에 해당되는 각각의 데이터를 차례로 위상고정루프 클럭신호(PLLCLK)에 동기화함으로써 'N'배의 속도로 데이터의 고속 직렬화가 가능해 진다. 참고적으로 도 4b는 도 4a의 축척을 N배 확대한 것이다.

한편, 차후 복원을 위하여 한 주기의 데이터를 직렬화 한 후 동기화 비트를 추가한다. 즉, 데이터의 주기(CLOCK의 주기)의 직렬화를 마친 후 데이터의 정상적인 복원을 위하여 동기화 비트를 추가하게 되며, 도 4b의 출력신호인 OUTPUT을 참조하면 DATA0부터 DATA3까지의 데이터가 직렬화된 후 마지막에 S00, S10이 추가된 것을 볼 수 있다. 이때 추가된 S00, S10가 동기화 비트이다.

도 3의 데이터 병렬화부(320)의 구체적인 방법을 설명하면 다음과 같다. 데이터 병렬화부(320)는 기준클럭 신호 복원회로와 수신 데이터 처리회로로 나뉜다. 기준클럭 신호 복원회로는 수신된 직렬신호에서 각 동기화 비트가 도착하는 시간 간격을 통해 동기화 비트 사이의 시간 간격을 산출하고, 이를 이용하여 복원을 위한 클럭 주기를 계산한다. 동기화 비트는 본 실시예의 수신장치(110)에서 정상적인 데이터로 복원하기 위한 기준 신호로서 복원을 위한 클럭 주기는 아래와 같은 <수식2>를 이용하여 복원된다.

<수식2> 클럭 주기 = 동기화 비트 시간 간격 / 출력 데이터 라인 수(N)

이와 같이 본 실시예에서는 출력 데이터 라인의 수(N)가 정해져 있으므로 출력 데이터 라인의 수(N)와 동기화 비트의 도착 시간 간격을 확인하여 복원을 위한 클럭 주기를 계산해 위상고정루프 클럭 주파수를 산출할 수 있다.

데이터 병렬화부(320)의 수신 데이터 처리회로는 직렬신호의 동기화 비트 사이의 데이터 신호를 위상고정루프 클럭 주파수에 따라 분리하여 출력 데이터 라인에 순차적으로 분배하게 된다. 출력 데이터 라인의 클럭신호는 <수식1>을 이용하여 위상고정루프 클럭 주파수에서 출력 데이터 라인 수(N)를 나누어 복원한다.

본 발명의 송신장치(200)와 수신장치(110) 그리고 AV장치(180), 아날로그 디지털 변환기(150) 및 패널 표시부(100)의 동작을 순차적으로 설명하면 다음과 같다.

먼저 송신장치(200)에 신호가 입력되기 전 아날로그 디지털 변환기(150)는 AV장치(180)로부터 수신한 아날로그 영상신호를 저전압 차분신호인 디지털신호로 변환한다(T00). 저전압 차분신호를 입력받은 저전압 차분신호 입력부(210)에서는 입력받은 신호를 증폭한다(T01). 데이터 직렬화부(220)에서는 증폭된 신호의 기준클럭을 이용해 위상고정루프 클럭을 설정한다(T02). 설정된 위상고정루프 클럭을 기준으로 증폭된 신호를 직렬화하고, 직렬화된 신호에는 기준클럭의 한 주기마다 동기화 비트를 삽입한 후(T03), 직렬신호 출력부(230)를 통해 직렬신호를 전송 케이블(130)로 출력한다(T04).

패널 표시부(100)에 전원이 인가되면 전송 케이블(130)에 연결된 수신장치(110)에서는 먼저 동기화 비트의 간격을 이용해 복원클럭 주기를 산출하고, 위상고정루프 클럭 주파수를 설정하여 초기화 과정을 거치며(R01), 이는 수백 미리 초에 불과하다. 데이터 병렬화부(320)에서는 위상고정루프 클럭 주파수에 맞추어 동기화 비트 사이의 데이터 신호를 순차적으로 출력 데이터 라인으로 출력하여 복원하고, 위상고정루프 클럭 주파수를 이용해 기준클럭을 복원한다(R02).

저전압 차분신호 출력부(330)에서는 복원된 신호를 저전압 차분신호로 출력하고(R03), 패널 표시부(100)에서는 저전압 차분신호를 수신하여 영상으로 출력한다(R04).

본 발명의 다른 실시예에서는 위 실시예의 직렬신호 출력부(230)에서 직렬신호의 출력을 증폭시키고, 둘 이상의 전송 케이블(130)로 직렬신호를 송신하도록 구성한다. 이러한 구성을 통해 각 전송 케이블(130)에 연결된 각각의 패널 표시부(100)로 영상을 출력할 수 있도록 함으로써 하나의 아날로그 디지털 변환기(150)를 이용해 일대 다수의 연결이 가능하다.

100 : 패널 표시부 110 : 수신장치
120 : 브라켓 130 : 전송 케이블
150 : 구동장치 160 : 아날로그 디지털 변환기
200 : 송신장치 210 : LVDS 입력부
220 : 데이터 직렬화부 230 : 직렬신호 출력부
310 : 직렬신호 수신부 320 : 데이터 병렬화부
330 : LVDS 출력부 180 : AV기기

Claims (7)

1. 저전압 차분신호를 입력받아 증폭신호로 증폭하는 저전압 차분신호 입력부;
   상기 증폭신호를 직렬신호로 직렬화하는 데이터 직렬화부; 및
   상기 직렬신호를 출력하는 직렬신호 출력부
   를 포함하고,
   상기 데이터 직렬화부는,
   상기 증폭신호의 기준클럭 신호를 참조하여 위상고정루프 클럭신호를 발생시키는 위상고정루프 회로; 및
   상기 위상고정루프 클럭신호를 기준으로 상기 증폭신호를 직렬화하되 한 주기의 데이터를 병렬화한 후 동기화 비트를 추가하는 데이터 처리회로
   를 포함하는 저전압 차분신호의 전송거리 연장 송신장치.
   
2. 삭제
3. 제 1 항에 있어서,
   상기 위상고정루프 회로는 상기 증폭신호의 기준클럭 신호 주파수에 상기 증폭신호의 데이터 라인 수를 곱한 값을 상기 위상고정루프 클럭신호의 주파수로 계산하는 것을 특징으로 하는 저전압 차분신호의 전송거리 연장 송신장치.
   
4. 제 1 항에 있어서,
   상기 직렬신호 출력부는 상기 직렬신호를 증폭하고 복수의 경로로 상기 직렬신호를 각각 출력하는 것을 특징으로 하는 저전압 차분신호의 전송거리 연장 송신장치.
   
5. 제 1 항의 직렬신호를 수신하는 직렬신호 수신부;
   상기 수신부에서 수신된 상기 직렬신호를 병렬화하는 데이터 병렬화부; 및
   상기 데이터 병렬화부에서 병렬화된 신호를 저전압 차분신호로 출력하는 저전압 차분신호 출력부
   를 포함하는 저전압 차분신호의 전송거리 연장 수신장치.
   
6. 제 5 항에 있어서, 상기 데이터 병렬화부는,
   상기 직렬신호의 동기화 비트를 참조하여 제1항의 위상고정루프 클럭의 주파수를 산출하는 기준클럭 신호 복원회로; 및
   상기 위상고정루프 클럭의 주파수를 참조하여 상기 직렬신호를 병렬화하는 수신 데이터 처리회로
   를 포함하는 저전압 차분신호의 전송거리 연장 수신장치.
   
7. 제 6 항에 있어서,
   상기 기준클럭 신호 복원회로는 상기 동기화 비트들이 도착하는 간격의 시간에 출력 데이터 라인의 수로 나눈 값을 클럭신호의 주기로 계산하고, 상기 클럭신호의 주기를 이용하여 위상고정루프 클럭의 주파수를 산출하는 것을 특징으로 하는 저전압 차분신호의 전송거리 연장 수신장치.
   

Images