KR101032403B1 - 반도체 소자의 실린더형 캐패시터 형성방법 - Google Patents

반도체 소자의 실린더형 캐패시터 형성방법 Download PDF

Info

Publication number
KR101032403B1
KR101032403B1 KR1020070076193A KR20070076193A KR101032403B1 KR 101032403 B1 KR101032403 B1 KR 101032403B1 KR 1020070076193 A KR1020070076193 A KR 1020070076193A KR 20070076193 A KR20070076193 A KR 20070076193A KR 101032403 B1 KR101032403 B1 KR 101032403B1
Authority
KR
South Korea
Prior art keywords
storage node
film
forming
mold insulating
insulating layer
Prior art date
Application number
KR1020070076193A
Other languages
English (en)
Other versions
KR20090012408A (ko
Inventor
박형진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070076193A priority Critical patent/KR101032403B1/ko
Publication of KR20090012408A publication Critical patent/KR20090012408A/ko
Application granted granted Critical
Publication of KR101032403B1 publication Critical patent/KR101032403B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 소자의 실린더형 캐패시터 형성방법은, 스토리지 노드 콘택 플러그가 구비된 반도체 기판 상에 몰드절연막을 형성하는 단계; 상기 몰드절연막을 식각하여 크로스 형상의 홈을 형성하는 단계; 상기 홈 내에 스토리지 노드 지지용 패턴을 형성하는 단계; 상기 스토리지 노드 지지용 패턴과 몰드절연막을 식각하여 상기 스토리지 노드 콘택 플러그를 노출시키는 스토리지 노드용 홀을 형성하는 단계; 상기 홀 표면 상에 스토리지 노드를 형성하는 단계; 상기 몰드절연막을 제거하는 단계; 및 상기 스토리지 노드 지지용 패턴의 잔류 부분을 제거하는 단계;를 포함한다.

Description

반도체 소자의 실린더형 캐패시터 형성방법{Method for forming cylinder type capacitor of semiconductor device}
본 발명은 반도체 소자의 실린더형 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 스토리지 노드의 기울어짐(Leaning) 현상을 방지할 수 있는 반도체 소자의 실린더형 캐패시터 형성방법에 관한 것이다.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 주지된 바와 같이, 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전막(Dielectric)이 개재된 구조로서, 그 용량은 스토리지 노드의 표면적과 유전막의 유전율에 비례하며, 스토리지 노드들간의 간격, 즉, 유전막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전막을 사용하거나 스토리지 노드 표면적을 확대시켜야하며, 또는, 스토리지 노드들 간의 거리를 줄여야만 한다. 그런데, 스토리지 노드들간의 거리, 즉, 유전막의 두께를 줄이는 것은 그 한계가 있으므로, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전막을 사용하거나, 또는, 스토리지 노드의 표면적을 넓히는 방식으로 진행되고 있다. 특히, 구조적 측면에서 스토리지 노드의 표면적을 극대화시킬 수 있는 방안이 다각도로 진행되고 있다.
한편, 스토리지 노드 표면적을 극대화시킬 수 있는 방안 중에 하나로 실린더형(Cylinder Type) 캐패시터가 각광받고 있다. 이는 기존의 오목형(Concave Type) 캐패시터와 비교해서 내부 면적뿐만 아니라 외부 면적까지도 면적으로 사용할 수 있어서 동일 크기에서 보다 큰 충전 용량을 얻을 수 있고, 그 형성 공정 또한 비교적 용이하기 때문이다.
이하에서는, 종래 기술에 따른 반도체 소자의 실린더형 캐패시터 형성방법을 간략하게 설명하도록 한다.
먼저, 스토리지 노드 콘택 플러그가 구비된 반도체 기판 상에 몰드절연막을 증착한 후, 상기 몰드절연막을 식각하여 스토리지 노드 콘택 플러그를 노출시키는 홀을 형성한다. 그런 다음, 상기 홀의 표면에 스토리지 노드용 도전막을 형성한 후, 상기 몰드절연막을 HF용액으로 딥-아웃(Dip-Out)하여 제거해서 상기 홀의 표면 상에 실린더형의 스토리지 노드를 형성한다. 다음으로, 상기 스토리지 노드 상에 유전막과 플레이트 노드를 차례로 형성하고, 이로써, 실린더형 캐패시터를 형성한다.
그런데, 반도체 소자의 고집적화로 인하여 디자인 룰(Design Rule)의 감소되면서 상기 실린더형 캐패시터의 형성시, 스토리지 노드의 높이가 높아질 뿐만 아니라 인접 스토리지 노드들간의 간격 또한 좁아짐으로써, 상기 몰드절연막의 딥-아웃 공정시 상기 스토리지 노드들 간의 기울어짐(Leaning) 현상이 발생 되고 있다. 이 러한 현상은, 인접 스토리지 노드들간의 브릿지(Bridge) 현상을 유발시켜 결과적으로 소자의 특성을 저하시킨다.
결국, 실런더형 캐패시터를 구현함에 있어서, 디자인 룰의 감소에 적절하게 대응하기 위해서는 딥-아웃 공정시 인접 스토리지 노드의 기울어짐 현상을 방지하는 것이 매우 중요한 사안이다.
본 발명은 인접 스토리지 노드들간의 기울어짐 현상을 방지할 수 있는 반도체 소자의 실린더형 캐패시터 형성방법을 제공한다.
본 발명에 따른 반도체 소자의 실린더형 캐패시터 형성방법은, 스토리지 노드 콘택 플러그가 구비된 반도체 기판 상에 몰드절연막을 형성하는 단계; 상기 몰드절연막을 식각하여 크로스 형상의 홈을 형성하는 단계; 상기 홈 내에 스토리지 노드 지지용 패턴을 형성하는 단계; 상기 스토리지 노드 지지용 패턴과 몰드절연막을 식각하여 상기 스토리지 노드 콘택 플러그를 노출시키는 스토리지 노드용 홀을 형성하는 단계; 상기 홀 표면 상에 스토리지 노드를 형성하는 단계; 상기 몰드절연막을 제거하는 단계; 및 상기 스토리지 노드 지지용 패턴의 잔류 부분을 제거하는 단계;를 포함한다.
여기서, 상기 몰드절연막은 단일막 또는 이중막 구조로 형성한다.
상기 몰드절연막은 PSG막과 PE-TEOS막의 이중막으로 형성한다.
상기 크로스 형상의 홈은 크로스 지점이 상기 스토리지 노드 콘택 플러그의 상부에 위치하도록 형성한다.
상기 크로스 형상의 홈은 십자(＋) 또는 엑스(×) 형상이다.
상기 크로스 형상의 홈은 1300∼1500Å의 깊이와 800∼1000Å의 폭을 갖도록 형성한다.
상기 홈 내에 스토리지 노드 지지용 패턴을 형성하는 단계는, 상기 홈 표면 및 몰드절연막 상에 연마정지막을 형성하는 단계; 상기 홈을 매립하도록 연마정지막 상에 절연막을 형성하는 단계; 및 상기 연마정지막이 노출될 때까지 상기 절연막을 CMP하는 단계;를 포함한다.
상기 연마정지막은 질화막으로 형성한다.
상기 연마정지막은 200∼300Å의 두께로 형성한다.
상기 절연막은 비정질카본막으로 이루어진다.
상기 스토리지 노드용 홀을 형성하는 단계는, 상기 스토리지 노드 지지용 패턴 상에 보호막, 하드마스크막 및 반사방지막을 형성하는 단계; 상기 반사방지막 상에 스토리지 노드 형성 영역을 한정하는 마스크패턴을 형성하는 단계; 상기 마스크패턴을 식각마스크로 이용하여 상기 반사방지막, 하드마스크막, 보호막, 스토리지 노드 지지용 패턴 및 몰드절연막을 식각하는 단계; 및 상기 마스크패턴을 제거하는 단계;를 포함한다.
상기 보호막은 질화막, 실리콘산화막 및 실리콘질산화막 중 어느 하나의 막으로 형성한다.
상기 하드마스크막은 비정질카본막으로 형성한다.
상기 스토리지 노드 지지용 패턴의 잔류 부분을 제거하는 단계는, 18∼25℃의 온도 및 10-5∼10-6Torr의 압력에서 O2 플라즈마 또는 O3 플라즈마 방식으로 수행한다.
또한, 본 발명에 다른 실시예에 따른 반도체 소자의 실린더형 캐패시터 형성방법은, 스토리지 노드 콘택 플러그가 구비된 반도체 기판 상에 제1몰드절연막을 형성하는 단계; 상기 제1몰드절연막을 식각하여 크로스 형상의 제1홈을 형성하는 단계; 상기 제1홈 내에 제1 스토리지 노드 지지용 패턴을 형성하는 단계; 상기 제1 스토리지 노드 지지용 패턴을 포함한 제1몰드절연막 상에 제2몰드절연막을 형성하는 단계; 상기 제2몰드절연막을 식각하여 크로스 형상의 제2홈을 형성하는 단계; 상기 제2홈 내에 제2 스토리지 노드 지지용 패턴을 형성하는 단계; 상기 제2 스토리지 노드 지지용 패턴 및 제2몰드절연막과 제1 스토리지 노드 지지용 패턴 및 제1몰드절연막을 식각하여 상기 스토리지 노드 콘택 플러그를 노출시키는 스토리지 노드용 홀을 형성하는 단계; 상기 홀 표면 상에 스토리지 노드를 형성하는 단계; 상기 제2 및 제1몰드절연막을 제거하는 단계; 및 상기 제2 및 제1 스토리지 노드 지지용 패턴의 잔류 부분을 제거하는 단계;를 포함한다.
본 발명은, 스토리지 노드 형성 영역 주변에 크로스 형상의 스토리지 노드 지지용 패턴을 형성한 상태로, 스토리지 노드의 형성 및 몰드절연막의 딥-아웃 공 정을 진행한다.
이러한, 상기 스토리지 노드 지지용 패턴이 상기 몰드절연막의 제거를 위한 딥-아웃 공정시 스토리지 노드의 기울어짐을 방지하는 펜스 역할을 하게 되며, 이로 인해, 상기 스토리지의 기울어짐 현상이 방지되고, 이로써, 인접 스토리지 노드들 간의 브릿지 현상을 억제할 수 있다.
자세하게, 도 1a 내지 도 1k는 본 발명의 실시예에 따른 반도체 소자의 실린더형 캐패시터 형성방법을 설명하기 위한 공정별 단면도 및 평면도로서, 이들을 설명하면 다음과 같다.
도 1a를 참조하면, 소정의 하부구조물(미도시)이 구비된 반도체 기판(100) 상에 상기 하부구조물을 덮도록 층간절연막(102)을 형성한 후, 상기 층간절연막(102) 내에 스토리지 노드 콘택 플러그(104)를 형성한다. 그런 다음, 상기 스토리지 노드 콘택 플러그(104)를 포함한 층간절연막(102) 상에 식각정지막(106)과 몰드절연막을 형성한다.
상기 몰드절연막은 단일막 또는 이중막 구조로 형성하며, 상기 몰드절연막은 PSG막(108)과 PE-TEOS막(110)의 이중막으로 형성한다. 상기 PSG막(108)은 2500∼3000Å의 두께로 형성하며, 상기 PE-TEOS막(110)은 10000∼13000Å의 두께로 형성한다. 이때, 상기 PE-TEOS막(110)은 CMP를 수행하지 않는다.
도 1b를 참조하면, 상기 PE-TEOS막(110) 상에 스토리지 노드 콘택 플러그의 상부에 위치하도록 스토리지 노드 형성 영역 및 이에 인접한 부분을 크로스 형상으로 노출시키는 마스크패턴(112)을 형성한다.
도 1c를 참조하면, 상기 마스크패턴을 제거한 후, 상기 마스크패턴에 의해 노출된 PE-TEOS막(110)을 식각하여 크로스 형상의 홈(R)을 형성한다.
상기 크로스 형상의 홈(R)은 크로스 지점이 상기 스토리지 노드 콘택 플러그의 상부에 위치하도록 형성하며, 상기 크로스 형상의 홈(R)은 십자(＋) 형상은 물론 엑스(×) 형상으로도 형성이 가능하다. 또한, 상기 크로스 형상의 홈(R)은 1300∼1500Å의 깊이와 800∼1000Å의 폭을 갖도록 형성한다.
도 1d를 참조하면, 상기 크로스 형상의 홈(R) 표면 및 PE-TEOS막(110) 상에 연마정지막(114)을 형성한다. 상기 연마정지막(114)은 질화막으로 형성하며, 상기 연마정지막(114)은 200∼300Å의 두께로 형성한다.
바람직하게는, 상기 크로스 지점이 상기 스토리지 노드 콘택 플러그의 상부에 위치하도록 형성된 크로스 형상의 홈(R) 표면에는 200∼260Å의 두께로, 크로스 형상의 홈(R) 측면에는 150∼200Å의 두께로 형성되도록 한다.
도 1e를 참조하면, 상기 홈(R)을 매립하도록 연마정지막(114) 표면 상에 절연막을 형성한다. 상기 절연막은 비정질카본막으로 형성한다. 그런 다음, 상기 연마정지막(114)이 노출될 때까지 상기 절연막을 CMP하여 상기 홈(R) 내에 스토리지 노드 지지용 패턴(116)을 형성한다.
상기 CMP에 의해 상기 스토리지 노드 지지용 패턴(116)과 연마정지막(114)의 높이를 동일하게 맞춰줌으로써, 토폴로지(Topology) 단차에 의한 손상(Risk) 및 디포커스(Defocus) 발생 확률을 감소시킬 수 있다.
도 1f를 참조하면, 상기 스토리지 노드 지지용 패턴(116)과 PE-TEOS막(110) 상에 보호막(118), 하드마스크막(120) 및 반사방지막(122)을 형성한 후, 상기 반사방지막(122) 상에 스토리지 노드 형성 영역을 한정하는 마스크패턴(124)을 형성한다. 상기 보호막(118)은 질화막, 실리콘산화막 및 실리콘질산화막 중 어느 하나의 막으로 형성하며, 상기 보호막(118)은 상기 스토리지 노드 지지용 패턴(116)의 손실을 방지하기 위해 형성한다. 그리고, 상기 하드마스크막(120)는 비정질카본막으로 형성한다.
도 1g를 참조하면, 마스크패턴을 식각마스크로 이용하여 상기 보호막(118)이 노출될 때까지 상기 반사방지막 및 하드마스크막(120)을 식각한 후, 상기 마스크패턴과 반사방지막을 제거한다.
도 1h를 참조하면, 상기 하드마스크막을 식각마스크로 이용하여 상기 노출된 스토리지 노드 형성 영역의 보호막(118), 스토리지 노드 지지용 패턴(116), 연마정지막(114), PE-TEOS막(110), PSG막(108) 및 식각정지막(106)을 차례로 식각하여 상기 스토리지 노드 콘택 플러그(104)를 노출시키는 스토리지 노드용 홀(H)을 형성한다. 그런 다음, 상기 하드마스크막을 제거한다.
도 1i를 참조하면, 상기 PE-TEOS막(110)과 PSG막(108) 및 스토리지 노드 콘택 플러그(104)를 포함한 홀(H) 표면 상에 스토리지 노드(126)를 형성한다. 상기 스토리지 노드(126)는 Ti막 또는 TiN막으로 형성한다.
도 1j를 참조하면, 상기 몰드절연막을 제거하기 위한 딥-아웃(Dip-Out) 공정을 수행하여 상기 PE-TEOS막(110)과 PSG막(108)을 제거한 후, 실린더형 스토리지 노드(126)를 형성한다.
이때, 상기 스토리지 노드 지지용 패턴(116) 그 아래의 연마정지막은 상기 딥-아웃 공정시 제거된다. 자세하게, 상기 연마정지막은 HF용액으로 5∼7분 동안 수행하여 제거한다.
도 1k를 참조하면, 상기 스토리지 노드 지지용 패턴의 잔류 부분을 제거한다. 이어서, 상기 스토리지 노드(126) 상에 유전막(미도시) 및 플레이트 노드(미도시)를 차례로 형성하여 캐패시터(미도시)를 완성한다.
이때, 상기 스토리지 노드 지지용 패턴의 잔류 부분은 18∼25℃의 온도 및 10-5∼10-6Torr의 압력에서 O2 플라즈마 또는 O3 플라즈마 방식으로 수행하여 제거한다.
본 발명은, 스토리지 노드 형성 영역 주변에 크로스 형상의 스토리지 노드 지지대용 패턴을 형성한다.
이렇게 하면, 상기 스토리지 노드용 몰드절연막의 제거를 위한 습식식각 공정시 스토리지 노드의 기울어짐을 방지하는 펜스 역할을 하여 상기 스토리지의 기울어짐 현상을 방지할 수 있다.
한편, 상기 스토리지 노드 지지대용 패턴을 상기 본 발명에 다른 실시예에 따른 반도체 소자의 실린더형 캐패시터 형성방법에서와 같이, 상기 PSG막(108)과 PE-TOES막(110) 사이에 상기 스토리지 노드 지지용 패턴(116)을 형성함으로써, 즉, 상기 스토리지 노드 지지대용 패턴(116)을 이종으로 형성함으로써, 후속의 딥-아웃(Dip-Out) 공정시 상기 스토리지 노드들간의 기울어짐(Leaning) 현상을 억제시켜 줄 수 있으며, 더 나아가 본 발명의 효과를 더욱 극대화시킬 수 있다.
자세하게, 도 2a 내지 도 2p는 본 발명의 다른 실시예에 따른 반도체 소자의 실린더형 캐패시터 형성방법을 설명하기 위한 공정별 단면도 및 평면도로서, 이들을 설명하면 다음과 같다.
도 2a를 참조하면, 소정의 하부구조물(미도시)이 구비된 반도체 기판(200) 상에 상기 하부구조물을 덮도록 층간절연막(202)을 형성한 후, 상기 층간절연막(202) 내에 스토리지 노드 콘택 플러그(204)를 형성한다.
그런 다음, 상기 스토리지 노드 콘택 플러그(204)를 포함한 층간절연막(202) 상에 식각방지막(206)과 제1몰드절연막(208)을 형성한다. 상기 제1몰드절연막(208)은 PSG막으로 형성하며, 상기 PSG막은 2500∼3000Å의 두께로 형성한다. 이때, 상기 제1몰드절연막(208)은 CMP를 수행하지 않는다.
도 2b를 참조하면, 상기 제1몰드절연막(208) 상에 스토리지 노드 콘택 플러그의 상부에 위치하도록 스토리지 노드 형성 영역 및 이에 인접한 부분을 크로스 형상으로 노출시키는 제1마스크패턴(210a)을 형성한다.
도 2c를 참조하면, 상기 제1마스크패턴을 제거한 후, 상기 제1마스크패턴에 의해 노출된 제1몰드절연막(208)을 식각하여 크로스 형상의 제1홈(R1)을 형성한다.
상기 크로스 형상의 제1홈(R1)은 크로스 지점이 상기 스토리지 노드 콘택 플러그의 상부에 위치하도록 형성하며, 상기 크로스 형상의 제1홈(R1)은 십자(＋)형상은 물론 엑스(×) 형상으로도 형성이 가능하다. 또한, 상기 크로스 형상의 홈(R)은 130∼1500Å의 깊이와 800∼1000Å의 폭을 갖도록 형성한다.
도 2d를 참조하면, 상기 크로스 형상의 제1홈(R1) 표면 및 제1몰드절연막(208) 상에 제1연마정지막(212a)을 형성한다. 상기 제1연마정지막(212a)은 질화막으로 형성하며, 상기 제1연마정지막(212a)은 200∼300Å의 두께로 형성한다.
바람직하게는, 상기 크로스 지점이 상기 스토리지 노드 콘택 플러그의 상부에 위치하도록 형성된 크로스 형상의 제1홈(R1) 표면에는 200∼260Å의 두께로, 크로스 형상의 제1홈(R1) 측면에는 150∼200Å의 두께로 형성되도록 한다.
도 2e를 참조하면, 상기 제1홈(R1)을 매립하도록 제1연마정지막(212a) 표면 상에 절연막을 형성한다. 상기 절연막은 비정질카본막으로 형성한다. 그런 다음, 상기 제1연마정지막(212a)이 노출될 때까지 상기 절연막을 CMP하여 상기 제1홈(R1) 내에 제1 스토리지 노드 지지용 패턴(214a)을 형성한다.
상기 CMP에 의해 상기 제1 스토리지 노드 지지용 패턴(214a)과 제1연마정지막(212a)의 높이를 동일하게 맞춰줌으로써, 토폴로지(Topology) 단차에 의한 손상(Risk) 및 디포코스(Defocus) 발생 확률을 감소시킬 수 있다.
도 2f를 참조하면, 상기 제1 스토리지 노드 지지용 패턴(214a)을 포함한 제1몰드절연막(208) 상에 제2몰드절연막(216)을 형성한다. 상기 제2절연막(216)은 PE-TEOS막으로 형성하며, 상기 PE-TEOS막은 10000∼13000Å의 두께로 형성한다. 이때, 상기 제2몰드절연막(216)은 CMP를 수행하지 않는다.
도 2g를 참조하면, 상기 제2몰드절연막(216) 상에 스토리지 노드 콘택 플러그의 상부에 위치하도록 스토리지 노드 형성 영역 및 이에 인접한 부분을 크로스 형상으로 노출시키는 제2마스크패턴(210b)을 형성한다.
도 2h를 참조하면, 상기 제2마스크패턴을 제거한 후, 상기 제2마스크패턴에 의해 노출된 제2몰드절연막(216)을 식각하여 크로스 형상의 제2홈(R2)을 형성한다.
상기 크로스 형상의 제2홈(R2)은 크로스 지점이 상기 스토리지 노드 콘택 플러스의 상부에 위치하도록 형성하며, 상기 크로스 형상의 제2홈(R2)은 십자(＋) 형상은 물론 엑스(×) 형상으로도 형성이 가능하다. 또한, 상기 크로스 형상의 제2홈(R2)은 1300∼1500Å의 깊이와 800∼1000Å의 폭을 갖도록 형성한다.
도 2i를 참조하면, 상기 크로스 형상의 제2홈(R2) 표면 및 제2몰드절연막(216) 상에 제2연마정지막(212b)을 형성한다. 상기 제2연마정지막(212b)은 질화막으로 형성하며, 상기 제2연마정지막(212b)은 200∼300Å의 두께로 형성한다.
바람직하게는, 상기 크로스 지점이 상기 스토리지 노드 콘택 플러그의 상부에 위치하도록 형성된 크로스 형성의 제2홈(R2) 표면에는 200∼260Å의 두께로, 크로스 형상의 제2홈(R2) 측면에는 150∼200Å의 두께로 형성되도록 한다.
도 2j를 참조하면, 상기 제2홈(R2)을 매립하도록 제2연마정지막(212b) 표면 상에 절연막을 형성한다. 상기 절연막은 비정질카본막으로 형성한다. 그런 다음, 상기 제2연마정지막(212b)이 노출될 때까지 상기 절연막을 CMP하여 상기 제2홈(R2) 내에 제2 스토리지 노드 지지용 패턴(214b)을 형성한다.
여기서, 상기 제2 스토리지 노드 지지대용 패턴(214b)은 비정질카본막으로 형성하고, 식각된 크로스 형상의 제2홈(R2) 내를 매립하도록 상기 비정질카본막을 도 2e에서와 같이, CMP하여 평탄화시켜줌으로써, 동일한 효과를 얻을 수 있다.
이때, 상기 제1 및 제2 스토리지 노드 지지용 패턴(214a, 214b)을 형성함으 로써, 즉, 상기 스토리지 노드 지지용 패턴을 이종으로 형성함으로써, 후속의 딥(Dip-Out) 공정시 상기 스토리지 노드들 간의 기울어짐(Leaning) 현상을 억제시킬 수 있다.
도 2k를 참조하면, 상기 제2 스토리지 노드 지지용 패턴과(214b)과 제2몰드절연막(216) 상에 보호막(218), 하드마스크막(220) 및 반사방지막(222)을 형성한 후, 상기 반사방지막(222) 상에 스토리지 노드 형성 영역을 한정하는 마스크패턴(224)을 형성한다. 상기 보호막(218)은 질화막, 실리콘산화막 및 실리콘질산화막 중 어느 하나의 막으로 형성하며, 상기 보호막(218)은 상기 제2 스토리지 노드 지지용 패턴(214b)의 손실을 방지하기 위해 형성한다. 그리고, 상기 하드마스크막(220)은 비정질카본막으로 형성한다.
도 2l를 참조하면, 상기 마스크패턴을 식각마스크로 이용하여 상기 보호막(218)이 노출될 때까지 상기 반사방지막 및 하드마스크막(220)을 식각한 후, 상기 마스크패턴과 반사방지막을 제거한다.
도 2m을 참조하면, 상기 하드마스크막을 식각마스크로 이용하여 상기 노출된 스토리지 노드 형성 영역의 보호막(218), 제2 스토리지 노드 지지용 패턴(214b), 제2연마정지막(212b), 제2몰드절연막(216), 제1 스토리지 노드 지지용 패턴(214a), 제1연마정지막(212a), 제1몰드절연막(208) 및 식각정지막(206)을 차례로 식각하여 상기 스토리지 노드 콘택 플러그(204)를 노출시키는 스토리지 노드용 홀(H)을 형성한다. 그런 다음, 상기 하드마스크막을 제거한다.
도 2n을 참조하면, 상기 제2몰드절연막(216)과 제1몰드절연막(208) 및 스토 리지 노드 콘택 플러그(204)를 포함한 홀(H) 표면 상에 스토리지 노드(226)를 형성한다. 상기 스토리지 노드(226)는 Ti막 또는 TiN막으로 형성한다.
도 2o를 참조하면, 상기 몰드절연막을 제거하기 위한 딥-아웃 공정을 수행하여 상기 제2몰드절연막과 제1몰드절연막을 제거한 후, 실린더형 스토리지 노드(226)를 형성한다.
이때, 상기 제2 및 제1 스토리지 노드 지지용 패턴(214b, 214a) 그 아래의 연마정지막들은 상기 딥-아웃 공정시 제거된다. 자세하게, 상기 연마정지막들은 HF용액으로 5∼7분 동안 수행하여 제거된다.
도 2p를 참조하면, 상기 제2 및 제1 스토리지 노드 지지용 패턴의 잔류 부분을 제거한다. 이때, 상기 스토리지 노드 지지대용 패턴의 제거는 18∼25℃의 온도 및 10-5∼10-6Torr의 압력에서 HF 또는, BOE 용액을 사용하여 O2 플라즈마, 또는, O3 플라즈마 방식으로 수행한다.
이후, 도시하지는 않았지만 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 다른 실시예에 따른 반도체 소자의 캐패시터를 완성한다.
따라서, 본 발명은, 실린더형 스토리지 노드를 갖는 캐패시터 형성시 발생하는 스토리지 노드들간의 기울어짐 현상을 방지하기 위해 스토리지 노드 형성 영역을 노출시키는 마스크패턴을 이용해서 스토리지 노드 지지대 역할을 할 수 있는 버팀목 형상을 상, 하부에 만들어준다. 그런 다음, 상기 마스크패턴을 이용해서 식각된 부위, 즉, 스토리지 노드 콘택 플러그의 상부에 위치하도록 상기 스토리지 노드 형성 영역 및 이에 인접한 부분을 크로스 형상으로 노출시키는 지점에 연마정지막 및 스토리지 노드 지지용 패턴을 형성하여 스토리지 노드 지지대를 만든다.
이를 통해, 후속하는 몰드절연막의 딥-아웃(Dip-Out) 공정시, 상부 및 하부에 형성된 상기 스토리지 노드 지지용 패턴에 의해 스토리지 노드들간의 기울어짐 현상 및 브릿지 현상을 더욱더 효과적으로 방지할 수 있다. 또한, 반도체 소자 특성 및 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1k는 본 발명의 실시예에 따른 반도체 소자의 실린더형 캐패시터 형성방법을 설명하기 위한 공정별 단면도 및 평면도.
도 2a 내지 도 2p는 본 발명의 다른 실시예에 따른 반도체 소자의 실린더형 캐패시터 형성방법을 설명하기 위한 공정별 단면도 및 평면도.

Claims (15)

  1. 스토리지 노드 콘택 플러그가 구비된 반도체 기판 상에 몰드절연막을 형성하는 단계;
    상기 몰드절연막을 식각하여 크로스 형상의 홈을 형성하는 단계;
    상기 홈 표면 및 몰드절연막 상에 연마정지막을 형성하는 단계;
    상기 홈을 매립하도록 연마정지막 상에 비정질카본막으로 이루어진 절연막을 형성하는 단계;
    상기 연마정지막이 노출될 때까지 상기 절연막을 CMP하여 상기 홈 내에 스토리지 노드 지지용 패턴을 형성하는 단계;
    상기 스토리지 노드 지지용 패턴과 몰드절연막을 식각하여 상기 스토리지 노드 콘택 플러그를 노출시키는 스토리지 노드용 홀을 형성하는 단계;
    상기 홀 표면 상에 스토리지 노드를 형성하는 단계;
    상기 몰드절연막을 제거하는 단계; 및
    상기 스토리지 노드 지지용 패턴의 잔류 부분을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
  2. 제 1 항에 있어서,
    상기 몰드절연막은 단일막 또는 이중막 구조로 형성하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
  3. 제 2 항에 있어서,
    상기 몰드절연막은 PSG막과 PE-TEOS막의 이중막으로 형성하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
  4. 제 1 항에 있어서,
    상기 크로스 형상의 홈은 크로스 지점이 상기 스토리지 노드 콘택 플러그의 상부에 위치하도록 형성하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
  5. 제 1 항에 있어서,
    상기 크로스 형상의 홈은 십자(＋) 또는 엑스(×) 형상인 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
  6. 제 1 항에 있어서,
    상기 크로스 형상의 홈은 1300∼1500Å의 깊이와 800∼1000Å의 폭을 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 연마정지막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
  9. 제 1 항에 있어서,
    상기 연마정지막은 200∼300Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 스토리지 노드용 홀을 형성하는 단계는,
    상기 스토리지 노드 지지용 패턴 상에 보호막, 하드마스크막 및 반사방지막을 형성하는 단계;
    상기 반사방지막 상에 스토리지 노드 형성 영역을 한정하는 마스크패턴을 형 성하는 단계;
    상기 마스크패턴을 식각마스크로 이용하여 상기 반사방지막, 하드마스크막, 보호막, 스토리지 노드 지지용 패턴 및 몰드절연막을 식각하는 단계; 및
    상기 마스크패턴을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
  12. 제 11 항에 있어서,
    상기 보호막은 질화막, 실리콘산화막 및 실리콘질산화막 중 어느 하나의 막으로 형성하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
  13. 제 11 항에 있어서,
    상기 하드마스크막은 비정질카본막으로 형성하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
  14. 제 1 항에 있어서,
    상기 스토리지 노드 지지용 패턴의 잔류 부분을 제거하는 단계는, 18∼25℃의 온도 및 10-5∼10-6Torr의 압력에서 O2 플라즈마 또는 O3 플라즈마 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
  15. 스토리지 노드 콘택 플러그가 구비된 반도체 기판 상에 제1몰드절연막을 형성하는 단계;
    상기 제1몰드절연막을 식각하여 크로스 형상의 제1홈을 형성하는 단계;
    상기 제1홈 내에 제1 스토리지 노드 지지용 패턴을 형성하는 단계;
    상기 제1 스토리지 노드 지지용 패턴을 포함한 제1몰드절연막 상에 제2몰드절연막을 형성하는 단계;
    상기 제2몰드절연막을 식각하여 크로스 형상의 제2홈을 형성하는 단계;
    상기 제2홈 내에 제2 스토리지 노드 지지용 패턴을 형성하는 단계;
    상기 제2 스토리지 노드 지지용 패턴 및 제2몰드절연막과 제1 스토리지 노드 지지용 패턴 및 제1몰드절연막을 식각하여 상기 스토리지 노드 콘택 플러그를 노출시키는 스토리지 노드용 홀을 형성하는 단계;
    상기 홀 표면 상에 스토리지 노드를 형성하는 단계;
    상기 제2 및 제1몰드절연막을 제거하는 단계; 및
    상기 제2 및 제1 스토리지 노드 지지용 패턴의 잔류 부분을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 실린더형 캐패시터 형성방법.
KR1020070076193A 2007-07-30 2007-07-30 반도체 소자의 실린더형 캐패시터 형성방법 KR101032403B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070076193A KR101032403B1 (ko) 2007-07-30 2007-07-30 반도체 소자의 실린더형 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070076193A KR101032403B1 (ko) 2007-07-30 2007-07-30 반도체 소자의 실린더형 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20090012408A KR20090012408A (ko) 2009-02-04
KR101032403B1 true KR101032403B1 (ko) 2011-05-03

Family

ID=40683178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076193A KR101032403B1 (ko) 2007-07-30 2007-07-30 반도체 소자의 실린더형 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR101032403B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101800419B1 (ko) 2011-03-14 2017-11-23 삼성전자주식회사 반도체 소자 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142605A (ja) * 2001-11-06 2003-05-16 Toshiba Corp 半導体記憶装置及びその製造方法
KR100548553B1 (ko) * 2002-12-26 2006-02-02 주식회사 하이닉스반도체 캐패시터 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142605A (ja) * 2001-11-06 2003-05-16 Toshiba Corp 半導体記憶装置及びその製造方法
KR100548553B1 (ko) * 2002-12-26 2006-02-02 주식회사 하이닉스반도체 캐패시터 형성 방법

Also Published As

Publication number Publication date
KR20090012408A (ko) 2009-02-04

Similar Documents

Publication Publication Date Title
US7439152B2 (en) Methods of forming a plurality of capacitors
US7026208B2 (en) Methods of forming integrated circuit devices including cylindrical capacitors having supporters between lower electrodes
KR100539268B1 (ko) 반도체 메모리 소자의 제조 방법
US8114733B2 (en) Semiconductor device for preventing the leaning of storage nodes and method for manufacturing the same
US20080242042A1 (en) Method for fabricating a capacitor in a semiconductor device
KR20040078828A (ko) 반도체소자의 캐패시터 형성방법
KR100357176B1 (ko) 커패시터의구조및제조방법
US8753954B2 (en) Semiconductor device having capacitors fixed to support patterns and method for manufacturing the same
KR101096840B1 (ko) 반도체 소자의 제조 방법
KR101032403B1 (ko) 반도체 소자의 실린더형 캐패시터 형성방법
KR101035395B1 (ko) 반도체 소자의 제조방법
US7846809B2 (en) Method for forming capacitor of semiconductor device
KR100532420B1 (ko) 디램 셀 커패시터 제조 방법
KR20020083263A (ko) 커패시터의 스토리지 전극을 포함하는 반도체 장치 및 그제조 방법
KR20080000843A (ko) 반도체 소자의 제조 방법
KR101211686B1 (ko) 반도체 장치의 캐패시터 제조 방법
KR100955922B1 (ko) 반도체소자의 캐패시터 제조방법
KR20090037257A (ko) 반도체 소자의 캐패시터 제조방법
KR100913016B1 (ko) 반도체 소자의 캐패시터 및 이의 형성 방법
KR101044005B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20090026597A (ko) 반도체 소자의 캐패시터 형성방법
KR20060068993A (ko) 반도체 메모리 소자 및 그 제조 방법
KR20080088962A (ko) 반도체 소자의 스토리지 노드 형성방법
KR20060000924A (ko) 반도체 소자의 캐패시터 하부전극 형성 방법
KR20060072516A (ko) 반도체 소자의 전하저장 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee