KR101032253B1 - Ｐｌｃ 시스템에서 ｃｐｕ 모듈의 이중화방법 - Google Patents

Ｐｌｃ 시스템에서 ｃｐｕ 모듈의 이중화방법 Download PDF

Info

Publication number
KR101032253B1
KR101032253B1 KR1020100023796A KR20100023796A KR101032253B1 KR 101032253 B1 KR101032253 B1 KR 101032253B1 KR 1020100023796 A KR1020100023796 A KR 1020100023796A KR 20100023796 A KR20100023796 A KR 20100023796A KR 101032253 B1 KR101032253 B1 KR 101032253B1
Authority
KR
South Korea
Prior art keywords
cpu module
module
cpu
master
standby
Prior art date
Application number
KR1020100023796A
Other languages
English (en)
Inventor
이동호
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020100023796A priority Critical patent/KR101032253B1/ko
Application granted granted Critical
Publication of KR101032253B1 publication Critical patent/KR101032253B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14015—Dual plc's, processors and dual I-O
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15112—Two cpu control plc, select cpu, video switch, with special key

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

본 발명은 PLC(Programmable Logic Controller) 시스템에서 CPU(Central Processing Unit) 모듈을 이중화하는 PLC 시스템에서 CPU 모듈의 이중화 방법에 관한 것으로서 PLC 시스템에 동작전력이 공급되는 초기에 이중화한 CPU 모듈이 상호간에 1기가비트로 상호간에 광통신을 수행하면서 마스터로 동작할 CPU 모듈과 스탠바이로 동작할 CPU 모듈을 정확하게 설정한다.

Description

ＰＬＣ 시스템에서 ＣＰＵ 모듈의 이중화방법{Method for duplexing Central Processing Unit module in Programmable Logic Controller}
본 발명은 PLC(Programmable Logic Controller) 시스템에서 CPU(Central Processing Unit) 모듈을 이중화하는 PLC 시스템에서 CPU 모듈의 이중화 방법에 관한 것으로 특히 PLC 시스템에 동작전력이 공급되는 초기에 이중화한 CPU 모듈이 상호간에 1기가비트로 상호간에 광통신을 수행하면서 마스터로 동작할 CPU 모듈과 스탠바이로 동작할 CPU 모듈을 정확하게 설정하는 PLC 시스템에서 CPU 모듈의 이중화 방법에 관한 것이다.
산업 기술이 지속적으로 발전하면서 자동화 분야의 기술도 많이 발전하고 있다. 특히 작업자들이 직접 눈으로 보고 판단하여 기계를 동작시키는 것에서, 이제는 공장에 설치된 PLC가 미리 저장한 프로그램에 따라 동작하면서 사람을 대신하여 작업을 하게 된다.
공장들의 규모가 커지고, 공장 자동화의 요구가 많아짐에 따라 PLC가 담당하는 분야는 점점 증가하는 추세에 있고, 이로 인하여 고성능 및 고신뢰의 PLC 시스템이 요구되고 있다.
일반적으로 PLC 시스템은 메인 베이스에 전원 모듈, CPU 모듈, 입력 모듈, 출력 모듈 및 통신 모듈을 비롯하여 각종 모듈이 장착된다. 그리고 메인 베이스에 모듈을 장착할 공간이 부족할 경우에 복수 개의 증설 베이스를 증설하여 메인 베이스와 복수 개의 증설 베이스가 증설 케이블로 연결되고, 증설 베이스에 각종 모듈이 장착된다.
이러한 PLC 시스템에 동작전력이 공급될 경우에 상기 CPU 모듈은 초기화 동작을 수행하고, 메인 베이스 및 복수 개의 증설 베이스들을 관리하며, 미리 저장되어 있는 프로그램에 따라 소정의 동작을 수행하며, 메인 베이스 및 복수 개의 증설 베이스들 각각에 장착되어 있는 입력 모듈, 출력 모듈 및 통신 모듈을 비롯한 각종 모듈들과 소정의 데이터를 주고받으면서 모듈들의 동작을 관리한다.
또한 상기 PLC 시스템에 동작상태를 모니터링할 수 있는 컴퓨터 등과 같은 단말기가 USB(Universal Serial Bus) 또는 RS-232를 통해 연결되어 있을 경우에 상기 CPU 모듈은 PLC 시스템의 모니터링 데이터를 상기 단말기로 전송하여 작업자가 모니터링 할 수 있도록 한다.
이러한 PLC 시스템은 하나의 CPU 모듈만이 장착되어 있으므로 CPU 모듈이 여러 가지의 원인으로 인하여 정상으로 동작하지 못하게 되면, PLC 시스템 전체가 동작하지 못하게 되는 상황이 발생될 수 있다.
예를 들면, CPU 모듈에 공급되는 동작전력에 이상이 발생하거나 CPU 모듈에 동작전력을 공급하는 전원 모듈에 고장이 발생 또는 전원모듈이 베이스에서 분리되거나, CPU 모듈이 베이스에서 분리될 경우에 CPU 모듈이 동작하지 못하게 되고, 이로 인하여 PLC 시스템 전체가 동작하지 못하게 된다.
그러므로 최근에는 PLC 시스템에 2개의 CPU 모듈을 장착하여 이중화하고 있다. 상기 CPU 모듈을 이중화할 경우에 하나의 CPU 모듈은 마스터로 동작하여 PLC 시스템의 동작을 제어한다. 그리고 다른 하나의 CPU 모듈은 스탠바이 상태로 PLC 시스템의 동작 상태를 모니터링하면서 마스터로 동작하는 CPU 모듈에 에러가 발생하는지의 여부를 계속 감시한다.
상기 마스터로 동작하는 CPU 모듈에 에러가 발생하였을 경우에 상기 스탠바이 상태의 CPU 모듈이 마스터로 동작하면서 상기 PLC 시스템의 동작을 제어하여 CPU 모듈의 에러 발생으로 PLC 시스템이 동작을 정지하게 되는 것을 방지한다.
그러나 PLC 시스템에 2개의 CPU 모듈을 장착하여 이중화할 경우에 작업자가 일일이 미스터로 동작할 CPU 모듈과 스탠바이로 동작할 CPU 모듈을 설정해야 되고, 미스터 및 스탠바이로 동작할 CPU 모듈을 잘못 설정할 경우에 2개의 CPU 모듈들이 상호간에 충돌이 발생하여 PLC 시스템을 정상으로 동작시키지 못하게 된다.
그러므로 본 발명이 해결하려는 과제는 PLC 시스템에서 CPU 모듈을 이중화함으로써 마스터로 동작하는 CPU 모델이 정상으로 동작하지 못하게 되었을 경우에 스탠바이 상태의 CPU 모듈이 마스터로 동작하여 PLC 시스템을 계속 정상으로 동작시킬 수 있는 PLC 시스템에서 CPU 모듈의 이중화 장치 및 방법을 제공한다.
또한 본 발명은 이중화한 두 개의 CPU 모듈이 상호간에 1기가비트로 상호간에 광통신을 수행하면서 하나의 CPU 모듈이 마스터로 동작하고, 다른 하나의 CPU 모듈이 스탠바이 상태로 동작되게 하는 PLC 시스템에서 CPU 모듈의 이중화 장치 및 방법을 제공한다.
본 발명이 해결하려는 과제들은 상기에서 언급한 기술적 과제들로 제한되지 않고, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 명확하게 이해될 수 있을 것이다.
본 발명의 PLC 시스템에서 CPU 모듈의 이중화 방법은 제 1 CPU(Central Processing Unit) 모듈이 제 2 CPU 모듈과 통신을 수행하여 제 2 CPU 모듈이 이전에 수행하였던 정보를 취득하면서 존재 여부를 판단하고, 자신에게 저장되어 있는 이전에 수행하였던 정보를 삭제하는 단계와, 상기 제 2 CPU 모듈이 이전에 수행하였던 정보가 리얼 마스터일 경우에 상기 제 1 CPU 모듈이 리얼 스탠바이를 설정하는 단계와, 상기 제 2 CPU 모듈이 이전에 수행하였던 정보가 리얼 스탠바이일 경우에 상기 제 1 CPU 모듈이 리얼 스탠바이를 설정하는 단계와, 상기 제 2 CPU 모듈이 이전에 수행하였던 정보가 상기 제 1 CPU 모듈 자신과 동일할 경우에 상기 제 1 CPU 모듈이 사이드 스위치의 위치를 판단하여 자신을 리얼 마스터 또는 리얼 스탠바이로 설정하는 단계를 포함하여 구성됨을 특징으로 한다.
상기 제 2 CPU 모듈의 존재 여부를 판단하는 동작은 상기 제 1 CPU 모듈이 미리 설정된 시간동안 상기 제 2 CPU 모듈과 통신을 수행하면서 판단하는 것을 특징으로 한다.
상기 제 2 CPU 모듈이 리얼 마스터 및 리얼 스탠바이가 아니고, 제 1 CPU 모듈과 동일 상태도 아닐 경우에 상기 제 1 CPU 모듈이 이전 상태를 판단하여 마스터일 경우에 리얼 마스터를 설정하고, 스탠바이일 경우에 리얼 스탠바이를 설정하는 단계를 더 포함하는 것을 특징으로 한다.
상기 제 1 CPU 모듈 및 상기 제 2 CPU 모듈의 통신은 상기 제 1 CPU 모듈 및 상기 제 2 CPU 모듈들 각각은 광통신 보드가 내장되어 있고, 이들 광통신 보드가 상호간에 광케이블로 연결되어, 상기 제 1 CPU 모듈 및 상기 제 2 CPU 모듈들이 광통신 보드 및 상기 광케이블을 통해 상호간에 1기가비트로 광통신을 수행하는 것을 특징으로 한다.
상기 제 1 CPU 모듈이 리얼 스탠바이로 설정될 경우에 상기 제 1 CPU 모듈이, 마스터로 동작하는 상기 제 2 CPU 모듈이 PLC 시스템을 제어하는 모니터링 데이터를 상기 제 2 CPU 모듈로부터 수신하면서 상기 제 2 CPU 모듈이 정상 동작하는지의 여부를 판단하는 단계와, 상기 제 2 CPU 모듈이 정상 동작하지 않을 경우에 상기 제 1 CPU 모듈이 마스터로 전환하고, 상기 PLC 시스템의 동작을 제어하는 단계를 더 포함하는 것을 특징으로 한다.
상기 제 1 CPU 모듈이 마스터로 전환하여 상기 PLC 시스템의 동작을 제어하는 단계는 상기 수신한 모니터링 데이터로 상기 PLC 시스템의 현재 동작상태를 판단한 후 상기 PLC 시스템의 동작을 제어하는 것을 특징으로 한다.
본 발명의 PLC 시스템에서 CPU 모듈의 이중화 방법에 따르면, 동작전력이 공급되는 초기에 2개의 CPU 모듈이 상호간에 광통신을 수행하면서 이전에 수행하였던 정보를 판단하고, 판단 결과에 따라 하나의 CPU 모듈은 마스터로 동작하고, 다른 하나의 CPU 모듈은 스탠바이 상태로 동작한다.
그리고 스탠바이 상태로 동작하는 CPU 모듈은 마스터로 동작하는 CPU 모듈로부터 모니터링 데이터를 수신하면서 마스터로 동작하는 CPU 모듈이 정상으로 동작하는지의 여부를 판단하고, 판단 결과에 따라 마스터 또는 스탠바이로 동작한다.
그러므로 동작전력이 공급되는 초기에 2개의 CPU 모듈이 상호간에 광통신을 수행하여 마스터 및 스탠바이를 정확하게 설정할 수 있고, 또한 동작전력이 차단된 후 다시 동작전력이 공급될 경우에 이전에 마스터로 동작하던 CPU 모듈은 다시 마스터로 동작하고, 이전에 스탠바이로 동작하던 CPU 모듈은 다시 스탠바이로 동작한다.
또한 스탠바이로 동작하는 CPU 모듈은 마스터로 동작하는 CPU 모듈로부터 PLC 시스템의 모니터링 데이터를 수신하면서 마스터로 동작하는 CPU 모듈의 정상 동작 여부를 판단하고, 마스터로 동작하는 CPU 모듈에 고장이 발생하였을 경우에 스탠바이로 동작하는 CPU 모듈이 마스터로 전환하면서 바로 PLC 시스템의 동작을 정상으로 제어할 수 있다.
이하에서는 첨부된 도면들을 참조하여 본 발명을 한정하지 않는 실시 예를 통해 본 발명을 보다 상세히 설명하며, 일부 도면에서 동일한 요소에 대해서는 동일한 부호를 부여한다.
도 1은 본 발명의 이중화 장치에 따른 PLC 시스템의 구성을 보인 도면,
도 2는 본 발명의 이중화 방법에서 제 1 CPU 모듈 및 제 2 CPU 모듈이 상호간에 광통신을 수행하면서 마스터와 스탠바이를 결정하는 바람직한 실시 예의 동작을 보인 신호흐름도, 및
도 3은 본 발명의 이중화 방법에서 스탠바이를 선언한 CPU 모듈이 PLC 시스템의 동작을 모니터링하고, 마스터 CPU 모듈이 정상으로 동작하지 않을 경우에 마스터로 전환하여 PLC 시스템을 제어하는 바람직한 실시 예의 동작을 보인 신호흐름도이다.
이하의 상세한 설명은 예시에 지나지 않으며, 본 발명의 실시 예를 도시한 것에 불과하다. 또한 본 발명의 원리와 개념은 가장 유용하고, 쉽게 설명할 목적으로 제공된다.
따라서, 본 발명의 기본 이해를 위한 필요 이상의 자세한 구조를 제공하고자 하지 않았음은 물론 통상의 지식을 가진 자가 본 발명의 실체에서 실시될 수 있는 여러 가지의 형태들을 도면을 통해 예시한다.
도 1은 본 발명의 이중화 장치에 따른 PLC 시스템의 구성을 보인 도면이다. 여기서, 부호 100은 메인 베이스이다. 상기 메인 베이스(100)에는, 상기 메인 베이스(100)에 동작전력을 공급하는 전원모듈(102)과, PLC 시스템의 동작을 관리하는 제 1 CPU 모듈(104)과, 외부로부터 소정의 데이터를 입력하는 입력모듈(106)과, 외부로 소정의 데이터를 출력하는 출력모듈(108)과, 외부와 통신을 수행하는 통신모듈(110)과, 소정의 동작을 수행하는 특수 모듈(112) 및 기타 모듈(114)이 장착된다.
부호 120, 140 및 160은 복수 개의 증설 베이스이다. 상기 복수 개의 증설 베이스(120, 140, 160)들은 상기 메인 베이스(100)와 증설 케이블(180)로 연결된다.
그리고 상기 증설 베이스(120)에는 전원모듈(102)과, 제 2 CPU 모듈(122)과, 입력모듈(106), 출력모듈(108), 통신모듈(110), 특수 모듈(112) 및 기타 모듈(114)들이 장착된다.
또한 상기 증설 베이스(140, 160)에도 전원모듈(102), 입력모듈(106), 출력모듈(108), 통신모듈(110), 특수 모듈(112) 및 기타 모듈(114)들이 장착된다.
여기서, 상기 입력모듈(106), 출력모듈(108), 통신모듈(110), 특수모듈(112) 및 기타 모듈(114)들 각각은 필요에 따라 하나 이상 복수 개가 장착될 수 있다. 또한 상기 입력모듈(106), 출력모듈(108), 통신모듈(110), 특수모듈(112) 및 기타 모듈(114)들의 장착위치는 고정되어 있지 않고, 작업자가 임의로 장착할 수 있다.
상기 제 1 CPU 모듈(104) 및 상기 제 2 CPU 모듈(122)들 각각은 광통신 보드(도면에 도시되지 않았음)가 내장되어 있고, 이들 광통신 보드가 상호간에 광케이블(130)로 연결되어, 상기 제 1 CPU 모듈(104) 및 상기 제 2 CPU 모듈(122)들이 광통신 보드 및 상기 광케이블(130)을 통해 상호간에 1기가비트로 광통신을 수행한다.
이러한 구성을 가지는 본 발명의 CPU 모듈 이중화 장치는 전원모듈(102)이 동작전력을 공급하고, 공급한 동작전력은 메인 베이스(100) 및 증설 베이스(120, 140, 160)를 통해 제 1 CPU 모듈(104), 입력모듈(106), 출력모듈(108), 통신모듈(110), 특수 모듈(112) 및 기타 모듈(114)을 비롯하여 제 2 CPU 모듈(122)에 공급된다.
그러면, 상기 제 1 CPU 모듈(104) 및 상기 제 2 CPU 모듈(122)은 광케이블(130)을 통해 상호간에 1기가비트로 광통신을 수행하면서 하나는 마스터로 동작하고, 다른 하나는 스탠바이 상태로 동작한다. 예를 들면, 상기 제 1 CPU 모듈(104)은 마스터로 동작하고, 상기 제 2 CPU 모듈(122)은 스탠바이 상태로 동작한다.
이와 같은 상태에서 마스터로 동작하는 상기 제 1 CPU 모듈(104)은 미리 저장되어 있는 프로그램에 따라 소정의 동작을 수행하고, 메인 베이스(100) 및 증설 베이스(120, 140, 160)를 통해 입력모듈(106), 출력모듈(108), 통신모듈(110), 특수 모듈(112) 및 기타 모듈(114)들과 통신을 수행하면서 동작을 관리한다.
그리고 상기 제 1 CPU 모듈(104)은 미리 저장되어 있는 프로그램에 따라 동작을 수행한 결과와, 상기 입력모듈(106), 상기 출력모듈(108), 상기 통신모듈(110), 상기 특수 모듈(112) 및 상기 기타 모듈(114)들과 통신을 수행하면서 동작을 관리한 데이터들을 광케이블(130)을 통해, 스탠바이 상태로 동작하는 제 2 CPU 모듈(122)로 전송하여 상기 제 2 CPU 모듈(122)이 PLC 시스템의 현재 상태를 계속 모니터링할 수 있도록 한다.
이와 같은 상태에서 상기 제 2 CPU 모듈(122)은 상기 제 1 CPU 모듈(104)이 정상으로 동작을 하고 있는 지의 여부를 감시한다. 예를 들면, 상기 제 2 CPU 모듈(122)은 상기 제 1 CPU 모듈(104)이 메인 베이스(100)에서 분리되거나, 상기 제 1 CPU 모듈(104)의 동작이 정지되거나, 상기 제 1 CPU 모듈(104)의 동작에 에러가 발생하거나, 상기 제 1 CPU 모듈(104)에 동작전력이 공급되지 않는 지 등을 감시한다.
상기 제 1 CPU 모듈(104)이 정상으로 동작할 경우에 상기 제 2 CPU 모듈(122)은 PLC 시스템의 동작을 관리하지 않고, 상기 제 1 CPU 모듈(104)과 광케이블(130)을 통해 통신을 수행하면서 PLC 시스템의 현재 동작상태를 계속 모니터링한다.
그리고 상기 제 1 CPU 모듈(104)이 정상으로 동작하지 않을 경우에 상기 제 2 CPU 모듈(122)이 마스터로 동작하여, 모니터링한 PLC 시스템의 현재 상태를 판단하고, 판단한 PLC 시스템의 현재 상태에 따라 PLC 시스템의 동작을 관리하여 PLC 시스템이 정상으로 운전되게 한다.
도 2는 본 발명의 이중화 방법에서 제 1 CPU 모듈 및 제 2 CPU 모듈이 상호간에 광통신을 수행하면서 마스터와 스탠바이를 결정하는 바람직한 실시 예의 동작을 보인 신호흐름도이다. 여기서, 편의를 위하여 도 2에 도시된 신호흐름의 동작을 제 1 CPU 모듈(104)이 수행하는 것으로 가정하고 설명하겠으며, 제 2 CPU 모듈(122)도 상기 도 2에 도시된 신호흐름의 동작을 동일하게 수행함을 이해할 것이다.
도 2를 참조하면, 제 1 CPU 모듈(104)은 광케이블(130)을 통해 제 2 CPU 모듈(122)과 상호간에 광통신을 수행하여 제 2 CPU 모듈(122)이 이전에 수행하였던 정보를 취득하면서 존재하는지의 여부를 판단한다(S200). 즉, 상기 제 1 CPU 모듈(104)은 상기 제 2 CPU 모듈(122)과 상호간에 광통신을 수행하여 제 2 CPU 모듈(122)이 이전에 수행하였던 리얼 마스터 정보 또는 리얼 스탠바이 정보를 취득하면서 제 2 CPU 모듈(122)이 존재하는지의 여부를 판단한다.
상기 판단 결과 제 2 CPU 모듈(122)이 존재하지 않을 경우에 상기 제 1 CPU 모듈(104)은 미리 설정된 시간 예를 들면, 200㎳가 경과되었는지의 여부를 판단하고(S202), 설정된 시간이 경과되지 않았을 경우에 상기 단계(S200)로 복귀하여 상기 제 2 CPU 모듈(122)이 존재하는지의 여부를 판단하는 동작을 반복 수행한다.
이와 같은 상태에서 제 2 CPU 모듈(122)이 존재한다고 판단되거나 또는 제 2 CPU 모듈(122)이 존재하지는 않지만 미리 설정된 시간이 경과되었을 경우에 상기 제 1 CPU 모듈(104)은 자신이 가지고 있던 이전의 리얼-마스터 정보 또는 리얼 스탠바이 정보를 삭제한다(S204).
여기서, 리얼 마스터는 상기 제 1 CPU 모듈(104)이 마스터가 되었다고 선언한 상태를 의미하고, 리얼 스탠바이는 스탠바이가 되었다고 선언한 상태를 의미한다.
그리고 상기 제 1 CPU 모듈(104)은 상기 제 2 CPU 모듈(122)이 리얼 마스터라고 선언하였는지의 여부를 판단한다(S206).
상기 판단 결과 상기 제 2 CPU 모듈(122)이 리얼 마스터라고 선언하였을 경우에 상기 제 1 CPU 모듈(104)은 스탠바이로 설정하고(S208), 리얼 스탠바이를 선언한다(S210).
상기 단계(S206)의 판단 결과 제 2 CPU 모듈(122)이 리얼 마스터가 아닐 경우에 상기 제 1 CPU 모듈(104)은 상기 제 2 CPU 모듈(122)이 리얼 스탠바이인지의 여부를 판단한다(S212).
상기 판단 결과 상기 제 2 CPU 모듈(122)이 리얼 스탠바이일 경우에 상기 제 1 CPU 모듈(104)은 자신을 마스터로 설정하고(S214), 리얼 마스터로 선언한다(S216).
또한 상기 단계(S212)의 판단 결과 상기 제 2 CPU 모듈(122)이 리얼 스탠바이가 아닐 경우에 상기 제 1 CPU 모듈(104)은 상기 제 2 CPU 모듈(122)과 동일한 상태인지의 여부를 판단한다(S218).
상기 판단 결과 제 1 CPU 모듈(104)과 제 2 CPU 모듈(122)이 동일한 상태일 경우에 상기 제 1 CPU 모듈(104)은 자신에게 구비되어 있는 사이드 스위치(도면에 도시되지 않았음)의 위치가 'A' 또는 'B'의 위치에 있는지의 여부를 판단한다(S220).
즉, 제 1 CPU 모듈(104) 및 제 2 CPU 모듈(122)에는 작업자가 수동으로 마스터 및 스탠바이를 설정하기 위한 사이드 스위치가 구비되어 있는 것으로서 상기 제 1 CPU 모듈(104)은 제 2 CPU 모듈(122)과 동일한 상태일 경우에 사이드 스위치의 위치를 판단한다.
상기 판단 결과 사이드 스위치의 위치가 'A'의 위치에 있을 경우에 상기 제 1 CPU 모듈(104)은 자신을 마스터로 설정하고(S214), 리얼 마스터로 선언한다(S216). 그리고 상기 판단 결과 스위치의 위치가 'B'의 위치에 있을 경우에 상기 제 1 CPU 모듈(104)은 자신을 스탠바이로 설정하고(S208), 리얼 스탠바이를 선언한다(S210).
또한 상기 단계(S218)의 판단 결과 동일 상태가 아닐 경우에 상기 제 1 CPU 모듈(104)은 이전 상태를 유지하고(S222), 이전 상태가 마스터인지의 여부를 판단한다(S224).
상기 판단 결과 이전 상태가 마스터일 경우에 상기 제 1 CPU 모듈(104)은 리얼 마스터를 선언하고(S216), 이전 상태가 마스터가 아닐 경우 즉, 스탠바이일 경우에 상기 제 1 CPU 모듈(104)은 리얼 스탠바이를 선언한다(S210).
도 3은 본 발명의 이중화 방법에서 스탠바이를 선언한 CPU 모듈이 PLC 시스템의 동작을 모니터링하고, 마스터 CPU 모듈이 정상으로 동작하지 않을 경우에 마스터로 전환하여 PLC 시스템을 제어하는 바람직한 실시 예의 동작을 보인 신호흐름도이다. 여기서, 제 1 CPU 모듈(104)이 마스터로 선언되었고, 제 2 CPU 모듈(122)이 스탠바이를 선언하였다고 가정하고 도 3의 도면을 설명한다.
스탠바이로 동작하는 제 2 CPU 모듈(122)은 마스터로 동작하는 상기 제 1 CPU 모듈(104)로부터, PLC 시스템의 현재 동작상태에 관련된 모니터링 데이터를 수신하고(S300), 상기 제 1 CPU 모듈(104)이 정상으로 동작하는지의 여부를 판단한다(S302).
상기 판단 결과 제 1 CPU 모듈(104)이 정상으로 동작할 경우에 상기 제 2 CPU 모듈(122)은 상기 단계(S300)로 복귀하여 제 1 CPU 모듈(104)로부터 PLC 시스템의 현재 동작상태에 관련된 모니터링 데이터를 수신하고, 상기 제 1 CPU 모듈(104)이 정상으로 동작하는지의 여부를 판단하는 동작을 반복 수행한다.
이와 같은 상태에서 상기 제 1 CPU 모듈(104)이 정상으로 동작하지 않을 경우에 상기 제 2 CPU 모듈(122)은 마스터로 전환하는 동작을 수행하고(S304), 상기 수신한 모니터링 데이터를 이용하여 PLC 시스템의 현재 상태를 판단한다(S306).
상기 PLC 시스템의 현재 상태가 판단되면, 상기 제 2 CPU 모듈(122)은 마스터로 PLC 시스템의 동작을 제어한다(S308).
이상에서는 대표적인 실시 예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시 예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시 예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100 : 메인 베이스 102 : 전원모듈
104 : 제 1 CPU 모듈 106 : 입력모듈
108 : 출력모듈 110 : 통신모듈
112 : 특수 모듈 114 : 기타 모듈
120, 140, 160 : 증설 베이스 122 : 제 2 CPU 모듈
130 : 광케이블 180 : 증설 케이블

Claims (6)

  1. 제 1 CPU(Central Processing Unit) 모듈이 제 2 CPU 모듈과 통신을 수행하여 제 2 CPU 모듈이 이전에 수행하였던 정보를 취득하면서 존재 여부를 판단하고, 자신에게 저장되어 있는 이전에 수행하였던 정보를 삭제하는 단계;
    상기 제 2 CPU 모듈이 이전에 수행하였던 정보가 리얼 마스터일 경우에 상기 제 1 CPU 모듈이 리얼 스탠바이를 설정하는 단계;
    상기 제 2 CPU 모듈이 이전에 수행하였던 정보가 리얼 스탠바이일 경우에 상기 제 1 CPU 모듈이 리얼 스탠바이를 설정하는 단계; 및
    상기 제 2 CPU 모듈이 이전에 수행하였던 정보가 상기 제 1 CPU 모듈 자신과 동일할 경우에 상기 제 1 CPU 모듈이 사이드 스위치의 위치를 판단하여 자신을 리얼 마스터 또는 리얼 스탠바이로 설정하는 단계;를 포함하여 구성된 PLC 시스템에서 CPU 모듈의 이중화방법.
  2. 제 1 항에 있어서, 상기 제 2 CPU 모듈의 존재 여부를 판단하는 동작은;
    상기 제 1 CPU 모듈이 미리 설정된 시간동안 상기 제 2 CPU 모듈과 통신을 수행하면서 판단하는 것을 특징으로 하는 PLC 시스템에서 CPU 모듈의 이중화방법.
  3. 제 1 항에 있어서, 상기 제 2 CPU 모듈이 리얼 마스터 및 리얼 스탠바이가 아니고, 제 1 CPU 모듈과 동일 상태도 아닐 경우에;
    상기 제 1 CPU 모듈이 이전 상태를 판단하여 마스터일 경우에 리얼 마스터를 설정하고, 스탠바이일 경우에 리얼 스탠바이를 설정하는 단계;를 더 포함하는 것을 특징으로 하는 PLC 시스템에서 CPU 모듈의 이중화방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 CPU 모듈 및 상기 제 2 CPU 모듈의 통신은;
    상기 제 1 CPU 모듈 및 상기 제 2 CPU 모듈들 각각은 광통신 보드가 내장되어 있고, 이들 광통신 보드가 상호간에 광케이블로 연결되어, 상기 제 1 CPU 모듈 및 상기 제 2 CPU 모듈들이 광통신 보드 및 상기 광케이블을 통해 상호간에 1기가비트로 광통신을 수행하는 것을 특징으로 하는 PLC 시스템에서 CPU 모듈의 이중화방법.
  5. 제 1 항 또는 제 3 항에 있어서, 상기 제 1 CPU 모듈이 리얼 스탠바이로 설정될 경우에;
    상기 제 1 CPU 모듈이, 마스터로 동작하는 상기 제 2 CPU 모듈이 PLC 시스템을 제어하는 모니터링 데이터를 상기 제 2 CPU 모듈로부터 수신하면서 상기 제 2 CPU 모듈이 정상 동작하는지의 여부를 판단하는 단계; 및
    상기 제 2 CPU 모듈이 정상 동작하지 않을 경우에 상기 제 1 CPU 모듈이 마스터로 전환하고, 상기 PLC 시스템의 동작을 제어하는 단계;를 더 포함하는 것을 특징으로 하는 PLC 시스템에서 CPU 모듈의 이중화방법.
  6. 제 5 항에 있어서, 상기 제 1 CPU 모듈이 마스터로 전환하여 상기 PLC 시스템의 동작을 제어하는 단계는;
    상기 수신한 모니터링 데이터로 상기 PLC 시스템의 현재 동작상태를 판단한 후 상기 PLC 시스템의 동작을 제어하는 것을 특징으로 하는 PLC 시스템에서 CPU 모듈의 이중화방법.
KR1020100023796A 2010-03-17 2010-03-17 Ｐｌｃ 시스템에서 ｃｐｕ 모듈의 이중화방법 KR101032253B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100023796A KR101032253B1 (ko) 2010-03-17 2010-03-17 Ｐｌｃ 시스템에서 ｃｐｕ 모듈의 이중화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100023796A KR101032253B1 (ko) 2010-03-17 2010-03-17 Ｐｌｃ 시스템에서 ｃｐｕ 모듈의 이중화방법

Publications (1)

Publication Number Publication Date
KR101032253B1 true KR101032253B1 (ko) 2011-05-02

Family

ID=44365485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100023796A KR101032253B1 (ko) 2010-03-17 2010-03-17 Ｐｌｃ 시스템에서 ｃｐｕ 모듈의 이중화방법

Country Status (1)

Country Link
KR (1) KR101032253B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063196A (ko) * 1996-12-31 1998-10-07 정장호 이중화 프로세서 시스템의 동작모드 결정방법
KR20000074731A (ko) * 1999-05-25 2000-12-15 윤종용 초기 동작모듈을 결정하기 위한 이중화모듈 제어장치 및 방법
KR100724495B1 (ko) 2005-12-29 2007-06-04 엘에스산전 주식회사 피엘씨 이중화 시스템 및 운전 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063196A (ko) * 1996-12-31 1998-10-07 정장호 이중화 프로세서 시스템의 동작모드 결정방법
KR20000074731A (ko) * 1999-05-25 2000-12-15 윤종용 초기 동작모듈을 결정하기 위한 이중화모듈 제어장치 및 방법
KR100724495B1 (ko) 2005-12-29 2007-06-04 엘에스산전 주식회사 피엘씨 이중화 시스템 및 운전 방법

Similar Documents

Publication Publication Date Title
JP4704073B2 (ja) 通信機器用の接続装置
TW201516708A (zh) 裝置管理模組、遠端管理模組及其所組成的裝置管理系統
KR20090100580A (ko) 제어기의 이중화 장치
KR101431301B1 (ko) 안전 증설 베이스 및 그의 제어방법
KR20080020807A (ko) Ｐｌｃ 시스템의 삼중화 장치 및 방법
CN102540985A (zh) 轨道交通站台屏蔽门中央冗余控制系统
KR20140141938A (ko) Ｐｌｃ 시스템에서 통신모듈의 이중화 방법
KR101032253B1 (ko) Ｐｌｃ 시스템에서 ｃｐｕ 모듈의 이중화방법
KR20110123168A (ko) Ｈｍｉ 이중화 장치
JP5088490B2 (ja) 二重化コントローラ
KR101438341B1 (ko) 프로그래머블 컨트롤러 시스템
JPH11184507A (ja) コントローラシステム
CN110719236B (zh) 单板，背板式交换机，及连接电源的方法
JP4788597B2 (ja) プログラマブルコントローラ二重化システム
TW201344403A (zh) 電源管理方法
KR101554249B1 (ko) 단위 관제점별 이상감지를 포함한 전 이중화방식의 자동제어장치 및 그 제어방법
JP2005078174A (ja) 無停電電源装置を用いた通信システム
US11726766B2 (en) Method and apparatus for maintaining software of a control unit for an industrial control system
RU2745946C1 (ru) Резервированная система управления на основе программируемых контроллеров
KR20120000930A (ko) 시스템 중단 없이 제어보드를 교체할 수 있는 원격/원방 통합감시제어 시스템 및 그 방법
KR20180050918A (ko) Ｐｌｃ시스템
JP2006285630A (ja) 二重化システムおよび二重化システムの制御権切り替え方法
CN117951069A (zh) 一种服务器系统、通信方法和服务器
EP3143475B1 (en) Functional check of power supply units
JP2013117897A (ja) ブレード型コンピュータ装置及びブレード型コンピュータ装置の制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140620

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180423

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 9