KR101027892B1 - 웨이퍼 레벨 센싱 패키지 및 그 제조 공정 - Google Patents

웨이퍼 레벨 센싱 패키지 및 그 제조 공정 Download PDF

Info

Publication number
KR101027892B1
KR101027892B1 KR1020080028284A KR20080028284A KR101027892B1 KR 101027892 B1 KR101027892 B1 KR 101027892B1 KR 1020080028284 A KR1020080028284 A KR 1020080028284A KR 20080028284 A KR20080028284 A KR 20080028284A KR 101027892 B1 KR101027892 B1 KR 101027892B1
Authority
KR
South Korea
Prior art keywords
wafer
layer
sensing
pad
photoresist layer
Prior art date
Application number
KR1020080028284A
Other languages
English (en)
Other versions
KR20090049974A (ko
Inventor
렁-타이 쉔
šœ-헌 슈
쩡-쉐 호
보르-쉔 짜이
Original Assignee
인더스트리얼 테크놀로지 리서치 인스티튜트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인더스트리얼 테크놀로지 리서치 인스티튜트 filed Critical 인더스트리얼 테크놀로지 리서치 인스티튜트
Publication of KR20090049974A publication Critical patent/KR20090049974A/ko
Application granted granted Critical
Publication of KR101027892B1 publication Critical patent/KR101027892B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00793—Avoid contamination, e.g. absorption of impurities or oxidation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0054—Packages or encapsulation for reducing stress inside of the package structure between other parts not provided for in B81B7/0048 - B81B7/0051
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0292—Sensors not provided for in B81B2201/0207 - B81B2201/0285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

웨이퍼 레벨 센싱 패키지 및 그 제조 공정이 설명된다. 그 공정은 센싱 영역과 패드를 갖는 센싱 칩을 갖는 웨이퍼를 구비하는 단계; 웨이퍼에 스트레스 완화층을 형성하는 단계; 스트레스 완화층에 포토레지스트층을 클래드하는 단계; 개구 영역과 센싱 영역을 노출함이 없이 패드 및 스트레스 완화층의 일부를 노출하도록 포토레지스트층을 패턴하는 단계; 포토레지스트층에 의해 노출된 스트레스 완화층의 부분에 재배선 패드의 도전성 금속층을 형성하는 단계; 포토레지스트층을 제거하는 단계; 스트레스 완화층과 도전성 금속층에 리클래딩 포토레지스트층을 형성하는 단계; 재분배 패드 영역 상부의 리클래딩 포토레지스트층에 홀을 형성하는 단계; 도전성 금속층에 전기적으로 연결하기 위해 홀에 도전성 범프를 형성하는 단계를 포함한다.

Description

웨이퍼 레벨 센싱 패키지 및 그 제조 공정{WAFER LEVEL SENSING PACKAGE AND MANUFACTURING PROCESS THEREOF}
본 발명은 웨이퍼 레벨 센싱 패키지 및 그 제조 공정에 관한 것으로, 보다 구체적으로는 센싱 웨이퍼의 재배선(re-distributing) 제조 공정 중에 센싱 영역이 오염되는 것을 방지하고, 패키지의 부피를 줄일 수 있는 패키지 및 제조 공정에 관한 것이다.
현재의 미소전기기계시스템(microelectromechenical, MEMS) 산업에서, 비록 MEMS가 소형화(miniaturization) 및 집적화에 특징이 있지만, 디바이스 총비용이 매우 높은 수준으로 유지되고 있기 때문에 MEMS 구성의 적용은 매우 제한적이다. 개인화 및 지구촌 통신의 대중화의 영향하에서 각 사람마다 하나 또는 여러대의 휴대 전화를 소유하는 것이 일반적이다. 심지어 학교에 갓 입학한 아이들도 그들의 부모와 연락을 유지하기 위해서 휴대 전화를 사용한다. 따라서, 휴대 전화의 소비자 그룹은 열 살 이하의 아이들을 포함하도록 매우 확장되고 있으며, 그것은 전화 기에 대한 수요를 상당히 증가시킨다. 게다가 2005년 9월에 토폴러지(topology)에 실린 조사 보고서는 2005년에 세계에서 공급된 전화기의 수가 대략 7억 6천만대이고, 휴대 전화 가입자는 16억 8천 5백만명이라고 지적하고 있다. 한편, 세계의 휴대 전화 가입자수는 2009년에 22억 3천 6백만명이 될 것으로 추정되고 있다. 따라서, 휴대 전화 시장의 규모는 무시할 수 없을 만큼 크다.
지금까지의 휴대 전화의 제품 성능과 디자인 개념에서는, 기본적인 통화 기능 뿐만 아니라, 화상 통신, 무선 데이터 통신, 네트워크 연결, 시간 표시, 알람 시계, 메모, 지구촌 시간대, 이메일, 개인 비서, GPS 네비게이션, 위성 위치 추적, 이맵(e-map), 무선 원격 제어, MP3 음악, 실시간 이미지, 디지털 사진, 디지털 프로그램 수신, 수평고도, 모니터링 알람, 디지털 게임 기기, 라디오, 확장 메모리가 통합되었다. 단일 세트(single set)의 기능의 지속적인 확장에 의해 휴대 전화내 구성의 수 및 디바이스 집적의 가능성이 상당히 증가하고 있다. 불행하게도, 사용자의 경박단소 제품에 대한 요구를 만족시키기 위해서 휴대 전화의 몸체 부피는 기능의 확장만큼 확장될 수 없다. 오히려, 휴대 전화의 전체 크기는 특정 범위로 제한되거나, 심지어 '가볍고 세련된'이라고 하는 셀링 포인트(selling point)에 일치하도록 줄어든다. 한편, 휴대 전화는 세계 시장에서 플레인 프로덕트(plain product)가 되어 왔기 때문에, 휴대 전화의 총 비용은 합리적인 범위 내에서 제한되며, 휴대 전화는 첨단 기술 장비 또는 부품처럼 비싼 가격에 팔릴 수 없다. 따라서, 휴대 전화에 사용되는 구성의 총 비용을 어떻게 줄일지가 설계에서 도전 과제가 된다. 따라서, 저가의 대량 생산 방식이 휴대 전화에서 사용되는 모든 구성들에 대한 설계 기준 및 원칙이 되고, 또한 기술 연구의 경향이다.
MEMS 구성의 가격 구조에서, 패키징 비용이 MEMS 구성의 총 비용의 70% 내지 80%의 원인이 된다. 따라서, 패키징 비용은 최초의 본질적 주제가 되며, MEMS 구성의 비용을 줄이는 가장 효과적이고 중요한 방법이 된다. 게다가, 광범위한 웨이퍼 레벨 패키지들은 여전히 반도체 패키징의 적용에 중점을 맞추고 있으며, 구조적 설계는 미래 구성의 적용시 반도체 디바이스와 인쇄 회로 기판(PCB) 사이의 열팽창계수(CTE) 불일치에 따른 신뢰성의 문제를 고려한다. 따라서, 웨이퍼 레벨 패키지는 스트레스 완화층, 재배선 와이어 및 도전성 금속층의 패드를 구비하도록 설계된다. 따라서, 현재 알려진 선행기술은 대부분 와이어의 재배선층을 변경하는 설계 및 형식에 중점을 맞추고 있다. 따라서, US 6,756,671, US 6,621,164, US 6,790,759 및 US 6,350,705와 같은 미국 특허와 같은 대부분의 특허들은 스트레스 완화층에서 센싱 영역의 개구를 형성할 필요성을 개시하지 않는 공통적인 문제점을 갖고 있다. 이러한 웨이퍼 레벨 패키징 기술들(도 1a 내지 도 1d를 참조)에서, 도전성 금속층을 스트레스 완화층과 오리지날 칩 패드(original chip pad) 사이에 형성하기 위해 웨이퍼에 재배선된 와이어를 완전히 추가하는 공정이 채택된다. 전형적인 반도체 웨이퍼(10) 상부의 스트레스 완화층(11)이 칩 패드(12)의 영역을 제외한 웨이퍼(10)의 전 표면을 덮음에 따라, 패턴된 포토레지스트(13)에 의해 형성된 도전성 금속층(14)은 상기 재배선 와이어 추가 공정 동안 웨이퍼(10)의 칩 표면에 접촉하지 않을 것이다. 그러나, 이 기술이 개구(open space)를 갖는 센싱 웨이퍼에 적용 될 때, 각 센싱 칩들은 센싱 영역을 갖고 있고, 센싱 영역은 반드시 전 패키징 공정 동안에 외부와의 접촉을 유지해야만 한다. 즉, 센싱 웨이퍼에 관한 한, 웨이퍼 레벨 패키징 공정에서, 스트레스 완화층은 칩 패드 영역 뿐만 아니라, 각 칩의 센싱 영역을 덮지 않아야 한다. 그렇지 않으면, 웨이퍼에 도전성 금속층을 추가하는 그 후의 공정 동안, 추가된 금속층은 동시에 웨이퍼의 각 센싱 칩의 센싱 영역에 형성될 수 있다. 이에 따라, 센싱층의 물질이 오염될 수 있고, 또는 센싱 설계가 바뀔 수 있으며, 결과적으로 센싱층의 센싱 기능의 고장(failure), 붕괴(decay), 열화(deterioration) 또는 부작동(non-operation)이 발생한다.
따라서, 상술한 문제점을 해결하기 위해, 본 발명은 패키지의 부피는 줄이는 반면, 센싱 영역의 물질은 웨이퍼에 도전성 금속층을 추가하는 공정 중에 오염되는 것을 방지할 수 있도록 하는 웨이퍼 레벨 센싱 패키지와 그 제조 공정을 목적으로 한다.
상술한 문제점을 해결하기 위해, 본 발명의 기술적인 해결책은 웨이퍼 레벨 센싱 패키지의 제조 공정이다. 제조 공정은 센싱 영역 및 다수의 패드를 갖는 다수의 센싱 칩을 갖는 웨이퍼를 구비하는 단계; 센싱 영역과 패드를 노출시키기 위해 스트레스 완화층을 웨이퍼 표면에 형성하는 단계; 센싱 영역과 패드를 가려주기 위해 스트레스 완화층에 포토레지스트층을 클래딩(cladding)하는 단계; 패드 및 패드와 전기적으로 연결된 스트레스 완화층의 부분을 노출시키기 위해 포토레지스트를 패턴하는 단계; 포토레지스트층에 의해 노출된 스트레스 완화층의 부분에 다수의 재배선 패드를 갖는 도전성 금속층을 형성하는 단계; 스트레스 완화층과 도전성 금속층을 노출시키기 위해 포토레지스트층을 제거하는 단계; 센싱 영역과 패드를 가려주기 위해 다시 스트레스 완화층 및 도전성 금속층에 리클래딩(re-cladding) 포토레지스트층을 형성하는 단계; 재배선 패드 영역 상부의 리클래딩 포토레지스트층에 홀을 형성하기 위해 리클래딩 포토레지스트층을 패턴하는 단계; 도전성 금속층 에 전기적으로 연결되기 위한 도전성 범프를 각 홀에 형성하는 단계를 포함한다.
상술한 문제점을 해결하기 위해, 본 발명의 기술적인 해결책은 웨이퍼 레벨 센싱 패키지이다. 패키지는 다수의 센싱 칩과 다수의 스크라이브 라인(scribe line)을 갖고, 각 센싱 칩은 활성 표면을 가지며, 활성 표면은 센싱 영역과 다수의 패드를 더 갖는 웨이퍼; 각 센싱 칩의 활성 표면에 위치하고, 센싱 영역과 패드들을 노출시키는 스트레스 완화층; 스트레스 완화층의 표면에 배열되고 패드에 전기적으로 연결되며, 다수의 재배선패드가 도전성 금속층에 형성되는 도전성 금속층; 재배선 패드에 각각 전기적으로 연결되는 다수의 도전성 범프를 포함한다.
본 발명의 상기 실시예는 이하의 효과를 갖는다. 본 발명에 따르면, 센싱 영역이 웨이퍼의 도전성 금속층을 형성하는 공정동안 오염되는 것을 방지하기 위해 포토레지스트가 센싱 웨이퍼의 각 센싱 칩의 센싱 영역에 먼저 도포(cover)된다. 또한, 후속 공정에서 포토레지스트가 제거되며, 따라서 전형적인 센싱 웨이퍼에서처럼 웨이퍼 표면에 전도성 보호 스페이서(transmissive protective spacer)를 추가할 필요가 없으며, 따라서 패키지의 전체 부피를 감소시킨다.
본 발명은 단지 예시적인 것일 뿐이며, 따라서 본 발명을 한정하는 것이 아 닌 이하의 상세한 설명으로부터 전적으로 이해되어질 수 있을 것이다.
도면이 수반된 바람직한 실시예가 이하에서 자세하게 설명된다.
도 2a 내지 도 2k를 참조하면, 본 발명의 실시예에 따른 웨이퍼 레벨 센싱 패키지의 제조 공정의 개략적인 구조도가 도시되어 있다. 공정은 이하의 단계들을 포함한다. 먼저, 웨이퍼(20)-특히 센싱 웨이퍼-가 구비된다. 다수의 센싱 칩(23)으로 구성된 상기 웨이퍼(20)는 웨이퍼 표면(21)과 상기 웨이퍼 표면(21)에 반대되는 웨이퍼 하면(22)을 갖는다. 웨이퍼 표면(21)상의 각 센싱 칩(23)은 센싱 영역(231)을 갖고, 다수의 패드(232)를 갖는다(도 2a 참조). 그 다음, 스트레스 완화층(24)이 웨이퍼 표면(21)에 형성되고, 상기 스트레스 완화층(24)은 스트레스 버퍼를 공급하는데 주로 이용되므로 스트레스 버퍼층으로도 언급된다. 스트레스 완화층(24)은 각 센싱 칩(23)의 센싱 영역(231)과 패드(232)를 노출시킨다(도 2b 참조). 그 후에, 포토레지스트층(25)이 센싱 영역(231)과 패드(232)를 보호하기 위해 스트레스 완화층(24)에 클래드(clad)된다(도 2c 참조). 스트레스 완화층(24)의 노출된 부분은 패드(232)에 연결된다(도 2d에 도시되어 있음). 그 이후, 도전성 금속층(26)이 포토레지스트층(25)에 의해 노출된 스트레스 완화층(24)에 형성되고, 재분배 포지션에 다수의 재분배 패드(261)를 갖는다(도 2e에 도시되어 있음). 그리고나서, 포토레지스트층(25)이 제거되고 선행 단계에서 상기 포토레지스트층(25)에 부착된 도전성 금속층(26)도 역시 스트레스 완화층(24) 및 도전성 금속층(26)을 노출시키 기 위해 함께 제거된다(도 2f에 도시되어 있음). 그 이후, 리클래딩(re-cladding) 포토레지스트층(27)이 센싱 영역(231), 패드(232), 재분배 패드(261)를 보호하기 위해서 스트레스 완화층(24) 및 도전성 금속층(26)에 형성된다(도 2g에 도시됨). 상기 리클래딩 포토레지스트층(27)은 상기 재분배 패드(261)의 상부에 형성된 상기 리클래딩 포토레지스트층(27)에 다수의 홀(28)을 형성하기 위해 패턴된다(도 2h에 도시됨). 최종적으로 도전성 범프(29)가 전해 도금(electro-plating) 또는 스텐실 프린팅(stencil printing)과 같은 전형적인 웨이퍼 범프 형성 기술에 의해 모든 홀(28)에 형성되어, 상기 도전성 금속층(26)과 전기적으로 연결되며, 웨이퍼 레벨 센싱 패키지가 형성된다(도 2i 내지 도 2k에 도시되어 있음.) 확실히, 도전성 범프 형성의 상기 공정(도 2i 내지 도 2k에 도시된)은 각 홀(28)에 솔더볼을 직접적으로 배열하는 것을 포함할 수 있고, 상기 홀(28)은 솔더볼의 접착을 위해 솔더 플럭스 또는 솔더 페이스트로 미리 코팅(pre-coated)되어 있다(도 3a 및 도 3b에 도시됨).
명백하게, 상기 도전성 범프(29)를 형성하는 단계는 리클래딩 포토레지스트층(27)을 제거 하는 단계 및 리플로우(reflow) 공정을 수행하는 단계를 더 포함한다. 게다가, 리클래딩 포토레지스트층(27)을 제거하는 단계는 리플로우 공정을 수행하는 단계 이후에 수행될 수 있다.
상기 본 발명의 실시예에서, 도전성 금속층은 전해 도금, 기상 증착(vapor deposition), 또는 스퍼터링(sputtering)으로 형성될 수 있다.
상기 본 발명의 실시예에서, 상기 도전성 금속층에 전기적으로 연결하기 위해 각 홀(28)에 도전성 범프(29)를 형성하는 단계 이후에는 이웃한 위치-예를 들면, 웨이퍼(20)의 각 센싱 칩(23)의 예정된(reserved) 스크라이브 라인- 를 따라서 커팅을 하는 단계가 다수의 개별 센싱 칩 패키지들을 형성하기 위해 이루어진다.
상기 본 발명의 실시예에서 상기 스트레스 완화층(24)의 조성은 PI, BCB, 실리카겔 등일 수 있다.
상기 본 발명의 실시예에서, 포토레지스트층(25)은 스텐실 프린팅, 스핀 코팅, 또는 퍼폼드 플라스틱 핫 프레싱(performed plastic hot pressing)과 같은 일반적인 후막(thick film) 형성 공정에 의해 추가된다.
그리고나서, 도 2d를 참조하면, 상기 실시예에서, 스트레스 완화층을 갖는 센싱 웨이퍼 구조물은 웨이퍼 표면(21)을 갖는 웨이퍼(20)와 다수의 센싱 칩(23)을 포함한다. 각 센싱 칩은 센싱 부분 및 다수의 패드를 갖는다. 스트레스 완화층은 센싱 웨이퍼의 활성 표면에 덮이고, 패드 영역과 센싱 영역을 형성하기 위해 패드와 센싱 부분을 노출시킨다. 포토레지스트층은 스트레스 완화층의 표면에 덮이며, 개구(openings)는 패드 영역(233)을 노출시키기 위해 패드 영역에 대응되는 위치에 형성된다.
그 이후, 도 2k를 참조하면, 상기 공정에 의해 형성된 웨이퍼 레벨 센싱 패키지는 이하의 구성 요소를 포함한다. 웨이퍼(20)는 다수의 센싱 칩(23) 및 다수의 스크라이브 라인으로 구성된다. 웨이퍼(20)는 웨이퍼 표면(21) 및 상기 웨이퍼 표면(21)의 반대인 웨이퍼 하면(22)을 갖는다. 웨이퍼 표면(21)의 각 센싱 칩(23)은 활성 표면을 갖고, 상기 활성 표면은 센싱 영역(231)과 다수의 패드(232)를 갖는다. 스트레스 완화층(24)은 상기 웨이퍼(20)의 센싱 칩(23)의 웨이퍼 표면(21)에 위치하고, 센싱 영역(231)과 패드(232)를 노출시킨다. 도전성 금속층(26)은 상기 스트레스 완화층(24)의 표면에 배열되고, 상기 패드(232)와 전기적으로 연결된다. 다수의 재분배 패드(261)는 상기 도전성 금속층(26)에 형성된다. 다수의 도전성 범프(29)는 각각 재분배 패드(261)에 전기적으로 연결된다.
다시 도 4a를 참조하면, 본 발명의 실시예에 따른 웨이퍼 레벨 센싱 패키지의 박막 센서의 개략도가 도시되어 있다. 웨이퍼 레벨 센싱 패키지에서 공동(30)이 상기 웨이퍼(20)의 각 센싱 칩(23)의 센싱 영역(231)의 반대인 웨이퍼 하면(22)에 배치되고, 센싱 영역(231)에 대응되는 위치에 위치한다. 도 4b는 본 발명의 실시예에 따른 웨이퍼 레벨 센싱 패키지의 박막 및 강화 플레이트의 개략도이다. 도 4a의 실시예에서 웨이퍼 하면(22)은 상기 공동(30)이 형성된 웨이퍼(20)의 스트레스 손실을 보상하기 위한 강화 플레이트(40)를 갖는다. 또한, 도 4c는 본 발명의 실시예 에 따른 박막과 웨이퍼 레벨 센싱 패키지의 관통홀을 갖는 강화 플레이트의 개략도이다. 도 4b의 실시예에서 관통홀(41)은 상기 강화 플레이트(40)에 있는 각 공동(30)에 대응되는 위치에 형성된다.
도 1a 내지 도 1d는 종래 기술에서 웨이퍼에 도전성 금속층을 추가하는 공정의 개략적인 구조도이다;
도 2a 내지 도 2k는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조 공정의 개략적인 구조도이다;
도 3a 및 도 3b는 도 2h 이후에 볼 부착(implantation) 기술에 의해 형성된 웨이퍼 범프를 도시한 것이다;
도 4a는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 박막 센서(thin film sensor)의 개략도이다;
도 4b는 본 발명의 실시예에 따른 웨이퍼 레벨 센싱 패키지의 박막 센서와 강화 플레이트(reinforcement plate)의 개략도이다; 그리고
도 4c는 본 발명의 실시예에 따른 웨이퍼 레벨 센싱 패키지의 박막 센서와 관통홀을 갖는 강화 플레이트의 개략도이다.

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 다수의 센싱 칩과 다수의 예약된 스크라이브 라인을 갖는 웨이퍼 레벨 센싱 패키지에 있어서,
    다수의 상기 센싱 칩과 다수의 상기 스크라이브 라인으로 구성되고, 웨이퍼 표면과 상기 웨이퍼 표면에 반대되는 웨이퍼 하면을 가지며, 상기 웨이퍼 상의 각 상기 센싱 칩은 활성 표면을 갖고, 상기 활성 표면은 센싱 영역과 다수의 패드를 더 갖는 웨이퍼;
    상기 웨이퍼의 각 상기 센싱 칩의 활성 표면에 위치하고, 상기 센싱 영역과 상기 패드를 노출시키는 스트레스 완화층;
    상기 스트레스 완화층의 표면에 배열되고, 상기 패드에 전기적으로 연결되며, 다수의 재배선 패드가 상부에 형성된 도전성 금속층; 및
    상기 재배선 패드 각각에 전기적으로 연결된 다수의 도전성 범프를 포함하는 웨이퍼 레벨 센싱 패키지.
  6. 제 5항에 있어서,
    공동이 상기 웨이퍼의 각 상기 센싱 칩의 상기 센싱 영역에 대응되는 웨이퍼 하면에 형성된 웨이퍼 레벨 센싱 패키지.
  7. 제 6항에 있어서,
    상기 웨이퍼 하면은 강화 플레이트를 더 갖는 웨이퍼 레벨 센싱 패키지.
  8. 제 7항에 있어서,
    상기 강화 플레이트는 상기 공동의 위치에 대응되는 관통홀을 갖는 웨이퍼 레벨 센싱 패키지.
  9. 웨이퍼 표면을 갖고, 상기 웨이퍼 표면의 각 센싱 칩은 센싱 영역과 다수의 패드를 갖는 웨이퍼를 구비하는 단계;
    상기 센싱 영역과 패드를 노출시키기 위해 상기 웨이퍼 표면 상에 스트레스 완화층을 형성하는 단계;
    상기 센싱 영역과 패드를 가리기 위해 상기 스트레스 완화층에 포토레지스트층을 클래드하는 단계;
    상기 패드 및 상기 패드에 연결된 다수의 재배선 패드 예정 영역을 노출시키기 위해 상기 포토레지스트층을 패턴하는 단계;
    상기 포토레지스트층과 패드 영역 상에 재배선 금속층을 형성하고 상기 재배선 패드 예정 영역에 재배선 패드 영역을 형성하기 위해 도전성 금속층을 형성하는 단계;
    상기 스트레스 완화층 및 상기 도전성 금속층을 노출시키기 위해 상기 포토레지스트층을 제거하는 단계;
    상기 센싱 영역 및 패드를 가리기 위해 상기 스트레스 완화층 및 도전성 금속층에 리클래딩 포토레지스트층을 형성하는 단계;
    상기 재배선 패드 영역의 상부에 있는 상기 리클래딩 포토레지스트층에 다수의 홀을 형성하기 위해 상기 리클래딩 포토레지스트층을 패턴하는 단계;
    상기 도전성 금속층에 전기적으로 연결되기 위해서 각 상기 홀에 도전성 범프를 형성하는 단계를 포함하는 웨이퍼 레벨 센싱 패키지의 제조 공정.
  10. 제 9항에 있어서,
    상기 도전성 금속층에 전기적으로 연결되기 위해서 각 상기 홀에 도전성 범프를 형성하는 단계는 상기 리클래딩 포토레지스트층을 제거하는 단계, 리플로우 공정을 수행하는 단계를 더 포함하고 상기 두 단계의 순서는 교환될 수 있는 웨이퍼 레벨 센싱 패키지의 제조 공정.
  11. 제 9항에 있어서,
    상기 도전성 금속층은 전해 도금, 기상 증착 또는 스퍼터링으로 형성되는 웨이퍼 레벨 센싱 패키지의 제조 공정.
  12. 제 9항에 있어서,
    상기 도전성 금속층에 전기적으로 연결되기 위해서 각 상기 홀에 도전성 범프를 형성하는 단계 이후에, 다수의 개별적인 센싱 칩을 형성하기 위해 상기 웨이퍼의 각 센싱 칩의 인접한 위치를 따라 커팅하는 단계가 더 포함되는 웨이퍼 레벨 센싱 패키지의 제조 공정.
  13. 제 9항에 있어서,
    상기 스트레스 완화층의 조성은 PI, BCB 및 실리카겔 중에서 선택된 하나인 웨이퍼 레벨 센싱 패키지의 제조 공정.
  14. 제 9항에 있어서,
    상기 도전성 범프는 전해 도금으로 형성되는 웨이퍼 레벨 센싱 패키지의 제조 공정.
  15. 제 9항에 있어서,
    상기 도전성 범프는 상기 각 홀에 솔더볼을 직접 배열함으로써 형성되고, 상기 홀은 솔더 플럭스 또는 솔더 페이스트로 먼저 코팅된 웨이퍼 레벨 센싱 패키지의 제조 공정.
  16. 제 9항에 있어서,
    상기 도전성 범프는 금 범프 또는 솔더 범프인 웨이퍼 레벨 센싱 패키지의 제조 공정.
  17. 제 9항에 있어서,
    상기 포토레지스트층 또는 상기 리클래딩 포토레지스트층은 스텐실 프린팅(stencil printing), 스핀 코팅(spin-coating) 및 퍼폼드 플라스틱 핫 프레싱(performed plastic hot pressing)을 포함하는 일반적인 후막 형성공정에 의해 클래드(clad)되는 웨이퍼 레벨 센싱 패키지의 제조 공정.
KR1020080028284A 2007-11-14 2008-03-27 웨이퍼 레벨 센싱 패키지 및 그 제조 공정 KR101027892B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW096143100A TWI364804B (en) 2007-11-14 2007-11-14 Wafer level sensor package structure and method therefor
TW096143100 2007-11-14

Publications (2)

Publication Number Publication Date
KR20090049974A KR20090049974A (ko) 2009-05-19
KR101027892B1 true KR101027892B1 (ko) 2011-04-07

Family

ID=40622918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080028284A KR101027892B1 (ko) 2007-11-14 2008-03-27 웨이퍼 레벨 센싱 패키지 및 그 제조 공정

Country Status (3)

Country Link
US (2) US20090121299A1 (ko)
KR (1) KR101027892B1 (ko)
TW (1) TWI364804B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20070099A1 (it) * 2007-01-24 2008-07-25 St Microelectronics Srl Dispositivo elettronico comprendente dispositivi sensori differenziali mems e substrati bucati
TWI364804B (en) 2007-11-14 2012-05-21 Ind Tech Res Inst Wafer level sensor package structure and method therefor
KR102372349B1 (ko) * 2015-08-26 2022-03-11 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR102357937B1 (ko) 2015-08-26 2022-02-04 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US20210125948A1 (en) * 2019-10-28 2021-04-29 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100344833B1 (ko) 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
KR20040080602A (ko) * 2003-03-12 2004-09-20 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 제조방법
KR100548581B1 (ko) 2004-07-22 2006-02-02 주식회사 하이닉스반도체 웨이퍼 레벨 칩 스케일 패키지
KR100707801B1 (ko) 2005-08-10 2007-04-17 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 및 그의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702221A3 (en) * 1994-09-14 1997-05-21 Delco Electronics Corp Sensor integrated on a chip
US6103552A (en) * 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US6756671B2 (en) * 2002-07-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic device with a redistribution layer having a step shaped portion and method of making the same
US6790759B1 (en) * 2003-07-31 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design
TWI253700B (en) * 2004-08-03 2006-04-21 Ind Tech Res Inst Image sensor module packaging structure and method thereof
TWI239594B (en) * 2004-10-06 2005-09-11 Advanced Semiconductor Eng Redistribution layer structure of a wafer and the fabrication method thereof
TWI251886B (en) 2004-11-03 2006-03-21 Advanced Semiconductor Eng Sensor chip for defining molding exposed region and method for manufacturing the same
JP4777644B2 (ja) * 2004-12-24 2011-09-21 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
US7622782B2 (en) * 2005-08-24 2009-11-24 General Electric Company Pressure sensors and methods of making the same
TWI364804B (en) 2007-11-14 2012-05-21 Ind Tech Res Inst Wafer level sensor package structure and method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100344833B1 (ko) 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
KR20040080602A (ko) * 2003-03-12 2004-09-20 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 제조방법
KR100548581B1 (ko) 2004-07-22 2006-02-02 주식회사 하이닉스반도체 웨이퍼 레벨 칩 스케일 패키지
KR100707801B1 (ko) 2005-08-10 2007-04-17 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
TWI364804B (en) 2012-05-21
US20090121299A1 (en) 2009-05-14
KR20090049974A (ko) 2009-05-19
TW200921814A (en) 2009-05-16
US20090124074A1 (en) 2009-05-14
US7915065B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
US7524753B2 (en) Semiconductor device having through electrode and method of manufacturing the same
US9018628B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN100583435C (zh) 半导体装置
KR101027892B1 (ko) 웨이퍼 레벨 센싱 패키지 및 그 제조 공정
US11101231B2 (en) Semiconductor package and method of manufacturing the same
US9153641B2 (en) Wafer level package having cylindrical capacitor and method of fabricating the same
CN101627471A (zh) 微电子工件及用于使用所述工件制造微电子装置的方法
CN103050476A (zh) 形成用于导电互连结构的保护和支撑结构的器件和方法
US20070207608A1 (en) Semiconductor device and manufacturing process thereof
TWI228949B (en) Circuit device and method for making the same
CN101626026A (zh) 影像感测芯片封装结构及其方法
US6306682B1 (en) Method of fabricating a ball grid array integrated circuit package having an encapsulating body
JPH10335337A (ja) 半導体装置及びその製造方法
CN104584206A (zh) 用于互连附着的迹线沾焊料技术
WO2024036715A1 (zh) 射频前端模组及其制作方法、通讯装置
US20120286425A1 (en) Package having mems element and fabrication method thereof
US7348262B2 (en) Method for fabricating module of semiconductor chip
CN100580899C (zh) 凸块工艺
US10157873B1 (en) Semiconductor package including bump
JP2010050264A (ja) 電子部品モジュールおよび電子部品モジュールの製造方法
US20230292438A1 (en) Radio frequency front-end module, manufacturing method thereof and communication device
KR20140008173A (ko) 반도체 패키지 및 그 제조방법
US11557557B2 (en) Flip-chip flexible under bump metallization size
JP3877691B2 (ja) 半導体装置
CN101494213A (zh) 元件安装用基板、半导体组件及其制造方法及便携式设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140312

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150310

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160311

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180312

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee