KR100548581B1 - 웨이퍼 레벨 칩 스케일 패키지 - Google Patents

웨이퍼 레벨 칩 스케일 패키지 Download PDF

Info

Publication number
KR100548581B1
KR100548581B1 KR1020040057312A KR20040057312A KR100548581B1 KR 100548581 B1 KR100548581 B1 KR 100548581B1 KR 1020040057312 A KR1020040057312 A KR 1020040057312A KR 20040057312 A KR20040057312 A KR 20040057312A KR 100548581 B1 KR100548581 B1 KR 100548581B1
Authority
KR
South Korea
Prior art keywords
buffer layer
stress buffer
scale package
wafer level
chip scale
Prior art date
Application number
KR1020040057312A
Other languages
English (en)
Other versions
KR20060007881A (ko
Inventor
황유경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040057312A priority Critical patent/KR100548581B1/ko
Publication of KR20060007881A publication Critical patent/KR20060007881A/ko
Application granted granted Critical
Publication of KR100548581B1 publication Critical patent/KR100548581B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 솔더볼의 피로수명을 개선시킨 웨이퍼 레벨 칩 스케일 패키지를 개시한다. 개시된 본 발명의 웨이퍼 레벨 칩 스케일 패키지는, 상부면 중심부에 본딩패드들이 배열된 반도체 칩; 상기 반도체 칩 상에 상기 본딩패드를 노출시키도록 형성된 스트레스버퍼층; 상기 스트레스버퍼층 상에 일단이 본딩패드와 연결되도록 형성된 금속배선; 상기 금속배선을 포함한 스트레스버퍼층 상에 상기 금속배선의 타단인 볼랜드를 노출시키도록 형성된 솔더마스크; 및, 상기 금속배선의 볼랜드 상에 부착된 솔더볼을 포함하는 웨이퍼 레벨 칩 스케일 패키지에 있어서, 상기 솔더볼의 피로수명이 향상되도록 상기 스트레스버퍼층은 0.25∼0.5㎬의 낮은 탄성계수를 가지며, 상기 솔더마스크는 9∼11㎬의 높은 탄성계수를 갖는 것을 특징으로 한다. 바람직하게, 상기 스트레스버퍼층은 0.3㎬의 탄성계수를 가지며, 상기 솔더마스크는 10㎬의 탄성계수를 갖는다.

Description

웨이퍼 레벨 칩 스케일 패키지{Wafer level chip scale package}
도 1은 종래 웨이퍼 레벨 칩 스케일 패키지가 인쇄회로기판 상에 솔더링된 상태를 모델링한 도면.
도 2는 종래 웨이퍼 레벨 칩 스케일 패키지와 인쇄회로기판간 열팽창계수 차이에 기인하는 최대 비탄력적 변형 발생부위를 설명하기 위한 도면.
도 3은 종래 웨이퍼 레벨 칩 스케일 패키지와 솔더볼간 열팽창계수 차이에 기인하는 최대 비탄력적 변형 발생부위를 설명하기 위한 도면.
도 4는 본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지를 인쇄회로기판에 실장시킨 상태를 도시한 단면도.
도 5는 스트레스버퍼층의 탄성계수에 따른 응력 변화를 시뮬레이션한 도면.
도 6a 및 도 6b는 솔더마스크의 탄성계수에 따른 응력 변화를 시뮬레이션한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
41 : 반도체 칩 42 : 스트레스버퍼층
43 : 금속배선 44 : 솔더마스크
45 : 솔더볼 52 : 인쇄회로기판
54 : 전극패드
본 발명은 웨이퍼 레벨 칩 스케일 패키지에 관한 것으로서, 보다 상세하게는, 솔더볼의 피로수명을 향상시킨 웨이퍼 레벨 칩 스케일 패키지에 관한 것이다.
기존의 패키지는, 먼저, 수 개의 반도체 칩들을 포함하는 웨이퍼를 그의 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리하고, 그런다음, 개개의 반도체 칩별로 패키징 공정을 실시하는 것에 의해 제조되었다.
그런데, 상기 패키징 공정은 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 많은 단위 공정들을 포함하고 있는 바, 반도체 칩별로 각각의 패키징 공정이 수행되어야 하는 기존의 패키지 제조방법은 하나의 웨이퍼에서 얻어지는 반도체 칩의 수를 고려할 때 모든 반도체 칩에 대한 패키징에 소요되는 시간이 너무 많다는 문제점을 안고 있다.
이에, 최근에는 웨이퍼 상태에서 패키징 공정을 우선적으로 실시한 다음, 개별 패키지들로 분리시키는 방법이 제안되었다. 이와같은 방법으로 제조된 패키지를 웨이퍼 레벨 칩 스케일 패키지(wafer level chip scale package)라 칭하며, 이러한 웨이퍼 레벨 칩 스케일 패키지는 본딩패드의 재배치가 필수적으로 이루어져야 하는 바, 금속배선의 사용이 이루어지고 있다.
한편, 웨이퍼 레벨 칩 스케일 패키지는 그 제조 후에 신뢰성 테스트를 거치게 된다. 이러한 신뢰성 테스트는 통상 인쇄회로기판(Printed Circuit Board : 이 하, PCB)에의 실장 후, 고온과 저온의 열하중(Thermal load)을 교대로 가하는 열 사이클링 테스트(Temperature cycling test) 방식으로 진행된다.
그런데, 이러한 열 싸이클링 테스트가 진행되는 동안, 웨이퍼 레벨 칩 스케일 패키지와 PCB간의 열팽창계수가 상이한 것으로 인해 솔더볼에 열적 응력이 발생되며, 이에 따라, 상기 솔더볼의 피로수명이 저하되는 현상이 발생된다.
또한, 열하중에 의해 칩과 솔더볼간의 국부적 미스매치(local mismatch)로 인해 상기 솔더볼에 스트레스가 발생하여 이 또한 솔더볼의 피로수명이 저하되는 현상이 발생된다.
자세하게, 도 1은 웨이퍼 레벨 칩 스케일 패키지가 PCB에 솔더링된 상태를 모델링한 도면으로서, 도시된 바와 같이, 웨이퍼 레벨 칩 스케일 패키지(10)가 솔더볼(5)에 의해 PCB(11)에 솔더링, 즉, 실장되었음을 볼 수 있다.
이러한 상태에서 열하중을 인가하는 열 싸이클링 테스트를 수행하게 되면, 웨이퍼 레벨 칩 스케일 패키지(10)와 PCB(12)간 열팽창계수 차이에 기인하는, 도 2에 도시된 바와 같이, 금속배선과 접한 솔더볼 부위에서 최대 비탄성적 변형(Max. Inelastic strain)이 발생된다. 또한, 웨이퍼 레벨 칩 스케일 패키지와 솔더볼간 열팽창계수 차이에 기인하는 마찬가지로 금속배선과 접한 솔더볼 부위에서 최대 비탄성적 변형이 발생된다.
상기에서, 열 싸이클링 테스트는 125℃와 0℃를 2회 적용한 경우이다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으 로서, 솔더볼의 피로수명을 향상시킨 웨이퍼 레벨 칩 스케일 패키지를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 상부면 중심부에 본딩패드들이 배열된 반도체 칩; 상기 반도체 칩 상에 상기 본딩패드를 노출시키도록 형성된 스트레스버퍼층; 상기 스트레스버퍼층 상에 일단이 본딩패드와 연결되도록 형성된 금속배선; 상기 금속배선을 포함한 스트레스버퍼층 상에 상기 금속배선의 타단인 볼랜드를 노출시키도록 형성된 솔더마스크; 및, 상기 금속배선의 볼랜드 상에 부착된 솔더볼을 포함하는 웨이퍼 레벨 칩 스케일 패키지에 있어서, 상기 솔더볼의 피로수명이 향상되도록 상기 스트레스버퍼층은 0.25∼0.5㎬의 낮은 탄성계수를 가지며, 상기 솔더마스크는 9∼11㎬의 높은 탄성계수를 갖는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지를 제공한다.
여기서, 바람직하게 상기 스트레스버퍼층은 0.3㎬의 탄성계수를 가지며, 상기 솔더마스크는 10㎬의 탄성계수를 갖는다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지는, 상부면 중심부에 본딩패드들이 배열된 반도체 칩 상에 상기 본딩패드를 노출시키도록 스트레스버퍼층이 형성되고, 상기 스트레스버퍼층 상에 일단이 본딩패드와 연결되도록 금속배선이 형성되며, 상기 금속배선을 포함한 스트레스버퍼층 상에는 상기 금속배선의 타단인 볼랜드를 노출시키도록 솔더마스크가 형성되고, 그리고, 상기 금속배선의 볼랜드 상에 솔더볼이 부착된 구조로 이루어진다.
이와 같은 본 발명의 웨이퍼 레벨 칩 스케일 패키지에 있어서, 상기 스트레스버퍼층은 종래 4㎬의 높은 탄성계수를 갖는 것 대신에 0.25∼0.5㎬, 바람직하게, 0.3㎬의 낮은 탄성계수를 가지며, 상기 솔더마스크는 0.34㎬의 낮은 탄성계수를 갖는 것 대신에 9∼11㎬, 바람직하게, 10㎬의 높은 탄성계수를 갖는다.
이 경우, 본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지에 대한 열 싸이클링 테스트시, 상기 0.3㎬의 낮은 탄성계수를 갖는 스트레스버퍼층이 상기 웨이퍼 레벨 칩 스케일 패키지와 PCB간 열팽창계수가 상이함에 기인하여 솔더볼에 인가되는 열적 스트레스를 완화(thermal stress release)시키는 효과를 줌으로써 솔더볼의 피로수명을 대폭 향상시킬 수 있게 되며, 아울러, 상기 10㎬의 높은 탄성계수를 갖는 솔더마스크가 웨이퍼 레벨 칩 스케일 패키지와 솔더볼간 열팽창계수 차이로 인해 솔더볼이 변형되는 것을 억제시키는 효과를 줌으로써 이 또한 솔더볼에 인가되는 열적 스트레스를 완화시키는 효과를 줌으로써 솔더볼의 피로수명을 대폭 향상시킬 수 있게 된다.
자세하게, 도 4는 본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지를 PCB에 실장시킨 상태를 도시한 단면도로서, 도면부호 41은 반도체 칩을, 42는 스트레스버퍼층을, 43은 금속배선을, 44는 솔더마스크를, 45는 솔더볼을, 52는 PCB를, 그리고, 54는 전극패드를 각각 나타낸다.
도 5 및 표 1은 스트레스버퍼층의 탄성계수에 따른 응력 변화를 시뮬레이션한 결과를 도시한 것이다.
(표 1)
매트릭스 스트레스버퍼층 △eeq(비탄성적 변형) 피로수명 (N50%)
탄성계수(㎬) CTE
1 0.3 150 0.61×10-2 2865회
2 1.6 58 1.05×10-2 1000회
3 2.9 52 1.15×10-2 832회
4 4 59 1.91×10-2 314회
도 5 및 표 1을 참조하면, 솔더볼에서의 응력은 볼랜드에 접한 솔더볼 부위에서 발생됨을 볼 수 있으며, 스트레스버퍼층의 탄성계수가 낮을수록, 즉, 0.3㎬인 경우가 솔더볼의 피로수명을 대폭 향상시킴을 알 수 있다.
도 6a 및 도 6b와 표 2는 솔더마스크의 탄성계수에 따른 응력 변화를 시뮬레이션한 결과를 도시한 것이다. 여기서, 도 5a는 솔더마스크의 탄성계수가 0.34㎬인 경우에 대한 시뮬레이션 결과이고, 도 5b는 솔더마스크의 탄성계수가 10㎬인 경우에 대한 시뮬레이션 결과이다.
(표 2)
Young's modulus Creep strain Plastic strain Total strain 피로수명(N50%)
0.34㎬ 1.60 0.072 1.67 408
1㎬ 1.51 0.075 1.58 456
2.9㎬ 1.34 0.080 1.42 563
5㎬ 1.25 0.083 1.33 633
10㎬ 1.17 0.077 1.24 724
도 5a 및 도 5b와 표 2를 참조하면, 솔더마스크의 탄성계수가 10㎬로 높을 때, 솔더마스크에 높은 응력이 나타남을 알 수 있다. 이것으로부터 솔더볼에 미칠 수 있는 높은 응력이 솔더마스크에 미침을 알 수 있으며, 이것은 솔더볼과 웨이퍼 레벨 칩 스케일 패키지간 열팽창계수 차이에 의해 솔더볼이 변형되는 것을 상기 솔더마스크가 잡아주고 있음에 기인한다.
따라서, 솔더마스크의 탄성계수가 작을 경우에는 솔더볼의 변형이 심하게 일어나므로 그 피로수명이 짧은 반면, 탄성계수가 클 경우에는 솔더볼의 변형이 작아 그 피로수명이 향상됨을 알 수 있다.
결론적으로, 본 발명은 웨이퍼 레벨 칩 스케일 패키지를 구현함에 있어서 스트레스버퍼층은 0.3㎬ 정도의 낮은 탄성계수를 갖도록 하고, 반면, 솔더볼을 잡아주는 솔더마스크는 10㎬ 정도의 높은 탄성계수를 갖도록 하므로써, 상기 솔더볼에 인가되는 열적 변형을 최대한 억제시킬 수 있으며, 이에 따라, 솔더볼의 피로수명을 대폭 향상시킬 수 있다.
이상에서와 같이, 본 발명은 스트레스버퍼층의 탄성계수는 낮추고 솔더마스크의 탄성계수는 높혀주므로써, 웨이퍼 레벨 칩 스케일 패키지에 대한 열적 싸이클링 테스트시, 솔더볼의 피로수명을 대폭 향상시킬 수 있으며, 이에 따라, 패키지의 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (3)

  1. 상부면 중심부에 본딩패드들이 배열된 반도체 칩; 상기 반도체 칩 상에 상기 본딩패드를 노출시키도록 형성된 스트레스버퍼층; 상기 스트레스버퍼층 상에 일단이 본딩패드와 연결되도록 형성된 금속배선; 상기 금속배선을 포함한 스트레스버퍼층 상에 상기 금속배선의 타단인 볼랜드를 노출시키도록 형성된 솔더마스크; 및, 상기 금속배선의 볼랜드 상에 부착된 솔더볼을 포함하는 웨이퍼 레벨 칩 스케일 패키지에 있어서,
    상기 솔더볼의 피로수명이 향상되도록 상기 스트레스버퍼층은 0.25∼0.5㎬의 낮은 탄성계수를 가지며, 상기 솔더마스크는 9∼11㎬의 높은 탄성계수를 갖는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지.
  2. 제 1 항에 있어서, 상기 스트레스버퍼층은 0.3㎬의 탄성계수를 갖는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지.
  3. 제 1 항에 있어서, 상기 솔더마스크는 10㎬의 탄성계수를 갖는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지.
KR1020040057312A 2004-07-22 2004-07-22 웨이퍼 레벨 칩 스케일 패키지 KR100548581B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057312A KR100548581B1 (ko) 2004-07-22 2004-07-22 웨이퍼 레벨 칩 스케일 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057312A KR100548581B1 (ko) 2004-07-22 2004-07-22 웨이퍼 레벨 칩 스케일 패키지

Publications (2)

Publication Number Publication Date
KR20060007881A KR20060007881A (ko) 2006-01-26
KR100548581B1 true KR100548581B1 (ko) 2006-02-02

Family

ID=37119055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057312A KR100548581B1 (ko) 2004-07-22 2004-07-22 웨이퍼 레벨 칩 스케일 패키지

Country Status (1)

Country Link
KR (1) KR100548581B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027892B1 (ko) 2007-11-14 2011-04-07 인더스트리얼 테크놀로지 리서치 인스티튜트 웨이퍼 레벨 센싱 패키지 및 그 제조 공정

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2444775B (en) 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027892B1 (ko) 2007-11-14 2011-04-07 인더스트리얼 테크놀로지 리서치 인스티튜트 웨이퍼 레벨 센싱 패키지 및 그 제조 공정

Also Published As

Publication number Publication date
KR20060007881A (ko) 2006-01-26

Similar Documents

Publication Publication Date Title
US7374970B2 (en) Manufacturing method of a tray, a socket for inspection, and a semiconductor device
US20070215985A1 (en) Novel chip packaging structure for improving reliability
JP2008182225A (ja) ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法
KR20070045970A (ko) 반도체 장치 및 그 제조 방법
MY121256A (en) Semiconductor device and manufacturing method
US7446405B2 (en) Wafer level chip scale package (WLCSP) with high reliability against thermal stress
KR20050105085A (ko) 패키지 구조물
KR100548581B1 (ko) 웨이퍼 레벨 칩 스케일 패키지
US20050140005A1 (en) Chip package structure
KR20040083192A (ko) 솔더 볼 패키지
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
US6943103B2 (en) Methods for reducing flip chip stress
JP3559725B2 (ja) 半導体素子検査用ソケット、半導体装置の検査方法及び製造方法
KR20010002843A (ko) 몰드형 웨이퍼 레벨 패키지
CN111816624A (zh) 一种晶圆级芯片封装结构及其封装工艺
JP4002143B2 (ja) 半導体装置の製造方法
KR100868662B1 (ko) 엠.엘.에프（ｍｌｆ）형 반도체 패키지 및 그 제조방법
KR100780690B1 (ko) 스택 패키지의 제조방법
US20030122255A1 (en) Ball grid array package
JP2000216297A (ja) 半導体装置およびその製造方法
KR100269539B1 (ko) Csp소자 제조방법과 제조된 csp소자
KR100585150B1 (ko) 신호 전달 특성을 개선시킨 반도체 장치
KR100728989B1 (ko) Ｆｂｇａ 패키지 제조용 기판
JP2011151104A (ja) 半導体装置の製造方法及び半導体装置の中間構造体
KR100346786B1 (ko) 웨이퍼 레벨 패키지의 제작방법 및 그 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee