KR101024630B1

KR101024630B1 - 부스터 회로

Info

Publication number: KR101024630B1
Application number: KR1020040069037A
Authority: KR
Inventors: 윤정란
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2004-08-31
Filing date: 2004-08-31
Publication date: 2011-03-25
Also published as: KR20060020235A

Abstract

본 발명은 적은 수의 캐패시터로 높은 승압비를 얻을 수 있는 부스터 회로를 제공하기 위한 것으로, 이를 위한 본 발명으로 입력전압을 전달하기 위한 제1 스위치와, 제1 스위치로 부터 전달된 상기 입력전압을 저장하기 위한 캐패시터와, 상기 캐패시터을 접지전원단에 접속시키기 위한 제2 스위치를 구비하는 제1 내지 제N 부스팅부; 제N번째 부스팅부 내 캐패시터 및 제2 스위치의 연결노드에 접속된 제3 스위치와, 제3 스위치의 다른 노드와 접지전원단 사이에 배치되어 2^N배수로 승압된 출력전압을 출력하는 출력캐패시터를 구비하며, 제1 부스팅부는 초기전압을 입력전압으로 인가받으며, 제M 번째(단, M은 2이상의 자연수) 부스팅부는 제M-1번째 부스팅부 내 캐패시터 및 제2 스위치의 연결노드에 걸린 전압을 입력전압으로 인가받는 것을 특징으로 하는 부스팅회로를 제공한다.

승압, 충전, 캐패시터, 면적, 부스팅

Description

부스터 회로{BOOSTER CIRCUIT}

도 1은 종래기술에 따른 부스터 회로의 구성도.

도 2a 및 도 2b는 도 1의 부스터회로의 4배수 부스팅 동작을 도시한 도면.

도 3은 본 발명의 제1 실시예에 따른 부스터 회로의 구성도.

도 4a 내지 도 4d는 도 3의 부스터 회로의 8배수 부스팅 동작을 도시한 도면.

도 5는 도 3의 감지부의 내부 회로도.

도 6는 본 발명의 제2 실시예에 따른 부스터 회로의 구성도.

* 도면의 주요 부분에 대한 부호의 설명

120, 140, 160, 210, 220, 230 : 부스팅부

180, 240, 250 : 감지부

본 발명은 부스터회로에 관한 것으로서, 보다 구체적으로는 적은 수의 커패시터로 높은 승압비를 갖는 부스터회로에 관한 것이다.

일반적으로, 직류 부스터회로(DC DC Booster)는 입력된 직류 전압을 기준전압으로 하여 N배만큼 승압시킨 후 출력하는 회로를 말한다.

도 1은 종래기술에 따른 직류 부스터 회로의 구성도이다.

도 1을 참조하면, 종래기술에 따른 부스터회로는 초기전압(VEE)이 입력되는 입력단에 연결되는 스위치 SW11 ∼ SW13와, 초기전압의 입력단에 연결된 스위치 SW 21과, 스위치 SW11 ∼ SW13에 각각 연결된 스위치 SW22 ∼ SW24와, 스위치 SW21 ∼ SW24 사이에 연결된 캐패시터 C11 ∼ C13과, 캐패시터(C11 ∼ C13)와 접지전압 사이에 연결된 스위치 SW14 ∼ SW16과, 캐패시터 C13에 연결되어 출력전압을 출력시키기 위한 스위치 SW24와, 스위치 SW24의 다른 노드에 연결된 출력캐패시터(Cout1)를 구비한다.

도 2a 및 도 2b는 도 1의 종래기술에 따른 부스터 회로의 동작을 도시한 도면으로서, 이를 참조하여 동작을 살펴보도록 한다.

먼저, 스위치 SW11 ∼ SW16를 턴온시키면, 도 2a에 점선으로 도시된 바와같이 차지패스가 형성되어 입력단을 통해 제공되는 초기전압(VEE)이 각각 캐패시터 C11 ∼ C13에 충전된다.

이어서, 스위치 SW11 ∼ SW16를 턴오프시키고 스위치 SW21 ∼ SW24를 턴온시키면, 도 2b와 같이 점선으로 표시된 차지패스가 형성되어, 캐피시터 C11에는 초기전압이 2배수 승압된 전압이 충전된다. 그리고 이에 직렬 연결된 캐패시터 C12 및 C13에 의해 차지가 펌핑되어 출력캐패시터(Cout1)에 초기전압(VEE)에 4배수되는 출력전압(VOUT)이 충전된다.

전술한 바와같이 종래기술에 따른 부스터회로는 각 캐패시터(C11, C12, C13)를 초기전압(VEE)으로 동시에 충전시키 뒤, 이들 캐패시터(C11, C12, C13)를 직렬로 연결시켜주므로서 초기전압(VEE)의 4배 승압된 출력전압(VOUT)을 출력한다.

그리고 전술한 바와같은 동작을 반복하므로서, 원하는 출력전압의 레벨을 유지할 수 있다.

한편, 부스터 회로가 구비하는 캐패시터 수는 승압시키고자 하는 초기전압의 부스팅계수에 비례하여 증가한다. 즉, 초기전압을 6배, 7배로 승압시키고자 하는 경우, 요구되는 캐패시터의 수는 5개, 6개로 증가하게 된다. 따라서, 초기전압을 N배만큼 승압시키고자 하는 경우에는 N-1개의 캐패시터를 필요로하므로, 큰 승압비를 얻기위해서는 많은 캐패시터 소자와 넓은 면적이 요구되는 문제점이 발생한다.

또한, 종래기술에 따른 부스터회로는 캐패시터의 개수에 따라 출력전압의 승압되는 비율이 하나로 고정되어있기 때문에, 승압된 출력전압의 선택에 대한 유연성이 결여된다.

또한, 출력전압의 레벨을 감지할 수 없어, 세밀한 레벨의 출력전압을 얻을 수 없었다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으 로, 적은 수의 캐패시터로 높은 승압비를 얻을 수 있는 부스터 회로를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 입력전압을 전달하기 위한 제1 스위치와, 제1 스위치로 부터 전달된 상기 입력전압을 저장하기 위한 캐패시터와, 상기 캐패시터을 접지전원단에 접속시키기 위한 제2 스위치를 구비하는 제1 내지 제N 부스팅부; 제N번째 부스팅부 내 캐패시터 및 제2 스위치의 연결노드에 접속된 제3 스위치와, 제3 스위치의 다른 노드와 접지전원단 사이에 배치되어 2^N배수로 승압된 출력전압을 출력하는 출력캐패시터를 구비하며, 제1 부스팅부는 초기전압을 입력전압으로 인가받으며, 제M 번째(단, M은 2이상의 자연수) 부스팅부는 제M-1번째 부스팅부 내 캐패시터 및 제2 스위치의 연결노드에 걸린 전압을 입력전압으로 인가받는 것을 특징으로 한다.

본 발명의 다른 측면에 따른 부스터 회로는 초기전압이 입력되는 입력단에 연결된 제1 내지 제4 스위치; 상기 제1 내지 제3 스위치에 각각 연결된 제5 내지 제7스위치; 상기 제3 및 제5 스위치의 연결노드에 연결된 제1 캐패시터; 상기 제2 및 제6 스위치의 연결노드에 연결된 제2 캐패시터; 상기 제1 및 제7 스위치의 연결노드에 연결된 제3 캐패시터; 상기 제1 내지 제3 캐패시터와 접지전압 사이에 연결된 제8 내지 제10 스위치; 상기 제1 캐패시터 및 상기 제8 스위치의 연결노드와, 상기 제2 및 제6 스위치의 연결노드 사이에 연결된 제11 스위치; 상기 제2 캐패시터 및 상기 제9 스위치의 연결노드와, 상기 제1 및 제7 스위치의 연결노드 사이에 연결된 제12 스위치; 상기 제10 스위치에 연결된 제1 출력캐패시터; 상기 제3 캐패시터 및 제10 스위치의 연결노드에 연결된 제13 스위치; 및 상기 제13 스위치에 연결된 제2 출력 캐패시터를 구비한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 3은 본 발명의 제1 실시예에 따른 부스터회로의 구성도이다.

도 3을 참조하면, 본 발명의 제1 실시예에 따른 부스터 회로는 초기전압(VEE)을 전달하기 위한 제1 스위치(SW31)와, 제1 스위치(SW31)의 다른 노드에 연결되어 전하를 저장하기 위한 캐패시터(C31)와, 캐피시터(C31)의 다른 노드를 접지전압에 접속시키기 위한 제2 스위치(SW32)를 구비하는 제1 부스팅부(120)와, 제1 부스팅부(120)의 제2 스위치(SW32)와 캐패시터(C31)의 접속노드에 걸린 전압을 전달하기 위한 제3 스위치(SW33)와, 제3 스위치(SW33)의 다른 노드에 연결되어 전하를 저장하기 위한 캐패시터(C32)와, 캐패시터(C32)의 다른 노드를 접지전압에 접속시키기 위한 제4 스위치(SW34)를 구비하는 제2 부스팅부(140)와, 제2 부스팅부(140)의 제4 스위치(SW34)와 캐패시터(C32)의 접속노드에 걸린 전압을 전달하기 위한 제5 스위치(SW35)와, 제5 스위치(SW35)의 다른 노드에 연결되어 전하를 저장하기 위한 캐패시터(C33)와, 캐패시터(C33)의 다른 노드를 접지전압에 접속시키기 위한 제 6 스위치(SW36)를 구비하는 제3 부스팅부(160)와, 제3 부스팅부(160)의 제6 스위치(SW36)와 캐패시터(C33)의 연결노드(n1)에 걸린 전압을 인가받아 원하는 레벨의 출력전압인지 여부를 감지하기 위한 감지부(180)와, 감지부(180)의 출력전압을 전달하기 위한 제7 스위치(SW37)와, 제7 스위치(SW37)의 다른노드에 접속되어 전하를 저장하기 위한 출력캐패시터(Cout2)를 구비한다.

참고적으로, 전술한 스위치는 NMOS 또는 PMOS 트랜지스터로 구현된다. 그리고 감지부(180)는 보다 정확한 레벨의 출력전압을 얻기위한 것으로, 전술한 부스터 회로가 8배수의 초기전압을 얻기 위한 필수적인 요소는 아니다.

도 4a 내지 도 4d는 도 3의 본 발명의 제1 실시예에 따른 부스터회로의 동작을 도시한 도면으로서, 이를 참조하여 부스터 회로의 동작을 살펴보도록 한다.

먼저, 제1 부스팅부(120) 내 모든 스위치(SW31, SW32)를 턴온시키므로서, 도 4a에 점선으로 도시된 바와같은 경로를 형성하여 캐피시터(C31)에 초기전압(VEE)을 충전시킨다.

이어, 제1 부스팅부(120)의 제2 스위치(SW32)를 턴오프시키고, 제2 부스팅부(140) 내 모든 스위치(SW33, SW34)를 턴온시키므로, 도 4b에 점선으로 도시된 바와 같은 경로가 형성된다.

따라서, 제1 부스팅부(120) 내 캐패시터(C31)에 저장된 전하(Vee)로 인해 제2 스위칭부(SW32)와 캐패시터(C31)의 연결노드에 초기전압의 2배 승압된 전압(×2VEE)이 인가되므로, 이를 전달받는 제2 부스팅부(140)의 캐패시터(C32)에 초기전압(VEE)의 2배 승압된 전압(×2VEE)이 충전된다.

이어, 제2 부스팅부(140)의 제4 스위치(SW34)를 턴오프시키고, 제3 부스팅부(160) 내 모든 스위치(SW35, SW36)를 턴온시키므로, 도 4c에 점선으로 도시된 바와같은 경로가 형성된다.

따라서, 제2 부스팅부(140) 내 캐패시터(C32)에 저장된 전하(2Vee)로 인해 제4 스위칭부(SW34)와 캐패시터(C32)의 연결노드에 초기전압(VEE)의 4배 승압된 전압(×4VEE)이 인가되므로, 이를 전달받는 제3 부스팅부(160)의 캐패시터(C33)에도 초기전압(VEE)의 4배 승압된 전압(4VEE)이 충전된다.

끝으로, 제3 부스팅부(160)의 제6 스위치(SW36)를 턴오프되고, 제3 부스팅부(160) 내 캐패시터(C33) 및 제6 스위치(SW36)의 연결노드에 걸린 전압이 출력 캐패시터(Cout2)에 충전되기까지 감지부(180)를 경유하는, 도 4d에 점선으로 도시된 바와같은 경로가 형성된다.

따라서, 제3 부스팅부(160) 내 캐패시터(C33)에 저장된 전하(8Vee)로 인해 출력 캐패시터(Cout2)에는 초기전압(VEE)의 8배 승압된 전압(×8VEE)이 충전되어 출력전압(VOUT)으로 출력된다.

즉, 각 부스팅부(120, 140, 160) 내 스위치(SW31 및 SW32, SW33 및 SW34, SW35 및 SW36)는 연결노드와 접지전압단 사이에 캐패시터(C31, C32, C33)를 위치시키므로서, 연결노드에 걸린 전압으로 캐패시터를 차지시키기 위한 경로를 형성한다. 또한, 승압시키기 위한 경로는 별도로 구비하지 않고, 캐패시터(C31, C32, C33)를 접지전압단에 연결시키기 위한 스위치를 턴오프시키고 다음 부스팅부의 차지경로를 형성하여 주므로서, 승압시키기 위한 경로를 형성한다.

한편, 종래에는 부스팅부내 모든 캐패시터를 일제히 초기전압으로 충전시킨 뒤, 이들 캐패시터를 직렬연결시키므로 캐패시터 개수 +1만큼 승압된 출력전압을 얻었던 반면, 본 발명에 따른 부스터회로는 부스팅부 하나를 충전시켜 승압시킨뒤 승압된 전압으로 다음 부스팅부를 충전시키므로서, 캐패시터 개수의 자승만큼 승압된 출력전압을 얻는다.

그러므로, 전술한 본 발명의 제1 실시예에 따른 부스터 회로는 n개의 캐패시터를 통해 2ⁿ 배수로 승압된 출력전압을 얻을 수 있으므로, 캐패시터의 수를 현저히 줄일 수 있다.

도 5는 도 3의 감지부(180)의 내부 회로도로서, 감지부(180)는 출력캐패시터(Cout2)에 충전된 출력전압(VOUT)의 레벨을 디바이딩하기 위한 디바이딩부(182)와, 디바이딩부(182)의 출력전압(Vdiv)과 기준전압(Vref)의 레벨차이를 증폭하기 위한 차동증폭기(184)와, 차동증폭기(184)의 출력전압을 레벨 쉬프팅시켜 출력하는 레벨 쉬프터부(186)와, 레벨 쉬프터부의 출력에 제어받아 부스팅부(160)의 제6 스위치(SW36) 및 캐패시터(C33)의 연결노드(n1)와 제7 스위치(SW37)연결시키기 위한 스위치(SW38)를 구비한다.

감지부(180)의 동작을 간략히 살펴보면, 디바이딩부(182)는 저항렬(Ra, Rb)을 통해 출력전압(VOUT)을 디바이딩하며, 차동증폭기(184)는 디바이딩부(182)의 출력전압(Vdiv)과 기준전압(Vref)과의 차이를 증폭하여 출력한다. 따라서, 출력전압(VOUT)이 원하는 레벨을 갖지 않는 경우, 디바이딩부(182)의 출력전압(Vdiv)과 기 준전압(Vref)과의 차이가 차동증폭기(184)에 의해 증폭되어 출력되고, 이는 다시 레벨 쉬프팅부에 의해 레벨이 변환되어 스위치(SW38)를 턴온시킨다.

한편, 출력전압이 원하는 레벨을 갖는 경우, 디바이딩된 출력전압(Vdiv)의 레벨과 기준전압(Vref)이 동일해져 차동증폭기(184)의 출력전압이 제로가 되므로, 스위치(SW38)가 턴오프되어 제3 부스팅부(160)와 출력 캐패시터(Cout2)와의 연결을 끊어주게 된다.

그러므로, 본 발명에 따른 부스터회로는 감지부(180)를 더 구비하므로서, 원하는 레벨의 출력전압이 출력되도록 보다 정확한 제어가 가능하다.

한편, 전술한 본 발명의 제1 실시예에 따른 기술적 사상을 종래기술에 도입하면, 캐패시터 개수의 자승만큼 승압된 출력전압을 얻을 수 있을 뿐 아니라, 캐패시터 개수 +1배수로 승압된 출력전압 둘다를 얻을 수 있는데, 이를 다음 도면을 통해 구체적으로 살펴보도록 한다.

도 6은 본 발명의 제2 실시예에 따른 부스터 회로의 구성도이다.

도 6을 참조하면, 본 발명의 제2 실시예에 따른 부스터 회로는 종래의 부스터 회로(도 1 참조)에서 캐패시터 C11 및 스위치 SW14의 연결노드와 스위치 SW12 및 캐패시터 SW12의 연결노드 사이에 위치하는 SW51과, 캐패시터 C12 및 스위치 SW15의 연결노드와 스위치 SW11 및 캐패시터 SW13의 연결노드 사이에 위치하는 SW52를 더 포함한다.

또한, 8배수 승압된 출력전압을 출력하기 위해 제3 캐패시터 및 스위치 SW16의 연결노드에 걸린전압을 감지하기 위한 감지부(210)와, 감지부(210)의 출력전압 을 출력캐패시터 Cout2에 전달하기 위한 스위치 SW53를 더 구비한다.

이와같이 제2 실시 예에 따른 부스터회로는 스위치 SW51 및 SW52를 더 구비하므로서, 도 5a 및 도 5d를 통해 도시된 방법과 동일한 과정을 거쳐 8배수 승압된 전압을 출력캐패시터 Cout4를 통해 출력한다.

또한, 도 2a 및 도 2b를 통해 도시된 방법과 동일한 과정을 거쳐 4배수로 승압된 전압을 출력 캐패시터 Cout1를 통해 출력한다.

그러므로, 제2 실시예에 따른 부스터회로는 3개의 캐패시터를 통해 4배수로 승압된 출력전압 및 8배수로 승압된 출력전압을 얻을 수 있다. 즉, 종래와 동일한 캐패시터를 갖더라도 더 많은 승압비를 얻을 수 있으며, 하나의 부스터 회로를 통해 4배수 및 8배수로 승압된 출력전압을 얻을 수 있으므로, 출력전압에 대한 유연성을 갖는다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 보다 적은 캐패시터로 높은 승압비의 출력전압을 얻을 수 있어 면적을 줄일 수 있다. 또한, 하나의 부스터회로를 통해 다른 승압비를 갖는 2가지 출력전압을 얻을 수 있으므로, 출력전압의 선택에 대한 유연성을 갖는다. 끝 으로, 감지부를 통해 출력전압의 레벨이 원하는 레벨을 갖도록 쉽게 제어할 수 있다.

Claims

입력전압을 전달하기 위한 제1 스위치와, 제1 스위치로부터 전달된 상기 입력전압을 저장하기 위한 캐패시터와, 상기 캐패시터를 접지전원단에 접속시키기 위한 제2 스위치를 구비하는 제1 내지 제N 부스팅부;

제N번째 부스팅부 내 캐패시터 및 제2 스위치의 연결노드에 접속된 제3 스위치와, 제3 스위치의 다른 노드와 접지전원단 사이에 배치되어 2^N배수로 승압된 출력전압을 출력하는 출력캐패시터; 및

상기 제N번째 부스팅부 내 캐패시터 및 제2 스위치의 연결노드와 상기 제3 스위치 사이에 연결되어 상기 출력전압의 레벨이 원하는 레벨의 출력전압인지 여부를 감지하기 위한 감지부;를 포함하며,

상기 제1 부스팅부는 초기전압을 입력전압으로 인가받으며, 제M 번째(단, M은 2이상의 자연수) 부스팅부는 제M-1번째 부스팅부 내 캐패시터 및 제2 스위치의 연결노드에 걸린 전압을 입력전압으로 인가받으며,

상기 감지부는,

상기 출력전압의 레벨을 디바이딩하기 위한 디바이딩부;

상기 디바이딩부의 출력전압과 기준전압의 레벨차이를 증폭하기 위한 차동증폭기;

상기 차동증폭기의 출력전압을 레벨 쉬프팅시켜 출력하는 레벨 쉬프터부; 및

상기 레벨 쉬프터부의 출력에 제어받으며, 상기 제N번째 부스팅부의 제2 스위치 및 캐패시터의 연결노드와 상기 제3 스위치 사이에 위치하는 제4 스위치를 구비하는 부스터 회로.
삭제
삭제
제1항에 있어서,

제k번째(단, k는 1이상의 자연수) 부스팅부는 제1 및 제2 스위치를 턴온시켜 상기 입력전압이 상기 캐패시터에 저장되면, 상기 제2 스위치를 턴오프시키는 과정을 상기 제1번째 부스팅부터 상기 제N번째 부스팅부까지 순차적으로 반복하는 것을 특징으로 하는 부스터 회로.
초기전압을 전달하기 위한 제1 스위치와, 상기 제1 스위치의 다른 노드에 연결되어 전하를 저장하기 위한 제1 캐패시터와, 상기 제1 캐피시터의 다른 노드를 접지전원단에 접속시키기 위한 제2 스위치와, 상기 제2 스위치 및 상기 제1 캐패시터의 연결노드에 걸린 전압을 전달하기 위한 제3 스위치와, 상기 제3 스위치의 다른 노드에 연결되어 전하를 저장하기 위한 제2 캐패시터와, 상기 제2 캐패시터의 다른 노드를 접지전원단에 접속시키기 위한 제4 스위치와, 상기 제4 스위치 및 제2 캐패시터의 접속노드에 걸린 전압을 전달하기 위한 제5 스위치와, 상기 제5 스위치의 다른 노드에 연결되어 전하를 저장하기 위한 제3 캐패시터와, 상기 제3 캐패시터의 다른 노드를 접지전원단에 접속시키기 위한 제6 스위치와, 상기 제6 스위치와 상기 제3 캐패시터의 연결노드에 걸린 전압을 인가받아 원하는 레벨의 출력전압인지 여부를 감지하기 위한 감지부와, 상기 감지부의 출력전압을 전달하기 위한 제7 스위치와, 상기 제7 스위치의 다른노드에 접속되어 전하를 저장하기 위한 출력캐패시터를 포함하며,

상기 감지부는,

상기 출력전압의 레벨을 디바이딩하기 위한 디바이딩부;

상기 디바이딩부의 출력전압과 기준전압의 레벨차이를 증폭하기 위한 차동증폭기;

상기 차동증폭기의 출력전압을 레벨 쉬프팅시켜 출력하는 레벨 쉬프터부; 및

상기 레벨 쉬프터부의 출력에 제어받으며, 상기 제6 스위치와 상기 제3 캐패시터의 연결노드와 상기 제7 스위치 사이에 위치하는 제8 스위치를 구비하는 부스터 회로.
삭제
제5항의 부스터 회로를 구동하는 방법에 있어서,

상기 제1 및 제2 스위치를 턴온시켜 제1 캐패시터를 충전하는 단계;

상기 제2 스위치를 턴오프시키고, 상기 제3 및 제4 스위치를 턴온하여 상기 제2 캐패시터를 충전하는 단계;

상기 제4 스위치를 턴 오프시키고, 상기 제5 및 제6 스위치를 턴온하여 상기 제3 캐패시터를 충전하는 단계; 및

상기 제6 스위치를 턴오프시키고, 상기 제7 스위치를 턴온하여 출력 캐패시터를 충전하므로서, 2³배 승압된 출력전압을 출력하는 단계

를 갖는 부스터 회로의 구동방법.
초기전압이 입력되는 입력단에 연결된 제1 내지 제4 스위치;

상기 제1 내지 제3 스위치에 각각 연결된 제5 내지 제7 스위치;

상기 제3 및 제7 스위치의 연결노드에 연결된 제1 캐패시터;

상기 제2 및 제6 스위치의 연결노드에 연결된 제2 캐패시터;

상기 제1 및 제5 스위치의 연결노드에 연결된 제3 캐패시터;

상기 제1 내지 제3 캐패시터와 접지전압 사이에 연결된 제8 내지 제10 스위치;

상기 제1 캐패시터 및 상기 제8 스위치의 연결노드와, 상기 제2 스위치 및 제2 캐패시터의 연결노드 사이에 연결된 제11 스위치;

상기 제2 캐패시터 및 제9 스위치의 연결노드와, 상기 제1 스위치 및 제3 캐패시터의 연결노드 사이에 연결된 제12 스위치;

상기 제5 스위치에 연결되어 제1 출력 전압을 출력하는 제1 출력캐패시터;

상기 제3 캐패시터 및 제10 스위치의 연결노드에 연결된 제13 스위치; 및

상기 제13 스위치에 연결되어 제2 출력 전압을 출력하는 제2 출력캐패시터;를 포함하며,

상기 제2 출력전압은, 상기 제1 출력전압보다 큰 것을 특징으로 하는 부스터 회로.
제8항에 있어서,

상기 제1 스위치 및 제3 캐패시터의 연결노드와 상기 제5 스위치 사이에 위차하여, 상기 제1 출력캐패시터에 충전된 전압의 레벨이 원하는 레벨을 갖는지 감지하기 위한 제1 감지부; 및

상기 제3 캐패시터 및 제10 스위치의 연결노드와 상기 제13 스위치 사이에 위치하여, 상기 제2 출력캐패시터에 충전된 전압의 레벨이 원하는 레벨을 갖는지 감지하기 위한 제2 감지부;

를 구비하는 부스터 회로.
제9항에 있어서,

상기 제1 감지부는,

상기 제1 출력전압의 레벨을 디바이딩하기 위한 디바이딩부;

상기 디바이딩부의 출력전압과 기준전압의 레벨차이를 증폭하기 위한 차동증폭기;

상기 차동증폭기의 출력전압을 레벨 쉬프팅시켜 출력하는 레벨 쉬프터부; 및

상기 레벨 쉬프터부의 출력에 제어받으며, 상기 제1 스위치와 상기 제3 캐패시터의 연결노드와 상기 제5 스위치 사이에 위치하는 제14 스위치를 구비하는 부스터 회로.
제9항에 있어서,

상기 제2 감지부는,

상기 제2 출력전압의 레벨을 디바이딩하기 위한 디바이딩부;

상기 디바이딩부의 출력전압과 기준전압의 레벨차이를 증폭하기 위한 차동증폭기;

상기 차동증폭기의 출력전압을 레벨 쉬프팅시켜 출력하는 레벨 쉬프터부; 및

상기 레벨 쉬프터부의 출력에 제어받으며, 상기 제10 스위치와 상기 제3 캐패시터의 연결노드와 상기 제13 스위치 사이에 위치하는 제15 스위치를 구비하는 부스터 회로.
제8항의 부스터 회로를 구동하는 방법에 있어서,

상기 제3 및 제8 스위치를 턴온시켜 제1 캐패시터를 충전하는 단계;

상기 제8 스위치를 턴오프시키고, 상기 제9 및 제11 스위치를 턴온하여 상기 제2 캐패시터를 충전하는 단계;

상기 제9 스위치를 턴 오프시키고, 상기 제10 및 제12 스위치를 턴온하여 상기 제3 캐패시터를 충전하는 단계; 및

상기 제10 스위치를 턴오프시키고, 상기 제13 스위치를 턴온하여 상기 제2 출력캐패시터를 충전하므로서, 2³배 승압된 상기 제2 출력전압을 출력하는 단계

를 갖는 부스터 회로의 구동방법.
제8항의 부스터 회로를 구동하는 방법에 있어서,

상기 제1 내지 제3 스위치 및 상기 제8 내지 제10 스위치를 턴온시켜 상기 제1 내지 제3 캐패시터를 충전하는 단계; 및

상기 제1 내지 제3 스위치 및 상기 제8 내지 제10 스위치를 턴오프시키고 상기 제4 내지 제7 스위치를 턴온하여 상기 제1 출력캐패시터를 충전하므로서, 2²배 승압된 상기 제1 출력전압을 출력하는 단계

를 갖는 부스터 회로의 구동방법.