KR101023930B1 - 신호의 디코딩 방법 및 장치 - Google Patents
신호의 디코딩 방법 및 장치 Download PDFInfo
- Publication number
- KR101023930B1 KR101023930B1 KR1020087003204A KR20087003204A KR101023930B1 KR 101023930 B1 KR101023930 B1 KR 101023930B1 KR 1020087003204 A KR1020087003204 A KR 1020087003204A KR 20087003204 A KR20087003204 A KR 20087003204A KR 101023930 B1 KR101023930 B1 KR 101023930B1
- Authority
- KR
- South Korea
- Prior art keywords
- edge
- sampling
- user
- values
- bit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 238000005070 sampling Methods 0.000 claims abstract description 190
- 239000013598 vector Substances 0.000 claims abstract description 83
- 230000005540 biological transmission Effects 0.000 claims abstract description 59
- 230000035945 sensitivity Effects 0.000 claims abstract description 39
- 230000000630 rising effect Effects 0.000 claims description 71
- 238000011156 evaluation Methods 0.000 claims description 36
- 238000004891 communication Methods 0.000 claims description 25
- 230000015654 memory Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 16
- 238000005259 measurement Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims 2
- 230000001419 dependent effect Effects 0.000 claims 1
- 230000001934 delay Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 10
- 230000009897 systematic effect Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000003708 edge detection Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000008080 stochastic effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006855 networking Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
본 발명은 데이터 전송 시스템의 적어도 하나의 연결 라인(24: 34)를 통해 전송되는 신호(10)를 상기 신호(10)를 수신하는 데이터 전송 시스템의 유저(36) 내에서 디코딩하는 장치 및 방법에 관한 것이다. 종래 기술에서 불연속 시점들에서 실시되는 것 대신, 본 발명에서는 특정 샘플링 시점에서 샘플링이 실시되지 않는다. 이를 위해 우선, 선행된 에지에 대한 잠재 에지 위치(KFP)가 추정된다. 그 후 n번 오버 샘플링에서 KFP 앞의 최대 n개의 샘플링 값들 및 KFP 뒤의 최대 n개의 샘플링 값들이 검출되고, 앞서 기록되고 저장된 샘플링 값들과 비교된다. 저장된 샘플링 값들이 바람직하게는 에지 허용 벡터(FAV) 내에 저장되고, 특정 시점에서 디코딩되는 신호(10)의 에지 변동에 상응한다. 바람직하게는 기록된 2n개의 샘플링 값들 모두가 FAVs의 내용과 비교되지 않고, 비교는 하나의 감도 범위로 조합된, 각각의 FAV의 2n개의 샘플링 값들의 부분에 한정된다.
유저, 샘플링, 잠재 에지 위치, 에지 허용 벡터, 데이터 전송 시스템
Description
본 발명은 청구항 1의 전제부에 따른, 신호를 수신하는 데이터 전송시스템 유저(user)에서 데이터 전송 시스템의 하나 이상의 접속 라인을 통해 전송되는 신호의 디코딩 방법에 관한 것이다. 본 발명은 또한 청구항 15의 전제부에 따른 신호의 디코딩 방법에 관한 것이다. 본 발명은 또한 청구항 26의 전제부에 따른 데이터 전송 시스템에 관한 것이다. 본 발명은 또한 청구항 28의 전제부에 따른 데이터 전송 시스템 유저에 관한 것이다. 본 발명은 또한 청구항 38의 전제부에 따른 데이터 전송 시스템 유저의 통신 컨트롤러에 관한 것이다.
최근에, 예컨대 버스 시스템 형태의 통신 시스템 또는 통신 접속을 이용한 제어 장치, 센서 및 액추에이터의 네트워킹은 최신 자동차 조립 또는 특히 공작 기계 분야의 기계 조립에서 그리고 자동화 시에 현저히 증가했다. 다수의 제어 장치로 기능을 분배함으로써 시너지 효과가 얻어진다. 이러한 시스템을 분배된 시스템이라 한다.
이러한 데이터 통신 시스템의 상이한 유저들 사이의 통신은 점점 더 버스 시스템을 통해 이루어진다. 버스 시스템, 액세스 메커니즘 및 수신 메커니즘에서의 통신 및 에러 처리는 프로토콜을 통해 조절된다. 공지된 프로토콜은 예컨대 플렉스레이 프로토콜이며, 플렉스레이 프로토콜 명세서 v2.1 를 기초로 한다. 플렉스레이는 특히 자동차 내에 사용하기 위한 신속하며, 결정론적이고 에러를 허용하는 버스 시스템이다. 플렉스레이 프로토콜은 시분할 다중 액세스(TDMA)의 원리에 따라 동작한다. 유저 또는 전송할 메시지에 고정 타임 슬롯이 할당되며, 상기 타임 슬롯 내에서 그들은 통신 접속을 배타적으로 액세스한다. 타임 슬롯은 고정 사이클로 반복되기 때문에, 메시지가 버스를 통해 전송되는 시점이 정확히 예측될 수 있고 버스 액세스가 결정론적으로 이루어진다.
메시지 전송을 위한 대역폭을 버스 시스템에서 최적으로 이용하기 위해, 플렉스레이가 사이클을 정적 및 동적 부분으로 분할한다. 고정 타임 슬롯은 버스 사이클의 초기에 정적 부분에 배치된다. 동적 부분에는 타임 슬롯이 동적으로 미리 주어진다. 거기서, 배타적 버스 액세스는 각각 짧은 시간 동안만, 하나 이상의 소위 미니슬롯의 지속 시간 동안만 가능해진다. 미니 슬롯 내에서 하나의 버스 액세스가 이루어질 때만, 타임 슬롯은 필요한 시간을 요구한다. 따라서, 대역 폭은 실제로 필요할 때만 사용된다. 플렉스레이는 하나 또는 2개의 물리적으로 분리된 라인을 통해 각각 최대 10 Mbit/sec의 데이터 레이트로 통신한다. 물론, 플렉스레이는 낮은 데이터 레이트로 동작될 수 있다. 2개의 채널들은 특히 소위 OSI(Open System Interconnection) 스위칭 모델의 물리적 레이어에 상응한다. 이는 주로 메시지의 리던던트 및 그에 따라 에러를 허용하는 전송을 위해 사용되지만, 상이한 메시지가 전송될 수 있어서, 데이터 레이트가 2배화될 것이다. 접속 라인을 통해 전송되는 신호가 2개의 라인들을 통해 전송되는 신호들의 차로부터 주어지는 것이 가능하다. 물리적 레이어는 라인(들)을 통한 신호(들)의 전기적 및 광학적 전송 또는 다른 방법으로의 전송을 가능하게 하도록 형성된다.
동기 동작을 구현하고 대역폭을 2개의 메시지들 사이의 작은 간격에 의해 최적화하기 위해, 유저는 통신 네트워크 내에서 공통의 타임 베이스, 소위 글로벌 타임을 필요로 한다. 클록 동기화를 위해 동기화 메시지가 사이클의 정적 부분에 전송된다. 플렉스레이 명세서에 따라 특별한 알고리즘에 의해 유저의 로컬 클록 시간은 모든 로컬 클록이 글로벌 클록과 동기로 동작하도록 보정된다.
이러한 버스 시스템을 통해 데이터 또는 메시지를 전송하는 경우, 펄스가 왜곡되는데, 그 이유는 하이-투-로우(high-to-low) 또는 로우-투-하이(low-to-high) 에지가 전송로에서 상이한 크기로 지연되기 때문이다. 전송된 펄스가 수신기에서 거기의 샘플링 레이트(Sampling rate)로 여러 번(예컨대 비트 당 n 번) 샘플링되면, 샘플링 포인트의 위치, 즉 상기 n 샘플링 값들 중 정확히 하나의 선택은 데이터가 정확히 샘플링되는지 또는 잘못 샘플링되는지의 여부를 결정한다. 이는 샘플링 시점이 신호의 한 에지와 관련되고 그것에 대해 샘플링 레이트의 여러 주기에 걸쳐 송신기의 다수 2진 데이터 값(비트)을 평가하는 경우에 특히 어렵다. 이 경우, 펄스 왜곡 외에, 송신기와 수신기 간의 클록 주파수 편차도 생긴다. 상이한 전송로에서 비대칭 지연을 고려하지 않으면, 샘플링 시점을 고정적으로 결정하는 것은 문제가 있는 것으로 나타났다.
비트 마다 샘플링 시점을 고정적으로 선택함으로써(예컨대, 비트 마다 n=8 샘플링 값일 때 제 5 샘플링 값, 즉 하나의 비트의 중심), 비대칭 왜곡의 영향, 및 샘플링에 의한 주파수 편차 및 추가 시간 이산화는 문제가 있으며 전송 채널에 대한 높은 요구를 갖는다. 비대칭 지연을 감소시키기 위한 에지 경사도의 증가는 타이밍에 대한 장점을 갖기는 하지만, 기술적 요구가 높고 이로써 더 비싼 부품을 전제로 할 것이고, 또한 데이터 전송 시스템의 EMC-특성이 바람직하지 않게 영향을 받을 것이다. 그러나, 펄스 왜곡에 따라, 하나의 비트 한계에서 또는 다른 비트 한계에서 틀린 데이터가 평가될 위험이 있다.
특히, 다수의 스타 커플러 및 패시브 네트워크를 포함하는 복잡한 시스템에, 플렉스레이-데이터 전송 시스템을 구현할 때, 거기서 나타나는 비대칭 지연 시간은 플렉스레이-프로토콜에 의해 미리 주어지는 시간 예산(time budget)을 초과하는 크기인 것으로 나타났다. 플렉스레이-프로토콜에 따라 하강하는 BSS(Byte Start Sequence)-에지에 의해 샘플링 카운터가 동기화, 즉 리셋된다. 카운터 계수가 5일 때 샘플링이 이루어진다. 현재 플렉스레이에서 주어지는 바와 같은 8번의 오버샘플링(oversampling)에서, 샘플링 시점(제 5 샘플링 값) 및 제 8 샘플링 값 사이에는 여전히 3 샘플링 레이트가 남아 있고, 상기 샘플링 레이트는 80 MHz의 통신 컨트롤러-클록일 때 각각 12.5 ns, 합해서 37.5 ns의 시간 예산에 상응한다. 이러한 시간 예산은 하강 에지 경사도와 상승 에지 경사도의 차이로 인한 비대칭 지연을 보상하기 위해 사용된다. 그러나, 복잡한 네트워크 토포로지에서와 같이 비대칭 지연이 상기 시간 예산을 초과하면, 제 5 샘플링 레이트로(샘플링 카운터의 계수가 5임) 샘플링시 틀린 값이 결정되는데, 그 이유는 실제로 샘플링해야 하는 비트가 비대칭 지연으로 인해 이른 시점에 이미 이전의 에지 변동에 의해 더 이상 인가되지 않기 때문이다. 유사한 처리가 늦은 시점으로의 비대칭 지연에도 적용된다. 그 경우 50 ns 에 상응하는 4 샘플링 레이트의 시간 예산이 제공된다. 늦은 시점으로 또는 이른 시점으로의 시간 예산 초과로 인해 디코딩 에러가 생긴다. 즉, 틀린 데이터가 수신된다.
상기 디코딩 에러는 적합한 에러 검출 알고리즘에 의해 검출될 수 있기는 하지만, 비트 또는 전체 데이터 프레임의 재전송이 야기될 수 있다. 에러 검출 알고리즘으로는 예컨대 CRC(Cyclic Redundancy Check)가 사용될 수 있다. 그러나, 에러 검출 알고리즘의 빈번한 응답은 이에 수반되는 데이터 전송 시스템의 가용성을 낮춘다는 단점을 갖는다.
요약하면, 플렉스레이-프로토콜에 의해, 적어도 복잡한 네트워크 토포로지에서 물리적 레이어가 유지할 수 없는 설정이 주어진다.
본 발명의 목적은 상기 문제점을 해결하고, 데이터를 높은 전송 레이트, 높은 신뢰도 및 데이터 전송 시스템의 높은 가용성으로 데이터 전송 시스템을 통해 전송하고 수신 유저에서 디코딩할 수 있는 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 전술한 방식의 방법에 있어서, 비대칭 지연을 고려하지 않으면서 수신 유저에 인가되는 신호의 잠재적 에지 변동에 대한 위치가 결정되고, 상기 인가된 신호는 잠재적 에지 변동에 대한 위치로부터 적어도 하나의 샘플링 레이트 전에 및/또는 잠재적인 에지 변동에 대한 위치로부터 적어도 하나의 샘플링 레이트 후에 샘플링되고, 상기 인가된 신호의 샘플링 값은 상응하게 이전에 결정되어 저장된 값과 비교되고, 상기 비교의 결과에 따라 2개의 잠재적 에지 변동 사이에 수신된 비트의 값이 결정된다.
공지된 선행 기술과의 결정적 차이점은 결정된 샘플링 시점, 즉 고정적으로 미리 주어진 시점 및 가변 샘플링 시점에서 샘플링이 이루어지지 않는다는 것이다. 오히려, n번의 오버 샘플링으로 인해 주어지는 샘플링 값들 또는 상기 샘플링 값들 중 일부가 실제 비트의 값을 결정하기 위해 사용된다. 다수의 샘플링 값들은 비트 값에 대한 명확하고, 확실한 정보를 제공하기 위해 인가된 비트 값을 결정하기 위해 사용된다. 이로 인해, 데이터 전송 시스템에 제공된 비대칭 지연의 시간 예산은 현저히 커질 수 있다. 예컨대, 약 2배로 될 수 있다.
본 발명에 따른 제안은 플렉스레이-데이터 전송 시스템을 참고로 예시적으로 설명된다. 그러나, 본 발명이 상기 시스템에 제한되지는 않는다. 본 발명은 많은 상이한 방식의 데이터 전송 시스템에 사용될 수 있고, 유사한 시스템에도 적용될 수 있다.
본 발명에 따라 하나의 가능한 에지 위치 전 및 후에 충분히 샘플링이 이루어진다. 특정 샘플링 위치에서 샘플링이 이루어지는 것이 아니라, 하나의 에지의 위치가 검출된다. n번의 오버 샘플링의 경우, 에지 변동이 n 샘플링 레이트의 주기성으로 이루어진다. 소위 잠재 에지 위치(KFP)가 하나의 EMC 지터 또는 다른 비대칭 지연의 확률적 또는 계통적 영향 없이 잠재적 에지 변동의 위치를 나타낸다. 디코딩이 하강 에지, 예컨대 하강 BSS(Byte Start Sequence)-에지로 동기화되면, 상승 잠재 에지 변동의 공칭 위치는 비대칭 지연 시간에 의해 영향을 받는다. 그러나, 하강 잠재 에지 변동의 공칭 위치는 계통적 비대칭 지연 시간에 의해 영향을 받지 않는다. 하강 잠재 에지 변동의 경우 EMC 지터 또는 비대칭 지연의 EMC 성분으로서 검출될 수 있는 확률적 영향만이 나타난다. 따라서, 상승 에지로 동기화시 하강 잠재 에지 변동만이 영향을 받고 상승 잠재 에지 변동은 영향을 받지 않는다. 에지 변동을 검출하기 위해, 공칭 잠재 에지 위치 전 최대 n 샘플링 레이트가 그리고 공칭 잠재 에지 위치 후 최대 n 샘플링 레이트가 샘플링된다. n은 오버 샘플링의 값 n에 상응한다. 그러나, 공칭 잠재 에지 위치 전 및/또는 후에 샘플링 레이트의 수는 상응하는 경계 조건의 설정 및 고려하에 1까지 감소될 수 있다. 따라서, 2n 까지 연속하는 샘플링 값을 가진 잠재 에지 변동이 측정되고 특성화된다.
실제 에지 변동이 체크되는 하나의 시퀀스로 연속하는 샘플링 값의 범위는 샘플링 범위 또는 감도 범위라고 한다. 실제 에지 변동은 비대칭 지연 시간 및 EMC 지터에 의해 잠재 에지 위치에 대해 변위된다. 상승 에지의 감도 범위는 8번의 오버 샘플링시 공칭 잠재 에지 위치로부터 6 샘플링 레이트 전과 공칭 잠재 에지 위치로부터 6 샘플링 레이트 후 사이의 간격에 놓인다. 하강 에지의 감도 범위는 8번의 오버 샘플링시 공칭 잠재 위치로부터 2 샘플링 레이트 전과 공칭 잠재 위치로부터 2 샘플링 레이트 후 사이의 간격에 놓인다. 물론, 공칭 잠재 에지 위치 전 샘플링 레이트의 수에 대한 제시와 공칭 잠재 에지 위치 후 샘플링 레이트의 수에 대한 제시는 단지 예시적인 값이다. 이는 다른 오버 샘플링에 대해 또는 특정 경계 조건의 설정 및 고려하에 거의 임의로 변할 수 있다. 감도 범위 밖의 샘플링 값은 고려되지 않지만, 검출될 수 있다.
잠재 에지 변동의 2n 샘플링 값들의 별도 조합을 에지 허용(acceptance) 벡터로라고 한다. 특정 에지 형태(상승 또는 하강)에 대해 다수의 에지 허용 벡터가 있다. 마지막 비트에 대한 역 비트(상승 에지가 기대되면, 실제 비트는 제로이고 이에 대한 역 비트는 1일 것이다)는 적어도 한번 각각의 에지 허용 벡터에 포함되어야 한다. 이러한 이유로, 상승 에지에 대해 제로만을 가진 벡터는 허용되지 않는다. 필요한 에지 허용 벡터의 수는 전체 작용 체인의 최대 허용 비대칭 지연 및 오버 샘플링의 정도에 맞춰진다.
하나의 상승 에지를 검출하기 위해, 결정된 에지 허용 벡터의 집합으로부터 부분 집합이 선택되고, 상기 부분 집합은 명확한 방식으로 잠재 에지 위치에 대한 상승 에지의 검출 및 할당을 가능하게 한다. 바람직하게는 프로토콜에 부득이하게 제공되는 또는 우연히 나타나는, 상승 및 하강 에지의 하나 또는 다수의 변동의 지연을 측정함으로써, 비대칭 지연(EMC 영향의 불확실성을 가진)의 경향이 결정된다. 평가를 위해 사용된 에지 허용 벡터는 결정된 경향 위치 주변의 에지 변동을 예상하도록 선택된다. 선택된 부분 집합은 특히 연속하는 제로의 디코딩시 에지 검출이 명확한 것을 보장해야 한다. 에지 검출이 명확하지 않은 경우는 검출된 상승 에지가 잠재 에지 위치(i)로부터 늦은 방향으로 그리고 잠재 에지 위치(i+1)로부터 이른 방향으로 이동되어, 2개의 에지 허용 벡터(평가 시점 BEW (i)에 대한 그리고 BEW(i+1)에 대한)가 해당하는 경우이다.
프로토콜에 부득이하게 제공되는, 상승 에지 및 하강 에지의 적어도 하나의 변동의 지연을 측정함으로써, 결정된 위치에서 예상되는 에지 변동이 샘플링 주기 내에서 잠재 에지 위치 전 또는 후에 나타난다. 이 경우, 에지 허용 벡터의 부분 집합은 에지 허용 벡터 세트로 선택된다. 부분 집합은 예상되는 에지 변동 위치에서 에지 변동을 검출할 수 있는 에지 허용 벡터를 포함한다. 부분 집합은 또한 상기 제 1 벡터 전 및 상기 제 1 벡터 후에 특정 수의 에지 허용 벡터를 포함한다. 상기 벡터 전 및 후에 추가 에지 허용 벡터의 수는 비대칭 지연의 EMC 성분의 크기에 의존한다. 예컨대, 지연에 대한 EMC 영향이 2개의 샘플링 레이트 보다 작은 것이 전제되면, 제 1 벡터 전 및 제 1 벡터 후에 2개의 추가 에지 허용 벡터로 충분하다. 이 경우, 에지 허용 벡터 세트가 5개의 에지 허용 벡터로 구성될 것이다.
예상되는 하강 에지에 대해 상응하는 방식으로 에지 허용 벡터 세트가 주어지고, 에지 허용 벡터 내에서 고려되는 샘플링 값의 감도 범위 및 수는 예상되는 상승 에지에서보다 작다.
상기 방법에서는 먼저 도달하는 비트가 먼저 샘플링된다. 하나의 비트의 샘플링 전에, 이전에 샘플링된 비트의 검출된 값을 기초로, 가능한 후속 에지가 결정되고, 상기 결정을 기초로 적절한 에지 허용 벡터 세트가 결정된다. 마지막 비트가 1이었으면, 하강 에지에 대해 상응하는 에지 허용 벡터 세트가 선택된다. 마지막 비트가 제로였으면, 예상되는 상승 에지에 대해 상응하는 에지 허용 벡터 세트가 선택된다.
n번의 오버 샘플링시에 주어지는 2n 샘플링 값이 검출되었으면 항상 평가 시점(BEW)에서 검출된 샘플링 값의 평가 및 상응하는 비트 값의 결정이 이루어진다. 전술한 바와 같이, 샘플링 값의 검출 및 평가가 감도 범위의 샘플링 값에 제한될 수 있다. 감도 범위의 한계에 도달하면, 평가가 시작되는 것도 가능한데, 그 이유는 감도 범위 밖의 샘플링 값이 평가에 중요하지 않기 때문이다.
평가시, 적어도 하나의 벡터가 샘플링 값의 메모리에 주어지며 상기 벡터가 선택된 에지 허용 벡터 세트의 집합에 포함되는 것으로 나타나면, 관련 에지가 검출된 것으로 여겨지고 관련 비트 값이 결정된다. 그렇지 않은 경우에는 에지가 검출되지 않고, 실제 비트가 이전 비트와 동일한 것이 전제된다.
본 발명에 따른 방법을 실시하기 위해, 데이터 전송 시스템의 유저, 적어도 수신 유저에는 바람직하게는 교대로 기록될 수 있는 2개의 메모리가 제공된다. 예컨대, 16 까지의 값 범위에서 2개의 카운터에 의해 제어되는 16 비트 메모리의 사용이 가능하다. 카운터들은 매 샘플링 레이트 마다 증분된다.
방법을 실시하기 위해, 하기 경계 조건 중 하나 또는 다수가 제공될 수 있다:
다수결 기계(Majority-Voting-Machine)의 필터 효과가 고려되어야 한다. 비대칭 지연 시간에 대한 최대 허용 시간 예산을 결정할 때 샘플링의 시간 이산화 에러가 고려되어야 한다. 특히, "don't cares" = "X" 와 더불어, 제로 또는 1 만을 포함하는 에지 허용 벡터는 방법의 안정성을 높이기 위해 사용된다.
에지 변동 및 카운터 계수와 관련해서 검출된 변동의 위치는 본 발명에 따라 벡터의 사용 없이 검출되고 결정될 수 있다. 에지 변동의 위치 검출에 의해, 실제 비트 값의 확실한 평가가 가능하다. 감도 범위는 제시된 예시와는 다를 수 있다. 여기에 언급된 8번의 오버 샘플링 대신에, 임의의 다른 n번의 오버 샘플링이 선택될 수 있다. 하강 에지로 동기화 대신에, 상승 에지로의 동기화도 실시될 수 있다. 샘플링될 비트의 수는 동기화 에지에 따라 변한다. 샘플링된 값의 평가는 입력 비트 에러(예컨대, 진동하는 입력 비트 스트림)로서 타당성 없는 조합의 진단을 가능하게 한다. 평가 시점 BEW 는 관찰된 2n 샘플링 값 후에 나타날 필요가 없으며, 감도 범위의 모든 샘플링 값을 관찰한 후에 모든 2n 샘플링 값이 관찰되기 전에도 나타날 수 있다(예컨대, i 샘플링 값 후에, i= 1...(2n-1)). 왜냐하면, 감도 범위 밖의 샘플링 값은 평가를 위해 중요하지 않기 때문이다. 다수결은 3개의 샘플링 레이트 지속 시간의 1 또는 제로 위상의 최소 지속시간을 필요로 한다. 대안으로서, 다수결은 샘플링 레이트의 2개의 연속하는 에지(상승 및 하강 에지)로 감소될 수 있거나 또는 에지 허용 벡터의 적합한 선택에 의한 필터링이 이루어질 수 있다.
본 발명의 다른 장점 및 바람직한 실시예는 하기 설명 및 도면에 제시된다.
도 1은 본 발명에 따른 데이터 전송 시스템에서 수신된 비트의 전환 다이어그램;
도 2는 예상되는 상승 및 하강 에지의 감도 범위;
도 3a는 상승 에지에 대한 에지 허용 벡터의 형성에 대한 제 1 실시예;
도 3b는 상승 에지에 대한 에지 허용 벡터의 형성에 대한 제 2 실시예;
도 4a는 도 3a의 에지 허용 벡터의 부분 집합;
도 4b는 도 3b의 에지 허용 벡터의 부분 집합;
도 5a는 하강 에지에 대한 에지 허용 벡터의 형성에 대한 제 1 실시예;
도 5b는 하강 에지에 대한 에지 허용 벡터의 형성에 대한 제 2 실시예;
도 6은 제 1 예시적 비트 시퀀스에 대해 본 발명에 따른 방법을 실시하기 위 한 제 1 실시예;
도 7은 제 2 예시적 비트 시퀀스에 대해 본 발명에 따른 방법을 실시하기 위한 제 2 실시예;
도 8은 제 3 예시적 비트 시퀀스에 대해 본 발명에 따른 방법을 실시하기 위한 제 3 실시예;
도 9은 제 4 예시적 비트 시퀀스에 대해 본 발명에 따른 방법을 실시하기 위한 제 4 실시예;
도 10은 제 5 예시적 비트 시퀀스에 대해 본 발명에 따른 방법을 실시하기 위한 제 5 실시예;
도 11은 상승 및 하강 에지의 지연을 측정하기 위해 본 발명에 따른 방법을 실시하기 위한 제 1 실시예;
도 12는 상승 및 하강 에지의 지연을 측정하기 위해 본 발명에 따른 방법을 실시하기 위한 제 2 실시예;
도 13은 바람직한 실시예에 따른 본 발명의 방법의 플로챠트;
도 14a는 데이터 전송 시스템에서 하강 또는 상승 에지의 신호 파형;
도 14b는 송신 유저에 의해 송신되고 수신 유저에 의해 수신되는 신호의 파형;
도 15는 제 5 샘플링 포인트에서 신호를 디코딩하기 위한, 선행 기술에 공지된 방법;
도 16은 디코딩 에러를 갖는 제 5 샘플링 포인트에서 신호를 디코딩하기 위 한, 선행 기술에 공지된 방법;
도 17은 EMC 성분 없이 결과하는 비대칭 지연에 대한 상응하는 예시값을 가진 데이터 전송 시스템의 신호 체인에 대한 실시예.
통신 시스템 및 예컨대 버스 시스템 형태의 통신 접속에 의한 제어 장치, 센서 및 액추에이터의 네트워킹은 최근에 자동차 조립에서 그리고 기계 조립, 특히 공작 기계 조립 분야에서 그리고 자동화 분야에서 현저히 증가하고 있다. 다수의 제어 장치로 기능을 분배함으로써 시너지 효과가 얻어진다. 이러한 시스템을 분배된 시스템이라 한다.
이러한 데이터 전송 시스템의 상이한 유저들 간의 통신은 점점 더 버스 시스템을 통해 이루어진다. 버스 시스템에 대한 통신, 액세스 메커니즘 및 수신 메커니즘 및 에러 처리는 프로토콜에 의해 조절된다. 공지된 프로토콜은 예컨대 플렉스레이 프로토콜이며, 플렉스레이 프로토콜 명세서 v2.1 를 기초로 한다. 플렉스레이는 특히 자동차 내에 사용하기 위한 신속하며, 결정론적이고 에러를 허용하는 버스 시스템이다. 플렉스레이 프로토콜은 시분할 다중 액세스(TDMA)의 원리에 따라 동작한다. 유저 또는 전송할 메시지에 고정 타임 슬롯이 할당되며, 상기 타임 슬롯 내에서 그들은 통신 접속을 배타적으로 액세스한다. 타임 슬롯은 고정 사이클로 반복되기 때문에, 메시지가 버스를 통해 전송되는 시점이 정확히 예측될 수 있고 버스 액세스가 결정론적으로 이루어진다. 플렉스레이는 하나 또는 2개의 물리적으로 분리된 라인을 통해 각각 최대 10 Mbit/sec의 데이터 레이트로 통신한다. 물론, 플렉스레이는 낮은 데이터 레이트로 동작될 수 있다. 2개의 채널은 특히 소위 OSI(Open System Interconnection) 스위칭 모델의 물리적 레이어에 상응한다. 이는 주로 메시지의 리던던트 및 그에 따라 에러를 허용하는 전송을 위해 사용되지만, 상이한 메시지가 전송될 수 있어서, 데이터 레이트가 2배화 될 것이다. 전송되는 신호가 라인을 통해 전송되는 2개의 신호들의 차로부터 차이 신호로서 얻어지는 것도 가능하다. 물리적 레이어를 통한 신호 전송은 전기적으로, 광학적으로 또는 임의의 다른 방식으로 이루어질 수 있다.
동기 동작을 구현하고 대역폭을 2개의 메시지들 사이의 작은 간격에 의해 최적화하기 위해, 유저는 통신 네트워크 내에서 공통의 타임 베이스, 소위 글로벌 타임을 필요로 한다. 클록 동기화를 위해 동기화 메시지가 사이클의 정적 부분에 전송된다. 플렉스레이 명세서에 따라 특별한 알고리즘에 의해 유저의 로컬 클록 시간은 모든 로컬 클록이 글로벌 클록과 동기로 동작하도록 보정된다.
도 14a에는 하이로부터 로우로 또는 로우로부터 하이로의 에지 변동의 영역에서 신호가 이상적인 직각 파형을 갖지 않고, 경사진, 램프형 파형을 갖는 것이 나타난다. 하강 에지와 상승 에지의 기울기는 상이한 크기를 갖는다. 이러한 차이로 인해, 상승 에지와 하강 에지에 대한 지연이 상이해진다(도 14b 참고). 상승 에지(12)와 하강 에지(14)에 대한 지연의 차이에 따라, 비대칭 지연(15)이 나타난다. 도 14b의 상부에는 송출된 신호(10)의 파형이 도시되고, 하부에는 수신된 신호(10)의 파형이 도시된다. 지연(13, 14)은 송출된 신호(TxD)와 수신된 신호(RxD) 사이의 상응하는 에지들의 차이에 관련된다.
이러한 지연을 가진 버스 시스템을 통해 데이터 또는 메시지를 전송할 때, 펄스가 왜곡되는데, 그 이유는 하이-투-로우 또는 로우-투-하이 에지가 전송로에서 상이하게 지연되기 때문이다. 선행 기술에 있어서 전송된 펄스가 수신기에서 거기의 샘플링 레이트로 여러 번(예컨대 비트 당 8번) 샘플링되면, 샘플링 포인트의 위치, 즉 상기 8 샘플링 값 중 정확히 하나의 선택은 데이터가 정확하게 샘플링되는지 또는 잘못 샘플링되는지의 여부를 결정한다. 이는 하기에서 도 15 및 도 16을 참고로 상세히 설명된다.
디코딩할 신호는 도면 부호 10으로 표시된다. 디코딩은 하강하는 BSS(Byte Start Sequence) 에지로 동기화된다. 동기화의 시점에서 샘플링 카운터는 동작하기 시작하고 카운터 계수 8에 도달하면 항상 리셋된다. 도 15 및 도 16의 실시예에서, 신호는 각각 제 5 샘플링 포인트에서 샘플링된다. 상이한 전송로에서 비대칭 지연을 고려하지 않으면서, 샘플링 시점을 고정적으로 결정하는 것은 문제가 있다.
비트 마다 샘플링 시점을 고정적으로 선택함으로써(예컨대, 비트마다 8 샘플링 값일 때 제 5 샘플링 값, 즉 하나의 비트의 중심), 샘플링에 의한 비대칭 지연의 영향 및 주파수 편차 및 추가 시간 이산화는 문제가 있으며 전송 채널에 대한 높은 요구를 갖는다. 비대칭 지연을 감소시키기 위한 에지 경사도의 증가는 타이밍에 대한 장점을 갖기는 하지만, 다른 한편으로는 기술적 요구가 더 높고 더 비싼 부품을 전제로 하며, 데이터 전송 시스템의 EMC 특성에 불리한 영향을 줄 것이다. 그러나, 펄스 왜곡에 따라, 하나의 비트 한계에서 또는 다른 비트 한계에서 틀린 데이터가 평가될 위험이 있다. 이는 도 15 및 도 16에 나타난다.
에지 변동은 이상적으로 정확히 FES "0"와 FES "1" 사이의 카운터 계수 8 에서 이루어져야 한다. 그러나, 비대칭 지연으로 인해, 에지 변동은 정확히 제 5 샘플링 값과 제 6 샘플링 값 사이에 이루어지도록 이른 방향으로 이동된다. 이는 이 실시예에서, 샘플링 시점이 여전히 에지 변동 전에 놓이고 상기 에지 변동에 선행하는 비트 (0)가 정확하게 디코딩될 수 있다는 점에서 임계적이지 않다.
도 16에서는 에지 변동이 큰 비대칭 지연으로 인해 이른 방향으로 더 이동되었기 때문에, 에지 변동은 이제 제 3 샘플링 값과 제 4 샘플링 값 사이의 샘플링 시점 전에 놓인다. 이제 정확한 비트 값 (0)이 검출될 수 없다. 그 대신, 제 5 샘플링 값의 샘플링 시점에서 틀린 비트 값 (1)이 검출된다; 디코딩 에러가 생긴다.
특히, 다수의 스타 커플러 및 패시브 네트워크를 포함하는 비교적 복잡한 토포로지를 가진 시스템에서 플렉스레이-데이터 전송 시스템을 구현할 때, 거기서 나타나는 비대칭 지연 시간은 플렉스레이-프로토콜에 의해 미리 주어지는 시간 예산(time budget)을 초과하는 크기인 것으로 나타났다. 플렉스레이-프로토콜에 따라 하강하는 BSS(Byte Start Sequence)-에지에 의해 샘플링 카운터가 동기화, 즉 리셋된다. 카운터 계수가 5일 때 샘플링이 이루어진다. 현재 플렉스레이에서 주어지는 바와 같은 8번의 오버샘플링(oversampling)에서, 샘플링 시점(제 5 샘플링 값) 및 제 8 샘플링 값 사이에는 여전히 3 샘플링 레이트가 유지되고, 상기 샘플링 레이트는 80 MHz의 통신 컨트롤러-클록일 때 각각 12.5 ns, 합해서 37.5 ns의 시간 예산(12)에 상응한다. 이러한 시간 예산(12)은 하강 에지 경사도와 상승 에지 경사도의 차이로 인한 비대칭 지연을 보상하기 위해 사용된다. 그러나, 복잡한 네트워크 토포로지에서와 같이 비대칭 지연이 상기 시간 예산(12)을 초과하면(도 16 참고), 제 5 샘플링 레이트로(샘플링 카운터의 계수가 5임) 샘플링시 틀린 값이 결정된다.
약간 더 복잡한 네트워크 토포로지에서 데이터 전송로는 비대칭 지연에 대해 상응하게 발생한 지연 시간을 가지며 예시적으로 도 17에 도시된다. 데이터 전송로는 통신 컨트롤러(16; Communication Controller, CC), 스트립 도체 및 부품을 가진 인쇄 회로 기판(18; Printed Circuit Board, PCB) 및 송신기(Transmitter)를 가진 송신 유저(14)를 포함한다. 송신기는 버스 드라이버(20; Busdriver, BD) 및 단자(22; CMC, Common Mode Choke; Termination)를 포함한다. 송신 유저(14)는 실질적으로 접속 라인을 포함하는 제 1 패시브 네트워크(24)를 통해 제 1 액티브 스타 노드(26)에 접속되고, 상기 스타 노드는 특히 2개의 버스 드라이버를 포함한다.
제 1 스타 노드(26)는 다른 접속 라인(28)을 통해 제 2 액티브 스타 노드(30)에 접속되고, 상기 노드도 2개의 버스 드라이버를 포함한다. 스타 노드(30)는 제 2 패시브 네트워크(34)를 통해 수신 유저(36)에 접속되고, 상기 수신 유저(36)는 통신 컨트롤러(38; Communication Controller, CC), 인쇄 회로 기판(40; Printed Circuit Board, PCB) 및 수신기(Receiver)를 포함한다. 수신기는 단자(42; CMC; Termination) 및 버스 드라이버(44; Busdriver, BD)를 포함한다.
비대칭 지연(EMC 성분 없이)에 대한 상응하게 산정되고, 모델화되고 및/또는 계산된 시간은 상이한 부품에 대해 제시되고, 전체 비대칭 지연을 결정하기 위해 가산되어야 한다. 광범위한 네트워크 토포로지에 대해 가정된 수치에 의해 약 72 ns의 비대칭 지연이 얻어진다. 이는 이전에 결정된, 약 37.5 ns의 시간 예산 보다 높다. 따라서, 선행 기술에 공지된 디코딩 방법은 특정 시점에서 도 17의 네트워크 토포로지로 약 10 Mbit/sec 의 높은 데이터 레이트를 유지하면서 정상적으로 동작할 수 없다.
요약하면, 플렉스레이 프로토콜에 의해, 적어도 복잡한 네트워크 토포로지에서 물리적 레이어가 유지할 수 없는 설정이 주어진다. 본 발명은 이에 대한 해결책을 제공한다.
본 발명에 따라 신호가 특정 시점에서(예컨대 샘플링 카운터가 5에 있으면) 샘플링되는 디코딩 방법이 제시된다. 제 1 단계에서, 디코딩될 신호의 가능한 에지 위치가 어디에 배치되는지에 대한 산정이 이루어진다. 산정의 범위에서, 카운터에 의해, 프로토콜에 부득이하게 제공된 또는 우연히 나타나는 상승 및 하강 에지의 하나 이상의 시퀀스의 간격이 측정되고 그로부터 비대칭 지연의 계통적 성분이 결정된다. 그리고 나서, 가능한 에지 위치 훨씬 전에 및 훨씬 후에 샘플링이 이루어지는 것으로 충분하다. 샘플링된 값은 이전에 픽업된 샘플링 값과 비교되고, 상기 비교를 기초로 상응하는 비트 값이 결정된다. 에지 변동의 하나의 위치에 대해, 다수의 샘플링 값의 한 세트가 픽업되어 저장된다. 샘플링된 값이 특정한 저장된 샘플링 값의 한 세트와 일치하면, 상기 샘플링 값에 상응하는 위치에서 에지 변동이 나타나는 것이 전제된다. 본 발명에 따른 방법에 의해, 전송 채널의 특성이 고려될 수 있다. 이는 비대칭 지연에 대해 안정성을 갖는다.
이하, 본 발명에 따른 방법을 플렉스레이 프로토콜로 설명한다. 그러나, 본 발명에 따른 방법은 임의의 다른 프로토콜에도 사용될 수 있다.
본 발명에 따른 방법에서는 먼저 도 1에 도시된 전환 다이어그램에 따라 수신된 비트의 특정 상태로부터 상이한 후속 상태가 결정된다. 0 다음에 0 또는 1이 후속되어야 한다. 1 다음에 1 또는 0이 후속된다. 상승 에지는 0 다음에만 후속될 수 있다. 하강 에지는 1 다음에만 후속될 수 있다. 상승 에지가 1에 후속하거나 하강 에지가 0에 후속하는 것은 불가능하다.
이하, 디코딩 방법이 도 6을 참고로 상세히 설명된다. 플렉스레이 프로토콜 명세서 2.1에 따라 하강 BSS 에지로 동기화가 이루어진다. 물론, 상승 에지로의 동기화도 가능하다. 하강 BSS 에지로 동기화시, 제 1 카운터 A(카운터 A)는 1에 세팅되고, 제 2 카운터 B(카운터 B)는 9에 세팅된다.
물론, 단 하나의 카운터로도 본 방법이 실시될 수 있다. 다수결의 사용시, 카운터 A는 2에 세팅되고, 카운터 B는 10에 세팅되는데, 그 이유는 하나의 주기가 신호 처리에서 사라지기는 하지만, 외부로부터 거시적으로 볼 때 1 또는 9로 카운터 A, B의 초기화가 유효하기 때문이다.
플렉스레이 프로토콜 명세서 2.1에 사용된 8번의 오버 샘플링은 유지된다. 물론, 상기 방법은 다른 방식의 오버 샘플링으로도 양호하게 실시된다. n번의 오버 샘플링시(n#8) 상응하는 조정이 필요하다.
8 샘플링 주기의 주기성으로 에지 변동이 일어날 수 있지만, (도 1 및 관련 설명 참고) 반드시 그럴 필요는 없다. 먼저, 지터 또는 다른 비대칭 지연의 확률적 또는 계통적 영향 없이 잠재 에지 변동의 위치가 결정된다. 이 위치를 잠재 에지 위치(KFP)라 한다. 도 6의 이상적인 비트 시퀀스에서, 에지 변동은 항상 정확히 KFP, 특히 KFP1-2, KFP3-4, KFP4-5 및 KFP5-6에서 일어난다. 비대칭 지연 시간에 의해, 하강 BSS 에지(상승 에지에 대해서는 아님)로의 동기화의 결과로서, 상승하는 잠재 에지 변동의 공칭 위치가 영향을 받는다. 따라서, 도 6에서 실제 비트 시퀀스에서 상승 에지 변동이 KEP 에 대해 이른 또는 늦은 방향으로 이동된다. 이에 반해, 하강 에지 변동은 훨씬 더 낮게 이동되는데, 그 이유는 그것에는 비대칭 지연의 EMC 성분만이 작용하기 때문이다. EMC 지터로서 나타나는 확률적 영향을 제외하면, 비대칭 지연 시간은 하강 잠재 에지 변동의 실제 위치에 적은 영향만을 준다.
8번의 오버 샘플링 시, 잠재 에지 변동은 공칭 위치로부터 최대 8 샘플링 레이트 전에 그리고 공칭 위치로부터 최대 8 샘플링 레이트 후에 샘플링이 이루어진다. 이를 샘플링 값들의 시퀀스라고 한다. 물론, 잠재 에지 변동의 공칭 위치로부터 8 미만의 샘플링 레이트 전에 및/또는 후에 샘플링이 이루어질 수도 있다.
실제 에지 변동(비대칭 지연 시간 및 EMC 지터에 의한 공칭 위치의 이동)이 체크되는, 연속하는 샘플링 값들의 하나의 시퀀스의 부분을 감도 범위라고 한다. 이는 도 2에 도시된다. 상승 에지에 대한 감도 범위(50)는 공칭 위치 KFP로부터 6 샘플링 레이트 전과 그리고 6 샘플링 레이트 후 사이의 간격에 놓인다. 하강 에지의 감도 범위(52)는 공칭 위치 KFP로부터 2 샘플링 레이트 전과 2 샘플링 레이트 후 사이의 간격에 놓인다. 물론, 상승 에지 및 하강 에지에 대한 감도 범위(50, 52)가 특히 8번이 아닌 오버 샘플링의 경우 공칭 위치 KFP로부터 제시된 것보다 많거나 적은 샘플링 레이트 전 및/또는 후 간격을 포함할 수 있다. 감도 범위(50, 52) 밖의 샘플링 값은 고려되지 않는다.
잠재 에지 변동의 16 샘플링 값의 조합을 에지 허용 벡터(FAV)라고 한다. 하나의 에지 형태(상승 또는 하강)에 대해 다수의 FAV 가 있다. 도 3a 및 도 3b에는 상승 에지에 대해 상이한 FAV 가 예시적으로 도시된다. 좌측이 시간적으로 먼저이다. 선행 비트('0')에 대한 역 비트('1')는 적어도 한 번 FAV 에 포함되어야 한다. 따라서, 제로로만 이루어진 FAV는 허용되지 않는다. FAV의 시작 및 끝에 있는 'X'는 감도 범위 밖의 샘플링 값들은 평가에 중요하지 않다는 사실로부터 얻어진다.
픽업된 샘플링 값과 비교되는 FAV의 수를 감소시키고 그에 따라 평가를 위한 리소스 및 시간을 절감하기 위해, 도 3a 또는 3b에 도시된 FAV로부터 상승 에지의 검출을 위해, 명확한 방식으로 KFP에 대한 상승 에지의 검출 및 할당을 가능하게 하는 부분 집합이 선택된다. 바람직하게는 프로토콜에 부득이하게 제공된 또는 우연히 나타나는, 상승 및 하강 에지의 하나 또는 다수의 변동의 지연을 측정함으로써, 비대칭 지연(EMC 영향의 불확실성을 가진)의 계통적 성분의 경향이 결정된다. 평가에 사용되는 FAV는 검출된 경향 위치 둘레에서 에지 변동을 기대하도록 선택된다. 선택된 부분 집합은 특히 연속하는 제로의 디코딩시, 에지 검출이 명확한 것을 보장해야 한다. 에지 검출이 명확하지 않은 경우는 검출된 상승 에지가 KFP(i)로부터 늦은 방향으로 그리고 KFP(i+1)로부터 이른 방향으로 이동될 수 있어서 2개의 FAV들(BEW (i)에 대한 그리고 BEW(i+1)에 대한)이 해당되는 경우이다. 프로토콜에 부득이하게 제공된, 상승 에지와 하강 에지의 변동으로는 예컨대 FSS(Frame Start Sequence)와 BSS 사이의 차이가 사용될 수 있다.
도 4a 및 도 4b에는 도 3a 및 도 3b의 FAV들의 이러한 부분 집합들이 예시적으로 도시된다. 측정은 KFP 앞의 샘플링-주기-위치 4에서 예상되는 에지의 변동을 나타내는 것으로 가정한다. KFP 앞의 위치 4에서 0으로부터 1로의 에지 변동은 도 3a의 FAV들의 집합 중 제 3 FAV에서 검출된다. 따라서 어떤 경우에도, 상기 FAV는 선택된 부분 집합의 부분이다. 검출된 경향 주변에서의 에지 변동을 충분한 안정성과 신뢰성으로 검출하기 위해, 도 3a의 제 3 FAV를 기점으로, 제 3 FAV 앞의 특정 개수의 FAV들 및 제 3 FAV 뒤의 특정 개수의 FAV들이 부분 집합에 포함된다. 도 4a에 도시되는 실시예에서는 제 3 FAV을 기점으로, 제 3 FAV 앞의 2개의 FAV들 및 제 3 FAV 뒤의 2개의 FAV들이 부분 집합에 포함되므로, 상승 에지들에 대한 에지 허용 벡터 세트는 총 5 FAV들을 포함한다. 물론 본 발명은 에지 허용 벡터 세트인 상기 개수의 FAV들에 제한되지 않는다. 본 실시예에서 비대칭 지연에 대한 EMC-영향은, 2 샘플링-주기보다 더 크지 않아야 하며, 즉 약 25ns 크기이다. m에 따라 선택된, 부분 집합의 벡터들은 도 4b에 별표 "*"로 표시된다.
도 5a 및 도 5b에는 하강 에지에 대한 FAV가 예시적으로 도시되고, 왼쪽이 시간상 우선한다. 감도 범위는 공칭 KFP의 앞의 2개의 샘플링 레이트들 그리고 공칭 KFP의 뒤의 2개의 샘플링 레이트들만을 포함하고, 다른 모든 측정 값들은 평가에 중요하지 않기 때문에, 본 실시예에서 4개의 FAV들만이 주어진다. 선행 비트('1')에 대한 역 비트('0')는 적어도 한번 하나의 FAV에 포함되어야 한다. 따라서, 단지 1로만 구성된 벡터는 허용되지 않는다.
도 13에는 본 발명에 따른 방법의 플로챠트가 도시된다. 샘플링 또는 디코딩의 범주에서 먼저 도달하는 비트가 우선 샘플링된다. 방법은 기능 블록(60)에서 시작한다. 하나의 비트의 샘플링 전, 이전에 샘플링된 비트(i)의 검출된 값을 기초로 가능한 후속 에지(도 1 참조)가 결정된다. 이러한 목적을 위해 질문 블록(62)이 제공되고, 상기 블록으로부터, 상승 에지가 예상되는 경우에는 기능 블록(64)으로, 하강 에지의 경우에는 기능 블록(66)으로 나누어진다. 마지막 비트가 '0'이었다면, 관련 에지 허용 벡터 세트가 도 4(또는 도 3)에 따라 선택될 수 있다. 마지막 비트가 '1'이었다면, 관련 에지 허용 벡터 세트가 도 5에 따라 선택될 수 있다. 상기 결정을 기초로 상응하는 에지 허용 벡터 세트가 결정된다. 유사한 변형예로서, 상기 진행과 반대로, 즉, 에지를 검출한 후 선행된 데이터 비트 값을 기초로 후속 비트 값을 결정하는 것도 가능하다.
(8번의 오버 샘플링의 경우) 16 샘플링 값이 주어지면, 항상 시점 BEW에서, 기능 블록(68 또는 70)에서 평가가 이루어진다. 예컨대 도 6의 실시예에서 시점 BEW2에서 비트 #2의 값이 검출된다. 바람직하게는 감도 범위(50, 52)의 경계에 도달하면, 이미 평가가 이루어질 수 있는데, 그 이유는, 'X'의 평가가 중요하지 않기 때문이다. 평가의 범주에서, 저장된 FAV들 중 하나가 선택된 에지 허용 벡터 세트의 집합에 속하는 것으로 확인되면, 관련 에지가 검출된 것으로 보고 관련 비트 값이 결정된다(기능 블록 72 및 74 참조). 그렇지 않으면, 에지가 검출되지 않고 실제 비트는 선행 비트와 동일한 비트이다(기능 블록 76 및 78 참조).
도 7에는 본 발명의 간단한 변형예가 도시된다. 이 경우 예상되는 상승 에지를 위한 감도 범위(54)는 12개가 아니라 13개의 샘플링 값을 가진다. 이로써 KFP2-3 앞의 위치 2에서 상승 에지 변동이 검출될 수 있고, 이것은 도 6의 감도 범위(50)에 의해서는 불가능할 것이다. 하나의 샘플링 값 만큼의 감도 범위(54)의 확장은 감도 범위들(52, 54)이 오버랩됨에도 불구하고, 검출의 명확성이 감소할 위험 없이, 이루어질 수 있다.
다른 실시예는 도 8에 도시된다. 도 8의 실시예에서는 전송 채널에 의한 비대칭 지연이 주어지지 않다고 가정한다. 이로써, 송신 유저(14)에 의해 전송된 신호, "TxD 데이터 신호"(812)는 수신 유저(36)에 도달하는 신호, "RxD 데이터 신호"(813)와 일치한다. 도시의 간소화를 위해, 실시예에서는 기본적으로 비대칭 지연 시간만이 도시되고, 토폴로지 진행에서의 지연은 본 발명에 있어서 중요하지 않기 때문에 도면에 무시된다. 이로써 신호(812 및 813)의 에지들은 정확히 서로 중첩된다. 잠재 에지 위치들(KEP)은 도 6의 실시예에서처럼 이해될 수 있다. 수신 데이터 신호(813)가 샘플링 지점(816)에서 주기적으로 샘플링된다. 기록은 샘플링 카운터(801)의 재동기화(802)와 함께 시작한다. 이 시점에서 상승 에지 수용 벡터(803)의 적합한 부분 집합이 이미 선택되어 있다. 본 실시예의 에지 허용 벡터는 도 3a, 도 4a, 및 도 5a의 벡터와는 다른 특성을 가진다. 여기에 사용된 에지 허용 벡터들은 도 3b, 도 4b 및 도 5b에 도시된다. 여기에서도 기본적으로, 상승 에지들을 검출하기 위한 벡터들은 적어도 하나의 "1"을, 그리고 하강 에지들을 검출하기 위한 벡터들은 적어도 하나의 "0"을 포함해야 하는 규정이 충족된다. 샘플링 카운터(801)는 16에 도달할 때까지 증분된다. 16 후에, 다시 1이 후속한다. 카운터 계수가 16에 도달하면, 입력 레지스터 RegA(804)는 16개의 연속하는 샘플링 값들로 채워지고 결정 알고리즘은 평가 지점 BEW1(805)에 대해 실행된다. 중간 결과들은 도 8의 표(815)의 하위 부분에서 각각 평가 지점에 할당 배치된 열에 각각 제시된다. 최후 데이터 비트의 값이 제로였다면(BSS=0), 상승 에지만이 가능하다. 따라서 에지 감도가 "상승"으로 세팅된다. 이것은, 입력 레지스터 RegA(804)의 내용이 상승 에지 허용 벡터의 선택된 부분 집합과 비교되는 것을 의미한다. 상승 에지 허용 벡터들 중 어떤 것이 선택되었는지는 벡터 부호 뒤에 별표"*"로 표시된다. 에지 허용 벡터들의 각각은 부호, 예컨대 "VR01" 내지 "VR15"등을 갖는다. 선택된 부분 집합의 각각의 벡터와 입력 레지스터 RegA(804)의 내용의 비교는, 벡터"VR08"가 RegA(804)의 내용에 상응하는 것을 나타낸다. 결론적으로, 상승 에지가 검출되었고, 따라서 디코딩된 데이터 비트 1의 값이 "1"이다. 8개의 샘플링 주기들 후에 다른 결과 레지스터 RegB(807)가 채워지고, 결정 알고리즘은 평가 지점 BEW2(806)에 대해 실행된다. 여기에는 기본적으로 하강 에지가 나타날 수 있는데, 그 이유는 최후 데이타 값이 "1"이었기 때문이다. 도 8의 실시예에서, 하강 에지 허용 벡터들의 어떤 벡터도 BEW2(807)에서 RegB(807) 내용과 일치하지 않는다. 이로써 에지가 검출되지 않고 데이터 비트 2의 값은 "1"이다. 평가 지점 BEW3(808)이 동일하게 진행되고, 결과는 여기서도 데이터 비트 3에 대해 "1"이다. 평가 지점 BEW4(809)에서 하강 에지가 검출되는데, 그 이유는 입력 레지스터 RegB(807)의 내용이 하강 에지 허용 벡터(VF04)에 상응하기 때문이다. 플렉스레이 프로토콜 버전 v2.1에 규정되는 바와 같이, 8개의 연속하는 데이터 비트들의 디코딩을 위해, 결정 알고리즘이 8번 실행되어야 한다. 이것은 평가 지점들 BEW1(805) 내지 BEW8(810)에서 실행된다. BEW9(811)에서의 추가 실행은 선택적인데, 그 이유는 결과가 BSS=1에 대해 항상 "1"이어야 하기 때문이다. BEW9(811)는 타당성 체크(plausibility check)를 위해 사용될 수 있다. 후속하는 BSS-에지의 검출을 위해, BSS-검출이 활성화된다(814). 이것은 예컨대 플렉스레이 스펙 버전 2.1에 규정되는 방법에 의해 실행될 수 있다.
연속하는 상승 에지 및 하강 에지들의 측정에 의해 적합한 부분 집합을 선택하는 바람직한 실시예가 도 11에 설명된다. 기본적으로, 하나의 상승 에지와 하나의 하강 에지 사이의 샘플링 레이트의 개수 또는 다수의 상승 에지들과 다수의 하강 에지들 사이의 샘플링 레이트의 개수는 카운터(1101)에 의해 검출된다. 실시예에서 각각의 동기화 지점 BSS(1102)에 대해, 하강 BSS-에지 사이와 직전 상승 에지 사이의 간격이 측정된다. 측정 결과는 i로 표시된다. BSS=1 앞에서, W 데이터 비트들은 "1"과 정확히 동일하다. 벡터 부분 집합의 선택에 있어서, 파라미터 m는 식 m=i-8w에 따라 결정된다. 벡터들의 부분 집합은 예컨대 도 4b에 따라, m에 의존하여 선택된다. 8번의 오버 샘플링에서, 명확한 디코딩을 보장하는, 부분 집합의 벡터들의 최대 개수는 7이다. 이론적으로 8개의 벡터들도 가능하지만, 이것은 공차의 비대칭 배분을 야기할 수도 있다. 이로써 디코딩의 안정성은 점점 더 향상될 것이다. 측정 과정은 도 12에 예시적으로 도시된다. 여기에서 계통적 비대칭 지연 시간들에 의해, 각각의 상승 에지는 하강 BSS-에지에 비해 3 샘플링 주기 만큼 "이른" 방향으로 이동된다. 하나의 샘플링 주기의 추가 확률적 지터가 수신된 신호, "RxD 데이터 신호"를 야기한다(1201). 측정 카운터는 BSS-에지 후에 제 1 상승 에지에 의해 카운팅을 시작한다(1202)(즉 1로부터 증분하게 시작한다). 측정 카운터는 각각의 샘플링 주기에서, 하강 에지가 검출될 때까지 증분된다. 측정 카운터의 계수는 다음 상승 에지가 나타날 때까지 규정되지 않는다(논리적으로 "X"). 측정은 다음 상승 에지에 의해 카운터 계수 "1"로 시작한다(1202). 도 12에는 BSS=1 앞에 값 "1"을 가진 2개의 데이터 비트들이 있고, 이로써 w는 본 실시예에서 2로 세팅된다. 측정 카운터의 마지막 계수는 i=27이다. 이로써, m은 m=i-8w=27-16=11로 계산된다. 따라서, 도 4b로부터 부분 집합은 제목이 m=11인 표에 상응하게 선택될 수 있다. 부분 집합의 선택은 하강 BSS-에지의 검출에 의해 이루어진다(1203).
다른 설명을 위해, 도 9에는 "이른" 방향으로 최대 비대칭을 가지는 디코딩 예시가 도시되고, 도 10에는 "늦은" 방향으로 최대 비대칭을 가지는 디코딩 예시가 도시된다. 상기 도면들에서 정적(=계통적) 비대칭(901)은, 하강 에지들에 대한 상승 에지들의 이동에 의해 일어나는 한편, 확률적 비대칭(902)은 모든 에지에 추가로 작용한다.
추가 벡터들 "VRrec" 및 "VFrec"은 신호 라인에 대해 짧은 간섭이 나타나는 경우 단기간의 잘못된 디코딩 후에 정확한 진행으로 디코더를 이행시킨다. 이로써 에러 방지 또는 에러 교정은 불가능하지만, 에러 검출에 있어 중요한 해밍 간격이 초과되지 않는 것이 보장된다. 벡터들 "VRrec" 및 "VFrec"은 실시예에 도시된 것보다 하위의 "1" 또는 "0"을 포함할 수도 있다.
본 발명에 따라, 통신-컨트롤러는 교대로 기록되는 2개의 메모리, 바람직하게는 2개의 16비트 메모리들을 포함한다. 기억은 매 샘플링 레이트(샘플링-주기)마다 증분되는, 값 범위 16을 가지는 2개의 카운터들(A 및 B)에 의해 제어된다. 관련 카운터(A, B)가 '1'이면, 메모리는 잠재 에지 변동 샘플링의 제 1 샘플링 비트로 기록된다. 또한, 적어도 1 비트를 가지는 작은 세그먼트들 내에서 비교를 가능하게 하는 더 작은 메모리도 고려될 수 있다.
경계 조건의 정의 및 준수에 의해, 본 발명에 따른 방법이 간단해지고 가속화된다. 샘플링 레이트의 합은 2개의 연속하는 감도 범위에 대해(8번의 오버 샘플링에서) 16을 초과해서는 안된다. 다수결-기계의 필터 작용이 고려되어야 한다. 비대칭 지연 시간에 대한 최대 허용 시간 예산의 결정시, 샘플링의 시간 이산화 에러가 고려되어야 한다. 특히, 감도 범위에서 단지 '0' 또는 '1'을 포함하는 FAV는 시간 이산화 에러의 보상에 사용된다. 도 8의 실시예에서 모든 FAV들이 사용된 경우, 적어도 하기의 비대칭 전체 지연이 허용된다:
하강 에지와 상승 에지의 차에 대한 +/- 7 샘플링 레이트 (즉, 12.5 ns 샘플링 주기 지속시간에서 최대 87.5 ns)
하강 에지와 하강 에지의 차에 대한 +/-3 샘플링 레이트(즉, 37.5 ns)
본 발명의 몇몇의 가능한 변형예들이 하기에 예시적으로 제시된다 : 벡터의 평가에 의한 검출(이것은 조합론에 상응할 수 있다)대신, 에지 변동이 다른 방식으로도 검출될 수 있고, 검출된 변동 위치가 카운터(A, B)의 카운터 계수와 관련해서 결정된다. 위치는 실제 비트 값의 평가를 가능하게 한다. 감도 범위(50, 52, 54)의 크기는 변경될 수 있다. 8번의 오버 샘플링 대신 다른 n번의 오버 샘플링이 선택될 수 있다. 하강 에지로의 동기화 대신, 상승 에지로 동기화되는 것도 가능하다. 동기화 에지 후의 샘플링되는 비트의 개수가 변경될 수 있다. 샘플링된 값들의 평가는 타당성이 없는 조합을 입력 비트 에러(예컨대 변동하는 입력 비트 스트림)라고 진단할 수 있다. 평가 시점 BEW이 무조건 16개의 관찰되는 샘플링 값들의 뒤에 있어야 하는 것이 아니라 평가의 감도의 끝 뒤에 있어도 되는데, 그 이유는 감도 범위 밖의 샘플링 값의 평가는 중요하지 않기 때문이다. 다수결은 2 샘플링 레이트의 지속 시간의 1 또는 제로 위상의 최소 지속 시간을 요구한다. 대안으로 다수결이 샘플링 레이트의 2개의 연속하는 에지들(상승 및 하강)로 감소될 수 있거나 또는 에지 허용 벡터들의 적합한 선택에 의해 필터 작용이 달성될 수 있다.
Claims (45)
- 데이터 전송 시스템의 적어도 하나의 연결 라인(24; 34)을 통해 전송되는 신호(10)를, 상기 신호(10)를 수신하는 상기 데이터 전송 시스템의 유저(36) 내에서 디코딩하는 방법으로서,상기 신호(10)로 코딩된 데이터가 데이터 프레임으로 전송되고, 상기 데이터가 비트마다 직렬 전송되고, 상기 수신 유저(36) 내에서 각각의 비트가 다수의 클록에 의해 샘플링되고, 데이터 프레임 내에서 동기화 지점들(BSS)이 각각의 수신 비트에 대한 샘플링과 관련해서 미리 주어지는, 신호의 디코딩 방법에 있어서,잠재 에지 변동에 대한 위치(KFP)는 상기 수신 유저(36)에 인가되는 상기 신호(10)의 비대칭 지연에 대한 고려 없이 검출되고, 상기 인가된 신호(10)는 잠재 에지 변동에 대한 위치(KFP)로부터 적어도 하나의 샘플링 레이트 전에 샘플링되거나, 잠재 에지 변동에 대한 위치(KFP)로부터 적어도 하나의 샘플링 레이트 후에 샘플링되고, 또는 잠재 에지 변동에 대한 위치(KFP)로부터 적어도 하나의 샘플링 레이트 전에 샘플링되고, 잠재 에지 변동에 대한 위치(KFP)로부터 적어도 하나의 샘플링 레이트 후에 샘플링되며, 상기 인가된 신호(10)의 샘플링된 값들은 사전에 검출되어 저장된 상응하는 값들과 비교되고, 상기 비교의 결과에 의존해서 2개의 잠재 에지 변동들(KFP) 사이에 수신되는 하나의 비트의 값이 결정되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 1 항에 있어서,상기 인가된 신호의 상기 샘플링 값들이 적어도 하나의 비트를 가지는 임의의 크기의 세그먼트에서, 상기 사전에 검출되어 저장된 값들과 비교되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 사전에 검출된 샘플링 값들이 정해진 순서로 적어도 하나의 메모리 내에 저장되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 1 항 또는 제 2 항에 있어서,에지 허용 벡터(FAV)는 상기 인가된 신호(10)의 n 번의 오버 샘플링시 최대 2n개의 샘플링 값들을 포함하는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 4 항에 있어서,상승 에지에 대한 에지 허용 벡터에서 적어도 하나의 비트 값이 1에 상응하는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 4 항에 있어서,하강 에지에 대한 에지 허용 벡터에서 적어도 하나의 비트 값이 제로에 상응하는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 인가된 신호(10)는 n 번의 오버 샘플링시 감도 범위(50, 52, 54)에서 샘플링되고, 상기 감도 범위는 잠재 에지 변동에 대한 위치(KFP) 앞에 최대 n 샘플링 레이트 및 잠재 에지 변동에 대한 위치(KFP) 뒤에 최대 n 샘플링 레이트를 포함하는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 6 항에 있어서,실제 비트 값(i)을 기점으로, 에지 변동의 가능한 방향들이 하나의 후속하는 비트 값(i+1)으로의 이행시 검출되고, 상승 에지가 예상되는지 또는 하강 에지가 예상되는지의 여부에 따라, 샘플링 범위로부터 샘플링된 값들이 상이한 에지 허용 벡터들(FAV)과 비교되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 데이터 전송 시스템 내에 사용되는 전송 프로토콜 내에 강제적으로 제공되거나 우연히 나타나고, 또는 강제적으로 제공되고 우연히 나타나는, 상승 에지로부터 하강 에지로의 적어도 하나의 변동의 지연이 측정되고, 이로부터 비대칭 지연의 경향이 검출되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 데이터 전송 시스템 내에 사용되는 전송 프로토콜 내에 강제적으로 제공되거나 우연히 나타나고, 또는 강제적으로 제공되고 우연히 나타나는, 하강 에지로부터 상승 에지로의 적어도 하나의 변동의 지연이 측정되고, 이로부터 비대칭 지연의 경향이 검출되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 9 항에 있어서,상기 측정이 하나 이상의 동기화 지점(BSS-에지)에 대해 적어도 한번 실시되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 11 항에 있어서,샘플링된 클록과 인가된 신호(10) 사이의 동일한 위상관계를 사용해서, 측정 및 디코딩이 실시되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 9 항에 있어서,하나의 비트 값의 평가를 위해 모든 에지 허용 벡터들(FAV) 중 하나의 부분 집합만이 사용되고, 상기 부분 집합은 상기 부분 집합 내에 주어진 에지 허용 벡터들(FAV)을 기초로, 검출된 경향 위치 주변의 에지 변동의 검출이 가능하도록 선택되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 2 항에 있어서,상기 저장된 샘플링 값들이 사전에 검출되어 저장된 값들과 비교되고, 그 결과에 의존해서 상기 샘플링된 값들의 타당성이 평가되는 것을 특징으로 하는 신호의 디코딩 방법.
- 데이터 전송 시스템의 적어도 하나의 연결 라인(24; 34)을 통해 전송되는 신호(10)를, 상기 신호(10)를 수신하는 상기 데이터 전송 시스템의 유저(36) 내에서 디코딩하는 방법으로서,상기 신호(10)로 코딩된 데이터가 데이터 프레임으로 전송되고, 상기 데이터가 비트마다 직렬로 전송되고, 상기 수신 유저(36) 내에서 각각의 비트가 다수의 클록들에 의해 샘플링되고, 데이터 프레임 내에서 동기화 지점들(BSS)이 각각의 수신 비트에 대한 샘플링과 관련해서 미리 주어지는, 신호의 디코딩 방법에 있어서,상기 인가된 신호(10)의 샘플링된 값들이 사전에 검출되어 저장된 상응하는 값들과 비교되고, 이로부터 에지 변동이 결정되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 15 항에 있어서,상기 인가된 신호의 상기 샘플링된 값들이 적어도 하나의 비트를 가지는 임의의 크기의 세그먼트들에서, 상기 사전에 검출되어 저장된 값들과 비교되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 16 항에 있어서,상기 사전에 검출된 샘플링 값들이 정해진 순서로 적어도 하나의 메모리 내 에 저장되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 17 항에 있어서,검출된 에지 변동이 적어도 하나의 동기화 지점(BSS)을 참조하는 카운터의 계수에 관련되고, 에지 변동의 위치의 평가에 의존해서 2개의 잠재 에지 변동들(KFP) 사이에 수신되는 하나의 비트의 값이 결정되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 18 항에 있어서,실제 비트 값(i)을 기점으로, 상기 검출된 에지 변동이 어떤 비트 값(i+1)을 야기했는지가 검출되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 15 항 내지 제 19 항 중 어느 한 항에 있어서,상기 데이터 전송 시스템 내에 사용되는 전송 프로토콜 내에 강제적으로 제공되는, 상승 에지로부터 하강 에지로의 적어도 하나의 변동의 지연이 측정되고, 이로부터 비대칭 지연의 경향이 검출되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 15 항 내지 제 19 항 중 어느 한 항에 있어서,상기 데이터 전송 시스템 내에 사용되는 전송 프로토콜 내에 강제적으로 제공되는, 하강 에지로부터 상승 에지로의 적어도 하나의 변동의 지연이 측정되고, 이로부터 비대칭 지연의 경향이 검출되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 20 항에 있어서,상기 측정이 각각의 동기화 지점(BSS-에지)에 대해 적어도 한번 실시되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 22 항에 있어서,샘플링된 클록과 인가된 신호(10) 사이의 동일한 위상관계를 사용해서, 측정 및 디코딩이 실시되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 21 항에 있어서,하나의 비트 값의 결정을 위해, 적어도 하나의 동기화 지점(BSS)을 참조하는 카운터의 계수의 값 범위의 하부 영역만이 사용되고, 상기 하부 영역은, 상기 하부 영역에서 커버된 시간 범위를 기초로, 상기 검출된 경향 위치 주변의 에지 변동의 검출이 가능하도록 선택되는 것을 특징으로 하는 신호의 디코딩 방법.
- 제 16 항 내지 제 19 항 중 어느 한 항에 있어서,상기 저장된 샘플링 값들은 사전에 검출되어 저장된 값들과 비교되고 그 결과에 의존하여, 상기 샘플링된 값들의 타당성이 평가되는 것을 특징을 하는 신호의 디코딩 방법.
- 다수의 유저들(14, 36)을 포함하는, 데이터 전송 시스템으로서,상기 유저들(14, 36) 사이에 연결 라인들(24, 34)을 포함하고, 데이터를 데이터 프레임으로 전송하기 위한 수단들(16, 18)을 포함하고, 상기 전송 수단들(16, 18)이 데이터를 비트마다 직렬로 전송하고, 데이터를 수신하는 유저(36) 내에, 다수의 클록에 의해 각각의 비트를 샘플링하기 위한 수단들(38)이 제공되고, 데이터 프레임 내에서 동기화 지점들(BSS)이 각각의 수신된 비트에 대한 샘플링과 관련해서 미리 주어지는 데이터 전송 시스템에 있어서,상기 데이터 전송 시스템은 디코딩 수단들(38)을 포함하고, 상기 디코딩 수단들은, 상기 유저(36)에 연결된 상기 연결 라인들 중 적어도 하나의 연결 라인(34)을 통해 전송되는 신호(10)의 비대칭 지연에 대한 고려 없이, 잠재 에지 변동에 대한 위치(KFP)를 검출하고, 상기 신호(10)를 잠재 에지 변동에 대한 위치(KFP)의 적어도 하나의 샘플링 레이트 전에 또는 잠재 에지 변동에 대한 위치(KFP)의 적어도 하나의 샘플링 레이트 후에, 또는 잠재 에지 변동에 대한 위치(KFP)의 적어도 하나의 샘플링 레이트 전에 및 잠재 에지 변동에 대한 위치(KFP)의 적어도 하나의 샘플링 레이트 후에 샘플링하고, 상기 신호(10)의 샘플링된 값들을 사전에 검출되어 저장된 상응하는 값들과 비교하고, 상기 비교의 결과에 의존해서 상기 2개의 잠재 에지 변동들(KFP) 사이에 수신되는 하나의 비트의 값을 결정하는 것을 특징으로 하는 데이터 전송 시스템.
- 제 26 항에 있어서,상기 데이터 전송 시스템이 제 2 항, 제 14 항 또는 제 16 항 내지 제 19 항 중 어느 한 항에 따른 방법을 실시하는 것을 특징으로 하는 데이터 전송 시스템.
- 데이터를 데이터 프레임으로 전송하기 위한 수단들(16, 18)을 포함하는 데이터 전송 시스템의 유저(36)로서,상기 전송 수단들(16, 18)이 데이터를 비트마다 직렬로 전송하고, 상기 유저(36) 내에 각각의 비트를 다수의 클록들에 의해 샘플링하기 위한 수단들(38)이 제공되고, 데이터 프레임 내에서 동기화 지점들(BSS)이 각각의 수신된 비트에 대한 샘플링과 관련해서 미리 주어지는 데이터 전송 시스템의 유저에 있어서,상기 유저(36)는 디코딩 수단들(38)을 포함하고, 상기 디코딩 수단들(38)은 상기 유저(36)에 연결된 연결 라인들 중 적어도 하나의 연결 라인(34)을 통해 전송되는 신호(10)의 비대칭 지연에 대한 고려 없이, 잠재 에지 변동에 대한 위치를 검출하고, 상기 신호(10)를 잠재 에지 변동에 대한 위치(KFP)의 적어도 하나의 샘플링 레이트 전에 또는 잠재 에지 변동에 대한 위치(KFP)의 적어도 하나의 샘플링 레이트 후에, 또는 잠재 에지 변동에 대한 위치(KFP)의 적어도 하나의 샘플링 레이트 전에 및 잠재 에지 변동에 대한 위치(KFP)의 적어도 하나의 샘플링 레이트 후에 샘플링하고, 상기 신호(10)의 샘플링된 값들을 사전에 검출되어 저장된 상응하는 값들과 비교하고, 상기 비교의 결과에 의존하여 상기 2개의 잠재 에지 변동들(KFP) 사이에 수신되는 하나의 비트의 값을 결정하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 28 항에 있어서,상기 유저(36)는 제 2 항, 제 14 항 또는 제 16 항 내지 제 19 항 중 어느 한 항에 따른 방법을 실시하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 28 항에 있어서,상기 유저(36)는 감도 범위(50, 52, 54)의 상기 샘플링된 값들 또는 에지 허용 벡터들(FAVs)의 상기 사전에 검출된 값들, 또는 감도 범위(50, 52, 54)의 상기 샘플링된 값들 및 에지 허용 벡터들(FAVs)의 상기 사전에 검출된 값들의 저장을 위한 메모리, 메모리 영역 또는 레지스터, 또는 메모리 영역 및 레지스터를 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 30 항에 있어서,상기 유저(36)는 상기 감도 범위(50, 52, 54)의 상기 샘플링된 값들을 에지 허용 벡터들(FAVs)의 상기 사전에 검출된 값들과 비교하기 위해 로직을 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 30 항에 있어서,상기 유저(36)는, 상기 인가된 신호(10)의 잠재 에지 변동에 대한 위치(KFP)의 검출, 상기 인가된 신호(10)의 샘플링, 상기 감도 범위(50, 52, 54)의 상기 샘플링된 값들과 에지 허용 벡터들(FAVs)의 상기 사전에 검출되어 저장된 값들의 비교 및 수신된 비트의 검출을 제어하기 위해 제어기를 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 28 항에 있어서,상기 유저(36)는, 적어도 하나의 동기화 지점에 대한 시간 관계를 형성하기 위해 카운터를 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 28 항에 있어서,상기 유저(36)는 상기 샘플링된 값들의 타당성에 대한 평가를 제어하기 위해 로직 형태의 제어기를 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 28 항에 있어서,상기 유저(36)는 하나의 동기화 지점에 카운터를 동기화하기 위해 로직 형태의 제어기를 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 28 항에 있어서,상기 유저(36)는 타당성 체크의 결과를 저장하기 위해 적어도 하나의 레지스터 또는 메모리를 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 28 항에 있어서,상기 유저(36)는 상기 전송된 신호(10)의 상기 샘플링된 값들로부터 에지 변동을 검출하기 위해 로직을 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 데이터 전송 시스템의 유저(36)의 통신 컨트롤러(38)로서,데이터를 데이터 프레임으로 전송하기 위한 수단들(16, 18)을 포함하고, 상기 전송 수단들(16, 18)이 데이터를 비트마다 직렬로 전송하고, 상기 통신 컨트롤러(38) 내에 각각의 비트를 다수의 클록들에 의해 샘플링하기 위한 수단들이 제공되고, 데이터 프레임 내에서 동기화 지점들(BSS)이 각각의 수신된 비트에 대한 샘플링과 관련해서 미리 주어지는 데이터 전송 시스템의 유저의 통신 컨트롤러에 있어서,상기 통신 컨트롤러(38)가 디코딩 수단들을 포함하고, 상기 디코딩 수단들은, 상기 유저(36)에 연결된 연결 라인들 중 적어도 하나의 연결 라인(34)을 통해 전송되는 신호(10)의 비대칭 지연에 대한 고려 없이, 잠재 에지 변동에 대한 위치(KFP)를 검출하고, 신호(10)를 잠재 에지 변동에 대한 위치(KFP)의 적어도 하나의 샘플링 레이트 전에 또는 상기 잠재 에지 변동에 대한 위치(KFP)의 적어도 하나의 샘플링 레이트 후에, 또는 잠재 에지 변동에 대한 위치(KFP)의 적어도 하나의 샘플링 레이트 전에 및 상기 잠재 에지 변동에 대한 위치(KFP)의 적어도 하나의 샘플링 레이트 후에 샘플링하고, 상기 신호(10)의 샘플링된 값을 사전에 검출되어 저장된 상응하는 값들과 비교하고, 상기 비교의 결과에 의존하여 2개의 잠재 에지 변동들 사이에 수신되는 하나의 비트의 값을 결정하는 것을 특징으로 하는 데이터 전송 시스템의 유저의 통신 컨트롤러.
- 제 38 항에 있어서,상기 통신 컨트롤러(38)는 제 2 항, 제 14 항 또는 제 16 항 내지 제 19 항 중 어느 한 항에 따른 방법을 실시하는 것을 특징으로 하는 데이터 전송 시스템의 유저의 통신 컨트롤러.
- 제 29 항에 있어서,상기 유저(36)는 감도 범위(50, 52, 54)의 상기 샘플링된 값들 또는 에지 허용 벡터들(FAVs)의 상기 사전에 검출된 값들, 또는 감도 범위(50, 52, 54)의 상기 샘플링된 값들 및 에지 허용 벡터들(FAVs)의 상기 사전에 검출된 값들의 저장을 위한 메모리, 메모리 영역 또는 레지스터, 또는 메모리 영역 및 레지스터를 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 29 항에 있어서,상기 유저(36)는, 적어도 하나의 동기화 지점에 대한 시간 관계를 형성하기 위해 카운터를 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 29 항에 있어서,상기 유저(36)는 상기 샘플링된 값들의 타당성에 대한 평가를 제어하기 위해 로직 형태의 제어기를 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 29 항에 있어서,상기 유저(36)는 하나의 동기화 지점에 카운터를 동기화하기 위해 로직 형태의 제어기를 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 29 항에 있어서,상기 유저(36)는 타당성 체크의 결과를 저장하기 위해 적어도 하나의 레지스터 또는 메모리를 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
- 제 29 항에 있어서,상기 유저(36)는 상기 전송된 신호(10)의 상기 샘플링된 값들로부터 에지 변동을 검출하기 위해 로직을 포함하는 것을 특징으로 하는 데이터 전송 시스템의 유저.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005037263A DE102005037263A1 (de) | 2005-08-08 | 2005-08-08 | Verfahren und Vorrichtung zum Decodieren eines Signals |
| DE102005037263.5 | 2005-08-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080041645A KR20080041645A (ko) | 2008-05-13 |
| KR101023930B1 true KR101023930B1 (ko) | 2011-03-28 |
Family
ID=37156012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087003204A KR101023930B1 (ko) | 2005-08-08 | 2006-08-07 | 신호의 디코딩 방법 및 장치 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7864078B2 (ko) |
| EP (1) | EP1915833B1 (ko) |
| JP (1) | JP4873663B2 (ko) |
| KR (1) | KR101023930B1 (ko) |
| CN (1) | CN101243638B (ko) |
| DE (1) | DE102005037263A1 (ko) |
| WO (1) | WO2007017491A1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005060903A1 (de) * | 2005-04-27 | 2006-11-02 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Dekodieren eines Signals |
| DE102005037263A1 (de) | 2005-08-08 | 2007-02-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Decodieren eines Signals |
| DE102006011059A1 (de) | 2006-03-08 | 2007-09-13 | Robert Bosch Gmbh | Verfahren und System zum Übertragen von in einem Signal codierten Daten |
| DE102009001397A1 (de) * | 2009-03-09 | 2010-09-16 | Robert Bosch Gmbh | Verfahren sowie Vorrichtung zur Diagnose eines Kommunikationssystems hinsichtlich asymmetrischer Verzögerung |
| KR101743294B1 (ko) * | 2010-11-01 | 2017-06-15 | 두산인프라코어 주식회사 | 건설장비의 모니터링 데이터 샘플링 방법 |
| JP5907499B2 (ja) * | 2011-05-11 | 2016-04-26 | 矢崎総業株式会社 | 中継装置およびコネクタ |
| DE102012103194B4 (de) * | 2012-04-13 | 2014-09-11 | Pilz Gmbh & Co. Kg | Verfahren zum Übertragen von Prozessdaten in einer automatisiert gesteuerten Anlage |
| FR3029661B1 (fr) * | 2014-12-04 | 2016-12-09 | Stmicroelectronics Rousset | Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants |
| CN105959143B (zh) * | 2016-05-18 | 2019-05-24 | 中国电子科技集团公司第四十一研究所 | 一种基于数字荧光示波器的FlexRay总线协议分析系统及方法 |
| DE102017214421A1 (de) * | 2017-08-18 | 2019-02-21 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Synchronisation von Prozessen auf wenigstens zwei Prozessoren |
| CN111913829B (zh) * | 2019-05-10 | 2024-05-17 | 深圳大心电子科技有限公司 | 数据读取方法、存储控制器与存储装置 |
| CN110208822B (zh) * | 2019-05-28 | 2021-06-11 | 西安空间无线电技术研究所 | 一种基于低轨移动通信卫星的通信方法 |
| CN113541852B (zh) * | 2020-03-31 | 2022-06-10 | 华为技术有限公司 | 信号解码方法、解码电路及手写笔 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100219992A1 (en) | 2005-08-08 | 2010-09-02 | Andreas-Juergen Rohatschek | Method and device for decoding a signal |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3417358A1 (de) | 1984-05-10 | 1985-11-14 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zur software-korrelation |
| EP0562183A1 (en) | 1992-03-27 | 1993-09-29 | ALCATEL BELL Naamloze Vennootschap | Synchronization method and device realizing said method |
| DE4304913A1 (de) | 1993-02-18 | 1994-08-25 | Sel Alcatel Ag | Verfahren und Vorrichtung zur Synchronisation einer Teilnehmerstation eines Netzwerkes |
| US5412698A (en) | 1993-03-16 | 1995-05-02 | Apple Computer, Inc. | Adaptive data separator |
| JPH08107408A (ja) * | 1994-10-04 | 1996-04-23 | Fuji Electric Co Ltd | フレーム同期式伝送データの解読方法 |
| JP2757787B2 (ja) * | 1994-10-12 | 1998-05-25 | 株式会社デンソー | 受信装置 |
| JPH11163951A (ja) * | 1997-11-28 | 1999-06-18 | Sony Corp | データ受信装置 |
| JP2000031951A (ja) * | 1998-07-15 | 2000-01-28 | Fujitsu Ltd | バースト同期回路 |
| DE19937155A1 (de) * | 1999-08-06 | 2001-03-15 | Bosch Gmbh Robert | System zur Erzeugung eines Signals zur Überlagerung von Informationen |
| DE10049090A1 (de) * | 2000-09-27 | 2002-04-11 | Bosch Gmbh Robert | Verfahren, Vorrichtung und Schnittstelle zur Übertragung von Daten |
| EP1335520B1 (en) | 2002-02-11 | 2018-05-30 | Semiconductor Components Industries, LLC | Multiplex bus system with duty cycle correction |
| DE10218513B4 (de) * | 2002-04-25 | 2008-08-21 | Qimonda Ag | Schaltungsanordnung und Verfahren zur Übertragung digitaler Signale |
| EP1931079A1 (en) * | 2005-09-26 | 2008-06-11 | Matsushita Electric Industrial Co., Ltd. | Single-line two-way communication device and system |
-
2005
- 2005-08-08 DE DE102005037263A patent/DE102005037263A1/de not_active Withdrawn
-
2006
- 2006-08-07 US US12/063,392 patent/US7864078B2/en not_active Expired - Fee Related
- 2006-08-07 EP EP06764309A patent/EP1915833B1/de active Active
- 2006-08-07 CN CN2006800296199A patent/CN101243638B/zh active Active
- 2006-08-07 KR KR1020087003204A patent/KR101023930B1/ko active IP Right Grant
- 2006-08-07 JP JP2008525567A patent/JP4873663B2/ja active Active
- 2006-08-07 WO PCT/EP2006/065111 patent/WO2007017491A1/de active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100219992A1 (en) | 2005-08-08 | 2010-09-02 | Andreas-Juergen Rohatschek | Method and device for decoding a signal |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101243638B (zh) | 2012-07-04 |
| JP2009505464A (ja) | 2009-02-05 |
| US7864078B2 (en) | 2011-01-04 |
| WO2007017491A1 (de) | 2007-02-15 |
| DE102005037263A1 (de) | 2007-02-15 |
| EP1915833B1 (de) | 2012-05-23 |
| EP1915833A1 (de) | 2008-04-30 |
| US20100219992A1 (en) | 2010-09-02 |
| CN101243638A (zh) | 2008-08-13 |
| JP4873663B2 (ja) | 2012-02-08 |
| KR20080041645A (ko) | 2008-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101023930B1 (ko) | 신호의 디코딩 방법 및 장치 | |
| US8331390B2 (en) | Method and system for compensating asymmetrical delays | |
| US10218452B2 (en) | High speed embedded protocol for distributed control system | |
| US8179787B2 (en) | Fault tolerant network utilizing bi-directional point-to-point communications links between nodes | |
| US8320437B2 (en) | Method and device for decoding a signal | |
| US10673565B2 (en) | Confirming data accuracy in a distributed control system | |
| US10084617B2 (en) | User station for a bus system and method for improving the transmission quality in a bus system | |
| US10146725B2 (en) | Method and device for checking the correct functioning of a serial data transmission | |
| CN106464559B (zh) | 用于分布式控制系统的高速嵌入式协议 | |
| JP4898187B2 (ja) | 低ジッタ同期によるモジュラー方式数値制御装置 | |
| JP2008518497A (ja) | シリアルデータバスのためのスレーブバスサブスクライバ | |
| US20090327549A1 (en) | Monitoring unit for monitoring or controlling user access to a data bus and user having such a monitoring unit | |
| CN110679116B (zh) | 用于总线系统的用户站和用于改善对总线系统中的比特定时要求的遵守的方法 | |
| JP7185018B2 (ja) | フレームシールドユニット、シリアルバスシステムの加入局、およびシリアルバスシステムにおける通信方法 | |
| WO2019234414A1 (en) | A serial communication system | |
| US6880098B1 (en) | Timing recovery in a packet network using a buffer | |
| TWI838577B (zh) | 用於串列匯流排系統的節點站以及用於在串列匯流排系統中通訊的方法 | |
| Willing | Analysis and tuning of the PROFIBUS token passing protocol for use over error prone links |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140312 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150309 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160308 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170310 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180308 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190307 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200310 Year of fee payment: 10 |