KR101013628B1 - 하이브리드 결정 피드백 등화를 위한 방법 및 장치 - Google Patents

하이브리드 결정 피드백 등화를 위한 방법 및 장치 Download PDF

Info

Publication number
KR101013628B1
KR101013628B1 KR1020057000645A KR20057000645A KR101013628B1 KR 101013628 B1 KR101013628 B1 KR 101013628B1 KR 1020057000645 A KR1020057000645 A KR 1020057000645A KR 20057000645 A KR20057000645 A KR 20057000645A KR 101013628 B1 KR101013628 B1 KR 101013628B1
Authority
KR
South Korea
Prior art keywords
estimate
filter
feedback
slicer
sinr
Prior art date
Application number
KR1020057000645A
Other languages
English (en)
Other versions
KR20050019861A (ko
Inventor
스리칸트 자야라만
이반지저스 퍼난데즈코르바톤
존 이. 스미
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/199,158 external-priority patent/US7035329B2/en
Priority claimed from US10/199,159 external-priority patent/US7046726B2/en
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20050019861A publication Critical patent/KR20050019861A/ko
Application granted granted Critical
Publication of KR101013628B1 publication Critical patent/KR101013628B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/03496—Tapped delay lines time-recursive as a prediction filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Complex Calculations (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Dc Digital Transmission (AREA)
  • Networks Using Active Elements (AREA)
  • Control Of Electric Motors In General (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

본 발명은 정정 항이 슬라이서 에러들을 보상하기 위하여 사용되고 이에 따라 에러 전파를 방지하는 결정 피드백 등화기용 방법 및 장치에 관한 것이다. 등화기에 대한 필터 계수들은 필터 계수들의 함수로서 정정 항을 포함하는 등화기의 비용 함수를 최소화하기 위하여 선택된다. 등화기는 정정 항에 응답하는 계수 발생기를 포함한다. 일 실시예는 수신된 샘플로부터 전송된 심볼을 수신된 샘플의 신호 대 간섭 및 잡음비(SINR)의 함수로서 추정한다. 수신된 샘플은 양자화되어 전송된 심볼 성상도상에 중첩된 그리드의 영역에 매핑된다. 상기 영역은 심볼 추정값에 대응할 수 있거나, 또는 심볼 추정값을 얻기 위하여 추가로 처리될 수 있다.

Description

하이브리드 결정 피드백 등화를 위한 방법 및 장치{METHOD AND APPARATUS FOR HYBRID DECISION FEEDBACK EQUALIZATION}
본 출원은 Srikant Jayaraman 등에 의해 출원되고 본 발명의 양수인에게 양도된 "하이브리드 결정 피드백 등화에 있어서 소프트 슬라이서"(대리인 관리번호 020330U2)와 관련된다.
본 발명은 일반적으로 수신된 신호의 등화, 특히 하이브리드 결정 피드백 등화에 관한 것이다.
디지털 정보의 전송은 전형적으로 디지털 정보를 아날로그 파형들로 매핑하는 변조기를 사용한다. 매핑은 일반적으로 전송된 정보 시퀀스에 포함된 비트 블록들에 대하여 수행된다. 파형들은 진폭, 위상, 주파수 또는 이들의 결합이 다를 수 있다. 그 다음에, 정보는 대응 파형으로서 전송된다. 디지털 영역으로부터 아날로그 영역으로 매핑하는 프로세스는 변조로서 언급된다.
무선 통신 시스템에서, 변조된 신호는 무선 채널을 통해 전송된다. 그 다음에, 수신기는 원래의 디지털 정보 시퀀스를 추출하기 위하여 수신된 신호를 복조한다. 수신기에서, 전송된 신호는 채널에 의하여 유입된 선형 왜곡들 뿐만 아니라 외부 첨가 잡음 및 간섭에 영향을 받는다. 채널의 특징들은 일반적으로 시간에 따라 변화하며 이에 따라 수신기에서 미리 알 수 없다. 수신기들은 채널에 의하여 유입된 왜곡 및 간섭을 다양한 방식으로 보상한다. 수신된 신호의 왜곡을 보상하고 간섭을 감소시키기 위한 한 방법은 등화기를 사용하는 것이다. 등화는 일반적으로 통신 채널에서 왜곡현상들을 감소시키는데 사용되는 방법들을 포함한다. 등화기는 수신된 신호로부터 원래의 디지털 정보에 대한 추정치들을 발생시킨다.
현재의 등화 방법들은 수신된 신호에 관한 가정들에 기초한다. 이러한 가정들은 다양한 코딩, 변조 및 전송 시나리오들에 대하여 교정되지 않으며, 이에 따라 이들 등화기는 여러 조건들과 관련하여 완전하게 동작되지 않는다. 부가적으로, 결정 피드백을 사용하는 현재의 등화기들은 분리된 결정 에러들의 현상을 증폭시키는 에러 전파 현상들에 악영향을 받는다. 더욱이, 결정 피드백 프로세스는 각각의 심볼에 관한 하드 결정(hard decision)들을 포함하며 심볼 결정이 정확한지를 고려하지 않는다.
따라서, 다양한 동작 조건들에 관한 수신된 신호의 선형왜곡을 감소시키는 등화 방법에 대한 필요성이 제기되었다. 또한, 왜곡 피드백 등화기에서 에러 전파를 감소시키기 위한 필요성이 제기되었다. 또한, 결정 피드백 프로세스에 최대 가능성 측정을 제공하기 위한 필요성이 제기되었다.
도 1A는 통신 시스템에서 소자들의 블록도.
도 1B는 도 1A에서와 같은 통신 시스템의 세부사항을 도시한 도면.
도 2는 통신 시스템내에서 결정 피드백 등화기의 개념적 모델.
도 3은 도 2에서와 같은 결정 피드백 등화기의 블록도.
도 4는 심볼 레벨 슬라이서의 수학적 모델.
도 5는 결정 피드백 등화기에서 필터 계수들을 최적화하기 위한 알고리즘.
도 6은 결정 피드백 등화기에서 필터 계수들을 최적화하기 위한 최소 자승 적응 필터링 알고리즘.
도 7은 주기적 버스트 파일럿을 사용하는 시스템용 결정 피드백 등화기에서 필터 계수들을 최적화하기 위한 최소 자승 적응 필터링 알고리즘.
도 8A는 8-위상 시프트 키잉(PSK)에 대한 성상도 매핑을 도시한 도면.
도 8B는 도 8A의 성상도 매핑상에 중첩된, 소프트 슬라이서 결정들을 위하여 사용된 그리드 영역들을 도시한 도면.
도 9A는 2진 위상 시프트 키잉(BPSK) 또는 2-PSK 경우에 대한 성상도 매핑을 도시한 도면.
도 9B는 도 9A의 성상도 매핑상에서 중첩된, 소프트 슬라이서 결정을 위하여 사용된 그리드 영역들을 도시한 도면.
도 10은 "소프트 슬라이싱" 결정 프로세스를 실행하는 결정 피드백 등화기를 도시한 도면.
도 11은 "소프트 슬라이싱" 결정 프로세스에 대한 프로세스를 기술한 도면.
도 12는 테일러 급수 계산을 적용한 "소프트 슬라이싱" 결정 프로세스에 대한 프로세스를 기술한 도면.
도 13은 "소프트 슬라이서"의 블록도.
도 14는 테일러 급수 계산을 적용한 "소프트 슬라이서"의 블록도.
용어 "예시적인"은 여기에서 예로서 사용하는 것을 의미한다. "예시적인"로 여기에 기술된 임의의 실시예는 반드시 다른 실시예들에 비하여 바람직하거나 유리한 실시예로서 구성되는 것이 아니다.
도 1A는 통신 시스템(100)의 소자들의 일부를 기술한다. 다른 블록들 및 모듈들은 기술된 블록들과 더불어 통신 시스템에 통합될 수 있다. 소스(도시안됨)에 의하여 발생된 비트들은 프레이밍(frame)되고 인코딩된 후 신호 성상도(signaling constellation)에 심볼들로 매핑된다. 소스에 의하여 제공된 2진 디지트들의 시퀀스는 정보 시퀀스로서 언급된다. 정보 시퀀스는 비트 시퀀스를 출력하는 인코더(102)에 의하여 인코딩된다. 인코더(102)의 출력은 통신 채널에 대한 인터페이스로서 사용하는 매핑 유닛(104)에 제공된다. 매핑 유닛(104)은 복소수값 신호 성상도에서 인코더 출력 시퀀스를 심볼들 y(n)에 매핑한다. 변조 블록들을 포함하는 추가 전송 처리 뿐만 아니라 통신 채널 및 아날로그 수신기 처리는 섹션(120)에 의하여 모델링된다.
도 1B는 도 1A의 섹션(120)내에 포함된 세부사항들의 일부를 기술한다. 도 1B에 기술된 바와 같이, 복소수 심볼들 y(n)는 아날로그 신호 펄스로 변조되며, 결과적인 복소수 기저대역 파형은 캐리어 신호의 동위상 및 직교위상 브랜치들로 변조된다. 결과적인 아날로그 신호는 통신 채널을 통해 RF 안테나(도시안됨)에 의하여 전송된다. 다양한 변조 방식들, 즉 M-상 위상 시프트 키잉(M-PSK), 2M-상 직교 진폭변조(2MQAM) 등이 상기와 같은 방식으로 구현될 수 있다.
각각의 변조 방식은 하나 이상의 비트들을 고유 복소수 심볼에 매핑하는 연관된 "신호 성상도"를 가진다. 예컨대, 4-PSK 변조에서, 두개의 인코딩된 비트들은 4개의 가능한 복소수값들{1,i,-1,-i} 중 하나에 매핑된다. 그러므로, 각각의 복소수 심볼 y(n)는 4개의 가능한 값들을 취할 수 있다. 일반적으로, M-PSK에 대하여, log2M 인코딩된 비트들은 복소수 유닛 서클상에 놓인 M개의 가능한 복소수값들 중 하나에 매핑된다.
도 1B를 계속해서 참조하면, 수신기에서, 아날로그 파형은 예컨대 적정 배수의 나이키스트 레이트(Nyquist rate)에서 하향변환되고 필터링된 후 샘플링된다. 결과적인 샘플들은 섹션(120)에 의하여 모델링되는 바와 같이 채널에 의하여 유입된 잡음 및 간섭과 신호 왜곡들을 보정하는 등화기(110)에 의하여 처리된다. 등화기(110)는 전송된 심볼들 y(n)의 추정치들을 출력한다. 그 다음에, 심볼 추정치들은 원래의 정보 비트들, 즉 인코더(102)에 대한 입력인 소스 비트들을 결정하기 위하여 디코더에 의하여 처리된다.
도 1A 및 도 1B에 기술된 수신기의 전단부(front-end)에서 펄스-필터, I-Q 변조기, 채널 및 아날로그 프로세서의 결합은 임펄스 응답 {hk} 및 z-변환 H(z)를 가진 선형 필터(106)로 모델링되며, 채널에 의하여 유입된 간섭 및 잡음은 추가 백색 가우시안 잡음(AWGN)으로서 모델링된다.
도 1B는 동위상(I) 및 직교(Q) 성분들을 각각 처리하는 기저대역 필터들(126)에 연결된 전단 처리 유닛(122)을 포함하는 것으로 처리 섹션(120)을 상세히 기술한다. 그 다음에, 각각의 기저대역 필터(126, 128)는 각각의 캐리어와 곱하는 곱셈기에 연결된다. 그 다음에, 결과적인 파형들은 합산 노드(134)에 합산되어 통신 채널을 통해 수신기에 전송된다. 수신기에서, 아날로그 사전처리 유닛(142)은 전송 신호를 수신하며 처리한 후 매칭 필터(144)에 전송한다. 그 다음에, 매칭 필터(144)의 출력은 아날로그/디지털(A/D) 변환기(146)에 제공된다. 다른 모듈들이 설계 및 연산 기준에 따라 구현될 수 있다는 것에 유의해야 한다. 도 1A 및 도 1B의 소자들 및 엘리먼트들은 이하의 설명을 이해하기 위하여 제공되며 통신 시스템을 완벽하게 설명하기 위하여 제공되지 않는다.
앞에서 논의된 바와 같이, 전송된 심볼들의 시퀀스는 {y(n)}로서 식별된다. 본 설명을 위하여, 심볼들 {y(n)}이 평균 단위 에너지, 즉
Figure 112010015161267-pct00001
를 가지는 것으로 정규화된다는 것을 가정한다. 만일 채널 출력이 필터링된 후 심볼 레이트(나이키스트 레이트일 수 있거나 나이키스트 레이트가 아닐 수 있음)으로 샘플링된다면, 채널 출력은 다음과 같이 주어진다.
Figure 112005001921901-pct00002
(0)
여기서,
Figure 112005001921901-pct00003
은 분산
Figure 112005001921901-pct00004
을 가진 백색 가우시안 잡음이다. 등화기는 보통 계수들{fk}를 가진 선형 필터로서 구현되며 z-변환 F(z)로 정의된다.
Figure 112005001921901-pct00005
가 등화기의 출력을 나타내는 것으로 놓으면,
Figure 112005001921901-pct00006
는 다음과 같이 주어진다.
Figure 112005001921901-pct00007
G(z)=F(z)H(z)이고,
Figure 112005001921901-pct00008
이다. (2a)
수식(2)의 정사각형 괄호 [...]내에서 제 2 항은 심볼간 간섭(ISI) 및 잡음을 나타낸다는 것에 유의해야 한다. 수식(2)의 제 1 항은 과거 심볼들과 연관된 간섭에 대응하는 반면에, 제 2 항은 미래 심볼들과 연관된 간섭에 대응한다. 제 1 항은 종종 "원인(causal)" ISI로서 언급되며, 제 2 항은 종종 "비원인(anti-causal)" ISI으로서 언급된다. 만일 과거 심볼들이 정확하게 검출된 것으로 설계자가 가정하면, 원인 ISI 항목은 제거될 수 있다. 이상적인 경우에, 만일 등화기가 추정치
Figure 112010015161267-pct00009
를 결정할 때 성상도 심볼들
Figure 112010015161267-pct00010
, 즉 시간 n전에 전송된 성상도 심볼들의 정보를 가지면, 등화기는 수식 (2)에서 [...]의 제 1 항목을 감산함으로써 심볼간 간섭의 부분을 제거할 수 있다. 그러나, 실제 시스템들에서, 등화기는
Figure 112010015161267-pct00011
와 같이 이전에 발생된 심볼 추정치들의 정보만을 가진다. 만일 간섭 및 잡음이 충분히 작으면, 추정치
Figure 112010015161267-pct00012
에 대한 심볼 결정들이 원래 전송된 성상도 심볼
Figure 112010015161267-pct00013
을 추출하는 것을 예측하는 것이 바람직하다. 이러한 심볼결정을 수행하는 디바이스는 "슬라이서"로서 언급되고, 이의 동작은
Figure 112010015161267-pct00014
으로 표현된다. 그 다음에, 수신기는 슬라이서로부터의 심볼 결정들의 시퀀스를 사용하여 원인 ISI의 추정치를 형성할 수 있으며 이러한 추정치를 등화기의 출력으로부터 감산하고
Figure 112010015161267-pct00015
으로 가정하면 다음과 같은 수식을 산출한다.
Figure 112005001921901-pct00016
이는 원인 ISI가 등화기의 출력에서 동작하는 심볼 레벨 슬라이서에 의하여 만들어진 심볼 결정들을 필터링함으로써 제거되는 결정 피드백 등화의 중요한 원리이다.
도 3은 결정 피드백 등화기(DFE)(340)를 사용하는 통신 시스템(250)을 기술한다. 통신 시스템(350)은 심볼
Figure 112010015161267-pct00017
의 시퀀스를 필터링하는 등가 선형 채널(352)을 가지는 것으로 모델링된다. 잡음 및 간섭
Figure 112010015161267-pct00018
은 합산 노드(354)에 추가되며, 출력 xn은 수신기의 전단처리 및 샘플링 후에 수신된 신호 샘플들을 표현한다. DFE(340)는 xn을 처리하고 xn을 필터링하여 추정치
Figure 112010015161267-pct00019
를 발생시킨다. DFE(340)는 선형 피드포워드 필터(356) 및 선형 피드백 필터(358)를 가지는 것으로 모델링된다. 피드포워드 필터(356)는 {fk}으로서 지시된 탭 계수들을 가지며 z-변환 F(z)를 실행한다. DFE(340)는 원인 ISI의 추정치를 발생시키는 피드백 루프를 형성하는 슬라이서(360)에 연결된 순수한 원인 피드백 필터(358)를 포함한다. 다시 말해서, 피드백 필터(358)는 이전에 검출된 심볼들에 의하여 야기된 현재의 심볼 추정치로부터 ISI의 부분을 제거한다. 피드백 필터(358)로부터의 원인 ISI 추정치는 피드포워드 필터(356)의 출력으로부터 원인 ISI 추정치를 감산하는 합산 노드(308)에 제공된다. 합산 노드(308)의 결과적인 출력은 등화기 출력
Figure 112010015161267-pct00020
이다. 등화기 출력
Figure 112010015161267-pct00021
은 또한 전송된 심볼
Figure 112010015161267-pct00022
의 추정치이며 원래의 정보 시퀀스를 결정하는 디코더(364)에 제공된다.
슬라이서(360)는 합산 노드(308)로부터의 등화기 출력을 처리하며 이에 응답하여 원래의 심볼
Figure 112010015161267-pct00023
에 대하여 결정한다. 슬라이서(360)의 출력은 순수한 원인 피드백 필터(358)에 제공된다. 피드포워드 필터(356)는 피드포워드 필터(FFF)로서 언급된다. 피드백 필터(358)는 피드백 필터(FBF)로서 언급된다. DFE에서, 필터 계수들, 즉 피드포워드 필터(356) 및 피드백 필터(358) 계수들에 대한 최적화는 등화기의 성능에 직접적으로 영향을 미친다. 이러한 최적화를 실행하는 디바이스는 도 3에서 계수 최적화기(362)로서 지정된다. 필터 계수들을 최적화하기 위하여 이용가능한 다양한 방법들이 존재한다. 종래에, FFF 및 FBF 계수들은 슬라이서의 심볼 결정들이 완전하게 신뢰성이 있고 원인 ISI, 즉 과거 심볼들로부터의 간섭이 FBF에 의하여 완전하게 제거되는 함축적인 가정하에서 최적화된다. 이러한 가정하에서, FFF 계수들은 수식(3)에서 잔류 간섭 및 잡음이 작도록 최적화된다. 특히, FFF의 z-변환, 즉 F(z)는 수식(3)에서
Figure 112010015161267-pct00024
가 평균 자승 방식에서
Figure 112010015161267-pct00025
에 근접하도록 최적화된다.
실제로, FFF 및 FBF는 유한 임펄스 응답(FIR) 필터들에 의하여 실행되며, 초기 트레이닝/프리앰블/적응 기간 동안 FFF 및 FBF는 완전한 슬라이서 성능, 즉
Figure 112010015161267-pct00026
를 가정함으로써 파일럿 심볼들에 대하여 트레이닝된다. 이는 슬라이서를 바이패스하고 슬라이싱된(따라 에러가 있을 수 있는) 파일럿 심볼 결정들보다 오히려 국부적으로 발생된(따라서 정확한) 파일럿 심볼들을 FBF로 피드백함으로써 달성된다. 최소 평균 자승(LMS), 순환 최소 자승(RLS), 직접 매트릭스 반전등과 같은 적응 알고리즘들을 포함하는 다양한 알고리즘들이 트레이닝 기간 동안 필터 계수 최적화를 위하여 실행될 수 있다. 일단 트레이닝 기간이 완료되면, 슬라이서(360)가 사용되며 슬라이싱된 데이터 심볼들은 FBF를 통해 다시 공급된다.
종래의 DFE 최적화 알고리즘들은 다양한 잠재적인 문제점들을 가진다. 강한 코딩을 사용하는 시스템에 대하여, 슬라이서 결정들은 높은 심볼 에러 레이트(SER)를 가진다. 예컨대, 25% 이상의 SER은 1% 패킷 에러 레이트 포인트에서 동작할 때 1/3의 레이트와 같은 낮은 레이트 터보 코드 및 16-QAM과 같은 중간 크기 성상도를 사용하는 시스템에 대하여 일반적이다. 다른 한편으로, DFE의 FFF 및 FBF 계수들은 슬라이서의 결정이 완전히 신뢰성있는 부정확한 가정하에서 통상적으로 최적화된다.
부가적으로, FFF 및 FBF 계수들은 원인 ISI가 완전히 제거되었다고 가정할 때 최적화된다. 결과적으로, 비원인 ISI는 원인 ISI를 크게함으로써 감소된다. 종래의 DFE 최적화 알고리즘들은 여기에 제공된 수식들(특히, 수식 (1)--(3))에 의하여 k>0일 때 크고 k<0일 때 작은 gk 값들을 야기한다. 그러나, 슬라이서 SER를 무시할수 없을 때, 에러있는 심볼 결정들은 FBF를 오염시키며 그 다음에 부정확하게 감산된다. k>0일 때 gk가 크면, 잔류 간섭은 증폭되며 이에 따라 다음 심볼들에 대하여 다른 슬라이서 에러들을 야기한다. 이러한 현상은 에러 전파로 불린다.
에러 전파를 감소시키기 위한 시도들은 국부적으로 발생된(이에 따라 정확한) 파일럿 샘플들을 피드백함으로써 FFF 및 FBF를 트레이닝하는 것과 대조적으로 트레이닝 동안 슬라이싱된 파일럿 심볼들을 피드백하는 것을 포함한다. 슬라이싱된 파일럿 심볼들은 때때로 에러가 발생하며 이에 따라 FFF 및 FBF가 조절되도록 한다. 이러한 방법은 문제점들이 발생할 수 있다. 슬라이싱된 파일럿 심볼들 및 슬라이싱된 데이터 심볼들은 파일럿 심볼들이 전형적으로 BPSK, 즉 2-PSK(또는 다른 작은 성상도)를 통해 전송되나 데이터 심볼들이 전형적으로 큰 성상도를 통해 전송될 때 매우 다른 에러 레이트들을 초래할 수 있다. 결과적으로, 파일럿 심볼들 및 데이터 심볼들의 SER은 아주 다를 수 있다. 이러한 경우에, FFF 및 FBF 계수들이 슬라이싱된 파일럿 심볼들에 기초하여 최적화되기 때문에, 데이터 심볼들을 처리할 때 FFF 및 FBF 계수들의 영향은 준최적의(suboptimal) 성능을 야기한다.
이들 문제점들은 도 3의 슬라이서(360)에 의하여 야기된 에러들을 고려하여 FFF 및 FBF 계수들을 최적화함으로써 해결된다. 다시 말해서, 계수 최적화기(362)는 원인 ISI가 슬라이서 에러들로 인하여 완전히 제거될 수 없다는 것을 인식하도록 수정된다. 이러한 방법은 슬라이서가 에러없고(error-free) 이에 따라 원인 ISI가 완전히 제거된다는 것을 함축적으로 가정한 종래의 방법들과 다르다.
이후 이론의 실시예는 독립적으로 동일하게 분포된(i.i.d) "채널"(즉,
Figure 112005001921901-pct00027
로 표시됨)로 슬라이서 동작을 모델링하는 것이다. "채널"은 수식 (0)에서
Figure 112005001921901-pct00028
로서 지정된 잡음 프로세스 및
Figure 112005001921901-pct00029
로서 지정된 전송된 심볼 시퀀스와 무관한 것으로 가정된다. 이러한 "채널"은 조건부 밀도
Figure 112005001921901-pct00030
에 의하여 특징지워지며, 여기서
Figure 112005001921901-pct00031
및
Figure 112005001921901-pct00032
는 슬라이서의 출력 및 실제 전송된 심볼을 각각 나타낸다. 이러한 채널이 FBF에서 심볼 에러들의 원인이라고 가정한다. 실제로, 심볼 에러들은 현재의 심볼에 대한 슬라이서 에러가 다음 심볼들을 의미하기 때문에 부정확하게 슬라이싱되는 확률을 증가시키는 버스트 에러로 발생한다. 여기에서 고려된 단순화된 슬라이서 모델에서, 슬라이서 에러들은 i.i.d로 가정된다.
도 2는 결정 피드백 등화기를 가지는 통신 시스템의 개념적 모델(300)을 기술한다. 전송 함수 H(z)로 모델링된 통신 채널(302)을 통해 전송된 심볼들은 합산 노드(304)에서 첨가 노드에 의하여 왜곡된다. 결과적인 신호는 FFF(306)에 의하여 필터링된다. 원래 전송된 심볼의 추정치는 합산 노드(308)에서 에러 항을 감산함으로써 발생된다. 원리 전송된 심볼의 추정치는 디코더(316)에 대하여 이용가능하다. 에러 항은 전송 함수 B(z)를 가지고 "채널"
Figure 112010015161267-pct00033
(314)의 출력을 필터링하는 원인 피드백 필터(310)에 의하여 발생된다. 피드백 필터(310)에 의하여 발생된 에러 항은 FFF(306)의 출력에 존재하는 원인 ISI의 추정치를 나타낸다. "채널"
Figure 112010015161267-pct00034
은 도 3의 슬라이서(360)의 통계 동작과 일치하며, 즉 채널(314)의 입력 및 출력간의 통계적 관계는 전송된 심볼
Figure 112010015161267-pct00035
및 슬라이서(360)의 대응 출력
Figure 112010015161267-pct00036
간의 통계적 관계와 동일하다. 계수 최적화기(320)는 FFF(306) 및 FBF(310)으로부터의 필터 계수들을 최적화한다. 도 3 및 도 2간의 주요한 차이점은 슬라이서(360)를 "채널"
Figure 112010015161267-pct00037
(314)의 개념적 모델로 대체한 것이라는 것에 유의해야 한다.
앞서 언급한 바와 같이, 슬라이서는 슬라이서 에러 발생시 통계적 종속성을 무시하면서 실제 슬라이서의 통계적 동작을 모델링하기 위하여 "채널"
Figure 112010015161267-pct00038
을 선택함으로써 도 2에서 모델링된다. 실제 슬라이서가 등화기의 출력에서 동작하기 때문에, 관련 한계 통계치가 잔류 간섭을 포함할 수 있다. SINR이 등화기의 출력, 즉 도 2의 합산 노드(308)의 출력에서 신호대 간섭+잡음 비를 나타낸다. 등화기 출력에서의 잔류 간섭 및 잡음이 각각 분산
Figure 112010015161267-pct00039
를 가지는 독립적인 실수부 및 허수부를 가진 제로-평균 복소수 가우시안 랜덤 변수 Z로 모델링될 수 있다는 것이 가정된다. 분산은 다음과 같다.
Figure 112005001921901-pct00040
한계 통계치들은 이하와 같은 균등 채널
Figure 112005001921901-pct00041
로 주어진다.
Figure 112005001921901-pct00042
여기서
Figure 112005001921901-pct00043
는 다음과 같이 주어진 초소 거리 슬라이싱 함수를 나타낸다.
Figure 112005001921901-pct00044
수식(7)에서 Z는 앞서 언급된 특성들을 가진 제로-평균 복소수 가우시안 랜덤 변수 모델링 잔류 간섭이다. 도 4는 앞서 제공된 수식들 및 가정들에 따라 모델링된 채널
Figure 112005001921901-pct00045
을 기술한다. 특히, 도 2에서
Figure 112005001921901-pct00046
(314)의 수학적 설명은 시스템(380)으로서 기술된다. 슬라이서(384)에 대한 입력은
Figure 112005001921901-pct00047
으로 표현되고 첨가 잡음 및 간섭에 의하여 왜곡된 전송 심볼
Figure 112005001921901-pct00048
로서 모델링된다. 잡음 및 간섭은 복소수 가우시안 랜덤 변수 Z로 모델링된다. 슬라이서(384)는 수식(8)에 기술된 최소 거리 슬라이싱 함수를 실행하여 슬라이서 출력
Figure 112005001921901-pct00049
을 발생시킨다.
Figure 112005001921901-pct00050
및
Figure 112005001921901-pct00051
를 연결시키는 결합 통계치들은 "채널"
Figure 112005001921901-pct00052
에 대한 모델의 전체 수학적 표현을 구성한다. 도 4에 기술된 채널
Figure 112005001921901-pct00053
의 구성은 신규하며 잡음 Z가 제로-평균 분산을 가질 수 있다는 점에서 종래의 방법들과 다르다. 종래의 방법들은 Z가 제로(zero)와 동일하다는 것을 함축적으로 가정한다. 따라서, 이러한 슬라이서의 모델은 슬라이서가 제로가 아니라는 것을 가정한 종래 방법들과 대조적으로 결정 에러들을 만드는 것이 가정된다.
도 2를 참조하면, 전송된 심볼
Figure 112010015161267-pct00054
(채널(302)의 입력) 및 심볼 추정치
Figure 112010015161267-pct00055
(합산 노드(308)의 출력)간의 평균 자승 에러를 최소화하기 위하여 선택된 FFF 및 FBF 계수들을
Figure 112010015161267-pct00056
및
Figure 112010015161267-pct00057
로 표현한다. 다시 말해서, 계수들
Figure 112010015161267-pct00058
및
Figure 112010015161267-pct00059
은 "위너 MMSE 최적(Wiener MMSE optimal)"이다. 이하에서 명확하게 설명되는 바와 같이, 이들 계수들은 "위너 하이브리드 DFE" 계수들로 언급된다. 계수들
Figure 112010015161267-pct00060
및
Figure 112010015161267-pct00061
은 표준 위너-호프 최적화에 의하여 결정될 수 있고 다음과 같은 수식으로 정의된다.
Figure 112005001921901-pct00062
여기서 RF는 FFF의 컨텐츠(content)들의 공분산을 나타내며, RB는 FBF의 컨텐츠들에 대한 공분산을 나타내며, RF,B는 FFF의 컨텐츠들에 대한 상호 공분산을 나타내며, PF는 FFF의 컨텐츠들 및 전송된 심볼간의 상호 공분산을 나타낸다. 이들 공분산들 및 상호 공분산들은 H(z)로 기술된 선형 채널(302)에 따른다. Y의 심볼들, 즉 전송 성상도가 동일한 확률을 가지고 사용된다고 가정하면,
Figure 112010058365585-pct00063
는 다음과 같이 정의된다.
Figure 112005001921901-pct00064
Figure 112010015161267-pct00065
는 Y의 개수, 즉 전송 성상도에서 가능한 심볼들의 수를 나타낸다. 따라서, 주어진
Figure 112010015161267-pct00066
및 z-변환 H(z)를 가진 채널에 대하여, MMSE 계수들
Figure 112010015161267-pct00067
및
Figure 112010015161267-pct00068
은 수식 (4) 및 (5)의 응용에 의하여 결정된다.
Figure 112010015161267-pct00069
가 등화기 출력에서 SINR의 값을 가정함으로써 수식 (6) 및 수식 (7)에 따라 정의된다. 수식(4) 및 수식(5)의 응용은 MMSE 계수들
Figure 112010015161267-pct00070
및
Figure 112010015161267-pct00071
를 야기한다. FFF 및 FBF 계수들의 값들이 도 2의 FFF(306) 및 FBF(310)에 사용될 때, 등하기 출력에서의 결과적인 SINR은 원래 가정된 SINR값과 다를 수 있다. 그래서, 가정된 SINR값은 일치하거나 또는 일치하지 않을 수 있다. 일치 SINR값 및 MMSE 계수들
Figure 112010015161267-pct00072
및
Figure 112010015161267-pct00073
의 일치 세트는 반복함으로써, 즉 새로운 "채널"
Figure 112010015161267-pct00074
을 한정하기 위하여 새로이 발견된 SINR값을 사용함으로써 그리고 대응 MMSE 계수들의 새로운 세트를 발견함으로써 발견될 수 있다. 이러한 반복 프로세스는 다음과 같이 개략적으로 표현될 수 있다.
Figure 112005001921901-pct00075
특히, 반복 알고리즘은 위너 하이브리드 DFE를 계산하기 위하여 사용될 수 있다. 본 실시예의 알고리즘은 도 5에 기술된다. 프로세스(400)는 단계(402)에서 n=0을 세팅하여
Figure 112010015161267-pct00076
을 임의로 선택함으로써 시작한다. 프로세스는
Figure 112010015161267-pct00077
를 결정하고, 단계(404)에서 수식(5), (6) 및 (7)을 적용함으로써
Figure 112010015161267-pct00078
를 계산한다. 필터 계수
Figure 112010015161267-pct00079
는 수식(4)을 사용함으로써 단계(406)에서 계산된다. 본 실시예에 따르면, 프로세스는 단계(408)에서
Figure 112010015161267-pct00080
를 계산한다.
Figure 112010015161267-pct00081
이 FFF 계수들 f, FBF 계수들 b를 가진 등화기의 출력과
Figure 112010015161267-pct00082
를 가진 슬라이서 채널
Figure 112010015161267-pct00083
에서 SINR을 나타낸다는 것에 유의해야 한다. 슬라이서 채널은 수식(6) 및 수식(7)에 의하여 정의된다. 만일 프로세스가 결정 다이아몬드(410)에서 수렴하면, 필터 계수들을 세팅하기 위하여 단계(412)로 처리가 계속된다. 만일 프로세스가 수렴되지 않으면, 처리는 단계(404)로 리턴한다.
도 5의 반복 알고리즘에서 기술된 바와 같이
Figure 112010015161267-pct00084
의 값은 임의로 선택될 수 있다는 것에 유의해야 한다. 두개의 극값들, 즉
Figure 112010015161267-pct00085
는 전체적으로 신뢰할 수 없는 슬라이서 또는 완전한 슬라이서의 시작에 대응한다.
Figure 112010015161267-pct00086
는 슬라이서의 출력 및 실제 전송된 심볼간의 상관관계를 나타내며 마찬가지로
Figure 112010015161267-pct00087
는 등화기의 출력 SINR의 함수인 것에 유의해야 한다. 만일 등화기의 출력에 잡음이 매우 많으면, 상관관계는 작다. 이러한 경우에, 슬라이서의 심볼 결정들은 주로 신뢰성이 없으며 원인 ISI의 정확한 추정이 가능하지 않다. 예측되는 바와 같이, 이러한 경우에 도 5의 알고리즘은 선형 등화기, 즉 FBF 계수들이 0으로 제한되는 등화기의 계수들과 매우 유사한 FFF 및 FBF 계수들에 수렴한다. 다른 한편으로, 등화기의 출력에 거의 잡음이 없을 때 슬라이서의 상관값
Figure 112010015161267-pct00088
은 거의 0에 근접할 것이다. 이러한 경우에, 도 5의 알고리즘은 "이상적인" DFE, 즉 완전하게 신뢰성있는 슬라이서를 가진 DFE의 계수들과 거의 유사한 FFF 및 FBF 계수들에 수렴한다. 이들 극값들 사이에서, 도 5의 알고리즘은 두개의 제한 극값들의 "하이브리드"인 FFF 및 FBF 계수들에 수렴한다. 이러한 "하이브리드화(hybridization)"는 반복 알고리즘에 의하여 자동적으로 수행된다. 이 때문에, 상기와 같이 얻어진 FFF 및 FBF 계수들은 "하이브리드 DFE" 계수들로서 언급된다.
이전에 기술된 실시예(들)는 수식(4)의 다양한 공분산들 및 상호 공분산들을 구성하기 위하여 채널 H(z)의 함축적인 정보를 필요로 한다. 그 다음에, 위너 하이브리드 FFF 및 FBF 계수들은
Figure 112010015161267-pct00089
에 대한 수식(4)을 해결함으로써 결정된다. 그러나, 실제로, H(z)는 전형적으로 수신기에 알려지지 않으며, 이에 따라 FFF 및 FBF에 대한 위너 하이브리드 DFE 계수들을 결정하기 위한 대안 방법이 바람직하다. 적응 하이브리드 DFE로서 언급된 대안 실시예는 채널 H(z)의 함축적인 정보를 필요로 하지 않는다. 첫째, 다음과 같이 평균 자승 에러(MSE)를 정의한다.
Figure 112005001921901-pct00090
여기서, Xn은 시간 n에서 FFF의 컨텐츠들이며, Zn은 에러없는 피드백을 가정한 FBF 컨텐츠들이며,
Figure 112010058365585-pct00091
는 "채널"
Figure 112010058365585-pct00092
에 의하여 유입된 피드백 심볼 에러들이다.
Figure 112010058365585-pct00093
에 의하여 유입된 에러들이 i.i.d.로 가정될 때, 수식(9)은 다음과 같이 될 수 있다.
Figure 112005001921901-pct00094
여기서,
Figure 112010015161267-pct00095
는
Figure 112010015161267-pct00096
에 대한 기대값을 나타낸다. 전송 성상도가 수식(5)에서
Figure 112010015161267-pct00097
의 정의 및 단위 에너지로 정규화되는 사실을 사용하면, 다음과 같은 수식이 유도된다.
Figure 112005001921901-pct00098
Figure 112005001921901-pct00099
여기서,
Figure 112005001921901-pct00100
수식(9b) 및 수식 (9a)을 결합하면 다음과 같은 수식이 유도된다.
Figure 112005001921901-pct00101
수식(9c)에서
Figure 112010015161267-pct00102
는 FBF 계수들에서 "에너지"로서 해석될 수 있다는 것에 유의해야 한다. 수식(9c)은 다양한 적응 알고리즘들을 유도하는 시작 포인트이다. 예컨대, 순환 최소 자승(RLS) 방법에 기초하여 적응 알고리즘을 유도하기 위하여, 새로운 비용 함수가 예컨대 n=1,...,N에 대하여 통계적 기대값을 샘플 평균으로 대체함으로써 정의된다. 그 다음에, 표준 기술들이 상기 비용 함수의 순환 최적화기를 유도하기 위하여 적용된다. 일 실시예는 다음과 같이 정의된 비용 함수의 RLS 최적화기를 실행한다.
Figure 112005001921901-pct00103
여기서,
Figure 112005001921901-pct00104
α가 "피드백 필터 계수들의 에너지에 대한 수정된 측정치" 또는 "에러 보상 항"으로 언급될 수 있다는 것에 유의해야 한다. RLS 최적화는 전송시에 제공된 파일럿 심볼들에 대하여 실행될 수 있다.
최소 평균 자승 알고리즘: 수식(9c)을 최적화하는 다른 실시예는 최소 평균 자승(LMS) 알고리즘에 기초한다. 최소 평균 자승(LMS) 알고리즘은 수식(9c)에서 정의된 MSE를 최소화하기 위하여 하이브리드 DFE의 FFF 및 FBF 계수들을 순환적으로 조절한다. 고정된 채널
Figure 112010015161267-pct00105
에 대하여, 최소 평균 자승(LMS) 알고리즘의 업데이트들은 다음과 같이 주어진다.
Figure 112005001921901-pct00106
여기서, MSE는 수식(9c)에서 정의되며,
Figure 112005001921901-pct00107
는 LMS 스텝-크기이며,
Figure 112005001921901-pct00108
는 수식(9c)의 정의에서 통계적 기대치의 감소를 나타낸다. 부분 도함수들을 계산하면 다음과 같은 수식이 유도된다.
Figure 112005001921901-pct00109
Figure 112010015161267-pct00110
의 값이 적절하게 작게 선택될 때, 수식(11) 내지 수식(13)에 의하여 정의된 반복들의 시퀀스는 안정적이며 수식(4)을 해결하는 계수 세트에 수렴한다. 이러한 반복들의 시퀀스가 수식(4)에서 공분산들 및 상호 공분산들을 함축적으로 추정하는 것을 필요치 않는다는 것에 유의해야 한다.
도 6은 일 실시예에 따라 LMS 알고리즘을 기술한다. 알고리즘(500)은 단계(502)에서 초기
Figure 112010015161267-pct00111
값의 선택으로부터 시작한다. 부가적으로, 인덱스 k는 k=0으로서 초기화된다. 단계(504)에서
Figure 112010015161267-pct00112
가 추정되며,
Figure 112010015161267-pct00113
는 미리 계산된 룩업 테이블(LUT)로부터 계산되거나 또는 결정된다. 앞서 주어진 수식(11) 내지 수식(13)은 수렴 기준이 단계(506)에서 충족될 때까지 전송중인 파일럿 심볼들에 기초하여 반복적으로 계산된다. 이러한 반복들의 결과는
Figure 112010015161267-pct00114
에 대한 값들을 결정한다. 단계(508)에서, 등화기에서 SINR인 프로세스 추정치들
Figure 112010015161267-pct00115
은 FFF 및 FBR 계수들이
Figure 112010015161267-pct00116
일 때 출력된다. 추정은 전송중인 파일럿 신호들을 사용하여 수행될 수 있다. 그 다음에, 프로세스는 인덱스 k를 증가시킨다. 결정 다이아몬드(510)에서
Figure 112010015161267-pct00117
의 수렴시, 프로세스는 필터 계수들을 적용하기 위하여 단계(512)로 계속된다. 그렇치 않으면, 처리는 단계(504)로 리턴한다.
주기적 파일럿 버스트들을 가진 알고리즘: 다른 실시예에 따르면, 통신 시스템은 수신기의 등화기에서 필터 계수들을 조절하기 위하여 수신기에 의하여 사용되는 주기적으로 전송된 파일럿 버스트들을 통합한다. 이러한 조절은 "등화기를 트레이닝하는 것"으로서 종종 언급된다. 이러한 시스템의 예는 "TIA/EIA-IS-856 CDMA2000 고속 패킷 데이터 무선 규정"(IS-856 표준)에서 정의된 고속 데이터 레이트(HDR)을 지원하는 시스템이다. HDR 시스템에서, 96 파일럿 심볼들은 매 0.833ms마다 전송된다. 96 파일럿 심볼들의 각 그룹은 "파일럿 버스트"로서 언급된다. 파일럿 버스트들 중에서, HDR 시스템은 수신기들로 전송되는 데이터 심볼들을 전송한다. 도 7은 상기 시스템에서 LMS 기반 하이브리드 DFE를 적용하기 위한 알고리즘을 기술한다. 알고리즘(600)은 단계(602)에서 0 또는 ∞일 때 초기에
Figure 112010015161267-pct00118
을 셋업한다. SINR의 초기 선택은 고속 수렴을 위하여 ∞에 동일한
Figure 112010015161267-pct00119
이 바람직할 수 있을지라도 지정되지 않고 중요하지 않을 수 있다. 인덱스 k는 또한 초기화되고 0과 동일하게 세팅된다. 단계(604)에서, 알고리즘은
Figure 112010015161267-pct00120
를 결정하고,
Figure 112010015161267-pct00121
을 계산하거나 또는 미리 계산된 룩업 테이블을 참고함으로써 필요한 값을 결정한다. f 및 b에 대한 초기값은 단계(606)에서 f0=0 및 b0=0으로 세팅된다. (k+1) 번째 파일럿 버스트 동안, 프로세스는 단계(608)에서 파일럿 버스트의 모든 칩들에 대하여 수식(11) 내지 (13)을 반복한다. 본 HDR 예에서, 알고리즘(600)은 파일럿 버스트의 96 칩들에 대하여 반복하며 f 및 b의 최종값이 저장된다. 단계(610)에서, 프로세스는 선행 파일럿 버스트의 96 칩들을 사용하여
Figure 112010015161267-pct00122
를 추정한다. (k+1) 이후의 데이터 부분 동안, f 및 b의 저장된 값들은 FFF 및 FBF에 로드되며 데이터 심볼들은 표준 결정 피드백 형식으로 균등하게 된다. 단계(614)에서, 프로세스는
Figure 112010015161267-pct00123
의 값을 계산하고 k를 증가시킨다. 프로세스는 복조 동작 동안 알고리즘을 계속해서 실행한다.
도 7의 알고리즘은 의사 정상 상태
Figure 112010015161267-pct00124
로서 저속 시변 채널들에 사용되며 이에 따라
Figure 112010015161267-pct00125
는 LMS 알고리즘의 수렴 시간 전반에 걸쳐 크게 변화하는 것으로 예상되지 않는다.
소프트 슬라이서: 전술한 바와 같이, 에러 전파는 채널 코딩을 사용하는 통신 시스템들에서 DFE들의 사용을 제한한다. 원인 ISI가 개별 심볼들에 대한 결정들을 피드백함으로써 삭제되기 때문에, 단일 분리 결정은 다음 결정 에러들의 버스트를 유발할 수 있으며, 이에 따라 등화기 출력에서 잔류 간섭이 크게 강화된다. 만일 채널 코드가 강하면, 심볼 결정 에러의 확률은 (전형적으로 25 퍼센트 정도) 무시할 수 없으며 에러 전파는 DFE의 성능에 상당한 영향을 미칠 수 있다. 이러한 에러 전파에 의하여 초래된 영향들을 방지하기 위한 한 방법은 보통의 "최소 거리" 슬라이서가 심볼 결정들에 신용레벨을 첨부하지 않는다는 것을 인식하는 것이다. 다시 말해서, 종래의 슬라이서 결정들은 심볼 결정들의 정확성 또는 정밀성에 대한 측정을 제공하지 않는다. 만일 결정에 명확하게 문제가 있는 것으로 알려지면, 부정확한 결정을 제거함으로써, 잔류 간섭을 혼합하는 위험보다 오히려 포스트-커서 테일(post-cursor tail)에 관한 심볼 속성이 삭제되는 것을 방지하는 것이 바람직하다. 다시 말해서, 낮은 정밀도의 심볼 결정들은 원인 ISI를 삭제하는 피드백 루프에 포함되지 않아야 한다.
신용레벨을 결정 프로세스에 통합하는 슬라이서의 일 실시예는 여기에서 "소프트 슬라이서"로서 언급될 것이다. 하나의 소프트 슬라이서는 이하에서 설명되는 수학적 모델에 의하여 기술된다. 첫째, 슬라이서에 대한 입력 심볼이 다음과 같이 주어진다는 것이 가정된다.
Figure 112005001921901-pct00126
여기서, y는 성상도에 속하는 전송된 심볼이며,
Figure 112010015161267-pct00127
및 n은 잔류 잡음 및 심볼간 간섭을 이룬다. y가
Figure 112010015161267-pct00128
에 대하여 불균일하게 분포되어 모든 성상도 포인트들이 동일한 확률을 가지고 전송된다는 것이 가정된다. 전송된 심볼이 y인 경우에 슬라이서가
Figure 112010015161267-pct00129
를 결정할 때 야기된 손실을 측정하는 손실 함수를
Figure 112010015161267-pct00130
로 표현한다. 최적 슬라이서
Figure 112010015161267-pct00131
는 다음과 같이 베이즈 법칙으로 주어지며, 여기서 "최적"은 예측된 손실을 최소화하는 슬라이서를 언급한다.
Figure 112005001921901-pct00132
최소 에러확률(MEP)에 대하여 손실 함수는 다음과 같이 주어진다.
Figure 112005001921901-pct00133
예측된 손실은 다음과 같은 수식을 유도한다.
Figure 112005001921901-pct00134
따라서,
Figure 112005001921901-pct00135
부가적으로, 간섭 n 제로 평균 및 분산
Figure 112010015161267-pct00136
을 가진 가우시안 잡음 변수인 것으로 가정하면,
Figure 112010015161267-pct00137
에 무관하게 다음과 같은 수식이 유도된다.
Figure 112005001921901-pct00138
이는 종래의 "최소 거리" 슬라이서이며, 비록 이것이 수식(16)의 손실 함수에 대하여 "베이즈 법칙"일지라도 슬라이서는 전술한 이유로 인하여 에러 전파를 유발할 수 있다. 대안 슬라이서 설계는 다음과 같이 MEP 손실 함수와 다르게 작은 에러들보다 큰 에러들에 강한 2차 손실 함수를 고려한다.
Figure 112005001921901-pct00139
수식(15)은 다음과 같이 유도되며,
Figure 112005001921901-pct00140
조건부 평균은 다음과 같다.
Figure 112005001921901-pct00141
중요한 사항은 수식(19)의 슬라이서와 다르게 수식(22)의 슬라이서가 간섭 및 잡음 분산
Figure 112010015161267-pct00142
의 추정치를 필요로 한다는 점이다. 또한, 수식(22)의 슬라이서가 성상도 심볼들에 대한 사후 분포의 중심, 즉 수식(22)의 정사각형 괄호에서 항의 중심에 대응한다는 것에 유의해야 한다. 따라서, 만일
Figure 112010015161267-pct00143
이 크면, 대칭 성상도에서의 균일한 이전 분포의 가정은 거의 균일한 사후 분포를 의미하며 이에 따라 중심은 거의 0이다. 다른 한편으로,
Figure 112010015161267-pct00144
가 작으면, 사후 분포는 실제 전송된 심볼 및 이의 인접 성상도 포인트들상에 집중된 질량을 가지며, 따라서 중심은 전송된 심볼에 근접한다. 수식(22)의 슬라이서는 "소프트 슬라이서"로 언급된다.
소프트 슬라이서는 최소 수정된 적응 하이브리드 DFE에서 사용될 수 있다. FFF 및 FBF 계수들은 다음과 같은 MSE의 정의를 최적화하기 위하여 선택된다.
Figure 112005001921901-pct00145
여기서, 수식(5)과 유사하게,
Figure 112005001921901-pct00146
그리고
Figure 112005001921901-pct00147
는 다음과 같이 정의된다.
Figure 112005001921901-pct00148
"채널"
Figure 112005001921901-pct00149
는 다음과 같이 정의된다.
Figure 112005001921901-pct00150
여기서,
Figure 112010015161267-pct00151
는 수식(22)에서 정의된 소프트-슬라이서를 나타내며, Z는 수식(7)에서와 동일한 방식으로 정확하게 정의된 복소수 가우시안 잡음이다. LMS 알고리즘에 기초한 최적 방식과 유사한 개발 이후에,
Figure 112010015161267-pct00152
이 수식(24a) 및 (24b)과 수식(25)에서 정의된 소프트 슬라이서에 기초하여 계산되는 것을 제외하고 수식(11), (12) 및 (13)이 변화지 않는다는 것을 발견하였다. 전술한 바와 같이, 누설 인자
Figure 112010015161267-pct00153
는 SINR에 종속되며 룩업 테이블에 의하여 결정될 수 있다.
앞서 기술된 LMS 기반 알고리즘은 추가적인 변경을 필요로 하지 않는다. 슬롯의 파일럿/트레이닝 부분 동안 이전처럼 적응이 수행되며, 슬롯의 데이터 부분 동안 조건부 평균 슬라이서는 "하드" 최소 거리 슬라이서 대신에 사용된다.
소프트 슬라이서, 즉 수식(22)에 포함된 계산들은 실제 구현시에 너무 복잡할 수 있다. 일 실시예는 최대 N 값들을 갖도록 슬라이서 출력을 제한하기 위하여 슬라이서 설계를 단순화한다. 동일하게, 이는 초대 N 값들을 갖도록 슬라이스 입력을 제한한다. 다시 말해서, 슬라이서 입력
Figure 112010015161267-pct00154
은
Figure 112010015161267-pct00155
에 의하여 정의된 양자화기를 사용하여 N 포인트들 중 한 포인트로 양자화된다. 그 다음에, k=1,..,N에 대하여,
Figure 112010015161267-pct00156
는 다음과 같이 계산된다.
Figure 112005001921901-pct00157
여기서,
Figure 112005001921901-pct00158
양자화된 슬라이서의 동작은 1) N 가능한 값들 중 하나로
Figure 112010015161267-pct00159
를 양자화하는 것과 2)
Figure 112010015161267-pct00160
를 결정하기 위하여 룩업 테이블의 인덱스들로서 SINR의 정보 및 상기 값을 사용하는 것으로 요약될 수 있다. 이러한 설계에서 복잡성이 스텝 1)에 존재하기 때문에, 추가 단순화는 균일한 정사각형 그리드상에 놓이도록
Figure 112010015161267-pct00161
을 제한하고 최근접 이웃" 기준을 사용하여 실수 및 허수부들을 개별적으로 양자화하여
Figure 112010015161267-pct00162
를 양자화시킴으로써 이루어진다. 이러한 슬라이서 기능은
Figure 112010015161267-pct00163
의 실수 좌표에 기초하여 근접 이웃 세트를 계산한 후
Figure 112010015161267-pct00164
의 허수 좌표에 기초하여 부세트내의 최근접 이웃을 계산함으로써 단순한 논리로 실행될 수 있다. 부가적으로, 룩업 테이블은 SINR에서 꽤 조악할 수 있으며, 1dB 스텝들은 대부분의 구현을 위하여 충분하다. 예컨대, SINR-5dB 및 SINR=6dB에 대하여
Figure 112010015161267-pct00165
룩업 테이블들이 주어지면, 5.4dB의 중간 SINR값에 대하여 적절한
Figure 112010015161267-pct00166
값들은 두개의 LUT들 사이에 적절히 삽입함으로써 결정될 수 있다. 다시 말해서, 중간 SINR값들에서 적절한
Figure 112010015161267-pct00167
값들은 슬라이서 디바이스내에서 발생될 수 있으며 결국 필요한 메모리/저장 요건들이 감소된다.
하이브리드 DFE(HDFE)에 소프트 슬라이서를 적용하는 예로써 도 8A 및 도 8B를 고려한다. 도 8A는 8-PSK 성상도를 기술하며, 8개의 복소수 심볼들은 변조를 위하여 매핑된 인코딩된 3비트를 나타낸다. 기술된 바와 같이, 원들은 송신기에서의 변조를 위하여 사용된 성상도 포인트들을 나타낸다. "x" 마크들은 수신기에서 수신된 샘플들을 지시하며, 전송중에 유입된 잡음 및 간섭을 포함한다. 수신된 샘플들이 실제 성상도 심볼들과 반드시 매칭되지 않는다는 것에 유의해야 한다. 이러한 경우에, 수신기는 어느 성상도 심볼이 전송되었는지를 결정한다. 전형적으로, 수신된 포인트들은 실제 전송된 성상도 심볼들 주위에 집중된다.
수신된 샘플들로부터 전송된 심볼을 결정하기 위한 일 방법은 도 8B에 기술된 바와 같이 성상도 맵을 파이 슬라이스들로 분할하는 것이다. 여기에서, 성상도 맵은 8개의 슬라이스들(702, 704, 706, 708, 710, 712, 714, 716)로 분할된다. 슬라이스들은 예컨대 유클리드 거리 또는 두개의 성상도 포인트간의 거리를 사용하여 경계를 선택하는 최소 거리 메트릭에 따라 결정된다. 수신된 샘플이 두개의 성상도 포인트들 사이에서 대략 등거리(즉, 대략 경계)에 있을 때 문제점이 존재한다. 이러한 경우에, 만일 결정 프로세스가 잘못된 성상도 심볼을 선택한다면, 상기 에러는 DFE의 피드백 루프에서 전파된다. 상기 에러들 및 DFE에서 연관된 증폭을 방지하기 위하여, 성상도 심볼에 반드시 필요하지 않는 값을 출력하는 소프트 슬라이서가 적용된다. 소프트 슬라이서는 수신된 샘플들로부터 신용 레벨을 함축적으로 결정한다. 성상도 레벨은 샘플을 평가할 때 시스템에 안내를 제공한다. 만일 신용 레벨이 낮으면, 즉 에러가 있을 것 같으면, 샘플은 등화기의 피드백 부분에서 강조되지 않는다. 만일 신용 레벨이 높으면, 샘플은 신뢰성있게 고려되며, 이에 따라 이로부터 유도된 적절한 심볼 추정치가 등화기의 피드백 부분에서 사용될 수 있다.
도 9A는 2-PSK 성상도 맵을 기술한다. 성상도 심볼로부터의 최소 거리에 기초하여 만들어진 결정들이 "x"로 표시된 샘플과 같은 수신된 샘플들에 대하여 에러들을 유발할 수 있다는 것에 유의해야 한다. 일 실시예에 따른 소프트 슬라이서의 응용은 도 9B에 기술된 바와 같이 성상도 맵을 직사각형들로 분할한다. 도시된 바와 같이, 직사각형(720)과 같은 직사각형들은 y-방향에서 준무한대(semi-infinite)이며 모든 직사각형들이 성상도 심볼들을 포함하지 않는다. 슬라이서 입력 샘플이 준무한대 직사각형들 중 한 직사각형내에 있을 때, 조건부 평균값이 할당된다. 결국, 직사각형내의 모든 포인트들은 공통값에 매핑된다. 이러한 값은 슬라이서의 입력 샘플이 대상 직사각형내에 있는 경우에 전송된 심볼의 조건부 평균을 나타낸다. 대응 조건부 평균값으로의 각 직사각형의 매핑은 신호 대 간섭 및 잡음비(SINR)의 함수이다. 예컨대, 주어진 직사각형은 제 1 레벨에서의 SINR에 대하여, 즉 SINR=4dBR에 대하여
Figure 112010015161267-pct00168
에 매핑될 수 있다. 동일한 직사각형은 제 2 레벨에서의 SINR, 예컨대 SINR=5dB에 대하여
Figure 112010015161267-pct00169
에 매핑될 수 있다. 매핑 및 연관된 조건부 평균값들은 검색을 용이하게 하기 위하여 룩업 테이블들에 저장된다. 대안 실시예는 미리 결정된 알고리즘에 따라 조건부 평균값을 계산한다. 정사각형 또는 직사각형 그리드는 용이하게 구현되며 더 복잡한 성상도들로 연장가능하다는 것에 유의해야 한다.
도 10은 소프트 슬라이서를 사용하는 등화기(800)를 기술한다. 등화기(800)는 합산 노드(804)에 연결된 FFF(802)를 포함한다. FFF(802)는 적응 등화 알고리즘(808)에 의하여 제어된다. 적응 제어 유닛(808)은 SINR 추정유닛(816)에 응답한다. 대안 실시예에서, SINR 추정 유닛(816)은 MSE 추정 유닛으로서 구현될 수 있다. SINR 추정 유닛(816)은 룩업 테이블(LUT)(810)에 SINR 추정치를 제공한다. SINR 추정치는 수식 (24a), (24b) 및 (25)에 따라 정의된
Figure 112010015161267-pct00170
를 결정하기 위하여 LUT(810)에 저장된 값들과 관련하여 사용된다. 적응 등화 알고리즘(808)은 수식(11), (12) 및 (13)을 반복함으로써 FFF(802) 및 FBF(806)의 계수들을 업데이트하기 위하여 LUT(810)로부터 발생된
Figure 112010015161267-pct00171
값을 사용한다. 수식(11), (12) 및 (13)이 LMS 알고리즘에 기초하고 수식(23)에 정의된 MSE 비용 함수를 최적화하기 위하여 사용된다는 것에 상기해야 한다. 대안 실시예에서, 적응 등화 알고리즘(808)은 수식(23)에 정의된 MSE 비용 함수를 최적화하기 위하여 RLS와 같은 다른 적응 필터링 알고리즘을 실행할 수 있다. FBF(806)는 FFF(802)의 출력에 존재하는 원인 ISI의 추정치를 출력한다. FBF(806)의 출력은 합산 노드(804)에 연결되며, 합산 노드(804)에서는 FBF(806)의 출력이 FFF(802)의 출력으로부터 감산된다. 그 다음에, 합산 노드(804)의 출력, 즉 전송된 심볼의 추정치가 디코더(820), SINR/MSE 추정유닛(816) 및 소프트 슬라이서(812)에 제공된다. 소프트 슬라이서(812)는 SINR/MSE 추정유닛(816)으로부터 SINR/MSE 추정치를 수신하고 전송된 심볼의 추가 추정치를 발생시키고 FBF(806)를 필터링하기 위하여 상기 추가 심볼 추정치를 출력한다.
도 11은 일 실시예에 따른 소프트 슬라이서를 통합한 소프트 슬라이서 프로세스의 흐름도이다. 프로세스는 우선 단계(902)에서 슬라이서 입력 샘플
Figure 112010015161267-pct00172
의 양자화에 대응하는, 성상도 맵상의 그리드 직사각형 또는 정사각형과 같은 영역을 결정한다. 단계(904)에서는 SINR값에 대한 결정이 이루어진다. 단계(906)에서, 프로세스는 SINR값의 함수로서 적절한 매핑을 선택한다. 일 실시예에 따르면, 메모리 저장 디바이스의 개별 부분들은 룩업 테이블들을 저장한다. 테이블들은 SINR값에 따라 액세스된다. 단계(908)에서, 조건부 평균값은 적절한 매핑으로부터 결정되는데, 이는 슬라이서 출력이다.
다른 소프트 슬라이서 실시예는 성상도 맵에 직사각형 그리드를 적용하며 테일러 확장을 사용하여 더 정확한 조건부 평균값을 발생시킨다. 이러한 실시예에서, 보다 작은 다중 룩업 테이블들은 각각의 SINR값에 대응하는 값들을 저장한다. 프로세스(920)는 도 12에 기술된다. 소프트 슬라이서 입력
Figure 112010015161267-pct00173
의 영역은 단계(921)에서 결정된다. 단계(922)에서는 SINR값이 결정된다. SINR값은 단계(924)에서 적절한 매핑들
Figure 112010015161267-pct00174
및
Figure 112010015161267-pct00175
을 결정하기 위하여 사용된다. 단계(920)의 영역은 값
Figure 112010015161267-pct00176
에 매핑되며, 여기서 i는 영역에 대응한다. 그 다음에, 제 2 매핑은 단계(922)에서 수행되어
Figure 112010015161267-pct00177
를 얻기 위하여 SINR값 및 단계(920)의 영역을 결정한다. 조건부 평균값은 단계(928)에서
Figure 112010015161267-pct00178
로서 근사화된다. 매핑들
Figure 112010015161267-pct00179
및
Figure 112010015161267-pct00180
는 수식(22)에서 정의된
Figure 112010015161267-pct00181
의 0번째 그리고 첫번째 도함수들과 밀접하게 관련되어 있다.
도 13은 일 실시예에 따른 소프트 슬라이서(954)를 기술한다. SINR 추정기(952)는 하나 이상의 심볼 추정치들을 수신하고 SINR 추정치 SINR(n)를 출력한다. SINR(n)은 최적 양자화기(956)에서 양자화될 수 있으며 LUT와 같은 메모리 저장유닛(960)에 제공된다. 소프트 슬라이서 입력에 대응하는 심볼 추정치는 양자화기(956)에 제공되며, 심볼 추정치는 양자화되며 양자화된 값은 메모리 저장유닛(960)에 저장된 대응 값을 결정하기 위하여 SINR 추정치와 관련하여 사용된다. 일 실시예에서 정보가 행들 및 열들로 저장된다는 것에 유의해야 하며, 행들은 SINR값들에 대응하며 열들은 심볼값들에 대응한다. 그러나, 대안 실시예들은 다양한 방식들 중 일부로 정보를 저장할 수 있으며, 정보는 SINR값 및 심볼값에 기초하여 검색된다. 메모리 저장유닛(960)에 저장된 값들은 수식(22), (26) 및 (27)에 정의된 바와 같이 소프트 슬라이서 입력 추정치가 주어질 때 실제 성상도 심볼의 조건부 평균일 수 있다. 도 14는 테일러 급수 계산을 실행하는 대안 실시예에 따른 소프트 슬라이서(980)를 기술한다. 기술된 바와 같이, 하나 이상의 수신된 심볼들은 SINR 추정기(982)에 제공되며, 소프트 슬라이서 입력에 대응하는 하나의 심볼 추정치는 소프트 슬라이서(980)에 직접 제공된다. 수신된 심볼들이 전송 채널에 의하여 왜곡되고 이에 따라 여기에서 수신된 "샘플들"로서 언급되는 것에 유의해야 한다. SINR 추정기(982)는 SINR 추정치 SINR(n)를 소프트 슬라이서(980)에 제공한다. SINR(n)은 선택 양자화기(986)에 제공될 수 있다. SINR(n)은 양자화되었는지의 여부에 관계없이 두개의 메모리 저장 유닛들(A988, B990)에 제공된다. 소프트 슬라이서 입력 심볼 추정치는 양자화기(984)에 제공되며, 양자화기(984)의 출력은 메모리 저장 유닛들(A988, B990)에 제공된다. 메모리 저장 유닛들(A988, B990)은 소프트 슬라이서 입력 심볼 추정치가 주어질 때 실제 성상도 심볼의 조건부 평균값들을 계산하기 위하여 사용된 정보를 저장한다. 이러한 값들은 수식(22), (26) 및 (27)에서 주어진 바와 같이 소프트 슬라이서 입력 심볼 추정치가 주어질 때 실제 성상도 심볼의 조건부 평균에 대한 0번째 그리고 첫번째 도함수들일 수 있다. SINR(n) 값 및 양자화된 심볼값은 메모리 저장 유닛들(A988, B990)에서의 대응값들을 식별하기 위하여 사용된다. 합산 유닛(992)은 테일러 급수 계산을 실행하기 위하여 사용된다. 소프트 슬라이서 입력 심볼 추정치 뿐만 아니라 양자화된 값은 합산 유닛(992)에 제공된다. 더욱이, 메모리 저장 유닛들(A988, B990)에 저장된 값들은 합산 유닛(992)에 제공된다. 합산 유닛(992)은 입력을 사용하여 출력을 계산하며 출력은 실제 성상도 심볼의 조건부 평균 추정치이다. 본 발명이 무선 통신 시스템과 관련하여 기술되었지만 이러한 무선 통신 시스템은 단순히 예시적으로 제공된다. 여기에 기술된 개념들은 우선 모뎀 등의 구현과 같은 유선 통신 시스템을 포함하는(그러나 이에 제한되지 않음) 다양한 통신 시스템들에 용용가능하다. 본 발명은 높은 데이터 레이트 통신 시스템에 용용가능하며 수신기 감도를 증가시키고 통신 데이터 레이트를 증가시킴으로써 데이터 통신 시스템에서 자원들 및 용량을 최적화할 수 있다. 당업자는 정보 및 신호들이 다양한 다른 기술들 중 일부를 사용하여 표현될 수 있다는 것을 이해해야 한다. 예컨대, 앞의 상세한 설명 전반에 걸쳐 참조될 수 있는 데이터, 지시, 명령, 정보, 신호, 비트, 심볼 및 칩은 전압, 전류, 전자기파, 자기장 또는 자기 입자, 광 필드 또는 광 입자, 또는 이들의 임의의 결합으로 표현될 수 있다.
당업자는 여기에 기술된 실시예들과 관련하여 기술된 다양한 예시적인 논리블록, 모듈, 회로, 및 알고리즘 단계가 전자 하드웨어, 컴퓨터 소프트웨어 또는 이들의 결합으로 구현될 수 있다는 것을 인식해야 한다. 하드웨어 및 소프트웨어의 호환성을 명확하게 기술하기 위하여, 다양한 예시적인 소자, 블록, 모듈, 회로 및 단계가 그들의 기능과 관련하여 앞서 기술되었다. 이러한 기능이 하드웨어 또는 소프트웨어로서 구현되는지의 여부는 전체 시스템에 부여된 특정 응용 및 설계 제약에 따른다. 당업자는 각각의 특정 응용에 대하여 기술된 기능을 가변 방식으로 구현할 수 있으나, 이러한 구현 결정은 본 발명의 범위를 벗어나지 않고 해석되어야 한다.
여기에 기술된 실시예들과 관련하여 기술된 다양한 예시적인 논리 블록, 모듈 및 회로는 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적회로(ASIC), 필드 프로그램가능 게이트 어레이(FPGA) 또는 다른 프로그램가능 논리 디바이스, 개별 게이트 또는 트랜지스터 논리, 개별 하드웨어 소자, 또는 여기에 기술된 기능을 수행하도록 설계된 상기 소자들의 임의의 결합으로 구현 또는 실행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있거나, 대안적으로 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기 또는 상태 머신일 수 있다. 프로세서는 컴퓨팅 디바이스들의 결합, 예컨대 DSP 및 마이크로프로세서, 다수의 마이크로프로세서, DSP 코어와 관련한 하나 이상의 마이크로프로세서 또는 임의의 다른 구성의 결합으로써 구현될 수 있다.
여기에 기술된 실시예들과 관련하여 기술된 방법 또는 알고리즘의 단계는 하드웨어로, 프로세서에 의하여 실행되는 소프트웨어 모듈로 또는 이들 둘다의 결합으로 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드디스크, 제거가능 디스크, CD-ROM, 또는 종래에 공지된 임의의 다른 형태의 저장매체에 상주할 수 있다. 예시적인 저장매체는 프로세서에 연결되며, 이러한 프로세서는 저장매체로부터 정보를 판독하고 저장매체로 정보를 기록할 수 있다. 대안으로, 저장매체는 프로세서에 집적될 수 있다. 프로세서 및 저장매체는 ASIC에 배치될 수 있다. ASIC은 사용자 단말에 배치될 수 있다. 대안으로, 프로세서 및 저장 매체는 사용자 단말의 개별 소자들로서 배치될 수 있다.
기술된 실시예들의 이전 설명은 당업자로 하여금 본 발명을 실시 및 이용할 수 있도록 하기 위하여 제공된다. 이들 실시예들에 대한 다양한 수정은 당업자에 의하여 용이하게 수행될 수 있으며, 여기에 한정된 일반적인 원리는 본 발명의 범위를 벗어나지 않고 다른 실시예들에 적용될 수 있다. 따라서, 본 발명은 여기에 기술된 실시예들에 제한되지 않고 여기에 기술된 원리 및 신규한 특징과 일치하는 가장 넓은 범위를 따른다.

Claims (51)

  1. 다수의 계수들에 의하여 각각 정의된 피드백 필터(feedback filer) 및 피드포워드 필터(feedforward filter)를 가진 결정 피드백 등화기에서 필터 계수들을 결정함으로써 하이브리드 결정 피드백 등화를 위한 방법으로서,
    상기 결정 피드백 등화기에 대한 비용 함수를 선택하는 단계 ― 상기 비용 함수는 에러없는(error-free) 피드백을 가정한 등화기 출력 및 목표 등화기 출력간의 평균 자승 에러(MSE) + 상기 피드백 필터 계수들의 에너지에 대한 수정된 측정치임 ―; 및
    수렴 조건이 충족될 때까지 상기 다수의 계수들을 조절하는 단계를 포함하며, 상기 수렴 조건은 상기 비용 함수를 최소화하는 것인, 하이브리드 결정 피드백 등화를 위한 방법.
  2. 제 1항에 있어서, 상기 다수의 계수들은 다수의 필터 탭들(tap)에 대응하며, 상기 에너지의 수정된 측정치는 상기 필터 탭들 중 적어도 하나의 필터 탭에 대한 함수인, 하이브리드 결정 피드백 등화를 위한 방법.
  3. 제 1항에 있어서, 상기 비용 함수는 다음과 같은 수식, 즉
    Figure 112010058365585-pct00182
    으로 주어진 MSE이며;
    상기 yn은 전송된 심볼이며, 상기 N은 수신된 심볼들의 수에 대응하며, 상기 Xn는 시간 n에서 피드포워드 필터의 컨텐츠(content)들이며, 상기 Zn은 에러없는 피드백을 가정한 피드백 필터 컨텐츠들이며, 상기 f는 상기 피드포워드 필터에 대한 필터 계수들이며, 상기 b는 상기 피드백 필터에 대한 필터 계수들이며, 상기
    Figure 112010058365585-pct00183
    는 상기 피드백 필터 계수들의 에너지에 대한 수정된 측정치인, 하이브리드 결정 피드백 등화를 위한 방법.
  4. 제 3항에 있어서, 상기 수정된 측정치 α는 다음과 같은 수식, 즉
    Figure 112010015161267-pct00184
    으로 주어지며;
    상기
    Figure 112010015161267-pct00185
    는 슬라이서 모델(slicer model)의 입력 및 출력에 대한 상호상관의 측정치이며;
    상기
    Figure 112010015161267-pct00186
    는 슬라이서 모델의 평균 출력 에너지에 대한 측정치인, 하이브리드 결정 피드백 등화를 위한 방법.
  5. 제 3항에 있어서, 상기 비용 함수는 최소 평균 자승 알고리즘을 사용하여 최소화되는, 하이브리드 결정 피드백 등화를 위한 방법.
  6. 제 3항에 있어서, 등화기 출력 및 목표 등화기 출력간의 MSE의 추정치를 발생시키는 단계; 및
    상기 MSE의 추정치에 대한 함수로서 α를 선택하는 단계를 더 포함하는, 하이브리드 결정 피드백 등화를 위한 방법.
  7. 제 3항에 있어서, 상기 등화기의 출력에서 신호 대 간섭 및 잡음비(SINR)에 대한 추정치를 발생시키는 단계; 및
    상기 SINR의 추정치에 대한 함수로서 α를 선택하는 단계를 더 포함하는, 하이브리드 결정 피드백 등화를 위한 방법.
  8. 제 3항에 있어서, 상기 α=2m이고, 상기 m =정수인, 하이브리드 결정 피드백 등화를 위한 방법.
  9. 제 3항에 있어서, 상기 수정된 측정치 α는 다음과 같은 수식, 즉
    Figure 112010015161267-pct00187
    으로 정의되며;
    상기
    Figure 112010015161267-pct00188
    이며,
    상기
    Figure 112010015161267-pct00189
    이며,
    상기
    Figure 112010015161267-pct00190
    는 슬라이서 채널 모델이며, 상기
    Figure 112010015161267-pct00191
    는 슬라이서 출력이며, 상기
    Figure 112010015161267-pct00192
    는 슬라이서 입력인, 하이브리드 결정 피드백 등화를 위한 방법.
  10. 제 9항에 있어서, 상기 슬라이서 채널 모델은 다음과 같은 수식, 즉
    Figure 112010015161267-pct00193
    으로 정의되며;
    상기
    Figure 112010015161267-pct00194
    는 최소 거리 슬라이싱 함수이며, 상기 Z는 제로 평균 가우시안 랜덤 변수이며, 상기 y는 슬라이서 입력이며, 상기
    Figure 112010015161267-pct00195
    는 슬라이서 출력인, 하이브리드 결정 피드백 등화를 위한 방법.
  11. 제 9항에 있어서, 상기 등화기의 출력에서 파일럿 신호의 신호 대 간섭 및 잡음비(SINR)을 추정하는 단계를 포함하는, 하이브리드 결정 피드백 등화를 위한 방법.
  12. 제 3항에 있어서, 상기 비용 함수의 최적화(optimization)들은 최소 평균 자승(LMS) 알고리즘을 사용하여 필터계수들 및 에러 항을 결정하고, 다음과 같은 수식들, 즉
    Figure 112010058365585-pct00196
    을 반복적으로 계산하며;
    상기 f는 상기 피드포워드 필터의 필터 계수들을 나타내며, 상기 b는 상기 피드백 필터의 필터 계수들을 나타내며, 상기 X는 피드포워드 필터 컨텐츠들을 나타내며, 상기 α는 상기 피드백 필터 계수들의 에너지를 수정하는 인자를 나타내며, 상기 e는 에러 항을 나타내며, 상기 Z는 에러없는 피드백을 가정한 피드백 필터 컨텐츠들을 나타내며, 상기 y는 원하는 심볼을 나타내며, 상기
    Figure 112010058365585-pct00197
    는 LMS 스텝 사이즈를 나타내는, 하이브리드 결정 피드백 등화를 위한 방법.
  13. 제 3항에 있어서, 상기 비용 함수는 순환 최소 자승 알고리즘을 사용하여 최소화되는, 하이브리드 결정 피드백 등화를 위한 방법.
  14. 대응 필터 계수들을 가진 다수의 필터 탭들을 구비한 피드포워드 필터;
    대응 필터 계수들을 가진 다수의 필터 탭들을 구비한 피드백 필터;
    상기 피드포워드 필터 및 상기 피드백 필터에 연결되고 상기 피드포워드 필터 및 상기 피드백 필터의 필터 계수들을 업데이트하여 미리 결정된 비용 함수를 최소화하도록 적응되는 계수 발생기 ― 상기 비용 함수는 에러없는 피드백을 가정한 등화기 출력 및 목표 등화기 출력간의 평균 자승 에러(MSE) + 상기 피드백 필터 계수들의 에너지에 대한 수정된 측정치임 ―;
    상기 피드포워드 필터의 출력 및 상기 피드백 필터의 출력에 연결되며, 원래 전송된 심볼의 추정치를 발생시키기 위하여 상기 피드포워드 필터의 출력으로부터 상기 피드백 필터의 출력을 감산하도록 구성되는 합산 노드; 및
    상기 합산 노드에 연결되고, 상기 추정치를 수신하여 상기 원래 전송된 심볼을 결정하도록 적응되는 슬라이서를 포함하는, 하이브리드 결정 피드백 등화기.
  15. 제 14항에 있어서, 상기 계수 발생기는 상기 결정 피드백 등화기의 출력에서 파일럿 신호의 신호 대 간섭 및 잡음비(SINR)를 추정하고, 그리고
    Figure 112010015161267-pct00198
    으로 정의된 수정된 측정치 α를 결정하도록 적응되며;
    상기
    Figure 112010015161267-pct00199
    이며;
    상기
    Figure 112010015161267-pct00200
    이며;
    상기
    Figure 112010015161267-pct00201
    는 슬라이서 채널 모델이며, 상기
    Figure 112010015161267-pct00202
    는 슬라이서 출력이며;
    상기 슬라이서 채널 모델은 다음과 같은 수식, 즉
    Figure 112010015161267-pct00203
    으로 정의되며;
    상기
    Figure 112010015161267-pct00204
    는 최소 거리 슬라이싱 함수이며, 상기 Z는 제로 평균 가우시안 랜덤 변수이며, 상기 y는 슬라이서 입력이며, 상기
    Figure 112010015161267-pct00205
    는 슬라이서 출력인, 하이브리드 결정 피드백 등화기.
  16. 제 15항에 있어서, 상기 계수 발생기는 수정된 측정치들을 SINR의 함수로서 저장하는 메모리 저장 디바이스를 사용하여 상기 수정된 측정치를 결정하도록 추가적으로 적응되는, 하이브리드 결정 피드백 등화기.
  17. 제 15항에 있어서, 상기 계수 발생기는 에러없는 피드백을 가정한 등화기 출력 및 목표 등화기 출력간의 평균 자승 에러(MSE)를 추정하고; 그리고
    Figure 112010015161267-pct00206
    로서 정의된 수정된 측정치 α를 결정하도록 적응되며;
    상기
    Figure 112010015161267-pct00207
    이며;
    상기
    Figure 112010015161267-pct00208
    인, 하이브리드 결정 피드백 등화기.
  18. 제 17항에 있어서, 상기 계수 발생기는 수정된 측정치들을 MSE의 함수로서 저장하는 메모리 저장 디바이스를 사용하여 상기 수정된 측정치를 결정하도록 추가적으로 적응되는, 하이브리드 결정 피드백 등화기.
  19. 다수의 계수들에 의하여 각각 정의된 피드백 필터 및 피드포워드 필터를 가진 결정 피드백 등화기에서 필터 계수들을 결정하기 위한 방법으로서,
    상기 결정 피드백 등화기에 대한 비용 함수를 선택하는 단계 ― 상기 비용 함수는 에러없는 피드백을 가정한 등화기 출력 및 목표 등화기 출력간의 평균 자승 에러(MSE) + 상기 피드백 필터 계수들의 에너지에 대한 수정된 측정치임 ―; 및
    순환 최소 자승(RLS) 알고리즘에 따라 상기 다수의 계수들을 조절하는 단계를 포함하는, 필터 계수들을 결정하기 위한 방법.
  20. 처리 유닛, 및 상기 처리 유닛에 연결되고 컴퓨터 판독가능 명령들을 저장하는 메모리 저장 유닛을 포함하는 하이브리드 결정 피드백 등화기 장치로서,
    상기 컴퓨터 판독가능 명령들은,
    결정 피드백 등화기에 대한 비용 함수를 선택함으로써, 다수의 계수들에 의하여 각각 정의된 피드백 필터 및 피드포워드 필터를 가진 결정 피드백 등화기에서 필터 계수들을 결정하기 위한 명령들의 제 1 세트 ― 상기 비용 함수는 에러없는 피드백을 가정한 등화기 출력 및 목표 등화기 출력간의 평균 자승 에러(MSE) + 상기 피드백 필터 계수들의 에너지에 대한 수정된 측정치로 정의됨 ―; 및
    수렴 조건이 충족될 때까지 상기 다수의 계수들을 조절하기 위한 명령들의 제 2 세트를 포함하며, 상기 수렴 조건은 상기 비용 함수를 최소화하는 것인, 하이브리드 결정 피드백 등화기 장치.
  21. 처리 유닛, 및 상기 처리 유닛에 연결되고, 컴퓨터 판독가능 명령들을 저장하는 메모리 저장 유닛을 포함하는 하이브리드 결정 피드백 등화기 장치로서,
    상기 컴퓨터 판독가능 명령들은 다음과 같은 수식들을 반복적으로 계산하기 위해 최소 평균 자승(LMS) 알고리즘을 적용하여, 피드백 필터 및 피드포워드 필터를 가진 차동 피드백 등화기의 필터 계수들 및 에러 항을 결정하기 위한 명령들의 제 1 세트를 포함하며;
    상기 다음과 같은 수식들은
    Figure 112010058365585-pct00257
    이며;
    상기 f는 상기 피드포워드 필터의 필터 계수들을 나타내며, 상기 b는 상기 피드백 필터의 필터 계수들을 나타내며, 상기 X는 피드포워드 필터 컨텐츠들을 나타내며, 상기 α는 상기 피드백 필터 계수들의 에너지를 수정하는 인자를 나타내며, 상기 e는 에러항을 나타내며, 상기 Z는 에러없는 피드백을 가정한 피드백 필터 컨텐츠들을 나타내며, 상기 y는 수신된 샘플을 나타내며, 상기
    Figure 112010058365585-pct00210
    는 LMS 스텝 사이즈를 나타내는, 하이브리드 결정 피드백 등화기 장치.
  22. 성상도 맵(constellation map)에 매핑되는 전송된 심볼을 추정하기 위한 방법으로서,
    샘플을 수신하는 단계;
    상기 샘플의 신호 대 간섭 및 잡음비(SINR)를 추정하는 단계; 및
    상기 SINR 및 상기 샘플에 기초하여 상기 전송된 심볼을 추정하는 단계를 포함하고,
    상기 전송된 심볼 추정 단계는,
    Figure 112010058365585-pct00258
    으로 정의된 상기 수신된 샘플의 분산을 계산하는 단계; 및
    이하의 수식, 즉
    Figure 112010058365585-pct00259
    으로 조건부 평균을 평가하는 단계를 포함하며;
    상기
    Figure 112010058365585-pct00260
    는 소프트 슬라이서에 대한 입력 샘플을 나타내며, 상기 y는 상기 성상도 매핑
    Figure 112010058365585-pct00261
    에 속하는 전송된 심볼들을 나타내는, 전송된 심볼을 추정하기 위한 방법.
  23. 삭제
  24. 제 22항에 있어서, 추정값들은 메모리 저장 유닛에 저장되며, 상기 성상도 맵의 각 영역은 대응 추정값을 가지는, 전송된 심볼을 추정하기 위한 방법.
  25. 제 24항에 있어서, 상기 성상도 맵의 영역에 대한 제 1 값을 발생시키기 위하여 상기 심볼을 양자화하는 단계; 및
    상기 성상도 맵의 영역에 대응하는 추정값을 결정하는 단계를 더 포함하는, 전송된 심볼을 추정하기 위한 방법.
  26. 제 25항에 있어서, 상기 N개의 값들의 세트로부터 선택된 제 1 값으로 상기 심볼을 양자화하는 단계; 및
    상기 SINR 및 상기 제 1 값에 대응하는 메모리 저장 유닛의 엔트리를 결정하는 단계를 더 포함하는, 전송된 심볼을 추정하기 위한 방법.
  27. 제 26항에 있어서, 상기 심볼 양자화 단계는 최소 유클리드 거리 기준을 사용하여 상기 심볼을 양자화하는 단계를 포함하는, 전송된 심볼을 추정하기 위한 방법.
  28. 제 25항에 있어서, 상기 추정값들은 SINR값들의 세트와 관련하여 상기 메모리 저장 유닛에 저장되며;
    상기 방법은 제 1 SINR값에 대한 제 1 추정값을 결정하기 위하여 상기 메모리 저장 유닛에 엔트리들을 보간(interpolate)하는 단계를 더 포함하며;
    상기 제 1 SINR값은 상기 SINR값들의 세트에 존재하지 않는, 전송된 심볼을 추정하기 위한 방법.
  29. 제 25항에 있어서, 상기 각각의 영역은 직사각형인, 전송된 심볼을 추정하기 위한 방법.
  30. 제 24항에 있어서, 상기 메모리 저장 유닛은 SINR 및 추정값에 의하여 식별된 엔트리들을 포함하는, 전송된 심볼을 추정하기 위한 방법.
  31. 제 22항에 있어서, 상기 SINR 및 상기 수신된 샘플에 기초하여 제 1 추정치를 결정하는 단계; 및
    상기 제 1 추정치, 상기 SINR 및 상기 수신된 샘플의 조합에 기초하여 제 2 추정치를 결정하는 단계를 더 포함하는, 전송된 심볼을 추정하기 위한 방법.
  32. 제 31항에 있어서, 상기 제 1 추정치는 최소 거리 슬라이서를 사용하여 계산되는, 전송된 심볼을 추정하기 위한 방법.
  33. 제 31항에 있어서, 상기 제 2 추정치는 상기 제 1 추정치 + 수정 항과 동일한, 전송된 심볼을 추정하기 위한 방법.
  34. 제 31항에 있어서, 상기 제 1 추정치는
    Figure 112010058365585-pct00215
    로서 정의되며;
    상기 제 2 추정치는
    Figure 112010058365585-pct00216
    로서 주어지며;
    상기 각각의
    Figure 112010058365585-pct00217
    는 추정값으로의 샘플값의 고유 매핑을 나타내며, 상기
    Figure 112010058365585-pct00218
    는 상기 수신된 샘플을 나타내며, 상기
    Figure 112010058365585-pct00219
    는 상기 수신된 샘플의 양자화된 버전인, 전송된 심볼을 추정하기 위한 방법.
  35. 제 34항에 있어서, 상기 제 1 추정치 결정 단계는,
    양자화된 샘플을 형성하기 위하여 상기 수신된 샘플을 양자화하는 단계;
    상기 양자화된 샘플에 기초하여 제 1 추정치를 발생시키는 단계; 및
    상기 제 1 추정치에 기초하여 제 2 추정치를 발생시키는 단계를 포함하는, 전송된 심볼을 추정하기 위한 방법.
  36. 다수의 계수들에 의하여 각각 정의된 피드백 필터 및 피드포워드 필터를 가진 결정 피드백 등화기에서 필터 계수들을 결정하기 위한 방법으로서,
    상기 결정 피드백 등화기에 대한 비용 함수를 선택하는 단계 ― 상기 비용 함수는 에러없는 피드백을 가정한 등화기 출력 및 목표 등화기 출력간의 평균 자승 에러(MSE) + 상기 피드백 필터 계수들의 에너지에 대한 수정된 측정치임 ―; 및
    수렴 조건이 충족될 때까지 상기 다수의 계수들을 조절하는 단계를 포함하며;
    상기 수렴 조건은 상기 비용 함수를 최소화하는 것이며, 상기 MSE는 다음과 같은 수식,
    Figure 112010058365585-pct00220
    으로 주어지며;
    상기 yn은 수신된 심볼이며, 상기 N은 매핑 성상도에 있는 포인트들의 수에 대응하며, 상기 Xn는 시간 n에서 피드포워드 필터의 컨텐츠들이며, 상기 Zn은 에러없는 피드백을 가정한 피드백 필터 컨텐츠들이며, 상기 f는 상기 피드포워드 필터에 대한 필터 계수들이며, 상기 b는 상기 피드백 필터에 대한 필터 계수들이며, 상기 α는 상기 피드백 필터 계수들의 에너지에 대한 수정된 측정치이며;
    상기 수정된 측정치 α는 다음과 같은 수식, 즉
    Figure 112010058365585-pct00221
    으로 정의되며;
    상기
    Figure 112010058365585-pct00222
    이며,
    상기
    Figure 112010058365585-pct00223
    는 슬라이서 채널 모델이며, 상기
    Figure 112010058365585-pct00224
    는 슬라이서 출력이며, 상기
    Figure 112010058365585-pct00225
    는 슬라이서 입력이며;
    상기 슬라이서 채널 모델은 다음과 같은 수식, 즉
    Figure 112010058365585-pct00226
    으로 정의되며;
    상기
    Figure 112010058365585-pct00227
    는 소프트 슬라이싱 함수를 나타내며, 상기 Z는 제로 평균 가우시안 랜덤 변수이며;
    분산은 다음과 같은 수식, 즉
    Figure 112010058365585-pct00228
    으로 정의되며;
    잔류 간섭 및 잡음은 각각 분산
    Figure 112010058365585-pct00229
    를 가지는 독립적인 실수부 및 허수부를 가진 제로 평균 복소수 가우시안 랜덤 변수 Z로서 모델링되는, 필터 계수들을 결정하기 위한 방법.
  37. 성상도내의 포인트들인 전송된 심볼을 추정하기 위한 장치로서,
    샘플을 수신하기 위한 수단;
    상기 샘플의 신호 대 잡음비(SINR)를 추정하기 위한 수단; 및
    상기 SINR 및 상기 샘플에 기초하여 상기 전송된 심볼을 추정하기 위한 수단을 포함하고,
    상기 전송된 심볼 추정 수단은 다음과 같은 수식, 즉
    Figure 112010058365585-pct00262
    에 의하여 정의된 상기 수신된 샘플의 분산을 계산하고 ― 상기 잔류 간섭 및 잡음은 각각 분산
    Figure 112010058365585-pct00263
    를 가지는 독립적인 실수부 및 허수부를 가진 제로 평균 복소수 가우시안 랜덤 변수 Z으로서 모델링됨 ―, 그리고
    다음과 같은 수식, 즉
    Figure 112010058365585-pct00264
    으로서 조건부 평균을 평가하기 위한 수단을 더 포함하며;
    상기
    Figure 112010058365585-pct00265
    는 소프트 슬라이서에 대한 입력 샘플을 나타내며, 상기 y는 상기 성상도 매핑
    Figure 112010058365585-pct00266
    에 속하는 전송된 심볼들을 나타내는, 전송된 심볼을 추정하기 위한 장치.
  38. 삭제
  39. 제 37항에 있어서, 추정값들은 메모리 저장 유닛에 저장되고, 상기 성상도 맵의 각각의 영역은 대응 추정값을 가지는, 전송된 심볼을 추정하기 위한 장치.
  40. 제 39항에 있어서, 상기 성상도 맵의 영역에 대한 제 1 값을 발생시키기 위하여 상기 심볼을 양자화하기 위한 수단; 및
    상기 성상도 맵의 영역에 대응하는 추정값을 결정하기 위한 수단을 더 포함하는, 전송된 심볼을 추정하기 위한 장치.
  41. 제 40항에 있어서, N개의 값들의 세트로부터 선택된 제 1 값으로 상기 심볼을 양자화하기 위한 수단; 및
    상기 SINR 및 상기 제 1 값에 대응하는 메모리 저장 유닛의 엔트리를 결정하기 위한 수단을 더 포함하는, 전송된 심볼을 추정하기 위한 장치.
  42. 제 41항에 있어서, 상기 심볼 양자화 수단은 최소 유클리드 거리 기준을 사용하여 상기 심볼을 양자화하기 위한 수단을 포함하는, 전송된 심볼을 추정하기 위한 장치.
  43. 제 40항에 있어서, 상기 추정값들은 SINR값들의 세트에 대하여 상기 메모리 저장 유닛에 저장되며;
    상기 장치는 제 1 SINR값에 대한 제 1 추정값을 결정하기 위하여 상기 메모리 저장 유닛의 엔트리들을 보간하기 위한 수단을 더 포함하며, 상기 제 1 SINR값은 상기 SINR값들의 세트에 존재하지 않는, 전송된 심볼을 추정하기 위한 장치.
  44. 제 40항에 있어서, 상기 성상도 맵의 각각의 영역은 직사각형 형상을 가지는, 전송된 심볼을 추정하기 위한 장치.
  45. 제 39항에 있어서, 상기 메모리 저장 유닛은 SINR 및 추정값에 의하여 식별된 엔트리들을 포함하는, 전송된 심볼을 추정하기 위한 장치.
  46. 제 37항에 있어서, 상기 SINR 및 상기 수신된 샘플에 기초하여 제 1 추정치를 결정하기 위한 수단; 및
    상기 제 1 추정치, 상기 SINR 및 상기 수신된 샘플의 조합에 기초하여 제 2 추정치를 결정하기 위한 수단을 더 포함하는, 전송된 심볼을 추정하기 위한 장치.
  47. 제 46항에 있어서, 상기 제 1 추정치는 최소 거리 슬라이서를 사용하여 계산되는, 전송된 심볼을 추정하기 위한 장치.
  48. 제 46항에 있어서, 상기 제 2 추정치는 상기 제 1 추정치 + 수정 항과 동일한, 전송된 심볼을 추정하기 위한 장치.
  49. 제 46항에 있어서, 상기 제 1 추정치는
    Figure 112010015161267-pct00235
    으로 정의되며;
    상기 제 2 추정치는 다음과 같은 수식, 즉
    Figure 112010015161267-pct00236
    으로 주어지며;
    상기 각각의
    Figure 112010015161267-pct00237
    는 추정값으로의 샘플값의 고유 매핑을 나타내며, 상기
    Figure 112010015161267-pct00238
    는 상기 수신된 샘플을 나타내며, 상기
    Figure 112010015161267-pct00239
    는 상기 수신된 샘플의 양자화된 버전인, 전송된 심볼을 추정하기 위한 장치.
  50. 제 49항에 있어서, 상기 제 1 추정치 결정 수단은,
    양자화된 샘플을 형성하기 위하여 상기 수신된 샘플을 양자화하기 위한 수단;
    상기 양자화된 샘플에 기초하여 제 1 추정치를 발생시키기 위한 수단; 및
    상기 제 1 추정치에 기초하여 제 2 추정치를 발생시키기 위한 수단을 포함하는, 전송된 심볼을 추정하기 위한 장치.
  51. 메모리 저장 디바이스; 및
    상기 메모리 저장 디바이스에 연결되며, 성상도 맵에 매핑되는 전송된 심볼에 대응하는 샘플을 수신하며, 상기 샘플의 신호 대 잡음비(SINR)를 추정하며, 상기 SINR 및 상기 샘플에 기초하여 상기 전송된 심볼을 추정하도록 적응되는 처리 유닛을 포함하고,
    상기 전송된 심볼 추정은 다음과 같은 수식, 즉
    Figure 112010058365585-pct00267
    에 의하여 정의된 상기 수신된 샘플의 분산을 계산하는 것 ― 상기 잔류 간섭 및 잡음은 각각 분산
    Figure 112010058365585-pct00268
    를 가지는 독립적인 실수부 및 허수부를 가진 제로 평균 복소수 가우시안 랜덤 변수 Z으로서 모델링됨 ―, 및
    다음과 같은 수식, 즉
    Figure 112010058365585-pct00269
    으로서 조건부 평균을 평가하는 것을 더 포함하며;
    상기
    Figure 112010058365585-pct00270
    는 소프트 슬라이서에 대한 입력 샘플을 나타내며, 상기 y는 상기 성상도 매핑
    Figure 112010058365585-pct00271
    에 속하는 전송된 심볼들을 나타내는, 장치.
KR1020057000645A 2002-07-18 2003-07-18 하이브리드 결정 피드백 등화를 위한 방법 및 장치 KR101013628B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/199,158 2002-07-18
US10/199,158 US7035329B2 (en) 2002-07-18 2002-07-18 Soft slicer in a hybrid decision feedback equalizer
US10/199,159 US7046726B2 (en) 2002-07-18 2002-07-18 Method and apparatus for hybrid decision feedback equalization
US10/199,159 2002-07-18
PCT/US2003/022594 WO2004010665A2 (en) 2002-07-18 2003-07-18 Method and apparatus for hybrid decision feedback equalization

Publications (2)

Publication Number Publication Date
KR20050019861A KR20050019861A (ko) 2005-03-03
KR101013628B1 true KR101013628B1 (ko) 2011-02-10

Family

ID=30772526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057000645A KR101013628B1 (ko) 2002-07-18 2003-07-18 하이브리드 결정 피드백 등화를 위한 방법 및 장치

Country Status (15)

Country Link
EP (5) EP2254294A3 (ko)
JP (5) JP4373330B2 (ko)
KR (1) KR101013628B1 (ko)
CN (1) CN100583853C (ko)
AT (3) ATE506792T1 (ko)
AU (1) AU2003256623C1 (ko)
BR (1) BRPI0312747B1 (ko)
CA (1) CA2493106C (ko)
DE (2) DE60336863D1 (ko)
ES (1) ES2365730T3 (ko)
IL (2) IL165868A0 (ko)
MX (1) MXPA05000707A (ko)
NO (1) NO20050863L (ko)
RU (2) RU2328081C2 (ko)
WO (1) WO2004010665A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096769B1 (ko) 2009-12-31 2011-12-21 한국산업기술대학교산학협력단 Ｄｔｖ 방송 시스템 환경에서 동일 채널 중계기를 위한 다중 레벨 상관 ｌｍｓ 기반의 채널 등화 방법 및 장치

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60336863D1 (de) * 2002-07-18 2011-06-01 Qualcomm Inc Verfahren und Vorrichtung zur Verwendung bei einer Entscheidungsrückgekoppelten Entzerrung
US20050260528A1 (en) * 2004-05-22 2005-11-24 Hynix Semiconductor Inc. Liquid composition for immersion lithography and lithography method using the same
KR100708482B1 (ko) * 2005-03-04 2007-04-18 삼성전자주식회사 채널 등화기 및 채널 등화 방법
US7522663B2 (en) * 2005-03-10 2009-04-21 Stmicroelectronics, Inc. Burst error limiting feedback equalizer system and method for multidimensional modulation systems
US8218615B2 (en) * 2005-03-29 2012-07-10 Qualcomm Incorporated Method and apparatus for block-wise decision-feedback equalization for wireless communication
US8098722B2 (en) * 2005-03-29 2012-01-17 Qualcomm Incorporated Method and apparatus for equalization control
US8615035B2 (en) 2005-03-29 2013-12-24 Qualcomm Incorporated Method and apparatus for block-wise decision-feedback equalization for wireless communication
CN1845539B (zh) * 2005-04-08 2010-12-29 上海奇普科技有限公司 一种具有重叠结构的时域自适应均衡器
ATE449475T1 (de) * 2005-08-02 2009-12-15 Alcatel Lucent Empfänger eines optischen signals
US7590197B2 (en) 2005-12-20 2009-09-15 Research In Motion Limited Correction circuit for improving performance in a channel decoder
DE602005009235D1 (de) * 2005-12-20 2008-10-02 Research In Motion Ltd Korrekturschaltung zur Funktionsverbesserung in einem Kanaldekoder
US7826523B2 (en) * 2006-03-31 2010-11-02 Intel Corporation Effective adaptive filtering techniques
US8116364B2 (en) * 2007-04-18 2012-02-14 Mediatek Inc. Selective slicing equalizer
RU2465725C1 (ru) * 2011-04-21 2012-10-27 Открытое акционерное общество "Концерн "Созвездие" Широкополосная система радиосвязи кв диапазона
US8913901B2 (en) * 2012-02-20 2014-12-16 Tyco Electronics Subsea Communications Llc System and method for blind equalization and carrier phase recovery in a quadrature amplitude modulated system
GB2503073B (en) * 2013-03-27 2014-04-23 Imagination Tech Ltd Efficient tracking of decision-feedback equaliser coefficients
RU2558609C2 (ru) * 2013-06-18 2015-08-10 Федеральное государственное бюджетное учреждение науки Научно-исследовательский институт системных исследований Российской академии наук (НИИСИ РАН) Передатчик со следящей обратной связью
US9660842B2 (en) 2013-06-27 2017-05-23 Intel Corporation Low power equalizer and its training
DE102014201233B4 (de) * 2014-01-23 2023-12-14 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Entzerrungsfilter
US9768913B1 (en) * 2016-03-09 2017-09-19 Samsung Electronics Co., Ltd System and method for multiple input multiple output (MIMO) detection with soft slicer
CN108111182A (zh) * 2016-11-25 2018-06-01 晨星半导体股份有限公司 错误限制方法、错误限制器以及数字接收电路
US10135645B1 (en) * 2017-10-18 2018-11-20 Cisco Technology, Inc. Equalizer optimization for FEC-protected communication links
CN112166558A (zh) * 2018-05-18 2021-01-01 麦克姆技术解决方案控股有限公司 限幅器的动态星座适应
DE102018208210A1 (de) * 2018-05-24 2019-11-28 Siemens Aktiengesellschaft Einrichtung und Verfahren zum Ermitteln eines Zeitversatzes zwischen zwei Zeitbasen
KR102192377B1 (ko) * 2018-12-05 2020-12-18 서울여자대학교 산학협력단 두개악안면영상에서의 자동 치아 분리방법 및 시스템
CN110138696A (zh) * 2019-05-28 2019-08-16 科大讯飞股份有限公司 信道均衡方法及装置
CN111131101B (zh) * 2019-12-28 2022-02-08 芯动微电子科技(珠海)有限公司 一种反馈均衡电路
CN116187064B (zh) * 2023-02-14 2024-03-12 中国科学院国家空间科学中心 一种连续信号时间序列二阶导数的数值仿真方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030086504A1 (en) 2001-11-05 2003-05-08 Magee David Patrick System and method for soft slicing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269933B2 (ja) * 1995-03-20 2002-04-02 富士通株式会社 キャリア再生回路
JP3660068B2 (ja) * 1996-09-12 2005-06-15 株式会社ルネサステクノロジ 位相比較器
BR9901056A (pt) * 1998-04-30 2000-01-18 Lucent Technilogies Inc Estimação de canal usando realimentação de decisão temporária.
JP2000315957A (ja) * 1999-04-30 2000-11-14 Jisedai Digital Television Hoso System Kenkyusho:Kk 復号装置
DE60336863D1 (de) * 2002-07-18 2011-06-01 Qualcomm Inc Verfahren und Vorrichtung zur Verwendung bei einer Entscheidungsrückgekoppelten Entzerrung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030086504A1 (en) 2001-11-05 2003-05-08 Magee David Patrick System and method for soft slicing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096769B1 (ko) 2009-12-31 2011-12-21 한국산업기술대학교산학협력단 Ｄｔｖ 방송 시스템 환경에서 동일 채널 중계기를 위한 다중 레벨 상관 ｌｍｓ 기반의 채널 등화 방법 및 장치

Also Published As

Publication number Publication date
EP1956783A1 (en) 2008-08-13
EP2254293A2 (en) 2010-11-24
JP4902696B2 (ja) 2012-03-21
ATE506792T1 (de) 2011-05-15
JP2005533457A (ja) 2005-11-04
ATE527792T1 (de) 2011-10-15
BR0312747A (pt) 2007-06-26
DE60336863D1 (de) 2011-06-01
EP2254294A2 (en) 2010-11-24
JP5855716B2 (ja) 2016-02-09
JP5694444B2 (ja) 2015-04-01
EP2254295B1 (en) 2011-10-05
WO2004010665A2 (en) 2004-01-29
RU2005104433A (ru) 2005-09-20
CA2493106C (en) 2014-11-25
ATE507639T1 (de) 2011-05-15
CN1669282A (zh) 2005-09-14
JP4373330B2 (ja) 2009-11-25
WO2004010665A3 (en) 2004-06-17
AU2003256623A1 (en) 2004-02-09
MXPA05000707A (es) 2005-04-08
JP2012029305A (ja) 2012-02-09
JP2009268120A (ja) 2009-11-12
AU2003256623C1 (en) 2009-05-28
EP2254294A3 (en) 2010-12-08
JP5405541B2 (ja) 2014-02-05
EP1525727B1 (en) 2011-04-27
DE60336903D1 (de) 2011-06-09
EP1525727A2 (en) 2005-04-27
AU2003256623B2 (en) 2008-12-04
CN100583853C (zh) 2010-01-20
KR20050019861A (ko) 2005-03-03
RU2407197C2 (ru) 2010-12-20
EP2254293A3 (en) 2010-12-08
NO20050863L (no) 2005-02-17
EP1956783B1 (en) 2011-04-20
EP2254295A1 (en) 2010-11-24
ES2365730T3 (es) 2011-10-10
IL202168A (en) 2010-12-30
IL165868A0 (en) 2006-01-15
BRPI0312747B1 (pt) 2016-11-22
CA2493106A1 (en) 2004-01-29
JP2015008491A (ja) 2015-01-15
RU2328081C2 (ru) 2008-06-27
RU2005120491A (ru) 2007-01-20
JP2013243680A (ja) 2013-12-05

Similar Documents

Publication Publication Date Title
KR101013628B1 (ko) 하이브리드 결정 피드백 등화를 위한 방법 및 장치
US7046726B2 (en) Method and apparatus for hybrid decision feedback equalization
US7035329B2 (en) Soft slicer in a hybrid decision feedback equalizer
KR100976746B1 (ko) 가상 병렬 등화기를 갖는 통신 수신기
KR20090125118A (ko) 통신 채널들용 적응성 이퀄라이저
KR20050004866A (ko) 결정 피드백 등화기 및 선형 등화기사이에서 선택하는수신기
US6215818B1 (en) Method and apparatus for operating an adaptive decision feedback equalizer
US7349469B1 (en) DC offset correction for constant modulus equalization
WO2005048548A2 (en) Digital data receiver for edge cellular standard

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 9