KR101006351B1 - method of manufacturing the Electric conduction pin - Google Patents

method of manufacturing the Electric conduction pin Download PDF

Info

Publication number
KR101006351B1
KR101006351B1 KR1020080043182A KR20080043182A KR101006351B1 KR 101006351 B1 KR101006351 B1 KR 101006351B1 KR 1020080043182 A KR1020080043182 A KR 1020080043182A KR 20080043182 A KR20080043182 A KR 20080043182A KR 101006351 B1 KR101006351 B1 KR 101006351B1
Authority
KR
South Korea
Prior art keywords
conductive pin
ring portion
array
silicon substrate
photoresist
Prior art date
Application number
KR1020080043182A
Other languages
Korean (ko)
Other versions
KR20090117234A (en
Inventor
송광석
송경구
정학섭
한창석
Original Assignee
주식회사 엠아이티
송광석
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엠아이티, 송광석 filed Critical 주식회사 엠아이티
Priority to KR1020080043182A priority Critical patent/KR101006351B1/en
Publication of KR20090117234A publication Critical patent/KR20090117234A/en
Application granted granted Critical
Publication of KR101006351B1 publication Critical patent/KR101006351B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 LIGA 프로세스와 MEMS 프로세스를 이용하여 2차원 패터닝에 의한 전기전도핀 형상 제조공정중 전기전도핀 구조물을 희생기판에서 분리시에 발생되는 전기전도핀의 변형을 없게 제조하는 것에 관한 것으로서, 구체적으로는 전기전도핀 구조물 어레이 단위에 가로어레이브리지와 세로어레이브리지를 부가하고, 전기전도핀 구조물 어레이에 연결된 외측링부와 내측링부만을 희생기판에 접착된 상태에서 전기전도핀 구조물 어레이만을 희생기판에서 분리시켜 세정시 전기전도핀이 변형을 없게 하는 것이다.The present invention relates to manufacturing the conductive pin structure during the manufacturing process of the conductive pin shape by two-dimensional patterning using the LIGA process and the MEMS process without deformation of the conductive pin generated at the time of separation from the sacrificial substrate. For example, the horizontal array bridge and the vertical array bridge are added to the conductive pin structure array unit, and only the outer ring portion and the inner ring portion connected to the conductive pin structure array are separated from the sacrificial substrate while only the outer ring portion and the inner ring portion are bonded to the sacrificial substrate. In this case, the conductive pins do not deform during cleaning.

전기전도핀, 외측링부, 내측링부, 가로어레이브리지, 세로어레이브리지 Conductive pin, outer ring part, inner ring part, horizontal array bridge, vertical array bridge

Description

전기전도핀 제조방법 {method of manufacturing the Electric conduction pin}{Method of manufacturing the Electric conduction pin}

본 발명은 반도체칩 검사용 전기전도핀 제조에 관한 것으로서, 전기전도핀을 LIGA공정과 MEMS공정으로 2차원 패터닝에 의한 전기전도핀 형상을 제조하고, 희생기판에 전기전도핀 구조물 링부만을 접착성 폴리머로 접착하여 희생기판에서 전기전도핀 구조물을 분리시와 분리후 세정시 변형이 없게 하는 것이다.The present invention relates to the manufacture of conductive pins for semiconductor chip inspection, wherein the conductive pins are formed by two-dimensional patterning by the LIGA process and the MEMS process, and only the conductive pin structure ring portion is bonded to the sacrificial substrate. It is to be bonded so that there is no deformation during separation and cleaning after separating the conductive pin structure from the sacrificial substrate.

프로브카드의 프로브헤드(전기적전도체)에 조립되는 전기전도핀은 금속박판을 가공하여 블레이드팁으로 사용하거나, LIGA(LIthographie Galvanoformung Abformung) 프로세스인 사진공정, 도금공정, 몰딩공정과 MEMS(Mirco Electric Mechanical System)프로세스인 CVD공정, 리소그래피공정, 식각공정, 평탄화공정(CMP), 분리 및 잔유물 세정공정을 이용하여 2차원 패터닝에 의한 전기전도핀 형상을 변형없이 미세하고 균일하게 제조 하는 것이다.The conductive pins assembled on the probe head (electric conductor) of the probe card can be used as blade tips by processing metal sheets, or the photolithography, plating process, molding process and MEMS (Mirco Electric Mechanical System), which are LIGA (LIthographie Galvanoformung Abformung) processes. The process of CVD process, lithography process, etching process, planarization process (CMP), separation and residue cleaning process is used to produce fine and uniform shape of the conductive pins by two-dimensional patterning without deformation.

본 발명의 목적은 종래의 희생기판에 2차원 패터닝에 의한 전기전도핀 형상 의 제조공정은 전주도금후 오버도금된 금속을 평탄화공정 가공시 희생기판에 배설된 전기전도핀 구조물 어느 한부분이 오버연마로 불량으로 연마 되는 문제가 있다.It is an object of the present invention to fabricate an electrically conductive pin shape by two-dimensional patterning on a conventional sacrificial substrate. There is a problem of polishing with poor.

도 1a 와 도 1b에서와 같이 최종 완성된 전기전도핀 구조물 어레이을 희생기판에서 분리시나 분리된 전기전도핀을 세정액에 의해 세정시에 전기전도핀 두께가 얇아 분리된 전기전도핀 구조물 어레이가 서로 엉키거나 초음파등의 세정시 세정액에 어텍을 받아 변형이 생긴다.As shown in FIGS. 1A and 1B, when the final completed array of conductive pin structures is removed from the sacrificial substrate or when the separated conductive pins are cleaned by the cleaning liquid, the conductive pin structure arrays are entangled with each other due to thin thickness of the conductive pins. Deformation occurs when the cleaning solution is attacked by ultrasonic waves.

또한 변형되는 문제로 전기전도핀에 잔류한 포토레지스트와 유기물 등을 완전히 제거를 못하는 것이다.In addition, the deformation is a problem that can not completely remove the photoresist and organic matter remaining in the conductive pins.

본 발명의 목적은 전기전도핀 제조공정중 희생기판에서 전기전도핀을 분리시 발생되는 전기전도핀 어레이단위 끼리 엉킴 현상을 없게하는 하는 것이다.An object of the present invention is to eliminate the entanglement between the conductive pin array unit generated when the conductive pin is separated from the sacrificial substrate during the manufacturing process of the conductive pin.

본 발명의 또다른 목적은 6인치이상의 희생기판에 제조되는 전기전도핀을 희생기판에서 분리후 세정시 희생기판의 크기가 커질수록 전기전도핀 구조물 어레이는 전기전도핀이 희생기판에서 분리되어 있으면 세정시 세정제의 어텍 받아 전기전도핀이 비틀어지어 변형이 발생된다.Still another object of the present invention is to remove the conductive pins manufactured on the sacrificial substrate of 6 inches or more from the sacrificial substrate. During the attack of the cleaning agent, the conductive pin is twisted and deformation occurs.

전기전도핀은 희생기판에서 분리시 전기전도핀 어레이 단위 끼리 엉키거나, 희생기판에서 분리된 전기전도핀을 초음파 세정시 세정액에 어텍을 받아 변형되면 사용할 수 없고, 또한 세정시 발생되는 어텍 문제로 소극적인 세정을 하면 전기전도핀에 잔류한 유기물이 미제거 될수 있다. 미제거된 유기물은 양품의 전기전도핀 으로 사용할수 없고, 이로인한 문제로 전기전도핀 제조수율 감소로 전기전도핀의 제조단가가 높게 되는 것이다.The conductive pins cannot be used when the conductive pin array units are entangled with each other when they are separated from the sacrificial substrate, or when the conductive pins separated from the sacrificial substrate are subjected to an attack by the cleaning liquid during ultrasonic cleaning and deformed. Cleaning may remove organic matter remaining in the conductive pins. Unremoved organics cannot be used as good quality conductive pins, and the problem is that the manufacturing cost of the conductive pins is high due to the reduced yield of the conductive pins.

더욱이 8인치, 12인치 이상의 희생기판에서 제조되는 전기전도핀 구조물 어레이는 어레이 단위 구조물이 많이 배설되여 전기전도핀 구조물 전체가 희생기판에서 분리하거나 세정시 전기전도핀 변형이 크게 발생되여 다량의 양품 전기전도핀을 얻을수가 없다Moreover, the array of conductive pin structures manufactured on 8-inch, 12-inch or larger sacrificial substrates has many array unit structures, so that the entire conductive pin structure is separated from the sacrificial substrate or the conductive pin deformation is largely generated when cleaning. I can't get a conductive pin

또한 제조되는 전기전도핀의 두께가 20um의 얇은 전기전도핀은 전기전도핀 구조물 전체가 희생기판에서 떨어져 있으면 세정시 세정액에 어텍을 강하게 받아 변형이 크게 발생되며, 또한 전기전도핀 구조물 에레이에 브리지없이 개별로 제조되는 전기전도핀은 제조공정중 잔류한 포도레지스트, 희생층, 전도층, 유기물 등을 완전히 제거을 할수 없게 된다.In addition, when the conductive pin having a thickness of 20 μm is manufactured, the conductive pin is strongly deformed by the cleaning solution when the entire conductive pin structure is separated from the sacrificial substrate. The electrically conductive pins, which are manufactured separately, cannot completely remove the remaining grape resist, sacrificial layer, conductive layer, and organic material during the manufacturing process.

본 발명의 실시예에 따라 6인치,8인치,12인치 이상의 희생기판에서 제조되는 전기전도핀 구조물 어레이에 외측링부와 중간링부와 내측링부을 부가하여 희생기판에 전기전도핀 구조물 어레이의 외측링부와 중간링부와 내측링부을 접착한 상태로 제조하여 희생기판에 외측링부와 중간링부와 내측링부만 접착되어 있고 전기전도핀 구조물 어레이 전체가 희생기판에서 떨어져 있어 분리시 엉킴과 세정에서 변형이 없고 불량핀 검사가 수월하고 양품의 개별의 전기전도핀을 쉽게 선별 할수 있다.According to an embodiment of the present invention, the outer ring portion and the intermediate ring portion and the inner ring portion are added to the array of conductive pin structures manufactured on the sacrificial substrate of 6 inch, 8 inch, 12 inch or more, and the outer ring portion of the array of conductive pin structures on the sacrificial substrate. Manufactured with the middle ring part and the inner ring part bonded to each other, only the outer ring part, the middle ring part and the inner ring part are bonded to the sacrificial substrate, and the entire conductive pin structure array is separated from the sacrificial substrate. The inspection is easy and the individual conductive pins of the good can be easily selected.

또한 전기전도핀 구조물 어레이 단위에 가로어레이와 세로어레이에 연결브리지를 부가하여 평탄화 공정시 안정하게 연마를 할수 있고 희생기판에서 전기전도핀을 분리시 엉킴을 방지 할수있는 것이다.In addition, by connecting connecting bridges to the horizontal array and the vertical array to the conductive pin structure array unit, it is possible to stably polish during the planarization process and to prevent entanglement when separating the conductive pins from the sacrificial substrate.

2차원 패터닝에 의한 전기전도핀은 수작업 또는 세미 인써트 제조법으로 전 기전도핀을 핸드링 하므로 불량핀과 양품의 전기전도핀을 쉽게 선별하여 프로브헤드에 신속하게 인써트 할수 있는 것이다.The conductive pins by two-dimensional patterning process the conductive pins by manual or semi-insert manufacturing method, so that the bad pins and good quality conductive pins can be easily selected and inserted into the probe head quickly.

상기 희생기판에 링부 접착과 가로어레이브리지와 세로어레이브리지는 초음파 세정 등을 이용하여 2차원 패터닝에 의한 전기전도핀을 세정시 전기전도핀에 변형이 없이 잔류한 유기물등을 완벽하게 제거할수 있는 것이다.The adhesion of the ring to the sacrificial substrate, the horizontal array and the vertical array can completely remove the organic matters remaining without deformation on the conductive pins when the conductive pins are cleaned by two-dimensional patterning using ultrasonic cleaning. .

본 발명은 6인치 이상의 희생기판에서 제조되는 전기전도핀 구조물 어레이 배열을 가로어레이와 세로어레이에 브리지를 부가하여 희생기판에서 전기전도핀 구조물 어레이을 분리시에 전기전도핀 어레이 단위가 엉킴으로 발생되는 변형이 없고, 전기전도핀 구조물 평탄화연마 공정시에 두께를 균일하게 연마가 되는 것이다.The present invention is a deformation caused by tangling the conductive pin array unit when separating the conductive pin structure array from the sacrificial substrate by adding a bridge to the array and the vertical array array of the conductive pin structure array manufactured on a sacrificial substrate of 6 inches or more In this case, the thickness of the conductive pin structure planarization polishing process is uniform.

또한 전기전도핀 구조물 어레이에 연결된 링부만 희생기판에서 접착된 상태로 전기전도핀 구조물 어레이만 분리되어 전기전도핀에 잔류한 유기물등을 세정액에 세정시에 전기전도핀에 변형이 없이 완벽하게 제거 할수 있고, 희생기판에 전기전도핀 구조물 어레이 외측링부가 희생기판에 접착되어 불량핀 검사가 수월하고 개별의 양품 전기전도핀을 쉽게 선별 분리하여 전기적전도체에 조립할수 있는 유용한 발명인 것이다.In addition, only the ring part connected to the conductive pin structure array is adhered to the sacrificial substrate, and only the conductive pin structure array is separated so that organic matters remaining on the conductive pins can be completely removed without any deformation in the conductive pins. In addition, the outer ring portion of the conductive pin structure array on the sacrificial substrate is bonded to the sacrificial substrate to facilitate the inspection of bad pins, and it is a useful invention that can easily separate and separate the individual good quality electrical conductive pins and assemble the electrical conductors.

본 발명의 실시예와 전기전도핀 제조방법 으로부터 얻게 되는 특유의 효과등에 대하여 첨부도면을 참조하여 상세히 설명하면 하기와 같다.Specific effects obtained from the embodiment of the present invention and the conductive pin manufacturing method, etc. will be described in detail with reference to the accompanying drawings.

실시예1Example 1

도 2에서와 같이 6인치의 희생기판에서 제조된 전기전도핀 구조물 어레이 (50)에 외측링부(11)을 부가하여 희생기판에 전기전도핀 구조물 어레이(50)의 외측링부(11)만을 접착한 상태로 제조하여 전기전도핀 구조물 어레이 링부만 희생기판에 접착된 상태로 전기전도핀 구조물 어레이(50) 전체을 희생기판에서 분리와 세정 하는 것을 보여주는 것이다.As shown in FIG. 2, the outer ring portion 11 is added to the conductive pin structure array 50 manufactured from the 6-inch sacrificial substrate, thereby bonding only the outer ring portion 11 of the conductive pin structure array 50 to the sacrificial substrate. It is to show that the entire conductive pin structure array 50 is separated and cleaned from the sacrificial substrate in a state in which only the conductive pin structure array ring portion is bonded to the sacrificial substrate.

또한 8인치, 12인치 이상의 희생기판에서는 도 3에서와 같이 희생기판에 형성되는 전기전도핀 구조물 어레이(50)에 외측링부(11)와 내측링부(15)을 부가하여 희생기판에 전기전도핀 구조물 어레이(50)의 외측링부(11)와 내측링부(15)만을 접착한 상태로 제조하면 희생기판에 외측링부(11)와 내측링부(15)만 접착되어 있어 전기전도핀 구조물 어레이(50)은 구조물 어레이 전체가 희생기판에서 떨어지게 분리되어 구조물 어레이 단위가 서로 엉킴이 없고 분리후 세정시 에도 전기전도핀(30)이 변형이 없고 불량핀 검사가 수월하여 양품의 개별의 전기전도핀(30)을 쉽게 선별 할수 있는 것이다.In addition, in the 8-inch, 12-inch or larger sacrificial substrate, the outer ring portion 11 and the inner ring portion 15 are added to the sacrificial substrate as shown in FIG. When only the outer ring portion 11 and the inner ring portion 15 of the array 50 are manufactured in a bonded state, only the outer ring portion 11 and the inner ring portion 15 are adhered to the sacrificial substrate, so that the conductive pin structure array 50 is The entire structure array is separated from the sacrificial substrate so that the structure array units are not entangled with each other, and even after cleaning after separation, the conductive pins 30 are not deformed and the inspection of the defective pins is easy, so that the individual electrical conductive pins 30 of the good can be removed. It is easy to select.

또한 개별 전기전도핀(30) 일측은 개별브리지(21)로 가로어레이 브리지(25)에 연결되는 것이며 전기전도핀 구조물 어레이 단위는 가로 어레이브리지(25)와 세로 어레이브리지(28)을 형성되며 가로에리이 브리지(25)는 세로어레이 브리지(28)에 연결되며 가로에리이 브리지(25)와 세로어레이 브리지(28)는 외측링부(11)와 내측링부(15)에 연결되는 것이다. 이러한 브리지 연결방법은 2차원 패터닝에 의한 전기전도핀(30) 구조물에 오버 도금된 금속을 평탄화 공정시 안정하게 연마를 할수 있어 균일한 두께의 전기전도핀(30) 구조물을 가공할 수 있는 것이다.In addition, one side of the individual conductive pins 30 is connected to the horizontal array bridge 25 as individual bridges 21, and the conductive pin structure array unit forms a horizontal array bridge 25 and a vertical array bridge 28 and The aeri bridge 25 is connected to the vertical array bridge 28, the horizontal edge bridge 25 and the vertical array bridge 28 is to be connected to the outer ring portion 11 and the inner ring portion 15. Such a bridge connection method can stably polish the metal plated on the conductive pin 30 structure by two-dimensional patterning during the planarization process to process the conductive pin 30 structure having a uniform thickness.

또한 희생기판에서 전기전도핀 구조물 어레이(50)만을 분리 할때 전기전도핀 구조물 어레이 단위가 서로 엉킴을 방지 할수있는 것이다.In addition, when only the conductive pin structure array 50 is removed from the sacrificial substrate, the conductive pin structure array units can prevent entanglement with each other.

또한 희생기판에서 전기전도핀 구조물 어레이(50)만을 분리후에 전기전도핀 구조물을 세정시에도 전기전도핀(30)이 변형이 없이 유기물 등을 제거할수 있는 것이다.In addition, even when the conductive pin structure array 50 is separated from the sacrificial substrate, the conductive pin 30 may remove organic matters without deformation even when cleaning the conductive pin structure.

또한 상기 내측링부은 원형 또는 다각형 같은 형상의 내측링부를 형성하여 희생기판에 내측링부를 접착제로 접착하여 희생기판에서 전기전도핀 구조물 어레이(50)만을 분리시나 분리후 세정시 변형을 없게 하는 것이다. 또한 후술하는 중간링부(18) 형상도 원형 또는 다각형으로 형성할수 있고 목적은 같은 것이다.In addition, the inner ring portion forms an inner ring portion having a circular or polygonal shape so that the inner ring portion is adhered to the sacrificial substrate with an adhesive so as not to be deformed when separating or cleaning only the electrically conductive pin structure array 50 from the sacrificial substrate. In addition, the shape of the intermediate ring portion 18 to be described later can also be formed in a circular or polygonal purpose is the same.

도 4에서와 같이 전기전도핀 구조물을 희생기판이 대형크기에서 제조하는 전기전도핀(30)은 외측링부(11)와 내측링부15) 사이에 중간링부(18)를 더 형성하여 전기전도핀 어레이 단위가 엉킴과 변형을 방지할 수 있다.As shown in FIG. 4, the conductive pins 30 of which the sacrificial substrate is manufactured in a large size have an intermediate ring portion 18 formed between the outer ring portion 11 and the inner ring portion 15 to form an electrically conductive pin array. Units can prevent entanglement and deformation.

한판의 희생기판 전체에 형성된 전기전도핀(30) 구조물 형상은 전기전도핀 구조물 중앙영역에는 전기전도핀(30) 형상 다수개를 없이 빈영역(22)으로 할수도 있는 것이다. 상기 전기전도핀(30) 형상의 빈영역(22)은 평탄화 연마시 외측과 내측의 평탄 두께를 확인 할수 있는 것이다.The conductive pin 30 structure formed on the entire sacrificial substrate of the plate may be a blank area 22 without a plurality of conductive pin 30 shapes in the central region of the conductive pin structure. The hollow area 22 of the conductive pin 30 shape can determine the flat thickness of the outer and inner sides during the planarization polishing.

도 5a 에서와 같이 전기전도핀(30) 연결부(33)에는 하부전기전도핀(40)과 접합을 용이하게 할수 있게 연결부(33) 일단 중앙에는 크기가 큰 연결부 주결합홈(35)과 주결합홈 주변에 작은 연결부 접합홈(38)이 다수개 형성되 있다.As shown in FIG. 5A, the connecting portion 33 has a main coupling groove 35 and a main coupling portion at the center of the connecting portion 33 at the center of the connecting portion 33 so as to facilitate the bonding with the lower conductive conductive pin 40. A plurality of small connection joint grooves 38 are formed around the grooves.

상기 연결부 주결합홈(35)은 하부 전기전도핀(40) 연결부(43)에 형성된 결합 돌기(45)에 결합되어 삽입되며 다수개의 작은 연결부 접합홈(38)은 하부 전기전도핀(40) 연결부(43)에 삽입된 결합돌기(45) 주변에 서로 맞대게 붙어 작은 연결부 접합홈(38)에 페이스트 등으로 매립으로 접합하는 것이다.The connection part main coupling groove 35 is inserted into the coupling protrusion 45 formed in the lower conductive pin 40, the connecting portion 43, and the plurality of small connecting joint grooves 38 are connected to the lower conductive pin 40. It is to be bonded to each other around the engaging projection 45 inserted in (43) to each other in a small connection portion joining groove 38 by embedding with a paste or the like.

작은 연결부 접합홈(38)홈에 페이스트 등으로 매립으로 접합함으로서 전기전도핀연결부(33)와 하부전기전도핀(40) 연결부(43) 접합 두께을 얇게 할수 있는 것이다.By joining the small connection portion 38 into the grooves with a paste or the like, the connection thickness of the conductive pin connecting portion 33 and the lower conductive pin 40 connecting portion 43 can be reduced.

도5b 에서와 같이 하부전기전도핀(40) 연결부(43)에 결합돌기(45)가 형성되어 전기전도핀(30) 연결부(33)에 형성된 연결부 주결합홈(35)에 삽입되어 연결되는 것이다.As shown in FIG. 5B, a coupling protrusion 45 is formed at the lower conductive pin 40 connecting portion 43 to be inserted into and connected to the main coupling groove 35 formed at the connecting portion 33 of the conductive pin 30. .

상기 전기전도핀(30) 연결부(33)는 하부전기전도핀(40) 연결부(43) 형성위치에 따라 전기전도핀 지지부(32) 좌측일단 또는 중앙측일단 또는 우측일단에 형성되는 것이다.The conductive pin 30 connection part 33 is formed at one end of the conductive pin support part 32 on the left side or at the central side end or on the right end according to the position of the lower conductive pin 40 and the connection part 43.

상기 하부전기전도핀(40) 연결부(43)는 전기전도핀(30) 연결부(33) 형성위치에 따라 하부전기전도핀 지지부(42) 좌측일단 또는 중앙측일단 또는 우측일단에 형성되는 것이다.The lower conductive pin 40 connection part 43 is formed at one end of the lower conductive pin support part 42 or at one end of the central side or at the right end according to the position of the conductive pin 30 and the connection part 33.

상기 전기전도핀(30) 연결부에 형성된 주결합홈(35)에 전도성 도선을 접합하여 하부전도핀 없이 인쇄회로기판에 통전전극에 연결도 가능한 것이다.It is also possible to connect a conductive lead to the main coupling groove 35 formed in the connecting portion of the conductive pin 30 to the conductive electrode to the printed circuit board without the lower conductive pin.

도 6a 내지 도 6n은 전기전도핀 제조공정을 설명하는 순서도이다.6A to 6N are flowcharts for explaining a conductive pin manufacturing process.

도 6a단계와 같이 전기전도핀은 제조는 LIGA프로세스와 MEMS 프로세스를 이용하고, 식각성이 좋은 100방향의 단결정의 실리콘기판을 희생기판으로 제조되며 실리콘기판은 상면을 평탄을 정밀하게 폴리싱하고 세정하여 밀착성과 도포 성능을 좋게한다. 다음으로, 실리콘기판을 상면을 CVD 또는 PVD공정으로 산화막을 증착한다.As shown in FIG. 6A, the conductive pin is manufactured using a LIGA process and a MEMS process, and a single etched silicon substrate having a good etchability is manufactured as a sacrificial substrate, and the silicon substrate is polished and cleaned with a flat top surface. Improves adhesion and coating performance. Next, an oxide film is deposited on the top surface of the silicon substrate by CVD or PVD process.

도 6b단계와 같이 산화막위에 시드막을 형성한다. 시드막은 Ni합금, Ni 또는 Cu 중 어느하나를 사용하는 것이 바람직하다.As shown in FIG. 6B, a seed film is formed on the oxide film. It is preferable to use either Ni alloy, Ni, or Cu as a seed film.

선정된 시드막은 전기전도핀 패터닝된 형상에 전도성극재를 매립하는 전해도금을 이용할 경우 금속이온을 환원하는 전자를 공급하기위한 시드층으로 필요하게된다.The selected seed film is required as a seed layer for supplying electrons for reducing metal ions when electroplating is used to embed a conductive electrode material in an electrically conductive pin patterned shape.

도 6c단계와 같이 실리콘기판 시드막위에 포토레지스트을 균일하고, 평탄하게 스핀코터장치를 이용하여 도포한다.As shown in FIG. 6C, the photoresist is uniformly and evenly coated on the silicon substrate seed film using a spin coater.

도 6d단계와 같이 링부 패턴이 형성된 포토레지스트 마스크를 준비하고 포토레지스트가 도포된 상면에 마스크로 노광과 현상하여 희망하는 링부 형상을 패터닝한다.As shown in FIG. 6D, a photoresist mask on which a ring portion pattern is formed is prepared, and a desired ring portion shape is patterned by exposing and developing with a mask on an upper surface on which the photoresist is applied.

도 6e단계와 같이 패터닝된 링부 형상의 포토레지스트을 제거한다.As shown in FIG. 6E, the patterned ring portion photoresist is removed.

도 6f단계와 같이 링부 형상에 접착성 폴리머를 에치백공정 등으로 충진한다.As shown in FIG. 6F, the adhesive polymer is filled into the ring portion by an etch back process.

접착제는 접착성폴리머, 열가소성탄성체, 실리콘탄성체, 하이드로겔폴리머, 폴리부틸렌 테레프탈레이트, 폴리에스테르중에서 어느하나를 사용하며, 실리콘기판에서 전기전도핀 구조물을 분리시에 사용되는 케미컬에 녹지않고 마이크로 두께의 코팅이 가능한 비전도성 접착제면 사용할수 있는 것이다.The adhesive may be any one of an adhesive polymer, a thermoplastic elastomer, a silicone elastomer, a hydrogel polymer, a polybutylene terephthalate, and a polyester, and the micro-thickness does not dissolve in the chemical used to separate the electrically conductive pin structure from the silicon substrate. If the non-conductive adhesive can be used as a coating.

도 6g단계와 같이 실리콘기판 상면에 2차포토레지스트을 균일하고, 평탄하게 스핀코터장치를 이용하여 도포한다.As shown in FIG. 6G, the second photoresist is uniformly and evenly coated on the upper surface of the silicon substrate using a spin coater.

도6h단계와 같이 전기전도핀 구조물 어레이 형상 패턴이 형성된 포토레지스트 마스크를 준비하고 포토레지스트가 도포된 상면에 마스크로 노광과 현상하여 희망하는 전기전도핀 형상을 패터닝한다.As shown in FIG. 6H, a photoresist mask on which an array pattern of conductive pin structures is formed is prepared, and exposed and developed with a mask on an upper surface on which the photoresist is applied to pattern a desired conductive pin shape.

도 6i단계와 같이 전기전도핀 형상에 전해도금에 의한 전도성극재 금속을 충전매립하는 도금을 실행한다.As shown in FIG. 6I, plating of the conductive electrode material metal by electroplating is performed in the shape of the electrically conductive pin.

도 6j단계와 같이 오버매립된 금속층을 연마한다. 연마는 화학적기계가공(CMP)공정으로 실행하는 것이 바람직하다.As shown in FIG. 6J, the overfilled metal layer is polished. Polishing is preferably carried out by a chemical machining (CMP) process.

도 6k단계와 같이 산화막과 잔재한 포토레지스트를 제거한다.As shown in FIG. 6K, the oxide film and the remaining photoresist are removed.

도 6l단계와 같이 실리콘기판에서 링부만 접착된 상태에서 전기전도핀 구조물 어레이만을 분리한다.As shown in FIG. 6L, only the conductive pin structure array is removed from the silicon substrate in the state in which only the ring part is bonded.

도 6m단계와 같이 실리콘기판에서 링부만 접착된 상태에서 분리된 전기전도핀 구조물 전면에 치환도금으로 금도금층을 형성한다.As shown in FIG. 6m, a gold plating layer is formed on the front surface of the separated conductive pin structure in the state in which only the ring portion is bonded to the silicon substrate.

도 6n단계와 같이 실리콘기판에서 링부만 접착된 상태에서 전기전도핀 구조물 어레이을 세정하여 개별 전기전도핀으로 사용된다.In the state in which only the ring portion is bonded to the silicon substrate as shown in FIG. 6n, the array of conductive pin structures is cleaned and used as individual conductive pins.

상기 전기전도핀은 금도금층/니켈합금/금도금층으로 제조되며 니켈합금은 니켈-코발트, 니켈-철, 니켈-크롬,니켈-텅스텐 ,니켈-료듐, 니켈-팔라듐중 어느하나로 선정되며 전기전도핀 조건에 가장부합되는 가장우수한 금속재질을 선정하여 미세하고 균일하고 희망하는 형상의 전기전도핀을 제조하는 것이다.The conductive pin is made of a gold plated layer / nickel alloy / gold plated layer, the nickel alloy is selected from any one of nickel-cobalt, nickel-iron, nickel-chromium, nickel-tungsten, nickel-rydium, nickel-palladium, By selecting the best metal material that best meets the conditions, it is to produce a conductive pin of fine, uniform and desired shape.

실시예2Example 2

실시예2는 전술한 실시예1의 실시내용 중에서 전기전도핀 제조공정을 제외한 실시내용은 같고 실시예2의 전기전도핀 제조공정은 다음과 같다.Example 2 is the same as the embodiment except for the conductive pin manufacturing process of the above-described embodiment 1 and the conductive pin manufacturing process of Example 2 is as follows.

도 7a 내지 도 7n은 전기전도핀 제조공정을 설명하는 순서도이다.7A to 7N are flowcharts for explaining a conductive pin manufacturing process.

도 7a단계와 같이 전기전도핀 제조는 LIGA프로세스와 MEMS 프로세스를 이용하고, 식각성이 좋은 100방향의 단결정의 실리콘기판을 희생기판으로 제조되며 실리콘기판은 상면을 평탄을 정밀하게 폴리싱하고 세정하여 밀착성과 도포 성능을 좋게한다.As shown in FIG. 7A, the conductive pin is fabricated using a LIGA process and a MEMS process, and a single etched silicon substrate having a good etchability is manufactured as a sacrificial substrate, and the silicon substrate is adhered to the top surface with precise polishing and cleaning. And improve the coating performance.

다음으로, 실리콘기판을 상면을 CVD 또는 PVD공정으로 산화막을 증착한다.Next, an oxide film is deposited on the top surface of the silicon substrate by CVD or PVD process.

도 7b단계와 같이 산화막 위에 시드막을 형성한다. 시드막은 Ti-Au, Ni합금, Ni 또는 Cu 중 어느하나를 사용하는 것이 바람직하다.As shown in FIG. 7B, a seed film is formed on the oxide film. As the seed film, any one of Ti-Au, Ni alloy, Ni, and Cu is preferably used.

선정된 시드막은 전기전도핀 구조물 형상에 전도성극재를 매립하는 전해도금을 이용할 경우 금속이온을 환원하는 전자를 공급하기위한 시드층으로 필요하게 된다.The selected seed film is required as a seed layer for supplying electrons for reducing metal ions when electroplating is used to embed a conductive electrode material in the shape of the electrically conductive pin structure.

도 7c단계와 같이 실리콘기판 시드막 위에 포토레지스트을 균일하고, 평탄하게 스핀코터장치를 이용하여 도포한다.As shown in FIG. 7C, the photoresist is uniformly and evenly coated on the silicon substrate seed layer using a spin coater.

도 7d단계와 같이 링부 패턴과 세로어레이브리지가 패턴된 포토레지스트 마스크를 준비하고 포토레지스트가 도포된 상면에 마스크로 노광과 현상하여 희망하는 링부와 세로어레이브리지 형상을 패터닝한다.As shown in FIG. 7D, a photoresist mask having a ring portion pattern and a vertical array patterned is prepared and exposed and developed with a mask on an upper surface to which the photoresist is applied to pattern a desired ring portion and a vertical array shape.

도 7e단계와 같이 링부 형상과 세로어레이브리지 형상의 포토레지스트을 제 거한다.As shown in FIG. 7E, the ring portion and the vertical array photoresist are removed.

도 7f단계와 같이 링부와 세로어레이브리지 형상에 접착성 폴리머를 충진한다.As shown in FIG. 7F, the adhesive polymer is filled into the ring portion and the vertical array shape.

접착제는 접착성폴리머, 열가소성탄성체, 실리콘탄성체, 하이드로겔폴리머, 폴리부틸렌 테레프탈레이트, 폴리에스테르중에서 어느하나를 사용하며, 실리콘기판에서 전기전도핀 구조물을 분리시에 사용되는 케미컬에 녹지않고 마이크로 두께의 코팅이 가능한 비전도성 접착제면 사용할수 있는 것이다.The adhesive may be any one of an adhesive polymer, a thermoplastic elastomer, a silicone elastomer, a hydrogel polymer, a polybutylene terephthalate, and a polyester, and the micro-thickness does not dissolve in the chemical used to separate the electrically conductive pin structure from the silicon substrate. If the non-conductive adhesive can be used as a coating.

도 7g단계와 같이 실리콘기판 상면에 2차포토레지스트을 균일하고, 평탄하게 스핀코터장치를 이용하여 도포한다.As shown in FIG. 7G, the second photoresist is uniformly and evenly coated on the upper surface of the silicon substrate by using a spin coater.

도 7h단계와 같이 전기전도핀 구조물 어레이 형상 패턴이 형성된 포토레지스트 마스크를 준비하고 포토레지스트가 도포된 상면에 마스크로 노광과 현상하여 희망하는 전기전도핀 형상을 패터닝한다.As shown in FIG. 7H, a photoresist mask in which an array pattern of conductive pin structures is formed is prepared, and exposed and developed with a mask on an upper surface on which the photoresist is applied to pattern a desired conductive pin shape.

도 7i단계와 같이 전기전도핀 형상에 전해도금에 의한 전도성극재 금속을 충전매립하는 도금을 실행한다.As shown in FIG. 7I, plating of the conductive electrode material metal by electroplating is performed in the shape of the electrically conductive pin.

도 7j단계와 같이 오버매립된 금속을 연마한다. 연마는 화학적기계가공(CMP)공정으로 실행하는 것이 바람직하다.The overfilled metal is polished as shown in FIG. 7J. Polishing is preferably carried out by a chemical machining (CMP) process.

도 7k단계와 같이 잔재한 산화막과 포토레지스트를 제거한다.As shown in FIG. 7K, the remaining oxide film and the photoresist are removed.

도 7l단계와 같이 실리콘기판에서 링부와 세로어레이브리지만 접착된 상태에서 분리된 전기전도핀 구조물 상면에 E-beam 공정으로 금도금을 증착한다.As shown in FIG. 7L, gold plating is deposited on the upper surface of the conductive pin structure separated from the ring portion and the vertical array but bonded to the silicon substrate by an E-beam process.

도 7m단계와 같이 실리콘기판에서 링부와 세로어레이브리지만 접착된 상태에 서 전기전도핀 구조물 어레이을 분리한다.As shown in FIG. 7M, the ring portion and the vertical array are separated from the silicon substrate, but the conductive pin structure array is separated from each other.

도 7n단계와 같이 실리콘기판에서 링부와 세로어레이브리지만 접착된 상태에서 분리된 전기전도핀 구조물 어레이을 세정하여 개별 전기전도핀 으로 사용된다.As shown in FIG. 7n, the ring and the vertical array in the silicon substrate are used as individual conductive pins by cleaning the separated array of conductive pin structures in the bonded state.

상기 전기전도핀(30)은 금도금층/니켈합금/금도금층으로 제조되며, 니켈합금은 니켈-코발트, 니켈-철, 니켈-크롬, 니켈-텅스텐, 니켈-료듐, 니켈-팔라듐중 어느하나로 선정되며 전기전도핀 조건에 가장부합되는 가장우수한 금속재질을 선정하여 미세하고 균일하고 희망하는 형상의 전기전도핀(30)을 제조하는 것이다.The conductive pin 30 is made of a gold plated layer / nickel alloy / gold plated layer, the nickel alloy is selected from any one of nickel-cobalt, nickel-iron, nickel-chromium, nickel-tungsten, nickel-rydium, nickel-palladium And by selecting the best metal material that best meets the conductive pin conditions to produce a conductive pin 30 of fine, uniform and desired shape.

또한 멤스공정으로 제조되는 3차원 패터닝에 의한 전기전도핀이나 하부전기전도핀은 희망하는 구조물 형상이 되도록 패터닝공정이 추가되며 일부공정이 반복된다.In addition, the patterning process is added to the conductive pin or lower conductive pin by three-dimensional patterning manufactured by the MEMS process, and the process is repeated.

또한 멤스공정에 의한 네모형 희생기판에 2차원 패터닝에 의한 전기전도핀 제조 실시내용과 제조방법도 전술한 실시예와 동일한 것이다.In addition, the manufacturing method and the manufacturing method of the conductive pin by the two-dimensional patterning on the square sacrificial substrate by the MEMS process is the same as the above-described embodiment.

본 발명에서 사용되는 희생기판은 실리콘기판으로 한정하는 것이 아니고 전주도금으로 사용되는 희생기판은 모두사용 할수 있는 것이다.The sacrificial substrate used in the present invention is not limited to the silicon substrate, but all the sacrificial substrates used as electroplating may be used.

본 발명은 상술한 전기전도핀(30)의 결합방법은 상기 실시예들의 한정하는 것이 아니라 본 발명의 기술적 사상과 범주내에서 당업자에의해 여러 가지 변형이 가능하며 변형된 전기전도핀의 상기 실시예들의 제조방법은 동일하다.The present invention is not limited to the above-described method of coupling the conductive pins 30, but various modifications are possible by those skilled in the art within the spirit and scope of the present invention. The manufacturing method of these is the same.

도 1a은 종래의 희생기판에 전주도금으로 형성된 전기전도핀 구조물 어레이가 희생기판에서 분리시 엉킴 상태을 보여주는 단면도이다.FIG. 1A is a cross-sectional view illustrating a state where an array of electrically conductive pin structures formed by electroplating on a conventional sacrificial substrate is entangled when separated from the sacrificial substrate.

도 1b은 종래의 희생기판에 전주도금으로 형성된 전기전도핀의 분리후 세정시 변형된 상태을 보여주는 단면도이다.FIG. 1B is a cross-sectional view illustrating a modified state of the electrically conductive pin formed by electroplating on a conventional sacrificial substrate after cleaning.

도 2은 본 발명의 희생기판에 전기전도핀 구조물 어레이 외측링부만 접착된 상태에서 전기전도핀 구조물 어레이가 희생기판에서 분리된 상태에서 세정된 것을 보여주는 단면도이다.2 is a cross-sectional view illustrating that the conductive pin structure array is cleaned in a state in which the conductive pin structure array is separated from the sacrificial substrate while only the outer ring portion of the conductive pin structure array is bonded to the sacrificial substrate of the present invention.

도 3은 본 발명의 전기전도핀 구조물 어레이에 연결된 외측링부와 내측링부가 형성된것과 전기전도핀 구조물 어레이단위에 가로브리지와 세로브리지가 형성된 상태를 보여주는 단면도이다.3 is a cross-sectional view illustrating a state in which an outer ring portion and an inner ring portion connected to the conductive pin structure array of the present invention are formed and a horizontal bridge and a vertical bridge are formed in the conductive pin structure array unit.

도 4은 본 발명의 전기전도핀 구조물 어레이에 연결된 외측링부와 중간링부와 내측링부가 형성된 보여주는 단면도이다.Figure 4 is a cross-sectional view showing the outer ring portion and the intermediate ring portion and the inner ring portion connected to the array of conductive pin structures of the present invention.

도 5(a)은 본 발명의 전기전도핀 연결부에 결합홈과 접합홈 형상이 예시된 단면도.Figure 5 (a) is a cross-sectional view illustrating a coupling groove and a joining groove shape of the conductive pin connecting portion of the present invention.

도 5(b)은 본 발명의 하부전기전도핀 연결부에 결합돌기 형상이 예시된 단면도.Figure 5 (b) is a cross-sectional view illustrating the shape of the coupling protrusion on the lower conductive pin connecting portion of the present invention.

도 6 은 본 발명의 전기전도핀 제조방법을 예시한 공정 순서도이다.6 is a process flowchart illustrating a method of manufacturing an electrically conductive pin of the present invention.

도 7 은 본 발명의 하부전기전도핀 제조방법을 예시한 공정 순서도이다.7 is a process flowchart illustrating a method of manufacturing a lower conductive pin of the present invention.

<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

11…외측링부 15…내측링부 18…중간링부11... Outer ring portion 15.. Inner ring portion 18... Middle ring part

21…전기전도핀브리지 25…가로어레이브리지 28…세로어레이브리지21... Electrical conduction pin bridge 25.. Street array bridge 28.. Vertical Array Bridge

30…전기전도핀 33…전기전도핀연결부 35…연결부 주 결합홈30 ... Electrical conduction pin 33.. Electrical conduction pin connection 35. Connection main coupling groove

38…연결부 접합홈 40…하부전기전도핀 43…하부연결부38... Connection joint groove 40... Lower conductive pin 43.. Bottom connection

45…하부연결부 결합돌기 50…전기전도핀 구조물 어레이45... Lower connecting portion engaging projection 50... Conducting Pin Structure Array

Claims (12)

LIGA 프로세스와 MEMS 프로세스로 제조되는 전기전도핀에 있어서, 전기전도핀 구조물 어레이(50)에 연결하여 외측링부(11)와 내측링부(15)를 형성하는 것과, 상기 전기전도핀 어레이 단위에 가로어레이브리지(25)와 세로어레이브리지(28)를 형성하는 것과, 상기 전기전도핀 어레이 구조물 외측링부(11)만을 실리콘기판에 접착된 상태로 전기전도핀 구조물 어레이(50) 전체을 실리콘기판에서 분리와 세정 하는 것과, 상기 전기전도핀의 연결부(33)에는 주결합홈(35)과 접합홈(38)이 형성되는 것과, 하부전기전도핀(40)의 연결부(43)에는 결합돌기(45)가 형성되는 것을 특징으로 하는 전기전도핀 제조방법.In the electrically conductive pins manufactured by the LIGA process and the MEMS process, the outer ring portion 11 and the inner ring portion 15 are connected to the electrically conductive pin structure array 50 to form a horizontal array in the electrically conductive pin array unit. The bridge 25 and the vertical array bridge 28 are formed, and the entire conductive pin structure array 50 is separated and cleaned from the silicon substrate while only the outer ring portion 11 of the conductive pin array structure is adhered to the silicon substrate. The main coupling groove 35 and the bonding groove 38 are formed in the connecting portion 33 of the conductive pin, and the coupling protrusion 45 is formed in the connecting portion 43 of the lower conductive pin 40. Method for producing a conductive pin, characterized in that. 제1항에 있어서, 상기 전기전도핀 구조물 어레이(50)에는 다수개의 일정영역에 다수개의 전기전도핀 형상으로 빈영역(22)으로 형성하는 것을 특징으로 하는 전기전도핀 제조방법.The method of claim 1, wherein the conductive pin structure array (50) is a conductive pin manufacturing method, characterized in that formed in the plurality of predetermined areas in the shape of a plurality of conductive pins in the blank area (22). 제1항에 있어서, 상기 내측링부(15) 형상과 외측링부(11) 형상은 원형 또는 다각형으로 형성되는 것을 특징으로 하는 전기전도핀 제조방법.The method of claim 1, wherein the shape of the inner ring portion (15) and the shape of the outer ring portion (11) is formed in a circular or polygonal shape. 제1항에 있어서, 상기 외측링부(11)와 내측링부(15) 사이에 중간링부(18)가 형성되는 것을 특징으로 하는 전기전도핀 제조방법.The method of claim 1, wherein the intermediate ring portion (18) is formed between the outer ring portion (11) and the inner ring portion (15). 제1항에 있어서, 상기 전기전도핀 구조물 어레이 브리지는 가로어레이브리지(25)와 세로어레이브리지(28)가 다수개로 연결된 상태로 형성하는 것을 특징으로 하는 전기전도핀 제조방법.The method of claim 1, wherein the electrically conductive pin structure array bridge is formed in a state in which a plurality of horizontal array bridges (25) and vertical array bridges (28) are connected. 제1항에 있어서, 상기 전기전도핀 구조물 어레이 브리지는 세로어레이브리지(28)가 실리콘기판에 접착된 상태로 분리와 세정하는 것과, 상기 전기전도핀 구조물 어레이 외측링부(11)와 내측링부(15)만 희생기판에 접착된 상태로 전기전도핀 구조물 어레이 전체을 실리콘기판에서 분리와 세정 하는 것과, 상기 전기전도핀 구조물 어레이 외측링부(11)와 중간링부(18)와 내측링부(15)만 실리콘기판에 접착된 상태로 전기전도핀 어레이 구조물(50) 전체을 실리콘기판에서 분리와 세정 하는 것을 특징으로 하는 전기전도핀 제조방법.The conductive pin structure array bridge of claim 1, wherein the electrically conductive pin structure array bridge is separated and cleaned in a state in which the vertical array bridge 28 is adhered to a silicon substrate, and the outer ring portion 11 and the inner ring portion 15 of the electrically conductive pin structure array are formed. ) Remove and clean the entire array of conductive pin structures from the silicon substrate in a state where only the sacrificial substrate is adhered to the sacrificial substrate, and only the outer ring portion 11, the middle ring portion 18, and the inner ring portion 15 of the conductive pin structure array are silicon substrates. Method for producing a conductive pin, characterized in that for separating and cleaning the entire conductive pin array structure (50) from the silicon substrate in a bonded state. 삭제delete 삭제delete 제1항 있어서, 상기 전기전도핀과 하부전기전도핀은 금도금층/니켈합금/금도금층으로 제조되며, 니켈합금은 니켈-코발트, 니켈-철, 니켈-크롬, 니켈-텅스텐, 니켈-료듐, 니켈-팔라듐 중에서 어느 하나를 선정하여 제조되는 것을 특징으로 하는 전기전도핀 제조방법.The method of claim 1, wherein the conductive pin and the lower conductive pin is made of a gold plated layer / nickel alloy / gold plated layer, the nickel alloy is nickel-cobalt, nickel-iron, nickel-chromium, nickel-tungsten, nickel-rydium, Electroconductive pin manufacturing method, characterized in that produced by selecting any one of nickel-palladium. 전기전도핀 제조공정은The conductive pin manufacturing process 실리콘기판 상면에 CVD 또는 PVD공정으로 산화막을 증착하는 a단계.A step of depositing an oxide film on the upper surface of the silicon substrate by CVD or PVD process. 상기 산화막위에 시드막을 형성하는 b단계.Forming a seed film on the oxide film; 상기 시드막 위에 포토레지스트을 균일하고, 평탄하게 스핀코터장치를 이용하여 도포하는 c단계.C) applying the photoresist onto the seed film using a spin coater device in a uniform and flat manner. 링부 패턴이 형성된 포토레지스트 마스크를 준비하고 상기 포토레지스트가 도포된 상면에 마스크로 노광과 현상하여 희망하는 링부 형상을 패터닝하는 d단계.D) preparing a photoresist mask having a ring portion pattern formed thereon, and exposing and developing the desired ring portion shape by exposing and developing the mask on an upper surface on which the photoresist is applied. 상기 링부 형상의 포토레지스트를 제거하는 e단계.E step of removing the ring-shaped photoresist. 상기 링부 형상에 접착성 폴리머를 충진하는 f단계.F filling an adhesive polymer into the ring portion shape. 실리콘기판 상면에 2차포토레지스트을 균일하고, 평탄하게 스핀코터장치를 이용하여 도포하는 g단계.Step g of applying a secondary photoresist on the upper surface of the silicon substrate uniformly, evenly using a spin coater device. 전기전도핀 형상 패턴이 형성된 포토레지스트 마스크를 준비하고 상기 2차포토레지스트가 도포된 상면에 마스크로 노광과 현상하여 희망하는 전기전도핀 형상을 패터닝하는 h단계.H preparing a photoresist mask having a conductive pin shape pattern formed thereon, and patterning a desired conductive pin shape by exposing and developing a mask on an upper surface on which the second photoresist is applied. 상기 전기전도핀 형상에 전해도금에 의한 전도성극재 금속을 충전매립 하는 도금을 실행하는 i단계.I) performing plating to fill up the conductive electrode material metal by electroplating in the shape of the electrically conductive pins. 상기 전도성극재 금속이 오버매립된 금속층을 화학적기계가공(CMP)공정으로 평탄화연마하는 j단계.Step j of planarizing and polishing the metal layer overfilled with the conductive cathode material by a chemical mechanical processing (CMP) process. 실리콘기판에 잔재한 산화막과 포토레지스트를 제거하는 k단계.K step of removing the oxide film and the photoresist remaining on the silicon substrate. 상기 실리콘기판에서 링부만 접착된 상태에서 전기전도핀 구조물 어레이만을 분리하는 l단계.L separating only the conductive pin structure array in a state in which only the ring portion is bonded to the silicon substrate. 상기 실리콘기판에서 링부만 접착된 상태에서 분리된 전기전도핀 구조물 전면에 치환도금으로 금도금층을 형성하는 m단계.Step m of forming a gold plating layer with a substitution plating on the front surface of the conductive pin structure separated in the state in which only the ring portion bonded to the silicon substrate. 상기 실리콘기판에서 링부만 접착된 상태에서 분리된 전기전도핀 구조물 어레이을 세정하여 개별 전기전도핀 으로 사용되는 n단계로 제조되는 것을 특징으로하는 전기전도핀 제조방법.The method of manufacturing a conductive pin, characterized in that the manufacturing process in the n-phase is used as a separate conductive pin by cleaning the array of conductive pin structure separated from the silicon substrate bonded only to the ring portion. 삭제delete 하부전기전도핀 제조공정은The lower conductive pin manufacturing process 실리콘기판 상면에 CVD 또는 PVD공정으로 산화막을 증착하는 a단계.A step of depositing an oxide film on the upper surface of the silicon substrate by CVD or PVD process. 상기 산화막 위에 시드막을 형성하는 b단계.Forming a seed film on the oxide film; 상기 시드막 위에 포토레지스트을 균일하고, 평탄하게 스핀코터장치를 이용하여 도포하는 c단계.C) applying the photoresist onto the seed film using a spin coater device in a uniform and flat manner. 링부 패턴과 세로어레이브리지가 패턴된 포토레지스트 마스크를 준비하고 상기 포토레지스트가 도포된 상면에 마스크로 노광과 현상하여 희망하는 링부 와 세로어레이브리지 형상을 패터닝하는 d단계.D. Preparing a photoresist mask patterned with a ring portion pattern and a vertical array, and exposing and developing a mask on the upper surface to which the photoresist is applied, and patterning a desired ring portion and a vertical array shape. 상기 링부 형상과 세로어레이브리지 형상의 포토레지스트을 제거하는 e단계.E) removing the ring portion and the vertical array photoresist. 상기 링부 형상과 세로어레이브리지 형상에 접착성 폴리머를 충진하는 f단계.F filling an adhesive polymer into the ring portion and the vertical array shape. 실리콘기판 상면에 2차포토레지스트을 균일하고, 평탄하게 스핀코터장치를 이용하여 도포하는 g단계.Step g of applying a secondary photoresist on the upper surface of the silicon substrate uniformly, evenly using a spin coater device. 하부전기전도핀 구조물 어레이 형상 패턴이 형성된 포토레지스트 마스크를 준비하고 상기 2차포토레지스트가 도포된 상면에 마스크로 노광과 현상하여 희망하는 하부전기전도핀 형상을 패터닝하는 h단계.H preparing a photoresist mask on which an array pattern of a lower conductive pin structure is formed, and patterning a desired lower conductive pin shape by exposing and developing a mask on an upper surface of the secondary photoresist; 상기 하부전기전도핀 형상에 전해도금에 의한 전도성극재 금속을 충전매립하는 도금을 실행하는 i단계.I) performing plating to fill-in the conductive electrode material metal by electroplating in the lower conductive pin shape. 상기 전도성극재 금속이 오버매립된 금속을 평탄화(CMP)연마을 실행하는 j단계.Step j performing the planarization (CMP) polishing the metal overfilled with the conductive cathode material. 실리콘기판에 잔재한 산화막과 포토레지스트를 제거하는 k단계.K step of removing the oxide film and the photoresist remaining on the silicon substrate. 상기 실리콘기판에서 링부와 세로어레이브리지만 접착된 상태에서 분리된 하부전기전도핀 구조물 상면에 E-beam 공정으로 금을 증착하는 l단계.L depositing gold on the upper surface of the lower conductive pin structure separated from the silicon substrate by the ring portion and the vertical array but bonded to each other by an E-beam process. 상기 실리콘기판에서 링부와 세로어레이브리지만 접착된 상태에서 하부전기전도핀 구조물 어레이을 분리하는 m단계.The step m of separating the array of lower conductive pin structure in the silicon substrate bonded to the ring portion and the vertical array only. 상기 실리콘기판에서 링부와 세로어레이브리지만 접착된 상태에서 하부전기전도핀 구조물 어레이을 세정하여 개별 전기전도핀 으로 사용하는 n단계로 제조되는 것을 특징으로하는 전기전도핀 제조방법.The method of manufacturing an electrically conductive pin, characterized in that the silicon substrate is manufactured in n steps of cleaning the lower electrically conductive pin structure array in the bonded state but the vertical array is used as an individual electrically conductive pin.
KR1020080043182A 2008-05-09 2008-05-09 method of manufacturing the Electric conduction pin KR101006351B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080043182A KR101006351B1 (en) 2008-05-09 2008-05-09 method of manufacturing the Electric conduction pin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080043182A KR101006351B1 (en) 2008-05-09 2008-05-09 method of manufacturing the Electric conduction pin

Publications (2)

Publication Number Publication Date
KR20090117234A KR20090117234A (en) 2009-11-12
KR101006351B1 true KR101006351B1 (en) 2011-01-06

Family

ID=41601744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080043182A KR101006351B1 (en) 2008-05-09 2008-05-09 method of manufacturing the Electric conduction pin

Country Status (1)

Country Link
KR (1) KR101006351B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101292863B1 (en) * 2011-10-24 2013-08-02 한국원자력연구원 Epitaxial growth and single crystal thin film fabrication using electrodeposition

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162241A (en) 1998-11-30 2000-06-16 Advantest Corp Manufacture of contact structure
KR20060058189A (en) * 2004-11-24 2006-05-29 세크론 주식회사 Structure, contact substrate and method for manufacturing probe
KR100687027B1 (en) 2005-02-22 2007-02-26 세크론 주식회사 Structure and method for manufacturing probe and prob card
KR100791895B1 (en) 2006-05-26 2008-01-07 (주)엠투엔 Probe of a probe card

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162241A (en) 1998-11-30 2000-06-16 Advantest Corp Manufacture of contact structure
KR20060058189A (en) * 2004-11-24 2006-05-29 세크론 주식회사 Structure, contact substrate and method for manufacturing probe
KR100687027B1 (en) 2005-02-22 2007-02-26 세크론 주식회사 Structure and method for manufacturing probe and prob card
KR100791895B1 (en) 2006-05-26 2008-01-07 (주)엠투엔 Probe of a probe card

Also Published As

Publication number Publication date
KR20090117234A (en) 2009-11-12

Similar Documents

Publication Publication Date Title
KR100687027B1 (en) Structure and method for manufacturing probe and prob card
KR100573089B1 (en) Probe and manufacturing method thereof
TWI410648B (en) Apparatus and method of forming a contact element on a support substrate
CN101336466B (en) Methods for making three dimensional microstructures
KR101188975B1 (en) A method to build robust mechanical structures on substrate surfaces
KR101766261B1 (en) Probe pin and method for manufacturing the same
KR101496706B1 (en) Probe structure and method of manufacturing a probe structure
KR20090102636A (en) Contactor for electrical test and method for manufacturing the same
KR101006351B1 (en) method of manufacturing the Electric conduction pin
KR102030618B1 (en) Manufacturing method of contact apparatus and contact apparatus
TWI420607B (en) Method of manufacturing electrical contact device
KR20080110037A (en) Vertical probe assembly for probe card and method for fabricating the same
KR101795806B1 (en) Face Contact Probe Sheet, method of manufacturing the Face Contact Probe Sheet thereof
KR100960437B1 (en) Electric Conduction pin, method of manufacturing the Electric conduction pin
KR100963369B1 (en) Electric Conduction pin, method of manufacturing the Electric conduction pin
KR100977289B1 (en) Probe using semiconductor or display panel device test
KR100827994B1 (en) Hybrid and high strength tip structures by using binding method of different kinds of electroplating material and a manufacturing method thereof
KR100623920B1 (en) A probe card with replaceable of hybrid type probe and a manufacturing method thereof
KR101172998B1 (en) Bow Probe block having a Bow Probe and Manufacturing method Bow Probe therof
JP2010002184A (en) Contact probe
TWI261890B (en) Micro contact device and fabricating method thereof
KR100842395B1 (en) A manufacturing method of tip constituting probe card by using electroless plating
KR101647494B1 (en) Probe Card Manufacturing Method
JP6548963B2 (en) Method of manufacturing probe, probe, probe laminate, probe assembly, and method of manufacturing probe assembly
KR100996150B1 (en) Align Plate and Electric Conduction Plate of Probe pin, method of manufacturing the Align Plate and Electric conduction Plate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160411

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 9