KR100977289B1 - Probe using semiconductor or display panel device test - Google Patents
Probe using semiconductor or display panel device test Download PDFInfo
- Publication number
- KR100977289B1 KR100977289B1 KR1020100009748A KR20100009748A KR100977289B1 KR 100977289 B1 KR100977289 B1 KR 100977289B1 KR 1020100009748 A KR1020100009748 A KR 1020100009748A KR 20100009748 A KR20100009748 A KR 20100009748A KR 100977289 B1 KR100977289 B1 KR 100977289B1
- Authority
- KR
- South Korea
- Prior art keywords
- probe
- semiconductor
- insulator
- flat panel
- panel display
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
- G01R1/06761—Material aspects related to layers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Geometry (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
Description
본 발명은 프로브에 관한 것으로서, 상세하게는 절연물질로 코팅된 프로브 팁을 사용하여 인접하는 프로브 팁의 접촉에 의한 단락을 방지하거나 노이즈를 제거할 수 있으며, 주파수 신호 테스트시 발생될 수 있는 인접신호의 간섭을 차단함으로써 프로브의 전기적 특성을 향상시킬 수 있는 반도체나 평판표시소자 검사에 사용되는 프로브에 관한 것이다.
The present invention relates to a probe. Specifically, a probe tip coated with an insulating material may be used to prevent a short circuit caused by contact of adjacent probe tips or to remove noise, and to generate an adjacent signal that may be generated during a frequency signal test. The present invention relates to a probe used for inspecting a semiconductor or a flat panel display device which can improve the electrical characteristics of the probe by blocking interference.
일반적으로, 반도체 및 액정표시소자(LCD; Liquid Crystal Display), 플라즈마표시패널(PDP; Plasma Display Panel), 전계 방출표시소자(FED; Field Emission Display)평판표시소자는 신호인가를 위한 패드전극을 구비한다.In general, semiconductors, liquid crystal displays (LCDs), plasma display panels (PDPs), and field emission display (FED) flat panel displays have pad electrodes for signal application. do.
이러한 반도체 및 평판표시소자의 테스트는 패드전극에 전기신호를 인가하여 불량여부를 판별할 수 있는 프로브(probe)를 이용하여 수행된다.The test of the semiconductor and the flat panel display device is performed by using a probe that can determine whether or not a failure by applying an electrical signal to the pad electrode.
평판표시소자 테스트를 위한 프로브는, 수작업으로만 제작되는 니들 타입(needle type)과, 신기술을 도입하여 수작업과 함께 제작되는 블레이드 타입(blade type)과, 필름 타입(film type)과, 그리고 멤스(MEMS; Micro Electro Mechanical System) 기술을 이용하는 멤스 타입(MEMS type) 등이 있다.Probes for testing flat panel display devices include the needle type, which is manufactured only by hand, the blade type, which is manufactured by hand by introducing new technology, the film type, and the MEMS ( MEMS type using MEMS (Micro Electro Mechanical System) technology.
니들 타입의 프로브는, 직선의 텅스텐 빔을 구부리는 단계와, 보강판에 접착제를 사용하여 붙이는 단계와, 검사를 요하는 패드전극에 접촉할 접촉면과 신호이송장치에 접촉할 접촉면의 좌표위치를 맞추기 위해 물리적으로 위치를 보정하는 단계와, 그리고 위치가 보정된 검사용 프로브의 세정단계로 이루어지는 과정을 통해 제작된다.Needle-type probes include bending a straight tungsten beam, attaching it to the reinforcement plate with adhesive, and matching the coordinate position of the contact surface to be in contact with the pad electrode to be examined and the contact surface to be in contact with the signal transfer device. And physically correcting the position, and cleaning the position-corrected inspection probe.
그러나 이와 같은 일련의 과정은 모두 수작업으로 이루어지며, 이에 따라 제작에 많은 시간이 소요되고, 불량률이 높아지며, 또한 공정이 복잡하여 생산성이 떨어진다는 한계를 갖는다.However, such a series of processes are all made by hand, and thus, it takes a lot of time to manufacture, high defect rate, and also has a limitation that productivity is low due to complicated process.
블레이드 타입의 프로브는, 블레이드가 삽입될 틀을 제작하는 단계와, 블레이드를 제작하는 단계와, 블레이드를 삽입하는 단계와, 그리고 블레이드가 삽입된 틀 윗면에 커버를 덮는 단계로 이루어지는 과정을 통해 제작된다.The blade-type probe is manufactured through a process of manufacturing a frame into which a blade is to be inserted, manufacturing a blade, inserting a blade, and covering a cover on an upper surface of the frame into which the blade is inserted. .
그러나 이와 같은 일련의 과정 중 일부도 여전히 수작업에 의해 이루어지며, 특히 제조단가가 높다.However, some of these processes are still manual, especially at high manufacturing costs.
멤스 타입의 프로브는, 절연체 위에 전도성 물질인 검사용 프로브빔 및 프로브 팁을 제작하는 단계와, 절연체를 제거하는 단계와, 검사용 프로브에 보호커버를 덮는 단계와, 검사용 프로브의 위치를 보정하는 단계로 이루어지는 과정을 통해 제작된다.The MEMS type probe may include fabricating an inspection probe beam and a probe tip, which are conductive materials on an insulator, removing an insulator, covering a protective cover on the inspection probe, and correcting a position of the inspection probe. Produced through a process consisting of steps.
이러한 멤스 타입의 프로브 제조방법은 한국 특허 출원 10-2004-0004540호"평판소자 검사용 프로브 제조방법 및 이에 따른 프로브"에 게재된 바 있다.A method of manufacturing a MEMS type probe has been published in Korean Patent Application No. 10-2004-0004540, "Method for Producing a Plate Inspection Device and Probe According to It".
상기 특허 출원 10-2004-0004540호에 의한 평판표시소자 검사용 프로브의 제조방법은, 실리콘기판 상에 프로브의 형상을 한정하는 제 1 보호막 패턴을 형성하는 단계, 상기 제 1 보호막 패턴을 마스크로 사용하여 식각공정을 진행하여 트렌치를 형성하는 단계, 상기 제 1 보호막 패턴을 제거하는 단계, 상기 실리콘기판상에 절연막을 형성하는 단계, 상기 절연막이 형성된 실리콘기판의 상기 트렌치 내부에 도전성 물질을 매립하여 프로브를 형성하는 단계, 상기 프로브가 형성된 상기 실리콘기판의 상면이 노출되도록 평탄화하는 단계, 상기 프로브의 중앙부를 한정함으로써 상기 프로브의 일단 및 타단을 개방하는 보강판을 상기 실리콘기판의 상면에 부착하는 단계, 상기 보강판이 부착된 실리콘기판의 반대측에 상기 프로브의 일단 및 타단을 한정 개방하는 제 2 보호막 패턴을 형성하는 단계, 상기 제 2보호막 패턴에 의해서 개방된 상기 실리콘기판을 제거함으로써 상기 프로브의 일단 및 타단을 외부로 완전히 노출시키는 단계 및 상기 제 2 보호막 패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In the method of manufacturing a probe for inspecting a flat panel display device according to Patent Application No. 10-2004-0004540, forming a first protective film pattern defining a shape of a probe on a silicon substrate, and using the first protective film pattern as a mask. Performing an etching process to form a trench, removing the first passivation layer pattern, forming an insulating layer on the silicon substrate, and embedding a conductive material in the trench of the silicon substrate on which the insulating layer is formed. Forming a top surface of the silicon substrate to expose the top surface of the silicon substrate on which the probe is formed; attaching a reinforcement plate that opens one end and the other end of the probe to the top surface of the silicon substrate by defining a central portion of the probe; One end and the other end of the probe are limitedly opened on the opposite side of the silicon substrate to which the reinforcing plate is attached. Forming a second passivation layer pattern, completely exposing one end and the other end of the probe to the outside by removing the silicon substrate opened by the second passivation layer pattern, and removing the second passivation layer pattern Characterized in that made.
이러한 종래의 프로브는 중심부는 절연체로 구성되어 있지만, 검사를 위해 외부로 노출된 프로브 팁은 전도체가 그대로 노출되어 있기 때문에 인접하는 프로브 팁의 접촉에 의해 단락되거나 노이즈가 발생될 수 있는 문제점이 있다.Although the center of the conventional probe is composed of an insulator, the probe tip exposed to the outside for inspection has a problem that a conductor may be shorted or noise may be generated due to the contact of adjacent probe tips.
또한, 갈수록 고성능화 되는 반도체나 평판소자에서 처리되는 수십 Hz에서 수백 Hz에 이르는 주파수 신호를 테스트하는 경우 종래의 프로브는 프로브 팁의 전도체가 그대로 노출되어 있기 때문에 프로브 팁 사이에 형성되는 커패시턴스에 의한 인접신호의 간섭으로 인해 전기적 특성이 저하되어 제대로 테스트를 수행하지 못하는 문제점이 있다.
In addition, when testing frequency signals ranging from tens of Hz to hundreds of Hz processed in semiconductors or flat panel devices, which are becoming increasingly high-performance, conventional probes have adjacent signals due to capacitance formed between the probe tips because the conductors of the probe tips are exposed. Due to the interference of the electrical characteristics is deteriorated there is a problem that can not be properly tested.
이에 본 발명은 상기와 같은 문제점들을 해소하기 위해 안출된 것으로써, Accordingly, the present invention has been made to solve the above problems,
본 발명의 목적은 전기 신호를 전달하는 하단부분을 제외한 프로브 팁 전면에 고분자 절연물질로 진공증착시킴으로써, 인접하는 프로브 팁의 접촉에 의한 단락을 방지하거나 노이즈를 제거할 수 있는 반도체나 평판표시소자 검사에 사용되는 프로브를 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to inspect a semiconductor or flat panel display device that can prevent short circuits or remove noise by contacting adjacent probe tips by vacuum depositing a polymer insulating material on the entire surface of the probe tip except for a lower portion for transmitting an electrical signal. To provide a probe used for.
또한, 발명의 다른 목적은 전기 신호를 전달하는 하단부분을 제외한 프로브 팁 전면에 고분자 절연물질로 진공증착시킴으로써, 주파수 신호 테스트시 발생될 수 있는 인접신호의 간섭을 차단함으로써 프로브의 전기적 특성을 향상시킬 수 있는 반도체나 평판표시소자 검사에 사용되는 프로브를 제공하는 데 있다.
In addition, another object of the present invention is to improve the electrical characteristics of the probe by blocking the interference of adjacent signals that may be generated during the frequency signal test by vacuum deposition with a polymer insulating material on the front of the probe tip except the lower portion for transmitting the electrical signal. The present invention provides a probe used for inspecting a semiconductor or flat panel display device.
상기 목적을 이루기 위한 본 발명은, 반도체 및 평판표시소자에 전기적 신호를 인가하여 전기적 특성을 검사하는 검사장비에 사용되는 검사용 프로브에 있어서, 상기 반도체 및 평판표시소자에 전기적 신호를 인가하는 전도성 소재이고, 등간격으로 이격된 다수의 프로브 빔, 상기 프로브 빔의 양단 하부에 각각 형성되어 상기 반도체 및 평판표시소자와 접촉되는 프로브 팁, 실리콘 기판 상면에 배치되는 것으로서, 상기 다수의 프로브 빔을 각각 수용하는 안착공간이 형성되며, 상기 각 프로브 빔과 실리콘 기판을 전기적으로 연결시키는 전기배선을 갖는 실리콘 소재의 절연체, 및 안착된 다수의 프로브 빔의 중앙부를 폐쇄하도록 상기 절연체 상측에 구비된 판형의 보강판을 포함하여 이루어진다.The present invention for achieving the above object, in the inspection probe used in the inspection equipment for applying an electrical signal to the semiconductor and flat panel display device to inspect the electrical characteristics, the conductive material for applying the electrical signal to the semiconductor and flat panel display device A plurality of probe beams spaced at equal intervals, probe tips contacting the semiconductor and the flat panel display elements at lower ends of the probe beams, respectively, and disposed on an upper surface of a silicon substrate, respectively accommodating the plurality of probe beams A seating space is formed, and an insulator made of a silicon material having electrical wiring for electrically connecting each of the probe beams and the silicon substrate, and a plate-shaped reinforcement plate provided above the insulator so as to close a central portion of the plurality of seated probe beams. It is made, including.
바람직하게, 상기 프로브 빔 표면은 고분자 절연물질로 진공증착된다.Preferably, the probe beam surface is vacuum deposited with a polymer insulating material.
그리고 상기 프로브 팁은 전기 신호를 전달하는 하단부분을 제외하고 전면에 고분자 절연물질로 진공증착된다.The probe tip is vacuum-deposited with a polymer insulating material on the front surface of the probe tip except for a lower portion for transmitting an electrical signal.
또한, 상기 고분자 절연물질은 패럴린(Parylene) 수지로 마련된다.In addition, the polymer insulating material is provided with a parylene (Parylene) resin.
그리고 상기 프로브 빔과 프로브 팁은 니켈 또는 니켈 합금 재질 중 어느 하나로 마련된다.The probe beam and the probe tip may be made of any one of nickel or nickel alloy.
또한, 상기 프로브 빔은 중앙부를 한정하기 위해 절연성 접착물질이 부착된다.In addition, the probe beam is attached with an insulating adhesive material to define the central portion.
그리고 상기 프로브는, 상기 프로브 빔 후면 하부에 전기신호를 전달하는 필름 및 검사구동IC가 포함된 검사패드가 부착되는 구조로 형성된다.The probe has a structure in which a test pad including a film and an inspection driving IC for transmitting an electrical signal is attached to a lower portion of a rear surface of the probe beam.
또한, 상기 프로브 팁과 프로브 빔은 폭과 넓이, 길이, 깊이를 각각 달리하는 구조를 가지도록 형성된다.In addition, the probe tip and the probe beam is formed to have a structure that differs in width, width, length, and depth, respectively.
그리고 상기 프로브는 반도체 및 평판표시소자 검사장비에 범용으로 장착되는 블록인 기구부에 체결된다.The probe is fastened to a mechanism that is a block that is universally mounted on semiconductor and flat panel display device inspection equipment.
또한, 상기 프로브 빔은 상하 복층구조를 이루며 배열 형성된다.
In addition, the probe beams are arranged in an up and down multilayer structure.
상기한 바와 같이, 본 발명에 의한 반도체나 평판표시소자 검사에 사용되는 프로브에 의하면, 전기 신호를 전달하는 하단부분을 제외한 프로브 팁 전면에 고분자 절연물질로 진공증착시킴으로써, 인접하는 프로브 팁의 접촉에 의한 단락을 방지하거나 노이즈를 제거할 수 있는 효과가 있다.As described above, according to the probe used in the semiconductor or flat panel display device inspection according to the present invention, by depositing a vacuum with a polymer insulating material on the entire surface of the probe tip except for the lower end portion for transmitting the electrical signal, it is possible to contact the adjacent probe tip There is an effect that can prevent short circuit or remove noise.
또한, 주파수 신호 테스트시 발생될 수 있는 인접신호의 간섭을 차단함으로써 프로브의 전기적 특성을 향상시킬 수 있게 하는 매우 유용하고 효과적인 발명이다.
In addition, it is a very useful and effective invention that can improve the electrical characteristics of the probe by blocking the interference of adjacent signals that can be generated during the frequency signal test.
도 1은 본 발명의 실시예에 따른 반도체나 평판표시소자 검사에 사용되는 프로브를 도시한 사시도,
도 2는 본 발명의 실시예에 따른 반도체나 평판표시소자 검사에 사용되는 프로브가 장착된 기구부를 도시한 사시도,
도 3은 본 발명의 실시예에 따른 반도체나 평판표시소자 검사에 사용되는 프로브가 장착된 검사장비를 도시한 사시도,
도 4는 본 발명의 실시예에 따른 반도체나 평판표시소자 검사에 사용되는 프로브의 검사과정을 나타낸 도면,
도 5a 내지 도 5o는 본 발명의 실시 예에 따른 반도체나 평판표시소자 검사에 사용되는 프로브의 제조방법을 설명하기 위한 공정사시도들이다.1 is a perspective view showing a probe used for inspecting a semiconductor or flat panel display device according to an embodiment of the present invention;
FIG. 2 is a perspective view illustrating a mechanical part equipped with a probe used for inspecting a semiconductor or flat panel display device according to an exemplary embodiment of the present invention; FIG.
3 is a perspective view showing a test equipment equipped with a probe used for testing a semiconductor or flat panel display device according to an embodiment of the present invention;
4 is a view showing an inspection process of a probe used for inspecting a semiconductor or flat panel display device according to an embodiment of the present invention;
5A through 5O are process perspective views illustrating a method of manufacturing a probe used for inspecting a semiconductor or flat panel display device according to an exemplary embodiment of the present invention.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
또한, 본 실시 예는 본 발명의 권리범위를 한정하는 것은 아니고 단지 예시로 제시된 것이며, 그 기술적 요지를 이탈하지 않는 범위 내에서 다양한 변경이 가능하다.In addition, the present embodiment is not intended to limit the scope of the present invention, but is presented by way of example only, and various modifications may be made without departing from the technical gist of the present invention.
도 1은 본 발명의 실시예에 따른 반도체나 평판표시소자 검사에 사용되는 프로브를 도시한 사시도이고, 도 2는 본 발명의 실시예에 따른 반도체나 평판표시소자 검사에 사용되는 프로브가 장착된 기구부를 도시한 사시도이며, 도 3은 본 발명의 실시예에 따른 반도체나 평판표시소자 검사에 사용되는 프로브가 장착된 검사장비를 도시한 사시도이고, 도 4는 본 발명의 실시예에 따른 반도체나 평판표시소자 검사에 사용되는 프로브의 검사과정을 나타낸 도면이며, 도 5a 내지 도 5o는 본 발명의 실시 예에 따른 반도체나 평판표시소자 검사에 사용되는 프로브의 제조방법을 설명하기 위한 공정사시도들이다.1 is a perspective view illustrating a probe used for inspecting a semiconductor or a flat panel display device according to an exemplary embodiment of the present invention, and FIG. 2 is a mechanism part equipped with a probe used for inspecting a semiconductor or flat panel display device according to an exemplary embodiment of the present invention. 3 is a perspective view illustrating a test apparatus equipped with a probe used to inspect a semiconductor or a flat panel display device according to an embodiment of the present invention, and FIG. 4 is a semiconductor or flat plate according to an embodiment of the present invention. 5A through 5O are process perspective views illustrating a method of manufacturing a probe used for inspecting a semiconductor or a flat panel display device according to an exemplary embodiment of the present invention.
도 1을 참조하면, 본 발명에 따른 반도체나 평판표시소자 검사에 사용되는 프로브는 반도체 및 평판표시소자에 전기적 신호를 인가하는 전도성 소재로 등간격 이격되어 다수 마련된 프로브 빔(350)과, 상기 프로브 빔(350)의 측단 하부에 형성되어 상기 반도체 및 평판표시소자와 접촉되는 프로브 팁(360)과, 실리콘 기판상에 프로브 빔(350)의 안착공간이 형성되며, 중심부에 프로브 빔(350)과 연결된 전기배선이 구성되는 실리콘 소재로 마련된 절연체(100)와, 상기 절연체(100) 상부 중앙에 부착된 판형의 보강판(600)을 포함한다.Referring to FIG. 1, a probe used for inspecting a semiconductor or a flat panel display device according to the present invention includes a
여기서, 상기 이격 형성된 프로브 빔(350)의 좁은 이격간격 때문에 상호 접촉에 의한 노이즈 및 인접신호의 간섭에 의해 전기적 특성이 저하되는 것을 방지하기 위하여 각 프로브 빔(350) 표면 및 전기 신호를 전달하는 하단부분을 제외한 프로브 팁(360) 전면에 고분자 절연물질을 증착시킨다.Here, in order to prevent electrical characteristics from deteriorating due to noise and mutual interference of adjacent signals due to the narrow spacing of the spaced
여기서, 상기 프로브 빔(350) 및 프로브 팁은(360)은 진공증착이 용이한 패럴린(Parylene)수지를 이용한 진공증착 방법으로 표면에 절연물질을 형성한다.Here, the
상기 프로브 빔(350)과 프로브 팁(360)은 전기전도성 및 탄성 등을 감안하여 니켈(Ni) 및 니켈철(Ni-Fe) 등과 같은 다양한 니켈 합금 재질을 사용한다.The
여기서, 상기 프로브 빔(350)은 검사효율을 향상시키기 위하여 종래보다 더 많은 프로브 빔 배열을 위하여 상하 복층구조로 형성되도록 할 수 있다.In this case, the
여기서, 상기 프로브 팁(360)과 프로브 빔(350)은 폭과 넓이, 길이, 깊이를 각각 달리하는 구조를 가지도록 형성된다.Here, the
상기 프로브 팁(360)은 전기 신호를 전달하는 하단부분을 제외하고 전면에 고분자 절연물질로 증착되며, 상기 프로브 빔(350)은 중앙부를 한정하기 위해 절연물질이 부착되어서 절연특성을 향상시켜 노이즈가 완전 제거되며 프로브 빔(350)이 서로 접촉을 하여도 단락현상이 발생하지 않도록 구성할 수 있다. The
또한, 도 2 및 도 3을 참조하면, 상기 프로브는 프로브 빔(350) 후면 하부에 전기신호를 전달하는 필름 및 검사구동IC가 포함된 검사패드(750)가 부착되는 구조로 형성된다.Also, referring to FIGS. 2 and 3, the probe is formed in a structure in which a
또한 팁을 가진 프로브 빔(350) 후단에 돌출 핀을 형성하여 검사패드(750)와의 탈착이 용이하게 구성하였다.In addition, by forming a protruding pin at the rear end of the
즉, 검사구동IC가 포함된 상기 검사패드(750)와의 분리를 용이하게 하기 위해 프로브 후면 하단에는 돌출핀이 형성되며, 전기신호전달 프로브가 검사구동IC에 연결되는 검사패드(750)에는 프로브 뒷단과 검사구동IC와 안전한 접촉을 위해 전기신호를 전달하는 프로브 가이드필름을 형성한다.That is, to facilitate separation from the
여기서, 상기 프로브는 반도체 및 평판표시소자 검사장비(800)에 범용으로 장착되는 블록인 기구부(700)에 체결되도록 구성된다.Here, the probe is configured to be fastened to the
상기 프로브가 체결된 상기 기구부(700)는 모듈화되어 프로브 검사장비(800)에 장착된다.The
상기 프로브는 상기 검사장비(800)에 다수 마련되며, 각각의 프로브는 도4에 도시된 바와 같이, 반도체 및 평판표시소자와 접촉하는 상기 프로브 팁(360)이 형성된 프로브 빔(350)이 형성된 프로브 군이 검사대상 패널에 접촉하여 검사하도록 이루어진다.A plurality of probes are provided in the
도 5a 내지 도 5o는 본 발명의 실시예에 따른 반도체나 평판표시소자 검사에 사용되는 프로브의 제조방법을 설명하기 위한 공정사시도들이다. 5A through 5O are process perspective views illustrating a method of manufacturing a probe used for inspecting a semiconductor or flat panel display device according to an exemplary embodiment of the present invention.
이하, 도면을 참조하여 본 발명의 실시예에 따른 반도제 및 평판표시소자 검사용 프로브의 제조방법을 설명하기로 한다.Hereinafter, a method of manufacturing a semiconductor and a flat panel display inspection probe according to an embodiment of the present invention will be described with reference to the drawings.
먼저, 도 5a에 도시된 바와 같이, 온도 및 습도 등과 같은 변형성이 없는 실리콘 기판상에 프로브 빔(350)이 안착되는 절연체(100)를 형성한다.First, as shown in FIG. 5A, an
다음으로, 도 5b에 도시된 바와 같이, 상기 절연체(100) 하부에 간극을 이루며 제1보호막(110)을 형성한다.Next, as shown in FIG. 5B, a
상기 제1보호막(110)은 상기 절연체(100) 하부에 폴리아미드 재질의 포토레지스트(Photoresist)를 소정두께로 도포한 후, 노광 및 현상함으로써 후속공정의 수행에 의해서 하나의 단위 프로브에 프로브 빔(350)이 노출되는 위치를 한정하기 위한 간극을 이루며 형성되는 포토리소그래피(Photo Lithography) 공정을 통해 형성된다.The
이때, 상기 포토리소그래피(Photo Lithography) 공정은 포토레지스트 코팅(Photoresist coating), 포토레지스트 소프트-베이킹(Photoresist soft-baking), 노광(Exposure), 포토레지스트 하드-베이킹(Photoresist hard-baking) 및 린스(Rinse) 공정을 순차적으로 수행함으로써 형성할 수 있다.In this case, the photolithography process includes photoresist coating, photoresist soft-baking, exposure, photoresist hard-baking, and rinsing. Rinse) can be formed by sequentially performing the process.
다음으로, 도 5c에 도시된 바와 같이, 상기 절연체(100) 하부 중 제1보호막(110)이 형성되지 않은 부분에 프로브 빔 노출부(115)를 형성하기 위하여 식각한다.Next, as shown in FIG. 5C, the probe beam exposed
이때, 상기 프로브 빔 노출부(115)는 절연체(100) 뒷면에 선택적 절연체(100) 제거를 위해 제거할 부분 외 나머지 영역은 상기 제1 보호막에 의해 마스킹 되고, 물리적 식각공정의 하나인 샌드블러스터 공정으로 수십마이크로 두께에 절연체(100)만 남기고 제거하는 것에 의해 형성된다.At this time, the probe
다음으로, 도 5d에 도시된 바와 같이, 상기 제1보호막(110)을 제거하는데, 여기서 상기 제1보호막(110)은 아세톤(CH3COCH3) 등과 같은 케미컬을 이용한 습식식각에 의해서 제거할 수 있다.Next, as shown in FIG. 5D, the
다음으로, 도 5e에 도시된 바와 같이, 상기 절연체(100) 상부에 등간격 이격 배열되는 프로브 팁(360)의 형상을 한정하는 제2보호막(120)을 형성한다.Next, as shown in FIG. 5E, a
여기서, 상기 제2보호막(120)은 상기 제1보호막(110) 형성 공정과 같은 포토리소그래피 공정으로 형성된다.Here, the
다음으로, 도 5f에 도시된 바와 같이, 상기 제2보호막(120)을 마스크로 사용하여 프로브 팁(360)의 형상과 대응되는 홈(200)을 식각공정으로 형성하며, 이러한 식각공정은 기계에 의한 건식식각 공정에 의해 형성된다.Next, as shown in FIG. 5F, the
계속해서, 도 5g에 도시된 바와 같이, 케미컬을 이용한 습식식각에 의해서 상기 제2보호막(120)을 제거한다.Subsequently, as shown in FIG. 5G, the
다음으로, 도 5h에 도시된 바와 같이, 상기 절연체(100) 위에 산화막을 이루는 절연물질인 실리콘 산화막(Silicon dioxide layer)을 도포하여 절연막(250)을 형성한다.Next, as illustrated in FIG. 5H, an insulating
상기 절연막(250)은 절연체(100) 내부에 형성되는 프로브 빔(350)의 전기적 절연을 위하여 형성하는 것이며, 이러한 절연막(250)은 소정의 산화성 가스를 퍼니스(Furnace) 내부에 투입한 후, 상기 산화성 가스와 절연체(100) 상부 표면이 소정의 고온에서 반응하도록 유도함으로써 형성할 수 있다.The insulating
여기서, 상기 절연막(250)으로 실리콘 산화막을 형성하였으나 다른 실시예로 나이트라이드막(Nitride layer)을 사용하여 절연막(250)을 형성할 수도 있다.Here, the silicon oxide film is formed using the insulating
다음으로, 도 5i에 도시된 바와 같이, 상기 절연물질이 도포된 절연체(100) 상부에 프로브 빔(350) 하단을 한정하는 제3보호막(300)을 형성한 후 제3보호막(300)을 마스크로 하여 물리적 식각공정을 수행함으로써, 프로브 팁(360) 하단부와 대응되는 형상으로 절연막(250)을 제거하여 트렌치(310)를 형성한다.Next, as shown in FIG. 5I, after forming the
여기서, 상기 트렌치(310)는 단위 프로브 빔(350)이 소정간격 이격되어 위치할 수 있도록 형성되며, 상기 트렌치(310)는 물리적 건식식각 공정으로 형성한 후 전면에 전연물질을 도포하여 이루어질 수 있다.Here, the
여기서, 상기 프로브 빔(350)은 상하 복층구조 배열되도록 상기 트렌치(310)를 복층으로 형성할 수 있다. Here, the
이어서, 상기 제3보호막(300)을 아세톤(CH3COCH3) 등과 같은 케미컬을 이용한 습식식각에 의해서 제거한다.Subsequently, the
다음으로, 도 5j에 도시된 바와 같이, 상기 절연체(100) 상부에 프로브 빔(350)을 형성하기 위하여 상기 절연막(250)으로 실리콘 산화막이 형성된 절연체(100)의 트렌치(310) 내부에 도전성 물질을 전기도금공정에 의해서 매립하기 위한 도금틀(330)을 형성한다. Next, as illustrated in FIG. 5J, a conductive material is formed in the
상기 도금틀(330)은 상기 트렌치(310) 위에 폴리아미드 재질의 포토레지스트(Photoresist)를 소정두께로 도포하여 형성할 수 있다.The
다음으로, 도 5k에 도시된 바와 같이, 상기 도금틀(330) 위에 전도성 물질을 도포하여 전기도금 씨앗층(400)을 형성한다.Next, as shown in Figure 5k, by applying a conductive material on the
이때, 상기 씨앗층(400)은 PVD(Physical Vapor Deposition) 방법으로서의 스퍼터링(Sputtering)공정에 의해서 구리(Cu)층으로 형성될 수 있다.In this case, the
계속해서, 도 5l에 도시된 바와 같이, 상기 씨앗층(400)이 형성된 트렌치(310) 내부에 도전성 물질인 니켈-철 합금 등을 매립한 후, 상기 절연체(100)가 노출되도록 그 상면을 평탄화한 후 상기 도금틀(330)을 제거하여 단위 프로브가 소정간격 이격되어 프로브군을 이루는 프로브 빔(350)을 형성한다.Subsequently, as shown in FIG. 5L, after the nickel-iron alloy, which is a conductive material, is embedded in the
상기 프로브 빔(350)은 전기 전도성 및 탄성 등을 감안하여 본 실시예의 니켈-코발트 합금 재질에 한정되지 않고 니켈, 니켈철 합금(Ni-Fe) 등과 같은 다양한 재질로 변형이 가능하다.The
또한, 상기 평탄화공정은 그라인딩(Grinding) 및 CMP(Chemical Mechanical Polishing) 등과 같은 기술을 사용할 수 있다.In addition, the planarization process may use techniques such as grinding and chemical mechanical polishing (CMP).
다음으로, 도 5m에 도시된 바와 같이, 상기 전기도금 씨앗층(400)을 제한적으로 제거하여 프로브 빔(350)에 전기배선을 형성한 다음, 프로브 빔(350) 및 프로브 팁 표면에 절연성 고분자인 절연물질을 진공증착 방법으로 형성한다.Next, as shown in FIG. 5M, the
여기서, 상기 프로브팁(360)의 경우에는 전기신호를 전송하는 하단부분을 제외한 부분에 증착시키며, 이러한 절연물질로는 진공증착이 용이한 패럴린(Parylene) 수지가 사용된다.In this case, the
다음으로, 도 5n에 도시된 바와 같이, 상기 절연 처리된 프로브 팁(360)을 가진 전기신호전달 체계 형성된 프로브 빔(350)의 집단 중앙부분을 한정하는 제4보호막(450)을 형성하며, 상기 제4보호막(450)을 마스크로 하여 한정된 프로브 빔(350)의 중앙부에 보강판(600)을 부착한다.Next, as illustrated in FIG. 5N, a
여기서, 상기 보강판(600)은 세라믹(Ceramic) 재질로 프로브 빔(350) 집단의 중앙부분만을 한정하여 폐쇄함으로써 프로브의 일단 및 타단을 개방하도록 형성되며, 에폭시(Epoxy) 등과 같은 절연물질의 접착제를 이용하여 상기 절연체(100)의 상부에 부착 고정된다.Here, the
이어서, 상기 보강판(600)이 부착된 다음 상기 제4보호막(450)을 습식식각에 의해 제거한다.Subsequently, after the reinforcing
다음으로, 도 5o에 도시된 바와 같이, 상기 절연체(100) 하부 중앙부분을 한정하기 위한 제5보호막(500)을 형성하며, 상기 제5보호막(500)을 마스크로 하여 식각공정을 통해 상기 절연체(100)의 중앙부분을 제외하고 통해 다른 부분을 외부로 노출시켜서 프로브를 제작한다.Next, as shown in FIG. 5O, a
여기서, 상기 제5보호막(500)은 포토리소그래피 공정에 의해 소정두께로 포토레지스트를 코팅하고 노광 및 현상함으로써 상기 보강판(600)과 동일하게 프로브의 중앙부분만을 한정하여 폐쇄함으로써 프로브 빔(350)의 일단 및 타단을 개방하는 패턴을 형성한다. In this case, the
또한, 상기 절연체(100)를 중앙부분을 제외한 노출부는 상기 제5보호막(500)을 마스크로 사용하여 샌드블러스터 공정과 같은 건식식각공정을 이용하여 완전히 제거한다.In addition, the exposed portion except for the center portion of the
이때, 상기 절연체(100)의 식각 제거에 의해서 프로브 빔(350)의 일단 및 타단은 완전히 개방되고 중앙부는 절연체(100)에 의해서 고정된 프로브(20)가 완성된다.At this time, one end and the other end of the
그리고, 이와 같은 상기 프로브 빔(350)은 트렌치(310) 내부에 매립 고정되어 있으며, 상기 프로브와 절연체(100)는 실리콘 산화막으로 이루어진 절연막(250)에 의해서 서로 절연되며, 각각의 단위 프로브 빔(350)도 폴리아미드 등과 같은 절연물질에 의해 각각 절연되어 있다.In addition, the
이후, 상기 제5보호막(500)은 상기 제1내지 제4보호막(450) 제거방법과 동일한 방법에 의해서 제거된다.Thereafter, the
상기 본 명세서에 기재된 내용 및 청구범위에 사용된 용어는 사전적인 의미로 한정 해석되어서는 아니되며, 발명자는 자신의 발명을 최선의 방법으로 설명하기 위해 용어의 개념을 적절히 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다.The terms used in the above description and claims are not to be construed in a dictionary sense, and the inventors can properly define the concept of terms in order to explain their invention in the best way. Therefore, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention.
따라서, 본 명세서에 기재된 실시예 뿐만 아니라 도면에 도시된 형상 및 구성은 본 발명의 본 발명의 기술적 사상을 모두 표현하는 것은 아니므로, 본 발명의 출원시점에 있어 이들을 대체할 수 있는 다양한 균등물과 변형예들이 존재할 수 있음을 이해하여야 한다.
Accordingly, the shapes and configurations shown in the drawings as well as the embodiments described herein do not represent all of the technical ideas of the present invention, and various equivalents may be substituted for them at the time of filing of the present invention. It should be understood that variations may exist.
100 : 절연체 110 : 제1보호막
120 : 제2보호막 250 : 절연막
300 : 제3보호막 310 : 트렌치
320 : 도금틀 350 : 프로브 빔
360 : 프로브 팁 400 : 씨앗층
450 : 제4보호막 500 : 제5보호막
600 : 보강판 700 : 검사패드
750 : 기구부 800 : 검사장비100: insulator 110: first protective film
120: second protective film 250: insulating film
300: third protective film 310: trench
320: plating frame 350: probe beam
360: probe tip 400: seed layer
450: fourth protective film 500: fifth protective film
600: reinforcement plate 700: inspection pad
750: mechanism 800: inspection equipment
Claims (10)
상기 반도체 및 평판표시소자에 전기적 신호를 인가하는 전도성 소재이고, 등간격으로 이격된 다수의 프로브 빔;
상기 프로브 빔의 양단 하부에 각각 형성되어 상기 반도체 및 평판표시소자와 접촉되는 프로브 팁;
실리콘 기판 상면에 배치되는 것으로서, 상기 다수의 프로브 빔을 각각 수용하는 안착공간이 형성되며, 상기 각 프로브 빔과 실리콘 기판을 전기적으로 연결시키는 전기배선을 갖는 실리콘 소재의 절연체; 및
안착된 다수의 프로브 빔의 중앙부를 폐쇄하도록 상기 절연체 상측에 구비된 판형의 보강판을 포함하여 이루어지고,
상기 프로브 빔은 상기 절연체 상부에 산화막을 이루는 절연물질인 실리콘 산화막을 도포하여 절연막을 형성하고, 상기 절연막이 형성된 절연체 상부에 프로브 빔 하단을 한정하는 보호막을 형성한 후 보호막을 마스크로 하여 식각공정을 수행함으로써 상기 프로브 팁 하단부와 대응되는 형상으로 트렌치를 형성하고, 상기 트렌치 내부에 도전성 물질을 전기도금공정에 의해서 매립하기 위한 도금틀을 형성하고, 상기 도금틀 위에 전도성 물질을 도포하여 전기도금 씨앗층을 형성하고, 상기 씨앗층이 형성된 트렌치 내부에 도전성 물질인 니켈 합금을 매립한 후, 상기 절연체가 노출되도록 그 상면을 평탄화하는 과정을 거쳐 이루어지고,
상기 프로브 빔은 전기배선이 형성된 후 표면으로 고분자 절연물질로 진공증착되고,
상기 프로브 팁은 전기 신호를 전달하는 하단부분을 제외하고 전면에 고분자 절연물질로 진공증착되고,
상기 고분자 절연물질은 패럴린(Parylene) 수지로 마련되고,
상기 프로브 빔과 프로브 팁은 니켈 또는 니켈 합금 재질 중 어느 하나로 마련되고,
상기 프로브 빔은 중앙부를 한정하기 위해 절연성 접착물질이 부착되고,
상기 프로브는, 상기 프로브 빔 후면 하부에 전기신호를 전달하는 필름 및 검사구동IC가 포함된 검사패드가 부착되는 구조로 형성되고,
상기 프로브 후면 하단에는 돌출 핀이 형성되고,
상기 프로브 팁과 프로브 빔은 폭과 넓이, 길이, 깊이를 각각 달리하는 구조를 가지도록 형성되고,
상기 프로브는 반도체 및 평판표시소자 검사장비에 범용으로 장착되는 블록인 기구부에 체결되고,
상기 프로브 빔은 상하 복층구조를 이루며 배열 형성되는 것을 특징으로 하는 반도체나 평판표시소자 검사에 사용되는 프로브.In the inspection probe used in the inspection equipment for inspecting the electrical characteristics by applying an electrical signal to the semiconductor and flat panel display device,
A plurality of probe beams which are conductive materials for applying electrical signals to the semiconductor and flat panel display devices, and are spaced at equal intervals;
Probe tips respectively formed under both ends of the probe beam and in contact with the semiconductor and flat panel display elements;
An insulator made of a silicon material disposed on an upper surface of a silicon substrate, wherein a seating space for receiving the plurality of probe beams is formed, the insulator having an electrical wiring electrically connecting the probe beams to the silicon substrate; And
It includes a plate-shaped reinforcement plate provided on the insulator to close the central portion of the plurality of seated probe beams,
The probe beam is formed by coating a silicon oxide film, which is an insulating material forming an oxide film, on the insulator, forming an insulating film, and forming a protective film defining a lower portion of the probe beam on the insulator on which the insulating film is formed. Forming a trench in a shape corresponding to the lower end of the probe tip, forming a plating mold for embedding the conductive material in the trench by an electroplating process, and coating the conductive material on the plating mold to electroplat the seed layer. After forming a buried nickel alloy of a conductive material in the trench in which the seed layer is formed, and then through the process of planarizing the upper surface to expose the insulator,
The probe beam is vacuum deposited with a polymer insulating material to the surface after the electrical wiring is formed,
The probe tip is vacuum-deposited with a polymer insulating material on the front surface except for a lower portion for transmitting an electrical signal,
The polymer insulating material is provided with a parylene resin,
The probe beam and the probe tip are made of any one of nickel or nickel alloy material,
The probe beam is attached with an insulating adhesive material to define the center portion,
The probe has a structure in which a test pad including a film and an inspection driver IC for transmitting an electrical signal to a lower portion of a rear surface of the probe beam is attached,
Protruding pins are formed at the lower rear side of the probe,
The probe tip and the probe beam is formed to have a structure that differs in width and width, length and depth, respectively,
The probe is fastened to a mechanism that is a block that is universally mounted on semiconductor and flat panel display device inspection equipment,
The probe beam is used in the inspection of the semiconductor or flat panel display device characterized in that the array is formed in a vertical structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100009748A KR100977289B1 (en) | 2010-02-02 | 2010-02-02 | Probe using semiconductor or display panel device test |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100009748A KR100977289B1 (en) | 2010-02-02 | 2010-02-02 | Probe using semiconductor or display panel device test |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090073873A Division KR100955597B1 (en) | 2009-08-11 | 2009-08-11 | Probe manufacturing methods using semiconductor or display panel device test |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100977289B1 true KR100977289B1 (en) | 2010-08-23 |
Family
ID=42759891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100009748A KR100977289B1 (en) | 2010-02-02 | 2010-02-02 | Probe using semiconductor or display panel device test |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100977289B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170008531A (en) * | 2015-07-14 | 2017-01-24 | 구철환 | Probe structure and assembly for contracting probe structure |
KR20200083351A (en) * | 2018-12-31 | 2020-07-08 | (주) 마이크로프랜드 | Self-Aligned Contact Block Of Vertical Probe Card And Manufacturing Method Of The Same |
WO2020141826A1 (en) * | 2018-12-31 | 2020-07-09 | (주) 마이크로프랜드 | Contactor block of self-aligning vertical probe card and manufacturing method therefor |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070099322A (en) * | 2006-04-04 | 2007-10-09 | 주식회사 코넴 | Inspection apparatus of testing a flat panel display and method of fabricating the same |
-
2010
- 2010-02-02 KR KR1020100009748A patent/KR100977289B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070099322A (en) * | 2006-04-04 | 2007-10-09 | 주식회사 코넴 | Inspection apparatus of testing a flat panel display and method of fabricating the same |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170008531A (en) * | 2015-07-14 | 2017-01-24 | 구철환 | Probe structure and assembly for contracting probe structure |
KR101717353B1 (en) * | 2015-07-14 | 2017-03-27 | 구철환 | Probe structure and assembly for contracting probe structure |
KR20200083351A (en) * | 2018-12-31 | 2020-07-08 | (주) 마이크로프랜드 | Self-Aligned Contact Block Of Vertical Probe Card And Manufacturing Method Of The Same |
WO2020141826A1 (en) * | 2018-12-31 | 2020-07-09 | (주) 마이크로프랜드 | Contactor block of self-aligning vertical probe card and manufacturing method therefor |
KR102289131B1 (en) * | 2018-12-31 | 2021-08-12 | (주) 마이크로프랜드 | Self-Aligned Contact Block Of Vertical Probe Card And Manufacturing Method Of The Same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7928751B2 (en) | MEMS interconnection pins fabrication on a reusable substrate for probe card application | |
US6576485B2 (en) | Contact structure and production method thereof and probe contact assembly using same | |
CN101673694B (en) | Fabrication method of space transformer for semiconductor test probe card | |
US7332921B2 (en) | Probe card and method for constructing same | |
US20100134126A1 (en) | Probe and method for manufacturing the same | |
KR100787160B1 (en) | Inspection apparatus of testing a flat panel display and method of fabricating the same | |
KR100744736B1 (en) | Probes of probe card and the method of making the same | |
US20100176396A1 (en) | Probe, probe card, and method of production of probe | |
KR100977289B1 (en) | Probe using semiconductor or display panel device test | |
KR100955597B1 (en) | Probe manufacturing methods using semiconductor or display panel device test | |
KR101496706B1 (en) | Probe structure and method of manufacturing a probe structure | |
WO2013134568A1 (en) | Shielded probe array | |
US20070259456A1 (en) | Extended Probe Tips | |
KR101677697B1 (en) | Method of manufacturing a flexible contact film used as probes of a probe unit | |
WO2008153342A2 (en) | Probe substrate assembly | |
WO2010077482A1 (en) | Process for manufacturing contact elements for probe card assemblies | |
KR100960437B1 (en) | Electric Conduction pin, method of manufacturing the Electric conduction pin | |
KR100963369B1 (en) | Electric Conduction pin, method of manufacturing the Electric conduction pin | |
KR100441809B1 (en) | Electrical contactor and method thereby | |
KR101846010B1 (en) | Manufacturing method of a probe unit for a image display pannel and probe unit manufacturered by the method | |
KR20040040079A (en) | Electric contact element for testing electro device | |
KR100783326B1 (en) | Insulating probe tips and method for manufacturing the same | |
KR101083711B1 (en) | Light board for checking a flat display device and manufacture method of the same | |
KR100743978B1 (en) | Contact element for probe card and method for producing the same | |
KR101006351B1 (en) | method of manufacturing the Electric conduction pin |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130814 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140805 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150811 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160811 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |