KR101003492B1 - 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법 - Google Patents

전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법 Download PDF

Info

Publication number
KR101003492B1
KR101003492B1 KR1020070135869A KR20070135869A KR101003492B1 KR 101003492 B1 KR101003492 B1 KR 101003492B1 KR 1020070135869 A KR1020070135869 A KR 1020070135869A KR 20070135869 A KR20070135869 A KR 20070135869A KR 101003492 B1 KR101003492 B1 KR 101003492B1
Authority
KR
South Korea
Prior art keywords
gate electrode
control gate
shielding layer
layer
semiconductor substrate
Prior art date
Application number
KR1020070135869A
Other languages
English (en)
Other versions
KR20090068018A (ko
Inventor
이기홍
피승호
박기선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070135869A priority Critical patent/KR101003492B1/ko
Priority to US12/139,623 priority patent/US7919371B2/en
Publication of KR20090068018A publication Critical patent/KR20090068018A/ko
Application granted granted Critical
Publication of KR101003492B1 publication Critical patent/KR101003492B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3

Abstract

본 발명의 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법은, 반도체 기판 위에 터널링층, 전하 트랩층, 차폐층 및 컨트롤게이트전극을 형성하는 단계; 컨트롤게이트전극에 자기장을 형성하여 온도를 상승시키는 단계; 및 상승된 온도가 컨트롤게이트전극과 인접하는 차폐층에 전달되어 차폐층을 치밀화시키는 단계를 포함한다.
차폐층, 유도 가열 방식, 열처리

Description

전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법{Method for fabricating non-volatile memory device having charge trap layer}
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 유도 가열 방식에 의해 원하는 박막에만 선택적으로 열처리를 진행하여 박막의 막질을 향상시킬 수 있는 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법에 관한 것이다.
불휘발성 메모리 소자(Non-volatile memory device)는 전기적으로 프로그램(program) 및 소거(erase)가 가능한 메모리 소자로서, 전원이 차단되었을 때도 정보의 유지가 요구되는 전자부품에서 폭 넓게 이용되고 있다. 불휘발성 메모리 소자는 플로팅 게이트(floating gate) 구조를 갖는 것이 대부분이며, 이 플로팅게이트 내의 전하 유무에 따라 정보의 프로그램 및 소거 기능을 수행한다. 그런데, 최근 메모리 소자의 집적도가 높아짐에 따라 불휘발성 메모리 소자를 구성하는 새로운 셀 구조가 요구되고 있다. 이러한 새로운 셀 구조의 종류 가운데 하나로 전하 트랩층(Charge trap layer)을 갖는 불휘발성 메모리 소자가 있다. 전하 트랩층을 갖는 불휘발성 메모리 소자는 전하 트랩층의 성질에 따라 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 구조 또는 MANOS(Metal-Aluminium Nitride-Oxide- Semiconductor) 구조로 분류되고 있다. 여기서 SONOS 소자는 전하 트랩층(charge trapping layer)을 포함하며, MANOS 소자는 종래 게이트 공정에서 이용되어 왔던 실리콘을 대체하여 금속(metal)을 포함하여 형성된다. 이와 같은 구조로 형성된 불휘발성 메모리 소자 상에 인가되는 바이어스 여부에 따라 전하 트랩층 내에 전하가 저장 또는 방전되어 전기적으로 프로그램 및 소거 동작이 진행된다.
도 1은 종래 기술의 전하 트랩층을 갖는 불휘발성 메모리 소자를 개략적으로 나타내보인 도면이다.
도 1을 참조하면, 전하 트랩층을 갖는 불휘발성 메모리 소자는, 반도체 기판(100) 위에 터널링층(105), 전하 트랩층(110), 차폐층(115), 컨트롤게이트전극(120)이 적층된 구조로 이루어진다. 이러한 구조를 갖는 불휘발성 메모리 소자에서 컨트롤게이트전극(120)과 전하 트랩층(110) 사이에 삽입된 차폐층(115)은 일반적으로 알루미늄옥사이드(Al2O3)막을 적용하고 있다. 그런데 알루미늄옥사이드(Al2O3)막의 경우, 박막의 막질 특성이 치밀하지 않고, 그레인 사이즈(grain size)가 작아 누설전류(leakage current)의 원인이 될 수 있기 때문이다. 이러한 알루미늄옥사이드(Al2O3)막의 막질을 치밀화하지 않은 상태에서 불휘발성 메모리 소자를 형성하게 되면 불휘발성 메모리 소자의 데이터 보유(retention) 특성에 악영향을 미칠 수 있다.
이에 따라 차폐층(115)을 증착한 다음 열처리를 진행하여 차폐층(115)의 막질을 치밀화하고 있다. 차폐층(115)의 막질을 치밀화하는 방법으로 현재 600℃ 내 지 800℃의 고온에서 차폐층(115)을 증착하거나 증착 공정 이후에 고온에서 후속 열처리 공정을 진행하고 있다. 그러나 고온의 열처리는 차폐층(115) 하부에 이미 증착되어 있는 박막이나 반도체 기판(100)에 형성된 불순물 영역의 프로파일에 좋지 않은 영향을 미치게 되며, 열처리 온도 및 시간에도 한계를 가지게 된다. 즉, 증착 단계에서나 후속 열처리를 통해 고품질의 차폐층(115)을 얻는 데에는 한계가 있다. 이에 따라 차폐층(115)의 하부막 또는 반도체 기판(100)에 영향을 주지 않으면서 차폐층(115)의 막질 특성을 향상시켜 불휘발성 메모리 소자의 특성을 향상시킬 수 있는 방법이 요구된다.
본 발명에 따른 전하 트랩층을 갖는 불휘발성 메모리 소자의 형성방법은, 반도체 기판 위에 터널링층, 전하 트랩층, 차폐층 및 컨트롤게이트전극을 형성하는 단계; 상기 컨트롤게이트전극에 자기장을 형성하여 온도를 상승시키는 단계; 및 상기 상승된 온도가 상기 컨트롤게이트전극과 인접하는 차폐층에 전달되어 상기 차폐층을 치밀화시키는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 차폐층은 알루미늄옥사이드막 또는 실리콘옥사이드막을 포함하여 형성하는 것이 바람직하다.
상기 컨트롤게이트전극을 형성하는 단계 이후에, 상기 반도체 기판 상에 전 열처리를 수행하는 단계를 더 포함하는 것이 바람직하다.
상기 전 열처리는 퍼니스(furnace)에 의한 가열 방법 또는 반도체 기판의 하부를 가열하는 방법을 이용하여 상기 반도체 기판의 온도를 200℃ 내지 900℃의 온 도로 유지하는 것이 바람직하다.
상기 전 열처리는 산화, 환원 또는 불활성 분위기에서 진행하는 것이 바람직하다.
상기 컨트롤게이트전극의 온도를 상승시키는 단계는, 상기 컨트롤게이트전극이 형성된 반도체 기판을 유도 가열 장치에 배치하는 단계; 상기 유도 가열 장치에 배치된 컨트롤게이트전극 상에 교류 전류를 인가하여 자기장을 형성하는 단계; 및 상기 형성된 자기장에 의해 상기 컨트롤게이트전극의 온도를 상승시키는 단계를 포함하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 2 내지 도 6는 본 발명의 실시예에 따른 전하 트랩층을 갖는 불휘발성 메모리 소자의 형성방법을 설명하기 위해 나타내보인 도면들이다.
도 2를 참조하면, 반도체 기판(200) 위에 터널링층(205)을 형성한다. 터널링층(205)은 일정한 바이어스 하에서 전자 또는 홀(hole)과 같은 전하 캐리어들이 이후 형성될 전하 트랩층 내로 터널링하여 주입될 수 있도록 하는 역할을 한다. 이러한 터널링층(205)은 열산화(thermal oxidation) 방법 또는 라디칼 산화(radical oxidation) 방법을 이용하여 실리콘옥사이드(SiO2)막을 20Å 내지 30Å의 두께로 형성할 수 있다. 여기서 터닐링층(205)을 형성한 다음 반도체 기판(200)과의 계면 특성을 향상시키기 위해 아산화질소(N2O) 가스 또는 산화질소(NO) 가스 분위기에서 열처리를 진행하여 질화시킨다. 다음에 터널링층(205) 위에 전하 트랩층(210)을 형성한다. 전하 트랩층(210)은 실리콘나이트라이드(Silicon nitride)막으로 20Å 내지 100Å의 두께로 형성한다.
도 3을 참조하면, 전하 트랩층(210) 위에 차폐층(215)을 형성한다. 차폐층(215)은 이후 형성될 컨트롤게이트전극으로부터 전하를 저장하는 역할의 전하 트랩층(210)을 격리시켜 저장된 전하를 보존하는 역할을 한다. 또한 차폐층(215)은 컨트롤게이트전극으로부터 전계(electric field)를 형성시키는 역할을 한다. 이 차폐층(215)은 알루미늄옥사이드(Aluminum oxide, Al2O3)막을 50Å 내지 300Å의 두께로 형성한다. 여기서 차폐층(215)은 450℃ 내외의 공정 온도에서 원자층 증착(ALD; Atomic Layer Deposition) 방법을 이용하여 증착할 수 있다. 이때, 원자층 증착 방법을 이용하여 형성된 차폐층(215), 즉, 알루미늄 옥사이드막은 비정질(amorphous phase) 상태로 형성된다. 다음에 차폐층(215)이 형성된 반도체 기판(200) 상에 급속열처리(RTP; Rapid Thermal process)를 실시한다. 여기서 차폐층(215)에 실시하는 급속열처리는 600℃ 이하의 온도에서 진행하여 차폐층(215) 하부막, 예를 들어 터널링층(205) 및 반도체 기판(200)에 영향을 미치지 않도록 한다. 이러한 차폐층(215)은 알루미늄 옥사이드막 대신에 화학기상증착(CVD; Chemical Vapor Deposition) 방법을 이용하여 실리콘옥사이드(SiO2)막으로 형성할 수도 있다.
도 4를 참조하면, 차폐층(215) 위에 컨트롤게이트전극(220)을 형성한다. 컨트롤게이트전극(220)은 반도체 기판(200)의 채널영역으로부터 전자들이나 홀들이 전하 트랩층(210) 내의 트랩 사이트로 트랩되도록 일정한 크기의 바이어스를 인가하는 역할을 한다. 컨트롤게이트전극(220)은 전도도가 높은 물질로 형성하며, 폴리실리콘막 또는 금속막, 예를 들어 텅스텐(W)막으로 형성할 수 있다.
도 5를 참조하면, 반도체 기판(200) 상에 열처리를 진행하여 차폐층(215)의 막질을 치밀화시킨다. 여기서 열처리는 유도 가열(Induction heating) 방식에 의한 자체 발열에 의해 컨트롤게이트전극(220)을 가열하여 상기 컨트롤게이트전극(220)과 인접하는 차폐층(215)을 가열하는 방법으로 진행한다.
구체적으로, 유도 가열의 기본 개념은 전기적 전류(current)와 자기장(magnetic field)이 서로 상관관계를 갖는 것과 관련이 있다. 렌츠의 법칙(lenz's law)에 따르면 코일(coil)에 전류를 흘리면 자기장이 형성된다. 이러한 유도 자기장은 내부에 있는 도체(conductor)에 유도전류를 발생시킨다. 이때, 외부 코일에 직류 전류가 흐르는 경우에는 코일 내부에 존재하는 도체에 와상 전류(eddy current)가 발생하지 않으나, 교류 전류가 흐르면 내부 도체에 와상 전류가 발생하고 자체 발열이 발생하게 된다.
이러한 유도 가열 방식에 의한 자체 발열 방법을 적용하면, 먼저 유도 가열 장치를 이용하여 전도도(conductivity)가 높은 컨트롤게이트전극(220) 상에 열을 가하여 컨트롤게이트전극(220)의 온도를 상승시킨다. 이때, 컨트롤게이트전극(220)과 인접하는 차폐층(215)은 이 컨트롤게이트전극(220)으로부터 추가적인 열에너지(thermal energy)를 얻어 온도가 상승하게 된다. 그리고 이와 같이 상승된 온도에 의해 차폐층(215)의 막질은 비정질 상태에서 결정화가 진행되어 보다 치밀화된다. 여기서 유도 가열 방식은 물질의 전도도에 비례하므로 전도도가 상대적으로 낮은 반도체 기판(200)은 온도가 전달되는 양이 적어 추가로 상승하는 온도의 양이 미미하여 열에 의한 스트레스를 거의 받지 않는다. 이에 따라 반도체 기판(200)에 가해지는 열 스트레스는 최소화하면서 원하는 막, 예를 들어 차폐층(215)에 선택적으로 고온 열처리를 수행할 수 있다.
여기서 유도 가열 방식에 의한 자체 발열 방법은 반도체 기판(200) 상에 전 열처리(preheating)를 수행한 다음 진행할 수도 있다. 구체적으로, 퍼니스(furnace)에 의한 가열 방법 또는 반도체 기판(200)의 하부를 가열하는 방법을 이용하여 전 열처리를 진행한다. 이 전 열처리에 의해 반도체 기판(200)의 온도는 하부 막질이 영향을 받지 않는 온도, 예를 들어 200℃ 내지 900℃의 온도로 유지한다. 다음에 유도 가열 장치를 이용하여 컨트롤게이트전극(220) 상에 열을 가하면, 전도도가 높은 컨트롤게이트전극(220)은 반도체 기판(200)의 온도에서 더 높은 온도로 쉽게 올라간다. 그리고 컨트롤게이트전극(220)과 인접한 차폐층(215)에 컨트롤게이트전극(220)으로부터 추가적인 열에너지가 전달되면서 반도체 기판(200)의 온도보다 더 높은 온도, 예를 들어 1100℃ 내지 1200℃의 온도로 상승하게 된다. 이와 같이 상승된 온도에 의해 차폐층(215)의 막질은 보다 치밀화된다. 이때, 유도 가열 방식에 의한 자체 발열 방법 또는 전 열처리는 산화, 환원 또는 불활성 분위기에서 진행할 수 있다.
도 6을 참조하면, 반도체 기판(200) 위에 적층된 막들을 패터닝하여 게이트 스택(245)을 형성한다. 구체적으로, 컨트롤게이트전극(220) 위에 게이트 스택 형성영역을 정의하는 포토레지스트막 패턴(미도시함)을 형성한다. 다음에 이 포토레지스트막 패턴을 마스크로 하부 막들, 예를 들어 컨트롤게이트전극(220), 차폐층(215), 전하 트랩층(210) 및 터널링층(205)을 식각하여 게이트 스택(245)을 형성한다. 여기서 게이트 스택(245)은 컨트롤게이트전극 패턴(225), 차폐층 패턴(230), 전하 트랩층 패턴(235) 및 터널링층 패턴(240)을 포함하여 이루어진다.
본 발명의 실시예에서는 불활성 메모리 소자의 차폐층을 치밀화시키는 방법에 대하여 설명하였지만, 전도도가 높은 도전막와 막질을 치밀화시키고자 하는 절연막의 계면이 인접하고 있는 구조에서 다양하게 적용될 수 있다.
도 7a 내지 도 7c는 본 발명의 다른 실시예를 설명하기 위해 나타내보인 도면들이다.
도 7a 내지 도 7c를 참조하면, 반도체 기판(300) 상에 절연막(305)과 도전막(310)이 적층된 구조로 형성되어 있거나(도 7a 참조), 반도체 기판(300) 상에 도전막(310) 위에 절연막(305)이 증착된 구조로 형성되어 있거나(도 7b 참조) 또는 반도체 기판(300) 상에 제1 도전막(310a) 및 제2 도전막(310b)이 형성되어 있고, 상기 제1 도전막(310a) 및 제2 도전막(310b) 사이에 절연막(305)이 삽입된 구조로 형성되어 있다. 이러한 구조로 형성된 반도체 기판 상에 유도 가열 방식에 의한 자 체 발열 방법을 이용하여 열처리를 수행하면, 도전막(310)들의 온도가 상승하면서 도전막(310)과 인접하고 있는 절연막(305)들의 온도가 함께 상승하여 절연막의 막질을 치밀화시킬 수 있다.
본 발명에 따른 전하 트랩층을 갖는 불휘발성 메모리 소자의 형성방법은 유도 가열 방식을 이용하여 반도체 기판의 열 스트레스를 최소화하면서 원하는 박막에 선택적으로 고온의 열처리를 진행할 수 있다. 이에 따라 차폐층의 막질을 향상시켜 불휘발성 메모리 소자의 프로그램 및 소거 속도 및 데이터 보유 특성을 향상시킬 수 있다.
도 1은 종래 기술의 전하 트랩층을 갖는 불휘발성 메모리 소자를 개략적으로 나타내보인 도면이다.
도 2 내지 도 6는 본 발명의 실시예에 따른 전하 트랩층을 갖는 불휘발성 메모리 소자의 형성방법을 설명하기 위해 나타내보인 도면들이다.
도 7a 내지 도 7c는 본 발명의 다른 실시예를 설명하기 위해 나타내보인 도면들이다.

Claims (6)

  1. 반도체 기판 위에 터널링층, 전하 트랩층 및 차폐층을 형성하는 단계;
    상기 차폐층 상에 컨트롤게이트전극을 형성하는 단계;
    상기 컨트롤게이트전극에 열을 인가하는 단계; 및
    상기 열이 인가되어 온도가 상승한 컨트롤게이트전극과 인접하는 차폐층으로 상기 열이 전달되어 상기 차폐층의 막질을 치밀화시키는 단계를 포함하는 전하 트랩층을 갖는 불휘발성 메모리 소자의 형성방법.
  2. 제1항에 있어서,
    상기 차폐층은 알루미늄옥사이드막 또는 실리콘옥사이드막을 포함하여 형성하는 전하 트랩층을 갖는 불휘발성 메모리 소자의 형성방법.
  3. 제1항에 있어서,
    상기 컨트롤게이트전극을 형성한 다음 상기 컨트롤게이트전극에 열을 인가하는 단계 이전에, 상기 반도체 기판 상에 전 열처리를 수행하는 단계를 더 포함하는 전하 트랩층을 갖는 불휘발성 메모리 소자의 형성방법.
  4. 제3항에 있어서,
    상기 전 열처리는 퍼니스(furnace)에 의한 가열 방법 또는 반도체 기판의 하 부를 가열하는 방법을 이용하여 상기 반도체 기판의 온도를 200℃ 내지 900℃의 온도로 유지하는 전하 트랩층을 갖는 불휘발성 메모리 소자의 형성방법.
  5. 제3항에 있어서,
    상기 전 열처리는 산화, 환원 또는 불활성 분위기에서 진행하는 전하 트랩층을 갖는 불휘발성 메모리 소자의 형성방법.
  6. 제1항에 있어서, 상기 컨트롤게이트전극에 열을 인가하는 단계는,
    상기 컨트롤게이트전극이 형성된 반도체 기판을 유도 가열 장치에 배치하는 단계;
    상기 유도 가열 장치에 배치된 컨트롤게이트전극 상에 교류 전류를 인가하여 자기장을 형성하는 단계; 및
    상기 형성된 자기장에 의한 발열으로 상기 컨트롤게이트전극에 열이 인가되는 단계를 포함하는 전하 트랩층을 갖는 불휘발성 메모리 소자의 형성방법.
KR1020070135869A 2007-12-21 2007-12-21 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법 KR101003492B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070135869A KR101003492B1 (ko) 2007-12-21 2007-12-21 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법
US12/139,623 US7919371B2 (en) 2007-12-21 2008-06-16 Method for fabricating non-volatile memory device with charge trapping layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070135869A KR101003492B1 (ko) 2007-12-21 2007-12-21 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법

Publications (2)

Publication Number Publication Date
KR20090068018A KR20090068018A (ko) 2009-06-25
KR101003492B1 true KR101003492B1 (ko) 2010-12-30

Family

ID=40789160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070135869A KR101003492B1 (ko) 2007-12-21 2007-12-21 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법

Country Status (2)

Country Link
US (1) US7919371B2 (ko)
KR (1) KR101003492B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950477B1 (ko) * 2008-03-05 2010-03-31 주식회사 하이닉스반도체 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법
US10547015B2 (en) 2016-12-02 2020-01-28 The Research Foundation For The State University Of New York Fabrication method for fused multi-layer amorphous selenium sensor
US20220020635A1 (en) * 2018-11-14 2022-01-20 Northwestern University Nanoscale resolution, spatially-controlled conductivity modulation of dielectric materials using a focused ion beam

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008844A (ko) 1999-07-05 2001-02-05 윤종용 반도체 제조 공정에 사용되는 가열장치
KR20050061220A (ko) 2003-12-18 2005-06-22 홍익대학교부설과학기술연구소 교번 자기장을 이용한 유기 박막 트랜지스터의 유기막어닐링 방법
TWI257150B (en) 2005-02-03 2006-06-21 Powerchip Semiconductor Corp Non-volatile memory and fabricating method and operating method thereof
KR100753079B1 (ko) 2005-12-06 2007-08-31 주식회사 하이닉스반도체 비휘발성 메모리 소자의 형성 방법
JP4592580B2 (ja) 2005-12-19 2010-12-01 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US20090163014A1 (en) 2009-06-25
KR20090068018A (ko) 2009-06-25
US7919371B2 (en) 2011-04-05

Similar Documents

Publication Publication Date Title
KR100615093B1 (ko) 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법
KR100894098B1 (ko) 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
US6835621B2 (en) Method of fabricating non-volatile memory device having a structure of silicon-oxide-nitride-oxide-silicon
KR100950477B1 (ko) 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법
KR101033222B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법
TW200903643A (en) Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma processing apparatus
KR101027350B1 (ko) 다층의 블록킹막을 구비하는 비휘발성메모리장치 및 그제조 방법
KR101003492B1 (ko) 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법
US6767847B1 (en) Method of forming a silicon nitride-silicon dioxide gate stack
US7217972B2 (en) Semiconductor device
KR101153310B1 (ko) Ｍｏｓ형 반도체 메모리 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치
JP4358504B2 (ja) 不揮発性半導体記憶装置の製造方法
KR101008982B1 (ko) 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법
US20080093657A1 (en) Nonvolatile memory devices and methods of fabricating the same
US7553720B2 (en) Non-volatile memory device and fabrication method thereof
KR20080041478A (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US7893508B2 (en) Semiconductor device and manufacturing method thereof
JP4590744B2 (ja) 不揮発性半導体記憶素子及びその製造方法
KR20080010514A (ko) 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법
KR100445061B1 (ko) 반도체 소자의 제조방법
KR20080097006A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR20070058725A (ko) 불휘발성 메모리 소자의 제조 방법
JPWO2004023559A1 (ja) 半導体記憶装置及びその製造方法
KR20070106155A (ko) 비휘발성 메모리 소자의 제조방법
KR101259551B1 (ko) 결함이 적은 고유전율 터널 절연막을 포함하는 플래시 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee