KR100988227B1 - 강유전체 메모리장치 및 그 제조방법 - Google Patents

강유전체 메모리장치 및 그 제조방법 Download PDF

Info

Publication number
KR100988227B1
KR100988227B1 KR1020060085666A KR20060085666A KR100988227B1 KR 100988227 B1 KR100988227 B1 KR 100988227B1 KR 1020060085666 A KR1020060085666 A KR 1020060085666A KR 20060085666 A KR20060085666 A KR 20060085666A KR 100988227 B1 KR100988227 B1 KR 100988227B1
Authority
KR
South Korea
Prior art keywords
ferroelectric layer
temperature
semiconductor substrate
ferroelectric
layer
Prior art date
Application number
KR1020060085666A
Other languages
English (en)
Other versions
KR20070030127A (ko
Inventor
박병은
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to US11/721,599 priority Critical patent/US8120082B2/en
Priority to PCT/KR2006/003551 priority patent/WO2007032621A1/en
Priority to JP2008531008A priority patent/JP2009508351A/ja
Publication of KR20070030127A publication Critical patent/KR20070030127A/ko
Application granted granted Critical
Publication of KR100988227B1 publication Critical patent/KR100988227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

본 발명은 제조가 용이하고 저전압에서 동작하며 데이터 유지기간이 우수한 강유전체 메모리장치와 그 제조방법에 관한 것이다. 본 발명에 있어서는 실리콘 기판(1)상의 채널 영역(4)에 대응하는 부분에 강유전체층(60)이 형성된다. 이 강유전체층(60)은 예컨대 PVDF 등의 유기물로 이루어진다. 상기 유기물 강유전체층(60)은 1V 이하의 저전압에서 분극특성을 나타내고, 이 분극특성은 시간의 경과에 따라 변동되지 않고 일정 시간 이상 지속되게 된다.
따라서, 본 발명에 있어서는 저전압에서 동작이 가능하고, 또한 간단한 구조와 제조방법을 통해 제조할 수 있는 강유전체 메모리장치가 구현된다.
강유전체 메모리

Description

강유전체 메모리장치 및 그 제조방법{Ferroelectric memory device and method of manufacturing the same}
도 1은 종래의 MFS형 강유전체 메모리장치의 구조를 나타낸 단면도.
도 2는 종래의 MFIS형 강유전체 메모리장치의 구조를 나타낸 단면도.
도 3은 일반적인 유기물의 전압-용량 특성을 나타낸 특성 그래프.
도 4 및 도 5는 본 발명에 적용된 강유전체 유기물의 전압-용량 특성을 나타낸 특성 그래프.
도 6은 본 발명의 일실시예에 따른 강유전체 메모리장치의 구조를 나타낸 단면도.
도 7은 본 발명에 따른 강유전체 메모리의 제조방법을 설명하기 위한 플로우챠트.
*** 도면의 주요 부분에 대한 간단한 설명 ***
1 : 반도체 기판, 2 : 소오스 영역,
3 : 드레인 영역, 4 : 채널 영역,
6, 7, 8 : 전극, 60 : 유기물 강유전체층.
본 발명은 강유전체를 이용한 비휘발성 메모리장치에 관한 것으로, 특히 제조가 용이하고 저전압에서 동작하며 데이터 유지기간이 우수한 강유전체 메모리장치와 그 제조방법에 관한 것이다.
현재 강유전물질을 이용하여 트랜지스터 또는 메모리장치를 구현하고자 하는 연구가 많이 이루어지고 있다. 도 1은 강유전체를 이용한 MFS(Metal-Ferroelectric-Semiconductor)형 메모리장치의 전형적인 구조를 나타낸 단면도이다.
도 1에서 실리콘 기판(1)의 소정 영역에는 소오스 및 드레인 영역(2, 3)이 형성되고, 이 소오스 및 드레인 영역(2, 3) 사이의 채널영역(4)상에는 강유전체막 또는 강유전체층(5)이 형성된다. 이때 강유전체층(5)으로서는 예컨대 PZT(PbZrxTi1-xO3), SBT(SrBi2Ta2O9), BLT((Bi, La)4Ti3O12) 등의 강유전특징을 갖는 무기물이 이용된다. 그리고, 상기 소오스 및 드레인 영역(2, 3)과 강유전체층(5)의 상측에는 각각 금속재질의 소오스전극(6), 드레인전극(7) 및 게이트전극(8)이 형성된다.
상기한 구조로 된 강유전체 메모리는 게이트 전극(8)을 통해 인가되는 전압에 따라 강유전층(5)이 분극특성을 나타내고, 이러한 분극특성에 의해 소오스영역(2) 및 드레인영역(3)간에 도전채널이 형성되어 소오스전극(6)과 드레인전극(7)간에 전류가 흐르게 된다. 특히, 상기 구조에서는 게이트 전극(8)을 통해 인가되는 전압을 차단하는 경우에도 강유전체층(5)의 분극특성이 지속적으로 유지된다. 따라 서, 상기한 구조는 별도의 캐패시터를 구비하지 않고서도 단지 하나의 트랜지스터만으로 비휘발성 메모리를 구성할 수 있는 구조로서 주목받고 있다.
그러나, 상기한 구조로 된 강유전체 메모리에 있어서는 다음과 같은 문제가 있게 된다. 즉, 실리콘 기판(1)상에 강유전체층(5)을 직접적으로 형성하게 되면 강유전체층(5)의 형성시에 강유전체층(5)과 실리콘 기판(1)과의 경계면에 저품질의 천이층이 형성되고, 강유전체층(5) 중의 Pb, Bi와 같은 원소가 실리콘 기판(1)중에 확산됨으로써 고품질의 강유전체층을 형성하기 어렵게 된다. 그러므로, 강유전체층(5)의 분극특성, 다시말하면 강유전체 메모리의 데이터 유지시간이 매우 짧아지는 문제가 발생하게 된다.
따라서, 상기한 문제점을 고려하여 최근에는 도 2에 나타낸 바와 같이 실리콘 기판(1)과 강유전체층(5)의 사이에 주로 산화물로로 이루어진 버퍼층(20)을 형성하는 이른 바 MFIS(Metal-Ferroelectric-Insulator-Semiconductor)구조가 제안된 바 있다.
그러나, 상기한 MFIS형 강유전체 메모리는 우선 버퍼층(20)의 생성을 위해 추가적인 제조공정이 필요하고, 또한 그 데이터 유지효과도 크지 못하여 현재 실험실수준에 만들어진 우수한 결과물의 경우에도 데이터 유지시간이 30일을 넘지 못하고 있는 실정이다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 구조 및 제조공정이 간단하고, 데이터 유지시간을 획기적으로 제고할 수 있는 강유전체 메모리장 치를 제공함에 그 목적이 있다.
또한, 본 발명은 1V 이하의 저전압에서 동작할 수 있는 강유전체 메모리장치를 제공함에 다른 목적이 있다.
또한, 본 발명은 상기한 특징을 갖는 강유전체 메모리장치를 제조하는 방법을 제공함에 또 다른 목적이 있다.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 강유전체 메모리장치는 반도체 기판의 소정 영역에 형성되는 소오스 및 드레인 영역과, 상기 소오스 및 드레인 영역 사이에 형성되는 채널 영역, 상기 반도체 기판상의 상기 채널 영역에 대응하는 부분에 형성되는 유기물 강유전체층 및, 상기 소오스 영역과 드레인 영역 및 유기물 강유전체층 상에 각각 형성되는 소오스 전극과 드레인 전극 및 게이트 전극을 포함하여 구성되고, 상기 유기물 강유전체층은 반델발스결합이나 수소결합 중 어느 하나의 결합을 통해 반도체 기판과 결합되는 것을 특징으로 한다.
또한, 상기 유기물 강유전체층은 PVDF층인 것을 특징으로 한다.
또한, 상기 유기물 강유전체층은 폴리비닐리덴(PVDF), 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체, 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 중 적어도 하나를 포함하는 것을 특징으로 한다.
또한, 상기 유기물 강유전체층은 β상 결정을 갖는 것을 특징으로 한다.
또한, 상기 강유전체층은 1㎛ 이하의 막두께를 갖는 것을 특징으로 한다.
또한, 본 발명의 제2 관점에 따른 강유전체 메모리 제조방법은 반도체 기판 의 소정 영역에 소오스 및 드레인 영역을 형성하는 제1 단계와, 상기 소오스 및 드레인 영역의 사이에 채널 영역을 형성하는 제2 단계, 상기 반도체 기판상의 상기 채널 영역 부분에 1㎛ 이하의 막두께를 갖는 유기물 강유전체층을 형성하는 제3 단계 및, 상기 소오스 및 드레인 영역과 상기 유기물 강유전체층 상에 전극을 형성하는 제4 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 제3 단계는 반도체 기판을 소정의 표면처리용액으로 처리하는 표면처리단계와, 반도체 기판상에 유기물 강유전체층을 도포하는 강유전체층 형성단계를 포함하는 것을 특징으로 한다.
또한, 상기 표면처리용액은 반도체 기판의 표면에 H-기를 생성하는 것을 특징으로 한다.
또한, 상기 표면처리용액은 실란(Silianes), 아키-실란(Aki-Silianes), 아릴-실란(Aryl-Silianes), 불화 알킬-실란(Fluorinated Alkyl-Silianes), 페르플루오르 트리에톡시 실란(perfluorinated triethoxy Siliane), 헵타데카 블루오르데실 트리에톡시 실란(heptadeca fluorodecyl triethoxy Siliane) 용액 중 적어도 하나를 포함하는 한다.
또한, 상기 표면처리용액은 반도체 기판의 표면에 OH-기를 생성하는 것을 특징으로 한다.
또한, 상기 표면처리용액은 2-프로패놀(propanol) 용액에 KOH를 포화시킨 용액인 것을 특징으로 한다.
또한, 상기 표면처리용액은 H2SO4와 H2O2 를 혼합한 용액액인 것을 특징으로 한다.
또한, 상기 강유전체층의 결정구조를 β상으로 설정하는 강유전체층 상전이단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 강유전체층 상전이단계는 상기 강유전체층의 온도를 β상결정을 이루는 온도 이상으로 상승시키는 온도상승단계와, 상기 강유전체층의 온도를 β상결정 온도까지 단조적으로 감소시키는 제1 온도감하단계 및, 상기 강유전체층의 온도를 급속도로 강하시키는 제2 온도감하단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 강유전체층의 상전이단계는 상기 강유전체층의 온도를 β상결정을 이루는 온도로 상승시키는 온도상승단계와, 상기 강유전체층의 온도를 급속도로 강하시키는 온도강하단계를 포함하여 구성되는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
우선, 본 발명의 기본 개념에 대하여 설명한다.
상기한 바와 같이 현재 강유전체 메모리에 사용되고 있는 강유전성 물질로서는 PZT, SBT, BLT 등의 무기물이다. 그러나, 이러한 무기물은 시간에 따른 극성(분극)특성의 열화가 초래되어 데이터 유지시간을 길게 설정하는데 기본적으로 문제를 갖고 있다. 또한 이러한 무기물 강유전체는 가격이 고가이고, 박막형성에 고온처리가 필요함은 물론 막형성에 고가의 장비가 필요하다는 문제가 있다.
상기한 무기물 이외에 강유전 특성을 갖는 유기물로서 다양한 종류의 것이 알려져 있다. 이 중 대표적인 것으로서 폴리비닐리덴(PVDF)이나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체을 들 수 있고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체를 들 수 있다. 상기한 강유전성 유기물 중에 PVDF와 이들의 중합체, 공중합체, 또는 삼원공중합체가 유기물 반도체의 재료로서 많이 연구되고 있다.
일반적으로 강유전성 유기물을 메모리 장치의 재료로서 사용하기 위해서는 해당 유기물이 전압에 대하여 히스테리시스적인 극성특성을 갖추어야 한다. 그러나, 상기한 PVDF의 경우에는 도 3에 나타낸 바와 같이 인가전압에 따라 그 캐패시턴스가 증가하는 특성을 나타내고, 메모리 장치에 사용하기 적합한 히스테리시스적인 특성을 갖지 않는다.
본 발명자가 연구한 바에 따르면, PVDF의 경우에는 α, β, γ, δ의 4종류의 결정구조를 갖고 있는데, 이때 β상의 결정구조에서 양호한 히스테리시스 극성특성을 갖는 것으로 확인되었다. 이때, PVDF의 상결정을 β상으로 결정하기 위해서는 PVDF를 β상으로 상전이가 일어나는 예컨대 60~70℃의 온도, 바람직하게는 대략 65℃의 온도, 또는 PVDF가 β상을 나타내는 온도에서 PVDF를 급속 냉각시키는 방법으로 PVDF를 β상으로 결정하게 된다.
도 4 는 본 발명에 따라 생성된 PVDF 박막의 전압에 대한 분극특성을 나타낸 그래프로서, 이는 실리콘 기판상에 β상을 갖는 PVDF 박막을 형성하고, PVDF 박막상에 상부전극을 형성한 후, 실리콘 기판과 상부전극 사이에 소정의 전압을 인가하 여 측정한 결과이다. 특히, 도 4a는 PVDF 박막의 두께를 대략 10㎚, 도 4b는 PVDF 박막의 두께를 대략 60㎚로 형성한 경우를 나타낸 것으로서, 이들 박막은 예컨대 3,000rpm 이하의 스핀코팅법과 120℃ 이상의 어닐링처리를 통해 소정 두께의 PVDF 박막을 형성한 후, 핫플레이트(hot plate)상에서 PVDF 박막의 온도를 단조적으로 감소시키다가 예컨대 65℃ 온도에서 PVDF 박막을 급속 냉각시키는 방법을 통하여 형성하였다.
도 4에서 알 수 있는 바와 같이, 본 발명에 따라 생성된 PVDF 박막은 대략 0~1V의 사이에서 인가전압이 상승함에 따라 그 용량값이 감소하고, 다시 0~-1V의 사이에서 인가전압이 하강함에 따라 용량값이 상승하는 양호한 히스테리시스 특성을 갖는다.
또한, 도 5는 상기와 같이 생성된 PVDF 박막의 용량값이 시간에 따라 변화되는 정도를 측정한 그래프로서, 도 5a 및 도 5b는 각각 도 4a 및 도 4b에 대응되는 것이다.
도 5에서 알 수 있는 바와 같이, 본 발명에 따라 생성된 PVDF 박막은 시간에 따라 그 용량값이 변동되지 않고 일정 시간이상 일정하게 유지되는 것이 확인되었다.
따라서, 도 4 및 도 5로부터 확인된 바와 같이 본 발명에 따른 PVDF 박막은 다음과 같은 특징을 갖는다.
첫째 본 발명에 따른 PVDF 박막은 0V에서 일정 이상의 용량값을 나타낸다. 이는 외부에서 전압이 인가되지 않는 0V에서도 PVDF 박막의 분극값이 변경되지 않 고 유지되는 것을 의미한다. 즉, 본 발명에 따른 PVDF 박막은 비휘발성 메모리의 재질로서 유용하게 사용될 수 있다.
둘째, 본 발명에 따른 PVDF 박막은 1V 이하의 범위내에서도 메모리특성을 나타낸다. 즉, 매우 낮은 저전압으로 데이터 기록 및 삭제가 가능하게 된다. 즉, 본 발명에 따른 PVDF 박막은 저전압으로 동작하는 메모리장치를 구현하는 유용하게 사용될 수 있다.
셋째, 본 발명에 따른 PVDF 박막은 시간에 따라 그 용량값이 변동되지 않고 일정하게 유지되는 특성을 갖는다. 즉, 본 발명에 따른 PVDF 박막은 한번 기록된 데이터값을 일정 시간이상 유지하는 우수한 데이터유지특성을 갖는다.
이어, 도 6 및 도 7을 참조하여 본 발명에 따른 강유전체 메모리장치의 구조와 그 제조방법에 대하여 설명한다.
도 6는 본 발명에 따른 강유전체 메모리장치의 구조를 나타낸 단면도이다.
본 발명에 따른 메모리장치는 도 1에 나타낸 종래의 것과 마찬가지로 실리콘 기판(1)의 소정 영역에는 소오스 및 드레인 영역(2, 3)이 형성되고, 이 소오스 및 드레인 영역(2, 3) 사이의 채널영역(4)상에는 강유전체박막 또는 강유전체층(60)이 형성된다. 여기서 강유전체층(60)으로서는 상술한 바와 같이 강유전성 유기물이 사용된다. 이때 강유전성 유기물로서는 폴리비닐리덴(PVDF)이나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 이용되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 이용가능하다. 그리고, 상기 소오스 및 드레인 영역(2, 3)과 강유전체층(60)의 상측에는 각각 금속재질 또는 도전성 유기 물로 이루어진 소오스전극(6), 드레인전극(7) 및 게이트전극(8)이 형성된다.
도 6에 나타낸 구조에 있어서는 도 3의 MFIS 구조와 달리 버퍼층(20)이 제거되게 된다. 따라서, 실리콘 기판(1)상에 바로 강유전체층(60)과 각종 전극(6, 7, 8)을 형성하면 되므로 강유전체 메모리장치의 구조가 일반적인 트랜지스터의 구조와 같이 매우 간단해지게 된다.
한편, 도 7은 도 6에 나타낸 강유전체 메모리장치를 제조하는 공정을 나타낸 플로우챠트이다.
도 7에서, 우선 통상적인 방법을 통해 실리콘 기판(1)의 소정 영역에 소오스 영역(2) 및 드레인 영역(3)과 채널 영역(4)을 형성한다(ST1 단계).
이어, 상기 실리콘 기판(1)을 소정의 표면처리용액으로 처리한다(ST2 단계). 일반적으로 반도체 장치를 제조하는 경우에는 실리콘이나 GaAs 등의 반도체 기판을 사용하게 된다. 이들 반도체 기판은 통상 잉곳(ingot)으로부터 소정 두께로 반도체 기판을 절단한 후, 그 절단된 반도체 기판을 경면가공하여 사용하게 된다. 그런데, 이와 같이 반도체 기판을 경면가공하는 단계에서 반도체 기판상의 댕글링 본드가 절단되어 제거됨으로써 반도체 기판에 대한 유기물의 결합력이 현저히 저하되게 된다. 즉, 유기물 등의 재질이 반도체 기판상에 부착 및 적층되지 않는 문제가 발생하게 된다.
반도체 기판에 대한 유기물의 결합력이 낮게 되면 반도체 기판상에 일정 두께 이하의 박막을 형성할 수 없다. 즉, 유기물층의 막두께가 필연적으로 두꺼워지게 된다. 강유전체 메모리는 강유전층의 분극특성을 이용하여 비휘발성 메모리를 구현하도록 한 것이다. 그런데, 이와 같이 반도체 기판상에 적층되는 유기물층의 두께가 두꺼워지게 되면 해당 유기물층의 분극특성을 얻기 위해 유기물층에 고전압을 인가하여야 한다. 즉, 메모리 장치의 구동을 위해 고전압이 요구되는 문제가 발생하게 된다.
따라서, 일정 이하의 저전압에서 동작할 수 있는 유기물 강유전체 메모리를 구현하기 위해서는 필수적으로 강유전성 유기물층의 막두께를 일정 이하, 바람직하게는 1㎛ 이하의 박막으로 형성하는 것이 요구된다.
본 발명자가 연구한 바에 따르면, 일반적으로 유기물을 반도체 기판과 결합시키는데에는 반델발스결합이나 수소결합이 매우 유용한 수단이 될 수 있음이 확인되었다. 그리고, 상기한 반델발스결합이나 수소결합을 위해서는 반도체 기판의 표면에 H-기나 OH-기를 형성하는 것이 바람직하다.
본 발명자는 반도체 기판상에 H-기 및 OH-기를 생성하기 위해 다양한 실험을 하였는데, 그 결과 H-기나 OH-기의 생성에는 예컨대 실란(Silanes)이나, KOH, 또는 H2SO4와 H2O2 의 혼합액을 이용할 수 있음이 확인되었다. 보다 구체적으로, H-기의 생성에는 실란(Silianes), 아키-실란(Aki-Silianes), 아릴-실란(Aryl-Silianes), 불화 알킬-실란(Fluorinated Alkyl-Silianes), 페르플루오르 트리에톡시 실란(perfluorinated triethoxy Siliane), 헵타데카 블루오르데실 트리에톡시 실란(heptadeca fluorodecyl triethoxy Siliane) 용액 등을 이용하는 것이 가능하고, OH-기의 생성에는 2-프로패놀(propanol) 용액에 KOH를 포화시킨 용액이나, H2SO4와 H2O2 를 소정 비율로 혼합한 용액을 이용할 수 있다. 물론, 이러한 표면처리용액으로서는 상기한 용액 이외에 반도체 기판에 H-기나 OH-기를 생성할 수 있는 어떠한 것을 사용할 수 있다.
상기한 표면처리용액을 이용하여 실시콘 기판(1)의 표면을 처리한 후에는 예컨대 질소를 사용하는 에어건(air gun)을 이용하여 실리콘 기판을 건조시킨다. 그리고, 예컨대 스핀코팅법, 진공증착법, 스크린 프린팅법, 젯트 프린팅법 또는 LB(Langmuir-Blodgett)법 등을 이용하여 기판(1)상에 유기물 강유전체를 도포한 후, 예컨대 불산(HF) 희석용액 등의 에칭용액을 이용하여 게이트 영역을 제외한 불필요한 부분을 제거하여 강유전체층(60)을 형성한다(ST3 단계).
특히, 상기 강유전체층(60)을 형성한 후에는 핫플레이트상에 기판(1)을 올려 놓고 기판(1)의 온도가 소정 온도 이상으로 상승하도록 열을 가하게 된다. 이때 핫플레이트의 온도는 강유전체층(60)의 결정구조가 β상을 이루는 온도 이상이 되도록 설정된다.
이어, 핫플레이트를 제어하여 기판(1)의 온도를 단조적으로 감소시키고, 기판(1)의 온도, 보다 정확하게는 강유전체층(60)의 온도가 예컨대 60~70℃, 바람직하게는 65℃, 즉 강유전체가 β상을 이루는 온도에 도달하게 되면, 상기 기판(1)의 온도를 급속도로 냉각시킴으로써 강유전체층(60)의 결정구조가 β상으로 고정되도록 하게 된다.
이후, 상기 결과구조상에 드레인전극(6), 소스전극(7) 및 게이트전극(8)을 형성하여 메모리장치를 구성하게 된다(ST4 단계).
이상으로 본 발명에 따른 실시예를 설명하였다. 그러나, 본 발명은 상술한 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
즉, 예를 들어, 상기 실시예에서는 기판(1)상에 강유전체층(60), 즉 PVDF층을 형성한 후, 이 PVDF층이 β상을 나타내는 온도에서 기판(1)을 급속히 냉각시키는 방법으로 PVDF층의 결정구조를 β상으로 결정하게 된다.
그런데, 이와 같은 방법으로 메모리장치를 제조하는 경우, 강유전체층(60)을 생성한 후 이 위에 다시 각종 전극(6, 7, 8)을 형성할 때 기판(1)에 가해지는 열에 의해 강유전체층(60)의 결정구조가 변경될 우려가 있게 된다.
따라서, 강유전체층(60)을 형성하고나서 바로 강유전체층(60)의 결정구조를 설정하지 않고, 소오스전극(6), 드레인전극(7) 및 게이트전극(8)을 형성하여 모든 메모리 제조공정이 완료된 후에 강유전체층(60)의 결정구조를 설정하는 방법이 바람직할 수 있다.
또한, 상술한 실시에에서는 기판(1)상에 H-기나 OH-기를 형성하기 위하여 실란(Silanes)이나, KOH, 또는 H2SO4와 H2O2 의 혼합액을 이용하는 것에 대하여 설명하였다. 그러나, 본 발명은 기판과 유기물간에 반델발스결합이나 수소결합을 도모할 수 있는 어떠한 표면처리용액도 사용가능하다.
또한, 기판(1)상에 유기물층을 적층시키는 방법으로서도 증착, 스퍼터링법, 스핀코팅법 이외에 현재 이용가능한 모든 적층방법을 사용할 수 있다.
또한, 본 발명이 적용되는 기판(1)으로서도 실리콘 기판에 한정되지 않고, GaAs 기판이나 그 밖에 반도체장치를 제조하는데 이용되는 다른 어떠한 기판을 사용할 수 있다.
본 발명은 본원 청구범위에 의해서만 한정될 수 있을 것이다.
이상 설명한 바와 같이 본 발명에 의하면, 하나의 간단한 트랜지스터 구조를 통해 비휘발성 메모리가 구현된다. 따라서, 비휘발성 메모리의 제조가격 및 제조공정이 매우 간단화 되게 된다.
또한, 본 발명에 의하면, 유기물 강유전체층의 분극특성이 1V 이하에서 결정되므로 매우 저전압에서 동작하는 비휘발성 메모리를 구현할 수 있게 된다.
또한, 본 발명에 의하면 동일한 방식 및 구조를 통해 매우 저전압에서 동작하는 강유전체 트랜지스터를 구현할 수 있게 된다.

Claims (15)

  1. 반도체 기판의 소정 영역에 형성되는 소오스 및 드레인 영역과,
    상기 소오스 및 드레인 영역 사이에 형성되는 채널 영역,
    상기 반도체 기판상의 상기 채널 영역에 대응하는 부분에 형성되는 유기물 강유전체층 및,
    상기 소오스 영역과 드레인 영역 및 유기물 강유전체층 상에 각각 형성되는 소오스 전극과 드레인 전극 및 게이트 전극을 포함하여 구성되고,
    상기 유기물 강유전체층은 반델발스결합이나 수소결합 중 어느 하나의 결합을 통해 반도체 기판과 결합되고,
    상기 유기물 강유전체층은 β상 결정을 갖는 PVDF층인 것을 특징으로 하는 강유전체 메모리장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 강유전체층은 1㎛ 이하의 막두께를 갖는 것을 특징으로 하는 강유전체 메모리장치.
  6. 반도체 기판의 소정 영역에 소오스 및 드레인 영역을 형성하는 제1 단계와,
    상기 소오스 및 드레인 영역의 사이에 채널 영역을 형성하는 제2 단계,
    상기 반도체 기판상의 상기 채널 영역 부분에 1㎛ 이하의 막두께를 갖는 유기물 강유전체층으로서 PVDF층을 형성하는 제3 단계 및,
    상기 소오스 및 드레인 영역과 상기 유기물 강유전체층 상에 전극을 형성하는 제4 단계를 포함하고,
    상기 강유전체층의 결정구조를 β상으로 설정하는 강유전체층 상전이단계를 포함하여 구성되는 것을 특징으로 하는 강유전체 메모리 제조방법.
  7. 제6항에 있어서,
    상기 제3 단계는 반도체 기판을 소정의 표면처리용액으로 처리하는 표면처리단계와,
    반도체 기판상에 유기물 강유전체층을 도포하는 강유전체층 형성단계를 포함하는 것을 특징으로 하는 강유전체 메모리 제조방법.
  8. 제7항에 있어서,
    상기 표면처리용액은 반도체 기판의 표면에 H-기를 생성하는 것을 특징으로 하는 강유전체 메모리 제조방법.
  9. 삭제
  10. 제7항에 있어서,
    상기 표면처리용액은 반도체 기판의 표면에 OH-기를 생성하는 것을 특징으로 하는 강유전체 메모리 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제6항에 있어서,
    상기 강유전체층 상전이단계는 상기 강유전체층의 온도를 β상결정을 이루는 온도 이상으로 상승시키는 온도상승단계와,
    상기 강유전체층의 온도를 β상결정 온도까지 단조적으로 감소시키는 제1 온도감하단계 및,
    상기 강유전체층의 온도를 급속도로 강하시키는 제2 온도감하단계를 포함하여 구성되는 것을 특징으로 하는 유기물을 이용한 강유전체 메모리의 제조방법.
  15. 제6항에 있어서,
    상기 강유전체층의 상전이단계는 상기 강유전체층의 온도를 β상결정을 이루는 온도로 상승시키는 온도상승단계와,
    상기 강유전체층의 온도를 급속도로 강하시키는 온도강하단계를 포함하여 구성되는 것을 특징으로 하는 유기물을 이용한 메모리장치의 제조방법.
KR1020060085666A 2005-09-12 2006-09-06 강유전체 메모리장치 및 그 제조방법 KR100988227B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/721,599 US8120082B2 (en) 2005-09-12 2006-09-07 Ferroelectric memory device and method for manufacturing the same
PCT/KR2006/003551 WO2007032621A1 (en) 2005-09-12 2006-09-07 Ferroelectric memory device and method of manufacturing the same
JP2008531008A JP2009508351A (ja) 2005-09-12 2006-09-07 強誘電体メモリ装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050084571 2005-09-12
KR20050084571 2005-09-12

Publications (2)

Publication Number Publication Date
KR20070030127A KR20070030127A (ko) 2007-03-15
KR100988227B1 true KR100988227B1 (ko) 2010-10-18

Family

ID=38101998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085666A KR100988227B1 (ko) 2005-09-12 2006-09-06 강유전체 메모리장치 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP2009508351A (ko)
KR (1) KR100988227B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160032515A (ko) 2014-09-16 2016-03-24 서울시립대학교 산학협력단 금속섬유 제조방법을 이용한 강유전체층의 제조방법
KR20160069932A (ko) 2014-12-09 2016-06-17 서울시립대학교 산학협력단 강유전체를 이용한 화이버 제조방법
KR20160069931A (ko) 2014-12-09 2016-06-17 서울시립대학교 산학협력단 화이버 제조방법을 이용한 강유전체층의 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984182B1 (ko) * 2008-04-14 2010-09-28 삼성전자주식회사 비휘발성 메모리 장치 및 이의 제조 방법
KR101449755B1 (ko) * 2008-06-13 2014-10-13 서울시립대학교 산학협력단 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR101148798B1 (ko) * 2010-02-26 2012-05-24 연세대학교 산학협력단 누설 전류를 억제하는 수단이 구비된 강유전체 메모리 소자 및 그 강유전체 메모리 소자의 제조 방법
KR101705963B1 (ko) * 2015-01-26 2017-02-10 서울시립대학교 산학협력단 압전섬유를 이용하는 타이어코드와 스판덱스, 이를 이용하는 에너지 하베스팅 장치 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040064733A (ko) * 2001-12-10 2004-07-19 띤 필름 일렉트로닉스 에이에스에이 집적 트랜지스터/메모리 구조의 매트릭스-어드레스가능어레이

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040064733A (ko) * 2001-12-10 2004-07-19 띤 필름 일렉트로닉스 에이에스에이 집적 트랜지스터/메모리 구조의 매트릭스-어드레스가능어레이

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160032515A (ko) 2014-09-16 2016-03-24 서울시립대학교 산학협력단 금속섬유 제조방법을 이용한 강유전체층의 제조방법
KR20160069932A (ko) 2014-12-09 2016-06-17 서울시립대학교 산학협력단 강유전체를 이용한 화이버 제조방법
KR20160069931A (ko) 2014-12-09 2016-06-17 서울시립대학교 산학협력단 화이버 제조방법을 이용한 강유전체층의 제조방법

Also Published As

Publication number Publication date
JP2009508351A (ja) 2009-02-26
KR20070030127A (ko) 2007-03-15

Similar Documents

Publication Publication Date Title
KR100988227B1 (ko) 강유전체 메모리장치 및 그 제조방법
US5821005A (en) Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate
US8120082B2 (en) Ferroelectric memory device and method for manufacturing the same
US6197600B1 (en) Ferroelectric thin film, manufacturing method thereof and device incorporating the same
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
US6080593A (en) Method of manufacturing ferroelectric memory
US6507060B2 (en) Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same
JP2004296681A (ja) 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタおよび強誘電体キャパシタの製造方法ならびに強誘電体メモリ
US20080027196A1 (en) Organic Material For Ferroelectric Semiconductor Device
JPH104181A (ja) 強誘電体素子及び半導体装置
JP4488661B2 (ja) 強誘電体キャパシタの製造方法
JP3292795B2 (ja) 半導体メモリ素子の製造方法
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
JP2007134354A (ja) 有機強誘電体キャパシタの製造方法、有機強誘電体キャパシタ、有機強誘電体メモリ、および電子機器
JP2004335491A (ja) 強誘電体膜と強誘電体膜の製造方法および強誘電体キャパシタならびに強誘電体メモリ
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JP2001338834A (ja) 誘電体キャパシタの製造方法
JPH0823073A (ja) 強誘電体薄膜キャパシタおよびその製造方法
KR20130021534A (ko) 엠에프아이에스형 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법
JP2001077372A (ja) 薄膜トランジスタ
JP2010219455A (ja) 絶縁ゲート型半導体装置の製造方法
JP2002289808A (ja) 強誘電体薄膜素子の作製方法
KR20030036405A (ko) 강유전체와 지에이엔 반도체막의 이종접합구조 및제조방법, 이를 이용한 전계효과 트랜지스터
KR20040079884A (ko) 갈륨나이트라이드를 기판으로한 페로브스카이트 구조의강유전체 박막트랜지스터 및 그 제조방법
KR100470834B1 (ko) 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141013

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151006

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170712

Year of fee payment: 7

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee