KR100985270B1 - 기판스테이지 및 열처리장치, 기판스테이지의 제조방법 - Google Patents

기판스테이지 및 열처리장치, 기판스테이지의 제조방법 Download PDF

Info

Publication number
KR100985270B1
KR100985270B1 KR1020070074364A KR20070074364A KR100985270B1 KR 100985270 B1 KR100985270 B1 KR 100985270B1 KR 1020070074364 A KR1020070074364 A KR 1020070074364A KR 20070074364 A KR20070074364 A KR 20070074364A KR 100985270 B1 KR100985270 B1 KR 100985270B1
Authority
KR
South Korea
Prior art keywords
substrate
stage
substrate stage
board
mounting surface
Prior art date
Application number
KR1020070074364A
Other languages
English (en)
Other versions
KR20080010320A (ko
Inventor
타다히로 오미
유스케 무라오카
야스요시 미야지
야스시 나가시마
Original Assignee
가부시끼가이샤 퓨처 비전
고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 퓨처 비전, 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 filed Critical 가부시끼가이샤 퓨처 비전
Publication of KR20080010320A publication Critical patent/KR20080010320A/ko
Application granted granted Critical
Publication of KR100985270B1 publication Critical patent/KR100985270B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/16—Pretreatment, e.g. desmutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

[과제] 높은 내마모성을 갖는 동시에, 박리대전(剝離帶電)이 생기지 않는 기판스테이지를 제공한다.
[해결 수단] 스테이지본체(11)에 형성된 기판(W)을 재치하기 위한 재치면(12)에, 엠보스가공에 의해 소정의 엠보스형상(E)을 형성한 다음, 양극산화처리에 의해 비결정상태의 알루미나피막(A)을 형성한다. 비결정구조의 알루미나피막(A)은, 치밀하면서 강고하다. 이 때문에, 높은 내마모성을 갖는 동시에, 박리대전을 거의 방지할 수 있다.
Figure R1020070074364
알루미나피막, 기판스테이지

Description

기판스테이지 및 열처리장치, 기판스테이지의 제조방법{SUBSTRATE STAGE AND HEAT TREATMENT APPARATUS, AND MANUFACTURING METHOD OF THE SAID STAGE}
이 발명은, 반도체기판, 액정표시장치용 유리기판, 포토마스크(photomask)용 유리기판, 플라즈마 표시용 유리기판, 광디스크용 기판 등(이하, 간단히「기판」이라 한다)을 재치(載置)하기 위한 스테이지, 및 그것을 이용한 열처리장치에 관한 것이다.
기판에 대하여 각종의 처리를 하는 기판처리장치(예컨대, 열처리장치, 세정처리장치, 현상처리장치 등)에 있어서는, 피처리기판을 재치하기 위한 스테이지가 필요하게 된다. 특히, 열처리장치에 있어서 이용되는 스테이지는, 열전도율이 양호한 금속, 예컨대 알루미늄을 이용하여 형성되는 것이 많다. 그렇지만, 알루미늄제의 스테이지는 다음과 같은 결점을 갖고 있다.
제1의 결점은, 내마모성이 모자라는 점이다, 즉, 알루미늄은 비교적 부드러운 재질이기 때문에, 재치면(載置面)에 알루미늄이 노출한 상태에서 스테이지의 사용을 계속하면, 기판을 반복하여 재치함에 따라서 그 재치면이 쉽게 마모해린다. 이 결과, 알루미늄제의 스테이지는, 내구성이 모자란 것이 되어버린다. 또한, 스테이지 자체가 마모함으로써 스테이지가 오염물질의 발생원인이 되어버리는 문제도 생겼다.
제2의 결점은, 박리대전(剝離帶電)이 현저하게 발생하는 점이다. 박리대전이란, 유리 등의 절연재료로 이루어지는 기판을 도전성재료인 금속제의 스테이지로부터 박리할 때에, 기판에 부(負)의 전하(혹은 정(正)의 전하)가 발생해버리는 현상이다. 기판 위로 발생한 이 부전하(혹은 정전하)는, 기판표면에 형성된 소자의 파괴나 오염물질의 흡착 등의 원인이 되기 때문에, 박리대전의 방지는 알루미늄제 스테이지에 있어서 중요한 과제가 되어 있다. 또한, 기판이 부(負)로 대전할지 정(正)으로 대전할지는 스테이지의 재료와의 조합, 즉 대전열에 의해 결정된다.
알루미늄제의 스테이지가 갖는 상기의 결점을 해소하기 위해, 각종의 기술이 고안되고 있다.
예컨대, 기판과 스테이지의 접촉면적을 단계적으로 줄임으로써, 박리시에 생기는 정전기를 억제하는 기술이 고안되어 있다. 여기에서는, 스테이지의 재치면을 분할하고, 각 부분을 순차적으로 기판으로부터 박리하는 구성에 의해, 기판의 단계적 박리를 실현하고 있다 [특허문헌1참조].
또한 예컨대, 알루미늄제의 스테이지 표면에 절연체인 알루미나(Al203)의 피막을 생성함으로써 스테이지의 내마모성을 향상시키는 동시에 박리대전을 방지하는 기술이 고안되어 있다. 예컨대, 산화 알루미늄 입자를 아음속(亞音速)정도로 피막 위치를 향하여 분사함으로써, 해당 위치에 미세한 결정자(結晶子)의 접합물로서 퇴적시키는 것에 따라 다결정구조를 갖는 알루미나의 박막을 생성하는 기술이 고안되 어 있다[특허문헌2참조].
[특허문헌1]일본특허공개 평11-251257호 공보
[특허문헌2]일본특허공개 2002-190512호 공보
종래 행해지고 있었던 각 기술에 있어서는, 기판스테이지의 내마모성의 향상 및 박리대전의 저감이라는 각 점에 대하여 일응의 효과는 얻을 수 있지만, 어느 쪽의 기술에 있어서도, 충분한 효과를 얻는 것은 불가능했다.
특허문헌1에 기재된 기술에서는, 기판과 스테이지의 박리를 단계적으로 함으로써, 박리를 한 번에 할 경우에 비교하여 박리대전을 상대적으로 저감하고 있다. 그렇지만, 박리대전을 완전히 방지할 수는 없었다.
또한, 특허문헌2에 기재된 기술에 의하면, 입계층(粒界層)의 영향을 저감하는 연구가 이루어지고 있지만, 다결정구조인 한 그 영향이 전혀 없다고 단언할 수 없었다. 즉, 다결정구조의 알루미나피막의 경우, 스테이지의 사용을 거듭함에 따라서, 개개의 결정립(結晶粒) 사이의 경계(粒界)에 틈(空隙)이 생기고, 깨어짐을 발생시키는 원인이 된다. 특히, 열적 충격을 받았을 경우, 이러한 깨어짐은 현저하게 생겨버려서, 드디어는 피막의 박리에 이르러 버린다. 더구나, 이 틈을 통해 기판과 스테이지의 알루미늄 영역이 도통(道通)하게 되어 버림으로써, 박리대전의 방지효과도 잃어버린다.
이 발명은, 상기 과제에 비추어 이루어진 것으로, 높은 내마모성을 갖는 동 시에, 박리대전이 생기지 않는 기판스테이지를 제공하는 것을 목적으로 하고 있다.
청구항1에 기재된 발명은, 흡인공(吸引孔)으로 기판을 흡인하여 상기 기판을 재치하는 진공흡착 방식의 기판스테이지로서, 스테이지본체와, 상기 스테이지본체의 기판의 재치면(載置面)에, 비수용매(非水溶媒)를 함유하는 중성의 전해액(단, 5＜pH＜9)을 사용한 양극(陽極)산화에 의해 형성된, 수 100㎚의 두께를 가지는 비결정 상태의 알루미나의 박리대전(剝離帶電) 방지용 피막을 갖는다.
청구항2에 기재된 발명은, 청구항1에 기재된 기판스테이지로서, 상기 재치면에 엠보스형상이 형성되어 있다.
청구항3에 기재된 발명은, 청구항2에 기재된 기판스테이지로서, 상기 엠보스형상에 있어서의 정상면(頂上面)의 총 면적이, 상기 재치면의 전 면적의 50％미만이다.
청구항4에 기재된 발명은, 청구항2 또는 청구항3에 기재된 기판스테이지로서, 상기 엠보스형상에 있어서의 정상면의 형상이 원형이다.
청구항5에 기재된 발명은, 청구항4에 기재된 기판스테이지로서, 상기 원형의 지름이 5mm미만이다.
청구항6에 기재된 발명은, 청구항2에 기재된 기판스테이지로서, 상기 엠보스형상의 볼록부(凸部)의 높이가 100μm미만이다.
청구항7에 기재된 발명은, 청구항1에 기재된 기판스테이지로서, 상기 스테이지본체가 순 알루미늄 또는 알루미늄 합금에 의해 형성되어 있다.
청구항10에 기재된 발명은, 기판을 냉각 혹은 가열하기 위한 열처리장치로서, 상기 열처리장치가, 기판을 재치하는 기판스테이지를 구비하며, 상기 기판스테이지가, 흡인공(吸引孔)으로 기판을 흡인하여 상기 기판을 재치하는 진공흡착 방식의 기판스테이지이며, 스테이지본체와, 상기 스테이지본체의 기판의 재치면(載置面)에, 비수용매(非水溶媒)를 함유하는 중성의 전해액(단, 5＜pH＜9)을 사용한 양극(陽極)산화에 의해 형성된, 수 100㎚의 두께를 가지는 비결정 상태의 알루미나의 박리대전(剝離帶電) 방지용 피막을 갖는다.
청구항11에 기재된 발명은, 청구항10에 기재된 열처리장치로서, 상기 재치면에 엠보스형상이 형성되어 있다.
청구항1에 기재된 발명에서는, 스테이지본체에 형성된 기판의 재치면에 비결정상태의 알루미나의 피막이 형성되어 있다. 비결정상태의 알루미나피막은, 치밀하면서 강고(强固)하기 때문에, 높은 내마모성을 갖는 동시에, 박리대전을 방지할 수 있다.
청구항2에 기재된 발명에서는, 엠보스형상이 형성된 재치면에, 비결정상태의 알루미나의 피막이 형성되어 있다. 이 때문에, 박리대전을 방지하면서, 양호한 온도분포를 얻을 수 있다.
청구항10에 기재된 발명에서는, 스테이지본체에 비결정상태의 알루미나의 피막이 형성된 기판스테이지를 구비한다. 이 때문에, 기판의 냉각처리 혹은 가열처리에 있어서 박리대전의 발생을 방지할 수 있다.
청구항11에 기재된 발명에서는, 기판스테이지에 있어서 양호한 온도분포를 얻을 수 있으므로, 기판을 균질하게 가열 혹은 냉각할 수 있다.
<1. 기판지지장치>
도 1, 도 2, 도 3을 참조하면서, 이 발명에 관한 기판스테이지(10)를 이용하여 구성된 기판지지장치(1)의 구성에 대하여 설명한다. 도 1은 이 발명에 관한 기판지지장치(1)의 개략사시도이다. 도 2는 도 1에 나타내는 기판지지장치(1)의 횡단면도이다. 도 3은, 기판스테이지(10)의 일부확대도이다.
기판지지장치(1)는, 각종의 기판처리장치(예컨대, 기판을 가열, 냉각하는 열처리장치, 기판에 대한 약액(藥液)이나 세정액 등의 도포처리를 하는 현상처리장치나 세정처리장치, 기판을 각 처리장치 사이에서 반송하는 기판반송장치)에 있어서 피처리기판을 지지하기 위한 장치로서 이용할 수 있다.
도 1을 참조한다. 기판지지장치(1)는, 기판스테이지(10)와, 기판승강기구(20)와, 기판고정기구(30)를 갖고 있다.
기판스테이지(10)는, 직방체(直方體)모양으로 형성된 알루미늄제, 구체적으로는 순 알루미늄 또는 알루미늄 합금의 판인 스테이지본체(11)를 갖고 있다. 알루미늄 합금으로서는, Al-Mg합금이 바람직하고, 더 바람직하게는 Al-Mg-Zr합금이 사용되며, 이하의 실시예에서 스테이지본체(11)는 Al-Mg-Zr합금제이다. 스테이지본체(11)는, 기판(W)을 재치하기 위한 재치면(12)을 갖고 있다. 또한, 도 1에 있어서는 그 도시를 간략화하고 있지만, 이 재치면(12)에는 , 그 전면에 걸쳐, 도 2, 도 3에 나타내는 것 같은 엠보스형상(E)이 엠보스가공에 의해 형성되는 동시에, 비결정상태의 알루미나피막(A)이 형성되어 있다. 엠보스가공형상(E)과 알루미나피막(A)에 관하여는 뒤에 설명한다.
재치면(12)은, 재치되는 기판(W)의 크기보다 약간 큰 면적을 갖는 평면이다.
재치면(12)의 소정 위치에는, 핀구멍 및 흡인공(吸引孔)으로서 기능하는 관통공(貫通孔)(13)이 소정 개수 형성되어 있다. 관통공(13)은 스테이지본체(11)를 관통하여 형성된 구멍이다.
기판승강기구(20)는, 기판(W)을 재치면(12)에 재치하는 동시에 재치면(12)으로부터 이간(離間)시키기 위한 기능부이며, 소정 개수의 리프트 핀(21)과, 리프트 핀 구동부(22)를 갖고 있다.
리프트 핀(21)은, 도 2에 도시한 바와 같이, 관통공(13)에 각각 하부로부터 관입된 핀이다. 리프트 핀(21)은, 그 상단이 재치면(12)과 동일 수평위치 (혹은 재치면(12)보다 아래쪽의 위치)에 있는 격납위치(P1)(도 2의 실선위치)와, 그 상단이 재치면(12)보다 돌출하는 돌출위치(P2)(도 2의 가상선 위치)의 사이에서 승강가능하다.
리프트 핀 구동부(22)는, 각 리프트 핀(21)을 동기(同期)하여 오르게 하기 위한 구동부이다. 리프트 핀 구동부(22)가, 각 리프트 핀(21)을 돌출위치(P2)로부터 격납위치(P1)로 이동시킴으로써, 기판(W)을 재치면(12)에 재치할 수 있다(화살표 AR210). 또한, 리프트 핀 구동부(22)가, 각 리프트 핀(21)을 격납위치(P1)로부터 돌출위치(P2)로 이동시킴으로써, 기판(W)을 재치면(12)으로부터 이간할 수 있다(화살표 AR210)
기판고정기구(30)는, 재치면(12)에 재치된 기판(W)을 고정하기 위한 기능부이며, 흡착배관(31)과, 진공펌프(32)와, 개폐밸브(33)를 갖고 있다.
흡착배관(31)은, 선단이 관통공(13)의 각각에 연통하는 동시에, 말단에 진공 펌프(32)가 접속된 배관이다. 또한, 흡착배관(31)의 도중에는, 개폐밸브(33)가 배치되어 있다.
개폐밸브(33)를 열림위치로 두는 동시에 진공펌프(32)를 구동하면, 관통공(13)내의 압력이 내려간다. 이것에 의해, 재치면(12)에 재치된 기판(W)을 고정 흡착할 수 있다.
또, 기판스테이지(10)내에, 냉각관로(冷却管路)를 사행(蛇行)상태로 매설하는 동시에, 해당 냉각관로 내에 냉매 등을 순환 이동시킴으로써, 기판스테이지(10)를 콜드 플레이트로서 기능하게 하여도 좋다. 마찬가지로, 기판스테이지(10)를 가열하는 히터 등의 가열수단을 더 구비함으로써, 기판스테이지(10)를 핫플레이트로서 기능하게 하여도 좋다.
또한, 상기에 있어서는, 관통공(13)을 핀구멍 및 흡인공으로서 기능하게 하는 구성으로 하고 있지만, 핀구멍으로서 기능하는 관통공과 흡인공으로서 기능하는 관통공을 별도 설치하는 구성으로 하여도 좋다.
또한, 상기에 있어서는, 스테이지본체(11)는, A1-Mg-Zr합금에 의해 형성되어 있는 것으로 했지만, 그 밖의 재질, 예컨대, 알루미나(산화 알루미늄(A1203))에 의해 형성해도 좋다.
<2.재치면의 표면처리>
이 실시형태에 관한 기판스테이지(10)의 재치면(12)에는, 도 2, 도 3에 도시한 바와 같이, 엠보스가공에 의해 소정의 엠보스형상(E)이 형성되는 동시에, 비결 정상태의 알루미나피막(A)이 형성되어 있다. 도 4는, 재치면(12)의 가공의 처리순서를 나타내는 플로우챠트이다.
처음에, 재치면(12)에 엠보스가공을 행하여 소정의 엠보스형상(E)을 형성한다(스텝S1). 이 엠보스가공의 표면처리는, 재치면(12)의 표면의 거칠기가 μm레벨에서 제어가능한 정밀기계가공에 의해 하는 것이 바람직하다.
계속하여, 엠보스가공이 행해진 재치면(12)에 대하여, 양극산화(陽極酸化)처리에 의해 비결정상태의 알루미나피막(A)을 형성한다(스텝S2).
이하에 있어서, 스텝S1에 있어서 형성되는 엠보스형상(E) 및 스텝S2에 있어서 행하여지는 양극산화처리에 대하여 설명한다.
<2-1. 엠보스형상>
엠보스형상(E)은, 도 2, 도 3에 나타내는 대로, 정상면(T)이 평탄한 볼록부(121)가 소정의 패턴으로 배치되는 동시에, 각 볼록부(121)의 상단이 동일 수평면에 위치하도록 형성된 것이다. 즉, 이러한 엠보스형상이 형성된 재치면(12)에 기판(W)이 재치되므로, 볼록부의 정상면(T)이 기판(W)과의 접촉면이 된다.
이 엠보스형상에 있어서는, 재치면(12)의 전(全) 면적에 대하여, 정상면(T)의 총 면적이 차지하는 비율이 50％미만(바람직하게는 20％)이 되도록 구성되어 있다.
또한, 볼록부(121)의 높이H(즉, 요철의 고저차이)는, 100μm미만(바람직하게는 30μm)이다.
또한, 정상면(T)의 형상은 대략 원형이며, 그 지름φ은 5mm미만(바람직하게 는 2mm)이다.
<2-2.비결정상태의 알루미나피막(A)>
다음에, 비결정상태의 알루미나피막(A)을 생성하기 위한 양극산화처리의 조건에 대하여 설명한다.
비결정상태의 산화 알루미늄의 피막(즉 알루미나피막(A))은, 소정의 전해액 중에서, 양극인 스테이지본체(11)에 일정 전압을 인가하여 양극산화함으로써 형성된다. 이 양극산화처리의 구체적인 조건은 다음과 같다.
1. 소정의 전해액(化成液)으로서 중성용액을 이용한다. 더 구체적으로는, pH가 5보다 크고 9보다 작은 값(5 <pH <9)의 용액을 이용한다. 더 구체적으로는, 0.1∼10％의 농도의 카르복실산의 용액을 이용한다. 이 카르복실산의 용액은, 비수용매(非水溶媒)를 함유하는 것이 바람직하다. 또, 비수용매로서는, 수산기를 갖는 용매(예컨대, 알코올, 유기용매)등을 이용하는 것이 바람직하다.
2. 일정전압으로서, 50∼200V를 인가한다.
이 조건하에서 스테이지본체(11)를 양극산화하고, 재치면(12)에, 몇백 nm의 두께를 갖는 치밀한 알루미나피막(A)을 형성한다(도 5(a)참조). 이 알루미나피막(A)은 비결정구조를 가지고 있다.
또, 여기에서 형성되는 알루미나피막(A)의 두께는 몇백 nm정도이며, 상기의 엠보스형상(E)에 대하여 충분히 얇다. 따라서, 알루미나피막(A)의 형성이 엠보스형상(E)에 주는 영향은 무시할 수 있다.
<3.효과>
〔절연체의 피막〕
기판스테이지(10)에는, 재치면(12)에 절연체인 알루미나의 피막(A)가 형성되어 있다. 이 때문에, 기판스테이지(10)에 있어서는, 스테이지본체(11)의 표면인 Al-Mg-Zr합금이 노출되어 있는 상태에 비하여 내마모성을 향상시킬 수 있다. 또한, 하기에 설명하는 것 같이, 박리대전을 억제하는 효과를 얻을 수 있다.
도전성의 재질(예컨대 알루미늄)이 노출한 기판스테이지에 있어서는, 기판의 일부분이 스테이지로부터 박리할 때에, 정전현상에 의해, 기판에 부전하가, 스테이지에 정전하가 각각 발생한다. 여기에서는, 스테이지 표면에 도전성재료가 노출하고 있기 때문에, 스테이지 위로 생긴 정전하는 그대로 어스로 빠져나가 버려, 스테이지는 항상 전하공급능력이 높은 상태로 유지된다. 이 때문에, 기판의 다른 부분이 스테이지로부터 박리할 때에도, 역시 박리대전에 의해 기판에 부전하가 계속하여 발생하게 된다. 한편, 절연체인 알루미나피막(A)으로 덮인 기판스테이지(10)에 있어서도, 기판의 일부분이 스테이지로부터 박리할 때에, 기판과 스테이지에 각각 전하가 발생한다. 그러나, 여기에서는, 스테이지 표면에 절연체층이 형성되어 있기 때문에, 스테이지 위로 생긴 정전하는 어스로 빠져나갈 수 없어, 스테이지는 전하공급능력이 낮은 상태로 유지된다. 이 때문에, 기판의 각 부분이 순차적으로 스테이지로부터 박리해 감에 따라서 스테이지로부터 박리된 기판이 부(負)의 정전기를 띠는 것이 방지된다.
이상과 같이, 기판스테이지(10)에 있어서는, 재치면(12)이 절연물인 알루미나피막(A)에 의해 덮어져 있기 때문에, 박리대전 현상이 방지된다. 박리후의 기판 에 전하의 치우침이 생기는 일이 없으므로, 기판표면에 형성된 소자의 파괴나, 오염물질의 흡착 등도 생기지 않는다.
〔비결정구조〕
또한, 기판스테이지(10)에는, 재치면(12)에 비결정상태의 알루미나피막(A)이 형성되어 있다. 이 알루미나피막(A)은, 매우 얇고 치밀한 층임과 동시에, 핀홀 등도 존재하지 않는다. 이 때문에, 기판스테이지(10)에 있어서는, 높은 내마모성을 얻는 동시에, 박리대전을 거의 방지할 수 있다.
예컨대, 종래의 양극산화에 의해 얻을 수 있는 알루미나피막 (이하, 「다공질알루미나피막(P)」이라 한다)에 있어서는, 포러스층이 형성되지만, 알루미나피막(A)에 있어서는 포러스층이 형성되지 않는다. 단, 종래의 양극산화처리(알루마이트 처리)는, 일반적으로 이하의 조건에서 행하여지는 것이다.
1.소정의 전해액(化成液)로서 산성용액을 이용한다. 더 구체적으로는, 약산성의 황산수용액 (더 구체적으로는, 10∼20％의 농도의 황산수용액)이나, 약산성의 옥살산수용액 (더 구체적으로는, 1∼10％의 농도의 옥살산수용액)을 이용한다.
2.일정전압으로서, 10∼50V를 인가한다.
도 5는, 비결정상태의 알루미나피막(A)(도 5(a))과 다공질알루미나피막(P)(도 5(b))의 각각의 피막구조의 모양을 모식적으로 나타낸 도이다. 도 5에 나타내는 대로, 알루미나피막(A)은 몇백 nm정도의 배리어층을 갖는 것에 대해, 다공질알루미나피막(P)은, 배리어층 밑에, 포러스층을 갖는 2층구조를 갖고, 그 막두께는 몇십μm정도로 되어 있다.
도 5(b)에 도시한 바와 같이, 다공질알루미나피막(P)은, 산성의 전해액 중에서 양극산화되어서 형성되기 때문에, 전해액인 산성용액의 용해작용에 의해 무수한 구멍(Po)이 형성되어 버린다. 이 구멍(Po)을 통해, 기판과 스테이지의 Al-Mg-Zr합금영역이 용이하게 도통 가능하게 되어버린다. (즉, 스테이지 상에 생긴 정전하가 구멍(Po)를 통하여 어스로 빠져나간다) 때문에, 박리대전이 생기기 쉽다. 한편, 비결정상태의 알루미나피막(A)은, 용해작용이 없는 중성의 전해액 중에서 양극산화되어서 형성되기 때문에, 다공질알루미나피막(P)과 같이 구멍(Po)가 형성될 일도 없어, 결함이 없는 비결정구조가 형성된다. 따라서, 알루미나피막(A)에 있어서는, 박리대전을 거의 방지할 수 있다. 또한, 결함이 없는 비결정구조가 형성됨으로써 뛰어난 내마모성을 얻을 수 있다.
또한, 당연한 것이지만, 비결정구조(즉 비결정상태)를 갖는 알루미나피막(A)에는, 열적 충격을 받아서 틈의 원인이 될 수 있는 입계(粒界)가 존재하지 않고, 치밀하면서 강고하다. 따라서, 알루미나피막(A)은, 결정구조를 갖는 다공질알루미나피막(P)에 비교하여, 뛰어난 내마모성을 갖는 동시에, 높은 박리대전의 억제효과도 얻을 수 있다.
또한, 알루미나피막(A)의 막두께는 몇백 nm정도인 것에 대해, 다공질알루미나피막(P)의 막두께는 몇십μm정도이다. 환언하면, 기판스테이지(10)에 있어서는, 몇백 nm정도의 두께의 알루미나피막(A)으로써도, 상기의 각 효과를 얻을 수 있다. 즉, 알루미나피막(A)에 있어서는, 다공질알루미나피막(P)에 비하여 형성하는 피막의 막두께를 얇게 할 수가 있으므로 피막이 형성되는 것에 의한 기판스테이지(10) 의 열전도율로의 영향을 작게 할 수 있다.
〔엠보스가공〕
또한, 기판스테이지(10)에는, 재치면(12)에 엠보스형상(E)이 형성되어 있다.
박리대전은 기판과 재치면(12)과의 접촉면적에도 의존하는 것인 바, 본 발명자의 검토에 의하면, 재치면(12)에 상기한 것과 같은 엠보스형상을 형성함으로써, 박리대전이 적절히 방지되는 것이 확인되어 있다.
또한, 본 발명자의 검토에 의하면, 재치면(12)에 상기의 대로의 엠보스형상을 형성함으로써, ±1.6℃을 넘는 온도분포가 생기지 않는 것(즉, 열적인 불균질이 생기지 않는 것), 또한, 진공흡착시의 응력집중에도 문제가 없는 것이 함께 확인되고 있다. 즉, 이러한 엠보스형상이 형성된 기판스테이지(10)를 콜드 플레이트, 핫플레이트로서 이용했을 경우, 재치면(32)에 재치된 기판을 균질하게 열처리할 수 있다는 효과를 얻을 수 있다.
도 1은 이 발명에 관한 기판지지장치(1)의 개략사시도이다.
도 2는 기판지지장치(1)의 단면도이다.
도 3은 기판스테이지(10)의 일부확대도이다.
도 4는 재치면(12)의 가공의 처리순서를 나타내는 플로우챠트이다.
도 5는 비결정구조의 알루미나피막(A)와 다공질형의 알루미나피막P과의 각각의 피막구조의 모양을 모식적으로 나타낸 도이다.
[부호의 설명]
1 기판지지장치
10 기판스테이지
11 스테이지본체
12 재치면
13 관통공
20 기판승강기구
30 기판고정기구
E 엠보스형상
A 알루미나피막

Claims (20)

  1. 흡인공(吸引孔)으로 기판을 흡인하여 상기 기판을 재치하는 진공흡착 방식의 기판스테이지로서,
    스테이지본체와,
    상기 스테이지본체의 기판의 재치면(載置面)에, 비수용매(非水溶媒)를 함유하는 중성의 전해액(단, 5＜pH＜9)을 사용한 양극(陽極)산화에 의해 형성된, 수 100㎚의 두께를 가지는 비결정 상태의 알루미나의 박리대전(剝離帶電) 방지용 피막을 가지는 것을 특징으로 하는 기판스테이지.
  2. 제 1항에 있어서,
    상기 재치면에 엠보스형상이 형성되어 있는 것을 특징으로 하는 기판스테이지.
  3. 제 2항에 있어서,
    상기 엠보스형상에 있어서의 정상면(頂上面)의 총 면적이, 상기 재치면의 전 면적의 50％미만인 것을 특징으로 하는 기판스테이지.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 엠보스형상에 있어서의 정상면의 형상이 원형인 것을 특징으로 하는 기판스테이지.
  5. 제 4항에 있어서,
    상기 원형의 지름이 5mm미만인 것을 특징으로 하는 기판스테이지.
  6. 제 2항에 있어서,
    상기 엠보스형상의 볼록부의 높이가 100μm미만인 것을 특징으로 하는 기판스테이지.
  7. 제 1항에 있어서,
    상기 스테이지본체가 순(純) 알루미늄 또는 알루미늄 합금에 의해 형성되어 있는 것을 특징으로 하는 기판스테이지.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 양극산화가, 상기 전해액 중에서, 상기 스테이지본체에 일정 전압을 인가함으로써 행해지며,
    상기 일정 전압이 50Ｖ 이상 200Ｖ 이하인 것을 특징으로 하는 기판스테이지.
  9. 제 8 항에 있어서,
    상기 전해액이 농도가 0.1∼10%인 카르복실산 용액인 것을 특징으로 하는 기판스테이지.
  10. 기판을 냉각 혹은 가열하기 위한 열처리장치로서,
    상기 열처리장치가,
    기판을 재치하는 기판스테이지를 구비하며,
    상기 기판스테이지가,
    흡인공(吸引孔)으로 기판을 흡인하여 상기 기판을 재치하는 진공흡착 방식의 기판스테이지이며,
    스테이지본체와,
    상기 스테이지본체의 기판의 재치면(載置面)에, 비수용매(非水溶媒)를 함유하는 중성의 전해액(단, 5＜pH＜9)을 사용한 양극(陽極)산화에 의해 형성된, 수 100㎚의 두께를 가지는 비결정 상태의 알루미나의 박리대전(剝離帶電) 방지용 피막을 가지는 것을 특징으로 하는 열처리장치.
  11. 제 10 항에 있어서,
    상기 재치면에 엠보스형상이 형성되어 있는 것을 특징으로 하는 열처리장치.
  12. 흡인공(吸引孔)으로 기판을 흡인하여 상기 기판을 재치하는 진공흡착 방식의 기판스테이지의 제조방법으로서,
    스테이지본체의 기판의 재치면(載置面)에, 비수용매(非水溶媒)를 함유하는 중성의 전해액(단, 5＜pH＜9)을 사용한 양극산화에 의해, 수 100㎚의 두께를 가지는 비결정 상태의 알루미나의 박리대전(剝離帶電) 방지용 피막을 형성하는 공정을 가지는 것을 특징으로 하는 기판스테이지의 제조방법.
  13. 제 12 항에 있어서,
    상기 박리대전 방지용 피막이 형성되기 전의 상기 재치면에, 엠보스가공에 의해 엠보스형상을 형성하는 공정을 가지는 것을 특징으로 하는 기판스테이지의 제조방법.
  14. 제 13 항에 있어서,
    상기 엠보스형상에 있어서의 정상면(頂上面)의 총 면적이 상기 재치면의 전(全) 면적의 50% 미만인 것을 특징으로 하는 기판스테이지의 제조방법.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 엠보스형상에 있어서의 정상면(頂上面)의 형상이 원형인 것을 특징으로 하는 기판스테이지의 제조방법.
  16. 제 15 항에 있어서,
    상기 원형의 지름이 5mm 미만인 것을 특징으로 하는 기판스테이지의 제조방법.
  17. 제 13 항에 있어서,
    상기 엠보스형상의 볼록부(凸部)의 높이가 100μm 미만인 것을 특징으로 하는 기판스테이지의 제조방법.
  18. 제 12 항에 있어서,
    상기 스테이지본체가 순(純) 알루미늄 또는 알루미늄 합금에 의해 형성되어 있는 것을 특징으로 하는 기판스테이지의 제조방법.
  19. 제 12 항 또는 제 13 항에 있어서,
    상기 양극산화가, 상기 전해액 중에서, 상기 스테이지본체에 일정 전압을 인가함으로써 행해지며,
    상기 일정 전압이 50Ｖ 이상 200Ｖ 이하인 것을 특징으로 하는 기판스테이지의 제조방법.
  20. 제 19 항에 있어서,
    상기 전해액이 농도가 0.1∼10%인 카르복실산 용액인 것을 특징으로 하는 기판스테이지의 제조방법.
KR1020070074364A 2006-07-26 2007-07-25 기판스테이지 및 열처리장치, 기판스테이지의 제조방법 KR100985270B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00203729 2006-07-26
JP2006203729A JP4294661B2 (ja) 2006-07-26 2006-07-26 基板ステージ、熱処理装置および基板ステージの製造方法

Publications (2)

Publication Number Publication Date
KR20080010320A KR20080010320A (ko) 2008-01-30
KR100985270B1 true KR100985270B1 (ko) 2010-10-04

Family

ID=38985868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070074364A KR100985270B1 (ko) 2006-07-26 2007-07-25 기판스테이지 및 열처리장치, 기판스테이지의 제조방법

Country Status (5)

Country Link
US (1) US7764355B2 (ko)
JP (1) JP4294661B2 (ko)
KR (1) KR100985270B1 (ko)
CN (1) CN101114605A (ko)
TW (1) TW200810008A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652260B2 (en) 2008-08-08 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for holding semiconductor wafers
KR20100070888A (ko) * 2008-12-18 2010-06-28 삼성전자주식회사 기판 처리 장치
WO2011077911A1 (ja) * 2009-12-25 2011-06-30 株式会社クリエイティブ テクノロジー 真空チャック
KR101171316B1 (ko) * 2010-04-06 2012-08-10 (주)탑나노시스 씨엔티대전 방지 처리된 작업 스테이지의 수선 방법
FR2981951B1 (fr) * 2011-10-26 2013-11-01 Norsk Hydro As Procede de finition anodisee d'un profile metallique a base d'aluminium, avec motif, et profile ainsi obtenu
US9698074B2 (en) * 2013-09-16 2017-07-04 Applied Materials, Inc. Heated substrate support with temperature profile control
JP2017220652A (ja) * 2016-06-10 2017-12-14 大学共同利用機関法人自然科学研究機構 レーザ装置とその製造方法
CN106435682A (zh) * 2016-11-11 2017-02-22 苏州胜禹材料科技股份有限公司 铝板阳极氧化设备及着色工艺
JP6914078B2 (ja) * 2017-03-31 2021-08-04 株式会社荏原製作所 真空吸着パッドおよび基板保持装置
CN107675144A (zh) * 2017-09-15 2018-02-09 武汉华星光电技术有限公司 等离子体增强化学气相沉积装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308075A (ja) * 2000-04-26 2001-11-02 Toshiba Ceramics Co Ltd ウェーハ支持体
JP2003086664A (ja) * 2001-09-13 2003-03-20 Sumitomo Osaka Cement Co Ltd 吸着固定装置及びその製造方法
JP2004349612A (ja) * 2003-05-26 2004-12-09 Kyocera Corp 静電チャック

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3374743B2 (ja) 1998-03-05 2003-02-10 日本電気株式会社 基板熱処理装置及び同装置からの基板の分離方法
JP4201502B2 (ja) 2000-10-11 2008-12-24 独立行政法人産業技術総合研究所 静電チャックおよびその製造方法
JP5019391B2 (ja) 2005-06-17 2012-09-05 国立大学法人東北大学 金属酸化物膜、積層体、金属部材並びにその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308075A (ja) * 2000-04-26 2001-11-02 Toshiba Ceramics Co Ltd ウェーハ支持体
JP2003086664A (ja) * 2001-09-13 2003-03-20 Sumitomo Osaka Cement Co Ltd 吸着固定装置及びその製造方法
JP2004349612A (ja) * 2003-05-26 2004-12-09 Kyocera Corp 静電チャック

Also Published As

Publication number Publication date
JP2008034481A (ja) 2008-02-14
US20080024742A1 (en) 2008-01-31
JP4294661B2 (ja) 2009-07-15
US7764355B2 (en) 2010-07-27
CN101114605A (zh) 2008-01-30
TW200810008A (en) 2008-02-16
KR20080010320A (ko) 2008-01-30

Similar Documents

Publication Publication Date Title
KR100985270B1 (ko) 기판스테이지 및 열처리장치, 기판스테이지의 제조방법
US7052553B1 (en) Wet cleaning of electrostatic chucks
US8724288B2 (en) Electrostatic chuck and vacuum processing apparatus
US7648582B2 (en) Cleaning of electrostatic chucks using ultrasonic agitation and applied electric fields
JP5578762B2 (ja) 表面テクスチャリングを組み込んだプラズマリアクタ基板
KR101271864B1 (ko) 플렉서블 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
US20160159064A1 (en) Electrochemical Method for Transferring Graphene
KR20130079464A (ko) 정전 척
KR102204716B1 (ko) 템플릿 분리 방법 및 템플릿 분리 장치
KR101353157B1 (ko) 정전 척
KR20110084521A (ko) 플라즈마 처리 장치용 부재 및 그의 제조방법
JP2008306213A (ja) 基板ステージ、熱処理装置および基板ステージの製造方法
KR20120010569A (ko) 기판 탑재대, 기판 탑재면에 수지 돌기물층을 형성하는 방법 및 수지 돌기물층 전사 부재
JP4751198B2 (ja) プラズマ処理装置用部材
US20070082299A1 (en) Methods and apparatus for fabricating conductive features on glass substrates used in liquid crystal displays
KR101403091B1 (ko) 나노 구조체를 구비한 소자의 제조방법
JP5103049B2 (ja) ウエハ載置用電極
KR101116843B1 (ko) 기판 지지용 진공 테이블
KR20130026009A (ko) 내부 응력이 조절된 플렉서블 금속 기판과 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 금속 기판
JP2005298886A (ja) 電解処理装置および方法
JP3965469B2 (ja) 静電チャック
JP7371257B2 (ja) 電気接点を形成するための方法および半導体デバイスを形成するための方法
KR20130026008A (ko) 보호층이 있는 모기판을 이용한 플렉서블 금속 기판과 플렉서블 전자소자의 제조방법 및 그 방법에 의해 제조된 플렉서블 금속 기판 및 플렉서블 전자소자
KR20130107173A (ko) 나노 구조체를 구비한 소자의 제조방법
JP2011026638A (ja) 陽極酸化装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee