KR101403091B1 - 나노 구조체를 구비한 소자의 제조방법 - Google Patents

나노 구조체를 구비한 소자의 제조방법 Download PDF

Info

Publication number
KR101403091B1
KR101403091B1 KR1020120029070A KR20120029070A KR101403091B1 KR 101403091 B1 KR101403091 B1 KR 101403091B1 KR 1020120029070 A KR1020120029070 A KR 1020120029070A KR 20120029070 A KR20120029070 A KR 20120029070A KR 101403091 B1 KR101403091 B1 KR 101403091B1
Authority
KR
South Korea
Prior art keywords
nanostructure
substrate
primary
forming
primary substrate
Prior art date
Application number
KR1020120029070A
Other languages
English (en)
Other versions
KR20130107174A (ko
Inventor
이종람
김기수
Original Assignee
주식회사 포스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포스코 filed Critical 주식회사 포스코
Priority to KR1020120029070A priority Critical patent/KR101403091B1/ko
Publication of KR20130107174A publication Critical patent/KR20130107174A/ko
Application granted granted Critical
Publication of KR101403091B1 publication Critical patent/KR101403091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes

Abstract

본 발명은 나노 구조체를 구비한 소자의 제조방법에 관한 것으로서, 1차 기판상에 2차 기판을 형성하는 단계; 상기 1차 기판을 상기 2차 기판으로부터 분리 제거하는 단계; 상기 1차 기판과 접촉되어 있던 상기 2차 기판의 표면상에 나노 구조체를 형성하는 단계; 상기 나노 구조체를 상기 2차 기판으로부터 분리하는 단계; 및 분리된 상기 나노 구조체를 3차 기판 상에 정착시키는 단계;를 포함한다.
본 발명에 의하면, 표면 조도가 낮은 1차 기판을 이용하여 나노 구조체가 형성될 2차 기판을 형성하고 2차 기판 상에 형성된 나노 구조체를 3차 기판으로 전사하는 이중 전사 방식으로 나노 구조체를 구비한 소자를 제조함으로써, 나노 구조체가 형성되는 2차 기판을 표면 조도가 낮게 형성할 수 있고 이로써 나노 구조체가 높은 표면 조도로 인해 불균일하게 형성되는 것을 방지할 수 있으므로, 그 광학적, 전기적, 기계적 특성을 극대화할 수 있을 뿐만 아니라, 소자에 포함되는 3차 기판이 플라스틱 기판이라도 나노 구조체가 형성되는 2차 기판은 금속 기판을 적용할 수 있으므로 고온에서 형성된 고품질의 나노 구조체를 형성할 수 있으며, 연마 등의 기판 평탄화 작업이 불필요하므로 저렴하고 용이하게 제조할 수 있고, 보호층과 분리층을 이용해 제조 공정 중의 1차ㆍ2차 기판의 손상을 최소화하여 1차ㆍ2차 기판을 반복적으로 재사용할 수 있으므로 제조 비용을 더욱 절감할 수 있다.

Description

나노 구조체를 구비한 소자의 제조방법 {MANUFACTURING METHOD FOR DEVICE WITH NANO STRUCTURE}
본 발명은 나노 구조체를 구비한 소자의 제조방법에 관한 것으로서, 더욱 상세하게는 광학적, 전기적, 기계적 특성이 극대화된 고품질의 나노 구조체를 구비한 소자를 저렴하고 용이하게 제조할 수 있는 나노 구조체를 구비한 소자의 제조방법에 관한 것이다.
최근, 멀티미디어의 발달과 함께 유연성, 휴대성을 갖고 있는 다기능성 전자소자의 중요성이 증대되고 있다. 특히 높은 광추출 또는 광반사, 광센서, 마이크, 냄새 센서, 투명 전극, 고효율 전극, 초소형 발전기 등 다양한 기능들이 작은 면적의 소자에 집적화가 이루어져야 한다.
구체적으로, 유기 발광 다이오드(OLED; Organic Light Emitting Diode), 액정 표시 장치(LCD; Liquid Crystal Display), 전기영동장치(EPD; Electrophoretic Display), 플라스마 디스플레이 패널(PDP; Plasma Display Panel), 박막 트랜지스터(TFT; Thin-Film Transistor), 마이크로프로세서(microprocessor), 램(RAM; Random Access Memory), 태양전지(Solar cell), 진단 칩(diagnostic chip), 전지(Battery) 등의 전자소자들의 고성능화, 다기능화가 필요하다.
이러한 집적화된 고성능, 다기능의 소자를 만들기 위해서는 물질을 나노 스케일로 제조한 나노 구조체를 적용하는 것이 필수적이므로, 나노 구조체를 지지할 수 있는 소정의 기판 상에 다양한 방식으로 나노 구조체를 형성하려는 시도가 이루어지고 있다.
이렇게 기판 상에 나노 구조체를 형성할 때에는 나노 구조체를 균일하게 형성하기 위해 기판의 표면 조도를 낮게 형성하는 것이 중요하다. 종래의 나노 구조체를 구비한 소자의 제조방법의 경우 나노 구조체가 형성될 기판의 표면을 연마 작업 등으로써 목적한 표면 조도를 확보하고 해당 표면에 나노 구조체를 형성하게 된다.
그러나 이러한 연마 작업 등의 기판 표면 평탄화 작업은 소자의 제조 비용을 적잖이 상승시키며, 그 작업의 난이도도 높고 복잡할 뿐만 아니라, 연속적인 작업도 불가능한 단점이 있다.
또한, 종래의 나노 구조체를 구비한 소자의 제조방법을 통해 기판 상에 형성된 나노 구조체는 대개 나노 구조체 자체의 표면 조도가 높아 나노 구조체의 표면에 다른 구성요소들을 올려 전자소자를 제작하면, 나노 구조체와 다른 구성요소와의 관계에서 누설 전류, 단락 등에 의한 불량이 발생하고 수율이 감소하는 문제점이 있다.
그리고 일반적으로 나노 구조체의 형성 온도는 200℃ ~ 800℃ 이상의 고온이 필요하며, 나노 구조체를 더 고온에서 형성할수록 그 품질은 향상되므로, 나노 구조체를 지지해 주는 역할을 하는 기판은 고온에서 견딜 수 있는 고가의 실리콘과 같은 세라믹 기판이나 유리 기판을 주로 사용해 왔으나, 유연성이 없고 재사용 또한 불가능한 단점이 있다.
한편, 최근 전자소자에 많이 요구되고 있는 특성 중 하나는 스트레칭 및 휨이 가능한 플렉서블한 특성이다.
예를 들어, 플렉서블 디스플레이 분야에 적용하기 위한 나노 구조체를 구비한 소자는, 다양한 가역적 스트레칭 등의 변형을 견딜 수 있어야 한다. 이렇게 플렉서블한 특성을 가지면서 널리 적용될 수 있는 것이 플라스틱 기판이지만, 플라스틱 기판은 내열성이 약해 나노 구조체의 형성 온도를 높일 수 없으므로 그 표면에는 양질의 나노 구조체를 형성할 수 없는 한계가 있다.
상기한 바와 같은 문제점을 해결하기 위해 본 발명은, 나노 구조체가 형성될 기판의 표면 조도를 저렴하고 용이하게 낮게 형성할 수 있으며, 소자에 포함되는 기판의 내열성이 약하더라도 나노 구조체는 고온에서 고품질로 형성할 수 있으며, 나노 구조체로 인한 표면 조도의 증가 없이 양질의 소자가 높은 수율로 제작 및 완성되게 할 수 있는 나노 구조체를 구비한 소자의 제조방법을 제공하고자 한다.
상기한 바와 같은 과제를 해결하기 위해, 본 발명에 따른 나노 구조체를 구비한 소자의 제조방법은, 1차 기판상에 2차 기판을 형성하는 단계; 상기 1차 기판을 상기 2차 기판으로부터 분리 제거하는 단계; 상기 1차 기판과 접촉되어 있던 상기 2차 기판의 표면상에 나노 구조체를 형성하는 단계; 상기 나노 구조체를 상기 2차 기판으로부터 분리하는 단계; 및 분리된 상기 나노 구조체를 3차 기판 상에 정착시키는 단계;를 포함한다.
상기 나노 구조체를 구비한 소자의 제조방법은, 상기 2차 기판의 표면상에 상기 나노 구조체를 형성한 후 상기 나노 구조체의 내부 간극을 평탄화 물질로 채우는 단계;를 더 포함하거나, 상기 나노 구조체를 상기 3차 기판 상에 정착시킨 후 상기 나노 구조체의 내부 간극을 평탄화 물질로 채우는 단계;를 더 포함할 수 있다.
상기 나노 구조체의 내부 간극을 상기 평탄화 물질로 채우는 단계는, 상기 나노 구조체의 내부 간극을 폴리머, 졸-겔 산화물, 패럴린 중 어느 하나의 평탄화 물질로 채우는 단계;일 수 있다.
상기 나노 구조체를 상기 2차 기판으로부터 분리하는 단계는, 상기 나노 구조체를 소정의 용액 상에 떠 있는 프리스탠딩 상태로 분리시키는 단계;이며, 상기 나노 구조체를 상기 3차 기판 상에 정착시키는 단계는, 상기 용액에 프리스탠딩 상태로 분리된 상기 나노 구조체를 건져내어 상기 3차 기판 상에 정착시키는 단계;일 수 있다.
상기 나노 구조체를 구비한 소자의 제조방법은, 상기 1차 기판과 상기 2차 기판 사이에 위치되게 희생층을 형성하는 단계;를 더 포함하며, 상기 1차 기판을 상기 2차 기판으로부터 분리 제거하는 단계는, 상기 희생층의 화학적 제거에 의한 것일 수 있다.
상기 나노 구조체를 구비한 소자의 제조방법은, 상기 2차 기판과 상기 나노 구조체의 사이에 위치되게 희생층을 형성하는 단계;를 더 포함하며, 상기 2차 기판을 상기 나노 구조체로부터 분리 제거하는 단계는, 상기 희생층의 화학적 제거에 의한 것일 수 있다.
상기 1차 기판은, 상기 2차 기판이 형성되는 표면이 3차원 프로파일러로 456 ㎛ × 608 ㎛의 범위를 측정할 때, 0 nm < Ra < 100 nm 또는 0 nm < Rt < 1,000 nm의 표면 조도를 갖는 것으로 적용될 수 있다.
상기 1차 기판은, 상기 2차 기판이 형성되는 표면이 3차원 프로파일러로 456 ㎛ × 608 ㎛의 범위를 측정할 때, 0 nm < Ra < 10 nm 또는 0 nm < Rt < 100 nm의 표면 조도를 갖는 것으로 적용될 수 있다.
상기 2차 기판은, 상기 나노 구조체가 형성되는 표면이 3차원 프로파일러로 456 ㎛ × 608 ㎛의 범위를 측정할 때, 0 nm < Ra < 100 nm 또는 0 nm < Rt < 1,000 nm의 표면 조도를 갖게 구현될 수 있다.
상기 2차 기판은, 상기 나노 구조체가 형성되는 표면이 3차원 프로파일러로 456 ㎛ × 608 ㎛의 범위를 측정할 때, 0 nm < Ra < 10 nm 또는 0 nm < Rt < 1,00 nm의 표면 조도를 갖게 구현될 수 있다.
상기 1차 기판은, 상기 2차 기판으로부터 분리 제거된 후, 후속되는 다른 2차 기판의 형성 작업에 그대로 재사용되게 구현될 수 있다.
상기 1차 기판은, 판 형상, 롤 형상, 시트 형상 중 어느 하나의 형상으로 구비될 수 있다.
상기 1차 기판은, 유리 또는 실리콘으로 이루어질 수 있다.
상기 1차 기판은, 고분자 물질로 이루어질 수 있다.
상기 1차 기판은, Ni, Mo, Cr 중 적어도 하나를 포함하는 Fe 합금일 수 있다.
상기 1차 기판은, Ti 또는 Ti 합금일 수 있다.
상기 1차 기판은, Cu, Ni, Al, Mo, Cr 중 적어도 하나를 포함하는 물질일 수 있다.
상기 2차 기판은, 상기 1차 기판 상에 1 ㎛ 이상 500 ㎛ 이하의 두께로 형성될 수 있다.
상기 2차 기판은, 상기 1차 기판 상에 1 ㎛ 이상 100 ㎛ 이하의 두께로 형성될 수 있다.
상기 2차 기판은, Fe, Ag, Au, Cr, W, Al, W, Mo, Zn, In. Mn, Si, Ta, Ti, Sn, Zn, Pb, V, Zr, Mg, INVAR 및 스테인리스강으로 이루어진 군에서 선택되는 하나 이상을 포함하는 금속 물질로 이루어질 수 있다.
상기 2차 기판은, Cu, Ni, Co, Ru, Rh, Pt, Ir 및 Pd으로 이루어진 군에서 선택되는 하나 이상을 포함하는 금속 물질로 이루어질 수 있다.
상기 1차 기판 상에 상기 2차 기판을 형성하는 단계는, 주조법, 전자선 증착법, 열 증착법, 스퍼터 증착법, 화학기상 증착법 및 전기 도금법 중 하나 이상의 방법을 이용하여 이루어질 수 있다.
상기 나노 구조체를 구비한 소자의 제조방법은, 상기 2차 기판이 형성될 상기 1차 기판의 표면에 산성 또는 염기성 용액에 대해 내부식성을 갖는 보호층을 형성하는 단계;를 더 포함할 수 있다.
상기 나노 구조체를 구비한 소자의 제조방법은, 상기 보호층을 형성하기 전에 상기 1차 기판의 표면을 플라즈마 처리 또는 자외선 조사 처리하는 단계;를 더 포함할 수 있다.
상기 나노 구조체를 구비한 소자의 제조방법은, 상기 보호층을 형성하기 전에 상기 1차 기판의 표면상에 Mo, Ni, Cr, Ti 및 Fe 중 하나 이상을 포함하는 물질로 이루어져 상기 보호층의 박리를 방지하는 결합층을 형성하는 단계;를 더 포함할 수 있다.
상기 보호층을 형성하는 단계는, 전자선 증착법, 스퍼터 증착법 및 이온 플레이팅법 중 하나 이상의 방법을 이용하여 이루어질 수 있다.
상기 보호층을 형성하는 단계는, 상기 보호층의 박리를 방지하기 위해 이온 빔을 조사하면서 상기 1차 기판의 표면에 상기 보호층을 형성하는 단계;일 수 있다.
상기 보호층을 형성하는 단계는, 상기 보호층의 박리를 방지하기 위해 상기 1차 기판을 100 ℃ 이상 800 ℃ 이하로 가열한 상태로 상기 1차 기판의 표면에 상기 보호층을 형성하는 단계;일 수 있다.
상기 보호층은, Au, Pt, Ir, Pd, Os, Rh, Ru 및 그 산화물로 이루어진 군 중에서 선택된 하나 이상을 포함하는 물질로 이루어질 수 있다.
상기 보호층은, Mo, Ni, Cr, Ti, Fe, Al, B, C의 산화물 및 그 질화물로 이루어진 군 중에서 선택된 하나 이상을 포함하는 물질로 이루어질 수 있다.
상기 보호층은, 상기 1차 기판의 표면상에 1 nm 이상 1,000 nm 이하의 두께로 형성될 수 있다.
상기 보호층은, 상기 1차 기판 상에 10 nm 이상 100 nm 이하의 두께로 형성될 수 있다.
상기 나노 구조체를 구비한 소자의 제조방법은, 상기 2차 기판이 형성될 상기 1차 기판의 표면에 상기 2차 기판의 용이한 분리를 위해 분리층을 형성하는 단계;를 더 포함할 수 있다.
상기 분리층을 형성하는 단계는, 상기 1차 기판의 표면을 산화 처리 또는 질화 처리함으로써 균일한 부동태 피막의 상기 분리층을 형성하는 단계;일 수 있다.
상기 분리층을 형성하는 단계는, 상기 1차 기판의 표면을 공기, 산소, 질소 중 어느 하나의 가스 분위기에서 자외선 조사 처리, 레이저 조사 처리, 전자선 조사 처리 및 플라즈마 처리 중 하나 이상의 작업을 통해 상기 분리층을 형성하는 단계;일 수 있다.
상기 분리층은, 상기 1차 기판 상에 1 nm 이상 100 nm 이하의 두께로 형성될 수 있다.
상기 분리층은, 상기 1차 기판 상에 1 nm 이상 20 nm 이하의 두께로 형성될 수 있다.
상기 1차 기판 상에 상기 2차 기판을 형성하는 단계는, 상기 1차 기판의 표면을 평탄화하기 위한 평탄화층을 상기 1차 기판의 표면에 형성하는 단계; 및 상기 평탄화층 상에 상기 2차 기판을 형성하는 단계;를 포함할 수 있다.
상기 평탄화층은, 고분자 화합물을 포함하는 물질로 이루어질 수 있다.
상기 평탄화층은, 폴리에스테르(Polyester), 폴리에스테르를 포함하는 공중합체, 폴리이미드(Polyimide:PI), 폴리이미드를 포함하는 공중합체, 폴리아크릴산(polyacrylic acid), 폴리아크릴산을 포함하는 공중합체, 폴리스티렌(polystyrene), 폴리스티렌을 포함하는 공중합체, 폴리설파이트(polysulfate), 폴리설파이트를 포함하는 공중합체, 폴리아믹산(polyamic acid), 폴리아믹산을 포함하는 공중합체, 폴리아민(polyamine), 폴리아민을 포함하는 공중합체, 폴리비닐 알콜(Polyvinylalcohol; PVA), 폴리 알릴아민(Polyallyamine) 및 폴리아크릴산(polyacrylic acid)으로 이루어진 군에서 선택되는 하나 이상의 고분자 화합물을 포함하는 물질로 이루어질 수 있다.
상기 나노 구조체는, 나노점, 나노공, 나노선, 나노튜브, 나노원뿔, 나노각뿔, 나노각기둥 및 나노시트로 이루어진 군에서 선택된 하나 이상을 포함하는 형상으로 형성될 수 있다.
상기 나노 구조체는, Al, Si, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In Sn, Sb, Te, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, Ti, Bi, 그 산화물, 그 질화물 및 그 탄화물 이루어진 군 중에서 선택된 하나 이상을 포함하는 물질로 이루어질 수 있다.
상기 나노 구조체는, 탄소 나노튜브, 탄소 나노공 및 그래핀 중 어느 하나일 수 있다.
상기 나노 구조체는, 실리콘 나노선일 수 있다.
이러한 본 발명의 나노 구조체를 구비한 소자의 제조방법에 의하면, 표면 조도가 낮은 1차 기판을 이용하여 나노 구조체가 형성될 2차 기판을 형성하고 2차 기판 상에 형성된 나노 구조체를 다양한 기판이 제한 없이 적용될 수 있는 3차 기판으로 전사하는 이중 전사 방식으로 나노 구조체를 구비한 소자를 제조함으로써, 나노 구조체가 형성되는 2차 기판을 표면 조도가 낮게 형성할 수 있다.
이를 통해 나노 구조체가 높은 표면 조도로 인해 불균일하게 형성되는 것을 방지할 수 있으므로, 나노 구조체를 매우 균일하게 형성함으로써 광학적, 전기적, 기계적 특성을 극대화할 수 있다.
그리고 소자에 포함되는 3차 기판이 플라스틱 기판이라도 나노 구조체가 형성되는 2차 기판은 내열성이 강한 금속 기판을 적용할 수 있으므로 나노 구조체를 고온에서 고품질로 형성할 수 있다.
또한, 기존의 제조방법과 비교하여 연마 작업 등의 기판을 평탄화하기 위한 작업이 불필요하므로 나노 구조체를 구비한 소자를 저렴하고 용이하게 제조할 수 있다.
그리고 2차 기판 상에 형성된 나노 구조체를 용액 상에 프리스탠딩 상태로 분리시킨 후 건져 3차 기판에 정착시키는 간단한 방식으로 나노 구조체를 3차 기판에 전사하는 작업을 진행할 수 있으므로 더욱 용이하게 제조할 수 있다.
게다가 전술된 바와 같은 이중 전사방식을 이용함과 더불어 1차 기판에 보호층을 형성하거나 분리층이 개재되게 2차 기판을 형성함으로써 제조 공정 중의 1차 기판과 2차 기판이 손상되거나 이물질이 개입하는 것을 효과적으로 방지함으로써, 1차 기판과 2차 기판을 반복적으로 재사용할 수도 있으므로, 제조 비용을 더욱 절감할 수 있다.
뿐만 아니라, 나노 구조체가 형성되는 2차 기판을 유연한 기판으로도 적용할 수 있으므로, 나노 구조체의 형성을 롤-투-롤(Roll To Roll) 방식으로 진행할 수 있다. 이에 따라 나노 구조체가 형성되는 기판을 롤에 감은 형태로 운반 가능하며, 필요에 따라 소자를 생산하는 후속 공정까지 연속적으로 이루어질 수 있으므로 생산 속도를 높일 수 있고, 경제성도 제고할 수 있다.
또한, 나노 구조체의 내부 간극을 평탄화 물질로 채움으로써 나노 구조체의 표면 조도도 낮게 제어하여, 나노 구조체 상에 형성되는 소자의 다른 구성요소와의 관계에서 누설 전류, 단락에 의한 불량이 발생하거나 및 수율이 감소하는 것을 방지할 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 나노 구조체를 구비한 소자의 제조방법을 도시한 순서도,
도 2a 내지 도 2g는 본 발명의 바람직한 실시예에 따른 나노 구조체를 구비한 소자의 제조방법을 설명하기 위한 개략도,
도 3은 본 발명의 바람직한 실시예에 따른 나노 구조체를 구비한 소자의 제조방법에 있어서, 1차 기판에 보호층을 추가 형성한 변형 실시예를 도시한 개략도,
도 4는 본 발명의 바람직한 실시예에 따른 나노 구조체를 구비한 소자의 제조방법에 있어서, 1차 기판에 결합층과 보호층을 순서대로 추가 형성한 변형 실시예를 도시한 개략도,
도 5는 본 발명의 바람직한 실시예에 따른 나노 구조체를 구비한 소자의 제조방법에 있어서, 1차 기판과 2차 기판의 사이에 개재되게 분리층을 추가 형성한 변형 실시예를 도시한 개략도,
도 6은 본 발명의 바람직한 실시예에 따른 나노 구조체를 구비한 소자의 제조방법에 있어서, 1차 기판에 평탄화층을 추가 형성한 변형 실시예를 도시한 개략도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(이하, '통상의 기술자'라 한다)가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 그 범위가 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명에 따른 나노 구조체를 구비한 소자의 제조방법은, 집적화된 고성능ㆍ다기능의 전자소자를 제조하기 위해 필요한, 나노 구조체를 지지할 수 있는 소정의 기판 상에 나노 구조체를 형성한 소자의 제조방법으로서, 이러한 나노 구조체를 구비한 소자 상에 다른 구성요소들이 구비됨으로써 집적화된 고성능ㆍ다기능의 전자소자를 이루게 된다.
본 발명에 따른 나노 구조체를 구비한 소자의 제조방법은, 소자에 포함되는 기판으로서 유연성을 갖는 플라스틱 기판 등을 이용할 경우에 더욱 바람직하게 적용될 수 있는 제조방법으로서, 본 명세서에 첨부된 도면에서 각 구성요소 및 영역들 일부의 크기나 두께는 발명을 더욱 명확하게 설명하기 위해 과장 도시된 것임을 밝혀둔다.
이하, 첨부된 도 1 내지 도 6을 참조하여, 본 발명의 바람직한 실시예에 따른 나노 구조체를 구비한 소자의 제조방법에 대해 설명한다.
본 발명의 바람직한 실시예에 따른 나노 구조체를 구비한 소자의 제조방법은, 크게 1차 기판(100) 상에 2차 기판(200)을 형성하는 단계(s100), 1차 기판(100)을 2차 기판(200)으로부터 분리 제거하는 단계(s200), 1차 기판(100)과 접촉되어 있던 2차 기판(200)의 표면상에 나노 구조체(300)를 형성하는 단계(s300), 나노 구조체(300)의 내부 간극을 평탄화 물질로 채우는 단계(s400), 평탄화 물질을 채운 나노 구조체(300')를 2차 기판(200)으로부터 분리하는 단계(s500) 및 분리된 나노 구조체(300')를 3차 기판(400) 상에 정착시키는 단계(s600)를 포함하여 이루어진다.
상기 1차 기판(100)은 낮은 표면 조도의 나노 구조체 형성면을 갖는 2차 기판(200)을 전사로 형성하기 위해 매개체 역할을 하는 것으로서, 2차 기판(200)이 형성되는 표면이 3차원 프로파일러로 456 ㎛ × 608 ㎛의 범위를 측정할 때, 0 nm < Ra < 100 nm 또는 0 nm < Rt < 1,000 nm의 표면 조도, 더욱 바람직하게는 0 nm < Ra < 10 nm 또는 0 nm < Rt < 100 nm의 표면 조도를 갖는 기판으로서, 유리, 실리콘, 또는 고분자 물질 등으로 이루어진 기판이 적용될 수 있다.
상기 1차 기판(100)이 이 정도의 표면 조도가 요구되는 것은 추후 나노 구조체(300)가 형성될 2차 기판(200)의 표면 조도를 이에 대응되는 정도로 확보함으로써, 표면 조도가 높음에 따라 불균일한 나노 구조체(300)가 형성되는 것을 방지하기 위함이다.
상기 1차 기판(100)은 이 외에도 Ni, Mo, Cr 중 적어도 하나를 포함하는 Fe 합금이나, Ti 또는 Ti 합금, Cu, Ni, Al, Mo, Cr 중 적어도 하나를 포함하는 물질로 이루어진 기판이 적용될 수도 있다.
그리고 상기 1차 기판(100)은 그 형상이 판 형상, 롤 형상, 시트 형상 등 다양한 것으로 적용될 수 있을 것이나, 추후 나노 구조체(300)의 형성을 롤-투-롤 방식으로 신속하고 경제적으로 진행하기 위해서는 롤 형상이나 시트 형상으로 구비되는 것이 더 바람직할 것이다.
이 경우 1차 기판(100)은 롤-투-롤 방식을 적용할 수 있는 금속 기판이나 플라스틱 필름과 같은 고분자 재료가 적용될 수도 있다. 그러나 1차 기판(100)은 금속 기판이 적용되는 것이 더 바람직하다.
그 이유는, 금속의 경우 유연성을 갖고 있으므로 롤-투-롤 공정이 가능하며, 도금으로 2차 기판(200)을 형성시 별도의 도금 하지층의 성막 없이 바로 1차 기판(100) 상에 제조가 가능하므로 경제성이 높다.
그리고 도금으로 2차 기판(200) 형성시 1차 기판(100)이 산성 또는 염기성 도금 용액에 대해 내부식성을 갖고 있어야 하므로 내부식성이 높은 합금이 바람직하다. 특히, Ni, Mo, Cr 중 적어도 하나를 포함하는 Fe 합금이나, Ti 또는 Ti 합금, Cu, Ni, Al, Mo, Cr 중 적어도 하나를 포함하는 금속으로 이루어지는 것이 바람직하다.
이러한 1차 기판(100)은 2차 기판(200)의 형성 작업이 완료된 후에 2차 기판(200)으로부터 분리 제거되지만, 다른 2차 기판(200)의 형성 작업에 그대로 재사용될 수 있다.
상기 2차 기판(200)은 도 2a에 도시된 바와 같이, 1차 기판(100) 상에 형성되며(s100), 이후 도 2b 및 도 2c에 도시된 바와 같이, 1차 기판(100)으로부터 분리되어 1차 기판(100)의 표면에 대응되는 낮은 표면 조도를 갖는 나노 구조체 형성면을 구비하게 된다(s200).
이후 도 2d에 도시된 바와 같이, 이렇게 낮은 표면 조도를 갖는 나노 구조체 형성면 상에 나노 구조체(300)가 형성된다(s300).
이와 같이 상기 2차 기판(200)은 나노 구조체(300)가 형성될 때에 나노 구조체(300)를 지지하는 역할을 하며, 나노 구조체(300)를 고온에서 높은 품질로 형성할 수 있도록 내열성을 갖는 금속 기판을 적용하는 하는 것이 보다 바람직하다.
이에 따라 상기 2차 기판(200)은 Fe, Ag, Au, Cr, W, Al, W, Mo, Zn, In. Mn, Si, Ta, Ti, Sn, Zn, Pb, V, Zr, Mg, INVAR 및 스테인리스강으로 이루어진 군에서 선택되는 하나 이상의 금속 물질이나, Cu, Ni, Co, Ru, Rh, Pt, Ir 및 Pd으로 이루어진 군에서 선택되는 하나 이상을 포함하는 금속 물질로써 1차 기판(100) 상에 형성될 수 있다.
그리고 이러한 2차 기판(200) 형성 공정은 주조법, 전자선 증착법, 열 증착법, 스퍼터 증착법, 화학기상 증착법 및 전기 도금법 중 하나 이상의 방법을 이용하여 이루어질 수 있다.
또한, 상기 2차 기판(200)은 표면 조도가 낮은 1차 기판(100)의 상면에 형성되므로, 1차 기판(100)과의 접촉면은 1차 기판(100) 상면의 표면 조도에 대응되게, 3차원 프로파일러로 456 ㎛ × 608 ㎛의 범위를 측정할 때, 0 nm < Ra < 100 nm 또는 0 nm < Rt < 1,000 nm의 표면 조도, 더욱 바람직한 경우 0 nm < Ra < 10 nm 또는 0 nm < Rt < 100 nm의 표면 조도를 갖게 형성된다.
이렇게 충분히 낮은 표면 조도를 갖는 2차 기판(200)의 표면에 나노 구조체(300)를 형성할 경우, 나노 구조체(300)가 매우 균일하게 형성될 수 있으며, 추후 2차 기판(200)이 나노 구조체(300)로부터 분리되었을 때에도 나노 구조체(300)의 2차 기판(200)과 접촉되었던 표면은 낮은 표면 조도를 갖게 형성된다.
이에 따라, 균일한 나노 구조체(300) 형성으로 나노 구조체(300)의 우수한 광학적, 전기적, 기계적 특성을 극대화할 수 있으며, 나노 구조체(300) 상에 형성되는 소자의 다른 구성요소와의 관계에서도 누설 전류, 단락에 의한 불량이 불생하지 않고, 제조 수율도 저하되지 않는 장점이 있다.
한편, 상기 2차 기판(200)은, 전술된 바와 같은 금속 물질로 이루어지면서 그 상면에 나노 구조체(300)가 형성될 때에 나노 구조체(300)를 안정적으로 지지할 수 있는 과도하지 않은 두께인 1 ㎛ 이상 500 ㎛ 이하, 더욱 바람직하게는 1 ㎛ 이상 100 ㎛ 이하의 두께로 형성된다.
이 정도의 두께가 바람직한 이유는, 상기 2차 기판(200)이 1 ㎛보다 작게 형성될 경우에는 나노 구조체(300)가 형성될 때에 나노 구조체(300)를 안정적으로 지지할 수 없으며, 500 ㎛보다 크게 형성될 경우에는 1차 기판(100) 상에 2차 기판(200)을 형성하는 제조 시간 및 비용이 의미 없이 증가하기 때문이다.
또 한편, 본 발명에 따른 나노 구조체를 구비한 소자의 제조방법은, 1차 기판(100)과 2차 기판(200) 사이에 위치되게 희생층을 형성하는 공정을 더 포함함으로써, 1차 기판(100)을 2차 기판(200)으로부터 분리 제거하는 공정(s200)이 이 희생층의 화학적 제거에 의한 형태로 구현될 수도 있다.
물론, 1차 기판(100)과 2차 기판(200)의 분리는 기계적인 분리 방식으로 구현될 수도 있다.
이 경우, 본 발명에 따른 나노 구조체를 구비한 소자의 제조방법은, 도 3에 도시된 바와 같이, 2차 기판(200)을 전해 도금 방식으로 형성할 때에 사용되는 산성 또는 염기성의 도금 용액이나, 희생층의 화학적 제거에 사용되는 산성 또는 염기성 식각 용액 등으로부터 1차 기판(100)을 보호하는 내부식성을 갖는 보호층(110)을 1차 기판(100)의 표면에 형성하는 공정을 더 포함할 수 있다.
이와 같은 보호층(110)은 내부식성이 강한 Au, Pt, Ir, Pd, Os, Rh, Ru 및 그 산화물로 이루어진 군 중에서 선택된 하나 이상을 포함하는 물질이나, Mo, Ni, Cr, Ti, Fe, Al, B, C의 산화물 및 그 질화물로 이루어진 군 중에서 선택된 하나 이상을 포함하는 물질로써 전자선 증착법, 스퍼터 증착법 및 이온 플레이팅법 중 하나 이상의 방법을 이용하여 1차 기판(100) 상에 형성될 수 있다.
그리고 이와 같이 1차 기판(100) 상에 보호층(110)이 형성되면, 2차 기판(200)으로부터 1차 기판(100)을 분리 제거하는 작업 등의 경우에 보호층(110)이 1차 기판(100)으로부터 박리될 수 있으므로, 본 발명에 따른 나노 구조체를 구비한 소자의 제조방법은, 도 4에 도시된 바와 같이, 보호층(110)의 박리를 방지하는 결합층(120)을 1차 기판(100) 상에 먼저 형성하고, 이 결합층(120) 상에 보호층(110)을 형성하는 형태로 구현될 수 있다.
이러한 결합층(120)은 보호층(110) 박리 방지의 역할을 충실히 수행할 수 있도록 Mo, Ni, Cr, Ti 및 Fe 중 하나 이상을 포함하는 물질로 이루어질 수 있다.
그러나 이 같이 보호층(110)이 쉽게 박리되는 것을 방지하기 위한 방법은 결합층(120) 형성으로 한정되는 것은 아니며, 제조방법 상의 다른 방식이 적용될 수도 있다.
예를 들어, 보호층(110)을 형성하기 전에 1차 기판(100)의 표면을 플라즈마 처리 또는 자외선 조사 처리하는 전처리 작업이 이루어지거나, 1차 기판(100)의 표면에 보호층(110)을 형성하면서 이온 빔을 조사하거나, 1차 기판(100)을 100 ℃ 이상 800 ℃ 이하의 온도로 가열한 상태로 보호층(110)을 형성하는 방식이 적용될 수도 있다.
상기 보호층(110)은 1차 기판(110) 보호의 기능을 충실히 수행할 수 있도록 1차 기판(100)의 표면상에 1 nm 이상 1,000 nm 이하, 더욱 바람직하게는 10 nm 이상 100 nm 이하로 형성된다.
상기 보호층(110)이 너무 얇게 형성되면 1차 기판(110) 보호의 기능을 충실히 수행할 수 없고, 너무 두껍게 형성되면 제조 비용이 상승하거나 2차 기판(200)의 표면 조도에 영향을 미칠 수 있기 때문에 바람직하지 않다.
한편, 본 발명에 따른 나노 구조체를 구비한 소자의 제조방법은, 도 5에 도시된 바와 같이, 2차 기판(200)이 형성될 1차 기판(100)의 표면에 2차 기판(200)이 용이하게 분리되게 하기 위한 분리층(130)을 형성하는 공정을 더 포함할 수 있다.
이러한 분리층(130)은 1차 기판(100)의 표면을 산화 처리 또는 질화 처리하여 균일한 부동태 피막을 생성하는 형태로 형성될 수 있고, 공기, 산소, 질소 중 어느 하나의 가스 분위기에서 자외선 조사 처리, 레이저 조사 처리, 전자선 조사 처리 및 플라즈마 처리 중 하나 이상의 작업으로써 형성될 수도 있다.
이 분리층(130)은 자체 내구성을 확보하면서도 2차 기판(200)의 용이한 분리 기능을 수행할 수 있도록 1 nm 이상 100 nm 이하, 더 바람직하게는 1 nm 이상 20 nm 이하의 두께로 형성된다. 상기 분리층(130)을 이보다 얇게 형성하게 되면 2차 기판(200)의 용이한 분리 기능을 충분히 수행할 수 없을 뿐만 아니라, 자체적인 내구성도 확보할 수 없고, 이보다 두껍게 형성되면 제조 비용이 상승하거나 2차 기판(200)의 표면 조도에 영향을 미칠 수 있기 때문에 바람직하지 않다.
또 한편, 본 발명에 따른 나노 구조체를 구비한 소자의 제조방법은, 도 6에 도시된 바와 같이, 1차 기판(100)의 표면을 목적한 수준에 대응되는 표면 조도로 구비하기 어려운 경우에 있어서, 1차 기판(100)의 표면을 평탄화하여 목적한 표면 조도를 확보하기 위해 1차 기판(100)의 표면에 평탄화층(140)을 형성하는 공정을 더 포함할 수 있다.
상기 평탄화층(140)은 1차 기판(100)을 통해 전사 형성된 2차 기판(200)의 나노 구조체(300)가 형성될 표면에 형성될 수도 있다.
이러한 평탄화층(140)는 표면 조도의 확보가 용이한 폴리에스테르(Polyester), 폴리에스테르를 포함하는 공중합체, 폴리이미드(Polyimide:PI), 폴리이미드를 포함하는 공중합체, 폴리아크릴산(polyacrylic acid), 폴리아크릴산을 포함하는 공중합체, 폴리스티렌(polystyrene), 폴리스티렌을 포함하는 공중합체, 폴리설파이트(polysulfate), 폴리설파이트를 포함하는 공중합체, 폴리아믹산(polyamic acid), 폴리아믹산을 포함하는 공중합체, 폴리아민(polyamine), 폴리아민을 포함하는 공중합체, 폴리비닐 알콜(Polyvinylalcohol; PVA), 폴리 알릴아민(Polyallyamine) 및 폴리아크릴산(polyacrylic acid)으로 이루어진 군에서 선택되는 하나 이상의 고분자 화합물을 포함하는 물질로 이루어질 수 있다.
그 후, 도 2d에 도시된 바와 같이, 1차 기판(100)을 이용한 전사 작업으로 목적한 표면 조도가 확보된 2차 기판(200)의 표면상에 나노 구조체(300)가 형성된다.
이러한 나노 구조체(300)는, 탄소 나노튜브, 탄소 나노공, 그래핀 중 어느 하나 또는 실리콘 나노선일 수 있고, Al, Si, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In Sn, Sb, Te, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, Ti, Bi, 그 산화물, 그 질화물 및 그 탄화물 이루어진 군 중에서 선택된 하나 이상을 포함하는 물질로 이루어진 나노점, 나노공, 나노선, 나노튜브, 나노원뿔, 나노각뿔, 나노각기둥, 나노시트 등의 형상을 갖는 구조체일 수도 있다.
즉, 상기 나노 구조체(300)는 최종적으로 완성하고자 하는 전자소자가 무엇인지, 어떤 기능을 수행하도록 형성되는 것인지 등의 요인에 따라 다양한 물질 및 형상으로 이루어질 수 있다.
그 다음, 도 2e에 도시된 바와 같이, 나노 구조체(300)의 내부 간극을 평탄화 물질로 채워 표면 조도가 낮은 나노 구조체(300')를 형성하는 공정이 이루어진다(s400). 이러한 공정은 나노 구조체(300')의 표면 조도도 낮게 제어함으로써, 추후 나노 구조체(300') 상에 형성될 소자의 다른 구성요소와의 관계에서 누설 전류, 단락에 의한 불량이 발생하고 제조 수율이 감소하는 것을 방지하기 위함이다.
이러한 나노 구조체(300)의 내부 간극을 액상의 폴리머, 졸-겔 산화물, 기상의 패럴린 중 어느 하나의 평탄화 물질로 채울 수 있다. 상기 평탄화 물질은 액상 및 기상의 형태를 갖고 있기 때문에 나노 크기의 내부 간극도 잘 채울 수 있다. 그러나 나노 구조체(300)의 내부 간극을 평탄화 물질로 채우는 공정의 구현 방식이 이에 한정되는 것은 아니다.
그리고 이와 같은 나노 구조체(300)의 내부 간극을 평탄화 물질로 채우는 공정은 최종 완성될 소자의 품질과 제조 수율을 향상시키기 위해 선택적으로 이루어질 수 있는 것으로서, 본 발명에 따른 나노 구조체를 구비한 소자의 제조방법에 있어서 필수적인 공정은 아님을 밝혀둔다.
한편, 나노 구조체(300)의 내부 간극을 평탄화 물질로 채우는 공정은 전술된 바와 같이, 2차 기판(200) 상에 나노 구조체(300)를 형성한 직후에 이루어질 수 있으나, 추후에 나노 구조체(300')를 3차 기판(400) 상에 정착시킨 후에 이루어질 수도 있다.
이후, 도 2f에 도시된 바와 같이, 평탄한 물질을 채운 나노 구조체(300')를 2차 기판(200)의 일부를 부식시킬 수 있는 부식액과 같은 소정의 용액에 담가 2차 기판(200)으로부터 분리한다(s500). 이렇게 분리된 나노 구조체(300')는 용액 상에 떠 있는 프리스탠딩 상태가 된다.
이러한 2차 기판(200)과 나노 구조체(300)의 분리 공정을 용이하게 진행하기 위해, 본 발명에 따른 나노구조체를 구비한 소자의 제조방법은, 2차 기판(200)과 나노 구조체(300)의 사이에 위치되게 희생층을 형성하는 공정을 더 포함할 수 있으며, 이러한 2차 기판(200)의 분리 공정은 이 같은 희생층의 화학적 제거에 의한 것일 수 있다.
그 후, 도 2g에 도시된 바와 같이, 나노 구조체(300')를 건져 3차 기판(400) 상에 정착시킨다(s600). 이러한 3차 기판(400)은 최종적으로 완성하고자 하는 전자소자의 필요에 따라 플렉서블한 플라스틱 기판 등 다양한 기판이 제한 없이 적용될 수 있다.
이하에서는 본 발명에 따른 나노 구조체를 구비한 소자의 제조방법의 구체적인 실험 실시예를 상세히 설명한다.
본 발명의 실시예에서는 1차 기판(100)으로서 표면 조도가 3D profiler로 458 ㎛ × 609 ㎛의 범위를 측정할 때, Ra < 5 nm 인 Cu/Au/Ti 기판을 사용하였는데, Cu/Au/Ti 각 층의 두께는 80 ㎛ / 100 nm / 100 nm로 구성되어 있는 1차 기판(100)을 우선 제조하였다.
이러한 1차 기판(100)의 표면 조도는 3차원 프로파일러로 458 ㎛ × 609 ㎛의 범위를 측정할 때, Ra < 5 nm 였다.
다음, 2차 기판(200)으로는 1차 기판(100)의 Ti층 표면에 Cu를 전해 도금 방법으로 30 ㎛를 형성하였다.
그 다음, Si 과 1000:1 이상의 선택비를 Cu 에천트를 사용하여 2차 기판(200)의 일부를 제거함으로써 1차 기판(100)과 2차 기판(200)을 분리 한 후, 2차 기판(200)의 분리면 상에 추가적으로 Au를 5 nm 전자선 증착을 하였다. 증착된 Au는 Si 나노선의 시드(seed)로서 Si 전구체가 Au 내에 용해되고 Si 나노선을 석출하는 촉매로서 사용된다.
여기서 1차 기판(100)으로부터 분리한 2차 기판(200)도 3차원 프로파일러로 458 ㎛ × 609 ㎛의 범위를 측정할 때, Ra < 5 nm 인 표면 조도를 갖는 것으로 확인되었다.
이후, CVD 방식으로 400℃에서 Au 촉매를 이용하여 4 ㎛ 길이의 Si 나노선을 성장시켜 2차 기판(200) 상에 나노 구조체(300)를 형성하였다. Si 나노선이 형성된 2차 기판(200) 상에 평탄화 물질로써 PUA를 4 ㎛ 코팅을 하여 경화시켰다.
다음, 나노 구조체(300)가 형성된 2차 기판(200)을 1000:1 이상의 선택비를 갖는 Cu 부식액에 침지하여 2차 기판(200)의 Cu와 PUA로 Si 나노선 간극이 채워져 있는 나노 구조체(300) 사이를 분리하였다. 이렇게 분리된 나노 구조체(300)는 Cu 부식액에 떠 있는 프리스탠딩 상태가 된다.
그 후, 프리스탠딩 상태의 나노 구조체(300)를 건져 3차 기판(400)인 PMMA 기판 상에 정착시킴으로써 고온에서 성장된 고품질의 나노 구조체(300)가 3차 기판(400) 상에 형성된 소자를 얻을 수 있었다.
특히 이렇게 CVD 방식으로 나노 구조체(300)를 형성하는 경우에 표면 조도가 높은 표면 상태는 불균일한 나노 구조체(300)를 형성하는 문제가 발생하게 된다. 따라서 나노 구조체(300)가 형성되는 2차 기판(100)의 표면 조도를 낮추어야 균일한 나노 구조체(300)를 형성할 수 있다.
또한, 그래핀과 같은 2차원 평면으로 형성되는 나노 구조체(300)의 경우 2차 기판(200)의 표면을 따라 형성되므로 2차 기판(200)의 높은 표면 조도, 스크래치, 개재물 등은 2차원 구조를 손상시키고 나노 구조체(300)의 특성 저하에 결정적인 영향을 미친다. 따라서 나노 구조체(300)가 형성되는 2차 기판(200)의 표면 조도가 낮을수록 나노 구조를 손상시키지 않고 고품질의 나노 구조체를 얻을 수 있다.
한편, 대면적 연속 공정이 수행되는 본 발명에서는 신뢰성 있는 2차 기판(200)을 만들기 위해, 1차 기판(100)의 손상으로 인해 발생하는 2차 기판(200)의 불량을 감소시킬 수 있는 기술 적용이 매우 중요하다.
특히, 요구되는 1차 기판(100)의 표면 조도가 유지되어야 하는 수준은 종래 도금 기술에서 허용되는 수준과는 비교할 수 없을 정도로 높다. 롤 형상을 사용하는 종래 기술들 경우에 음극의 표면 거칠기는 5 ㎛ 내지 10 ㎛ 수준이며, 산업적 필요에 의해 표면 조도를 낮추는 경우에도 1 ㎛ 이상이 허용된다.
그러나, 본 발명은 극히 낮은 표면 조도(Ra)인 100 nm 이하, 보다 바람직하게는 태양전지의 경우 50 nm, 유기전자소자의 경우에는 4 nm 이하의 표면 조도가 유지되야 한다. 요구되는 표면 거칠기 뿐 아니라 결함 밀도도 종래 기술과 본 발명의 차이는 매우 크다.
종래 도금기술은 주로 유연 회로 기판에 사용되고 있으나, 그 크기는 주로 모바일 기기의 면적에서 높은 표면 거칠기도 허용이 된다. 이에 비해 본 발명이 적용되는 나노 구조체가 사용되는 디스플레이, 조명, 태양전지의 분야는 40~50 인치 이상의 대면적화가 필수적이어서 단위 cm2당 10-5 이하의 결함 밀도로 표면 거칠기가 극히 낮은 수준으로 유지되어야 한다.
따라서, 1차 기판(100)으로부터 2차 기판(200)을 분리한 후 표면 거칠기를 유지하며, 반복적인 사용에도 표면 거칠기를 유지하기 위해서는 종래 기술과 차별화된 기술적 해결 수단이 요구된다.
이에 따라, 본 발명에서는 표면 조도가 매우 낮으며 경제성이 높은 저가의 2차 기판(200)을 만들기 위해서는 1차 기판(100)의 재활용이 필수적으로 필요하다. 1차 기판(100)을 반복적으로 사용하기 위해서는 2차 기판(200)과 분리 후에도 1차 기판(100)의 손상이 없어서 표면 조도가 유지되어야 한다.
특히, 1차 기판(100)의 일부분이 박리 되거나 외부로부터 불순물이 부착되어 반복적 연마를 하는 것은 바람직하지 않다. 2차 기판(200)을 형성하기 위한 목적으로 1차 기판(100)에 반복적 성막을 하는 것 또한 높은 공정 비용을 발생시키므로 바람직하지 않다.
또한, 1차 기판(100)과 2차 기판(200)의 분리시 1차 기판(100)과 접합되어 있던 2차 기판(200)의 손상이 없어서 2차 기판의 표면 조도가 유지되어야 하는 조건도 충족시켜야 한다.
구체적으로는, 1차 기판(100)이 부식, 스크래치, 개재물 부착 등으로 손상되어 표면 거칠기가 높아지면, 2차 기판(200) 분리면의 거칠기도 높아지게 된다. 그러면, 나노 구조체(300)가 형성된 3차 기판(400)의 소자에도 단락, 누설 전류 증가 등의 문제가 발생한다. 또한, 이로 인한 수율 감소는 불량품 생산 원가에 비례하여 기하급수적인 비용 상승을 초래한다.
즉, 1차 기판(100)의 손상은 1차 기판(100)뿐 아니라, 2차 기판(200), 나노 구조체를 갖는 소자 등에 모두 문제를 발생시키게 된다.
이러한 문제를 해결하기 위한 방법으로는 1차 기판(100) 형성시 반복적으로 1차 기판(100)상에 별도의 층을 성막하는 방법이 있으나, 추가적인 비용이 들고 추가되는 층이 2차 기판(200)에 부착될 수 있는 단점이 있다.
다른 방법으로 손상이 발생한 1차 기판(100)을 연마를 하는 방법이 있으나, 대량 생산 시 1차 기판(100)의 넓은 면적을 연마하기에는 시간 및 비용이 많이 든다. 특히 1차 기판(100)이 얇은 두께의 박막을 연마하는 것은 원형 운동을 하는 롤형상 1차 기판(100)을 연마하는 소위 버핑보다 기술적 난이도가 매우 높아 현실적으로 사용하기 힘들다. 버핑 기술 또한 본 발명에서 요구하는 수준으로 Ra와 Rt 표면 조도를 양산에서 적용하는 것이 불가능하다.
따라서 본 발명에 있어서 1차 기판(100)에 보호층(110)을 형성하여 제조 공정 중에 1차 기판(100)이 손상되거나 이물질이 개입하는 것을 효과적으로 방지함으로써 1차 기판(100)을 반복적으로 재사용할 수 있게 하는 것은 큰 의미가 있다.
한편, 본 발명에서는 Ra 가 100 nm 더욱 바람직하게는 10 nm 이하 수준의 표면 거칠기를 유지하는 방법을 제공하고 있다.
구체적인 방법으로 1차 기판(100)은 전도성 및 내부식성이 있는 음극이 바람직하다. 1차 기판(100) 표면 손상의 주요 원인은 Ph 2~3에 이르는 산성 도금 용액에 의한 부식, 세정 과정 중 물에 의한 부식, 공기 중의 불균일 표면 산화가 있으며, 기존 전자소자 공정에 쓰이는 유리 기판에 요구되는 기판 청결도 수준을 갖기 위해서는, 금속 재질의 플렉서블 기판 제조 공정 환경 하에서 1차 기판(100)이 손상되지 않도록 1차 기판(100)은 내부식성을 가져야 한다.
이러한 1차 기판(100)을 이루는 물질은 내부식성을 갖는 금속이면 어떤 재료도 무방하나, 단일 조성을 갖는 금속 기판이 전도성 음극으로 바람직하다. 복층으로 구성되어 있는 1차 기판(100)의 경우 층간 박리에 의한 손상이 발생할 수 있다.
따라서 복층으로 구성되어 있는 1차 기판(100)의 반복적인 사용을 위해서는 1차 기판(100)은 보호층(110), 평탄화층(140), 분리층(130) 등을 더 포함하며 구체적으로는 다음과 같은 기술적 구성 요소들을 추가하는 것이 바람직하다.
상기 보호층(110), 평탄화층(140), 분리층(130)은 도금에 의해 2차 기판(200)을 형성할 때 주로 사용되나, 전해 도금 공정이 아닌 다른 방식으로 2차 기판(200)을 형성할 때에도 필요에 따라 사용될 수 있다.
상기 보호층(110)은 1차 기판(100)에 산성 도금 용액 또는 염기성 도금 용액에 대해 내부식성을 추가로 부가하는 역할을 하는 것으로, 전기 도금 공정에 사용되기 때문에 전도성 있으며 내부식성이 있는 금속 또는 금속 산화물, 금속 질화물 등을 각 도금용액 조성에 맞추어서 사용될 수 있다.
이러한 보호층(110)은 도금액에 의한 표면 부식을 막아 반복적인 사용을 하더라도 1차 기판(100)의 표면 손상을 방지할 수 있다. 그러나, 1차 기판(100)에 형성된 보호층(110)은 2차 기판(200)과 분리시 2차 기판(200)으로 전사될 수 있으며, 이는 보호층(110) 박리 및 도금액에 의한 1차 기판(100)의 손상이 초래되므로 보호층(110)이 1차 기판(100)과 안정적으로 결합될 수 있도록 표면의 산화층 및 불순물 제거나 표면 에너지 변화를 유도할 수 있는 전술된 바와 같은 플라즈마 처리, 자외선 조사 처리등의 여러 수단이 구비되어야 한다.
다른 방법으로 결합력이 높은 물질을 보호층(110) 형성 단계 이전에 성막하는 것으로 Mo, Ni, Cr, Ti, Fe 등이 결합층(120)으로 바람직하다. 또한, 보호층(110) 형성 방법으로는 증착 에너지가 낮은 열 증착 방식보다는 스퍼터링 증착방식, 전자선 증착 방법 또는 이온 플레이팅 방법을 사용하여 물질의 증착 시 에너지를 높여 표면과 잘 결합할 수 있도록 보호층(110)의 형성 방법을 선택하는 것이 바람직하다.
또한, 보호층(110) 형성 중 이온 빔을 추가적으로 조사하여 보호층 물질의 증착 시 추가적인 에너지를 부여하여 보호층(110)의 결합력을 높이는 방법을 사용할 수도 있다. 또한, 보호층(110) 형성 시 1차 기판(100)의 온도를 높여서 보호층의 결합력을 높이는 방법을 사용할 수 있으며 100 ℃ 이상 800 ℃ 이하로 가열하여 1차 기판(100)의 온도를 높이는 방법을 사용할 수 있다.
상기 보호층(110)의 두께는 1 nm 이상 1,000 nm 이하, 더 바람직하게는 10 nm 이상 100 nm 이하를 선택할 수 있다. 일반적으로 기판 위에 한 층을 성막시 표면의 불균일도는 1 % ~ 10 %는 존재할 수 있으며, 따라서, 1,000 nm 이상의 두께는 최악의 경우 100 nm 이상의 표면 불균일도를 만들게 되므로 보호층(110)의 두께는 상술한 바와 같이 제한되는 것이 바람직하다.
이러한 성막에 따른 표면 불균일도를 반영하는 것은 본 발명의 모든 기술적 사항과 관련이 있는 것으로 특별히 기술하지 않아도 표면 조도를 유지하기 위해 필요한 경우 각 층에 공히 적용할 수 있다.
본 발명에 따른 나노 구조체를 구비한 소자의 제조방법에 있어서, 1차 기판(100)은 산화 처리 또는 질화 처리하여 표면에 부동태 피막의 분리층(130)을 형성시킨 것을 특징으로 하며, 이 분리층(130)의 두께는 1nm 이상 100nm 이하인 것을 특징으로 하는데, 바람직하게는 1nm 이상 20nm이하인 것이 권장된다. 내부식성을 갖는 1차 기판(100)의 세정 및 추가적인 표면 처리는 1차 기판(100) 표면에 1 nm 내지 100 nm, 좀 더 일반적으로는 1 nm 내지 20 nm 두께의 안정적인 부동태 피막을 표면에 제공한다.
상술한 두께는 요구되는 1차 기판(100)에 요구되는 최대의 표면 거칠기인 100 nm이하이므로 표면 거칠기에 큰 영향을 미치지 않으면서 내부식성 증대 역할을 수행하게 된다. 롤 형상의 1차 기판(100)은 산성 또는 염기성 도금 용액에 1,000 ~ 5,000 시간 이상 담겨 있으나 시트 형태의 1차 기판(100)은 도금용액에 2차 기판(200) 형성하는 잠시 동안만 도금액에 침지되고 나오므로 종래 기술들에서 사용되었던 수 ㎛ 두께보다 작아도 내부식성을 유지할 수 있다.
이러한 시트 형태의 1차 기판(100) 상에 형성된 수~수십 nm 두께의 분리층(130)으로서 형성된 부동태 피막은 도금을 위한 전기 전도에는 큰 영향을 미치지 않는 범위이다. 시트 형태의 1차 기판(100)은 롤 형상의 1차 기판(100)에 비해 넓은 면적을 도금할 수 있으나, 1차 기판(100)의 두께가 한정되어 있어 롤 형상의 1차 기판(100)에 비해 높은 전압, 전류를 인가하기 어렵다. 따라서 낮은 전압, 전류 조건에서도 도금이 잘 되어야 하므로 높은 전도도가 바람직하다. 이러한 이유로 분리층(130)으로서의 부동태 피막의 두께가 낮게 한정되는 것이 바람직하다.
가장 중요한 분리층(130)의 역할은 1차 기판(100)과 2차 기판(200) 사이 계면 분리를 용이하게 하며, 1차 기판(100)을 구성하는 층들 간의 박리를 방지하는 결합력을 조절하는 역할을 하므로 금속 재질의 2차 기판(200) 제조에 있어서 매우 바람직하다. 부동태 피막과 그 상부층에 성막되는 금속층과 계면 결합력이 금속층/금속층 결합력보다 낮게 조절이 되므로 부동태 피막이 분리층(130) 역할을 할 수 있는 것이다.
한편, 자연발생적 부동태 피막은 1차 기판(100) 상에 불균일하게 형성될 수도 있으나, 만약 부동태 피막의 구조나 두께가 불균일하게 형성되면 다소 불안정한 부분에서는 수소가스 침투로 인하여 수산화물이 형성되거나, 높은 염소 이온 농도하에서 금속 염화물이 형성되어 1차 기판(100)을 부식으로 손상시킨다.
따라서 상술한 본 발명의 요구되는 표면 거칠기 및 결함밀도를 고려하여 볼 때 1차 기판(100)은 자연발생적 부동태 피막보다는 인위적인 산화 처리 또는 질화 처리하여 표면에 균일하고 우수한 품질의 부동태 피막을 형성시킨 것이 더 바람직하다.
또 한편, 1차 기판(100)의 표면 조도 확보가 용이하지 않을 때는 액상의 고분자 화합물을 코팅하여 1차 기판(100)에 평탄화층(140)을 형성할 수 있다. 또한, 고분자 평탄 필름을 접착하는 형태로 1차 기판(100)에 평탄화층(140)을 형성할 수도 있다.
그리고 본 발명에 있어서, 2차 기판(200) 위에 형성된 나노 구조체(300)만으로 표면 조도가 확보되지 않거나, 3차 기판(400)으로 나노 구조체(300)를 전사하여도 표면 조도가 확보가 안 될 때는, 나노 구조체(300)를 2차 기판(200)에 형성한 후 나노 구조체(300)의 내부 간극을 평탄화 물질로 채우거나, 3차 기판(400)에 형성된 나노 구조체(300)의 내부 간극을 평탄화 물질로 채우는 단계를 더 포함할 수 있다.
이러한 평탄화 물질로 채우는 방법은 산화물을 졸-겔 방법으로 형성하거나 액상의 폴리머를 코팅하여 사용할 수 있으며, 특히 1차 기판(100)의 평탄화층(140)으로 사용하였던 물질들이 사용될 수도 있다. 그리고 패럴린을 코팅하여 사용하여도 무방하다. 평탄화 물질로 채울 때 용도에 따라 나노 구조체(300) 전부를 덮을 수도 있고 나노 구조체(300)를 전극으로 사용할 경우는 나노 구조체(300)의 일부 부분이 표면에 드러나게 할 수도 있다.
상술한 바와 같이, 본 발명에 따른 나노 구조체를 구비한 소자의 제조방법에 의하면, 표면 조도가 낮은 1차 기판(100)을 이용하여 나노 구조체(300)가 형성될 2차 기판(200)을 형성하고 2차 기판(200) 상에 형성된 나노 구조체(300)를 3차 기판(400)으로 전사하는 이중 전사 방식으로 나노 구조체를 구비한 소자를 제조함으로써, 나노 구조체(300)가 형성되는 2차 기판(200)을 표면 조도가 낮게 형성할 수 있고 이로써 나노 구조체(300)가 높은 표면 조도로 인해 불균일하게 형성되는 것을 방지할 수 있으므로, 그 광학적, 전기적, 기계적 특성을 극대화할 수 있을 뿐만 아니라, 소자에 포함되는 3차 기판(400)이 플라스틱 기판이라도 나노 구조체(300)가 형성되는 2차 기판(200)은 금속 기판을 적용할 수 있으므로 고온에서 형성된 고품질의 나노 구조체(300)를 형성할 수 있으며, 연마 등의 기판 평탄화 작업이 불필요하므로 저렴하고 용이하게 제조할 수 있고, 보호층(110)과 분리층(130)을 이용해 제조 공정 중의 1차 기판(100)과 2차 기판(200)의 손상을 최소화하여 1차 기판(100)과 2차 기판(200)을 반복적으로 재사용할 수 있으므로 제조 비용을 더욱 절감할 수 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만, 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 통상의 기술자에게 있어 명백한 것이며, 이러한 변형 및 수정이 첨부되어 있는 특허청구범위에 속함은 당연한 것이다.
＊ 도면의 주요 부분에 대한 부호의 설명 ＊
100 : 1차 기판 110 : 보호층
120 : 결합층 130 : 분리층
140 : 평탄화층 200 : 2차 기판
300 : 나노 구조체 300' : 평탄화 물질을 채운 나노 구조체
400 : 3차 기판

Claims (44)

1차 기판상에 2차 기판을 형성하는 단계;
상기 1차 기판을 상기 2차 기판으로부터 분리 제거하는 단계;
상기 1차 기판과 접촉되어 있던 상기 2차 기판의 표면상에 나노 구조체를 형성하는 단계;
상기 나노 구조체를 상기 2차 기판으로부터 분리하는 단계; 및
분리된 상기 나노 구조체를 3차 기판 상에 정착 시키는 단계;
를 포함하고, 상기 2차 기판이 형성될 상기 1차 기판의 표면에 산성 또는 염기성 용액에 대해 내부식성을 갖는 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항에 있어서,
상기 나노 구조체를 구비한 소자의 제조방법은,
상기 2차 기판의 표면상에 상기 나노 구조체를 형성한 후 상기 나노 구조체의 내부 간극을 평탄화 물질로 채우는 단계;를 더 포함하거나,
상기 나노 구조체를 상기 3차 기판 상에 정착시킨 후 상기 나노 구조체의 내부 간극을 평탄화 물질로 채우는 단계;를 더 포함하는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제2항에 있어서,
상기 나노 구조체의 내부 간극을 상기 평탄화 물질로 채우는 단계는,
상기 나노 구조체의 내부 간극을 폴리머, 졸-겔 산화물, 패럴린 중 어느 하나의 평탄화 물질로 채우는 단계;
인 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항에 있어서,
상기 나노 구조체를 상기 2차 기판으로부터 분리하는 단계는,
상기 나노 구조체를 소정의 용액 상에 떠 있는 프리스탠딩 상태로 분리시키는 단계;이며,
상기 나노 구조체를 3차 기판 상에 정착시키는 단계는,
상기 용액에 프리스탠딩 상태로 분리된 상기 나노 구조체를 건져내어 상기 3차 기판 상에 정착시키는 단계;
인 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항에 있어서,
상기 나노 구조체를 구비한 소자의 제조방법은,
상기 1차 기판과 상기 2차 기판 사이에 위치되게 희생층을 형성하는 단계;를 더 포함하며,
상기 1차 기판을 상기 2차 기판으로부터 분리 제거하는 단계는,
상기 희생층의 화학적 제거에 의한 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항에 있어서,
상기 나노 구조체를 구비한 소자의 제조방법은,
상기 2차 기판과 상기 나노 구조체의 사이에 위치되게 희생층을 형성하는 단계;를 더 포함하며,
상기 2차 기판을 상기 나노 구조체로부터 분리 제거하는 단계는,
상기 희생층의 화학적 제거에 의한 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 1차 기판은,
상기 2차 기판이 형성되는 표면이 3차원 프로파일러로 456 ㎛ × 608 ㎛의 범위를 측정할 때, 0 nm < Ra < 100 nm 또는 0 nm < Rt < 1,000 nm의 표면 조도를 갖는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 1차 기판은,
상기 2차 기판이 형성되는 표면이 3차원 프로파일러로 456 ㎛ × 608 ㎛의 범위를 측정할 때, 0 nm < Ra < 10 nm 또는 0 nm < Rt < 100 nm의 표면 조도를 갖는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 2차 기판은,
상기 나노 구조체가 형성되는 표면이 3차원 프로파일러로 456 ㎛ × 608 ㎛의 범위를 측정할 때, 0 nm < Ra < 100 nm 또는 0 nm < Rt < 1,000 nm의 표면 조도를 갖는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 2차 기판은,
상기 나노 구조체가 형성되는 표면이 3차원 프로파일러로 456 ㎛ × 608 ㎛의 범위를 측정할 때, 0 nm < Ra < 10 nm 또는 0 nm < Rt < 1,00 nm의 표면 조도를 갖는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 1차 기판은,
상기 2차 기판으로부터 분리 제거된 후, 후속되는 다른 2차 기판의 형성 작업에 그대로 재사용되는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 1차 기판은,
판 형상, 롤 형상, 시트 형상 중 어느 하나의 형상으로 구비되는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 1차 기판은,
유리 또는 실리콘으로 이루어진 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 1차 기판은,
고분자 물질로 이루어진 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 1차 기판은,
Ni, Mo, Cr 중 적어도 하나를 포함하는 Fe 합금인 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 1차 기판은,
Ti 또는 Ti 합금인 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 1차 기판은,
Cu, Ni, Al, Mo, Cr 중 적어도 하나를 포함하는 물질인 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 2차 기판은,
상기 1차 기판 상에 1 ㎛ 이상 500 ㎛ 이하의 두께로 형성되는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 2차 기판은,
상기 1차 기판 상에 1 ㎛ 이상 100 ㎛ 이하의 두께로 형성되는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 2차 기판은,
Fe, Ag, Au, Cr, W, Al, W, Mo, Zn, In. Mn, Si, Ta, Ti, Sn, Zn, Pb, V, Zr, Mg, INVAR 및 스테인리스강으로 이루어진 군에서 선택되는 하나 이상을 포함하는 금속 물질로 이루어지는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 2차 기판은,
Cu, Ni, Co, Ru, Rh, Pt, Ir 및 Pd으로 이루어진 군에서 선택되는 하나 이상을 포함하는 금속 물질로 이루어지는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 1차 기판 상에 상기 2차 기판을 형성하는 단계는,
주조법, 전자선 증착법, 열 증착법, 스퍼터 증착법, 화학기상 증착법 및 전기 도금법 중 하나 이상의 방법을 이용하는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
삭제
제1항에 있어서,
상기 나노 구조체를 구비한 소자의 제조방법은,
상기 보호층을 형성하기 전에 상기 1차 기판의 표면을 플라즈마 처리 또는 자외선 조사 처리하는 단계;
를 더 포함하는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항에 있어서,
상기 나노 구조체를 구비한 소자의 제조방법은,
상기 보호층을 형성하기 전에 상기 1차 기판의 표면상에 Mo, Ni, Cr, Ti 및 Fe 중 하나 이상을 포함하는 물질로 이루어져 상기 보호층의 박리를 방지하는 결합층을 형성하는 단계;
를 더 포함하는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항에 있어서,
상기 보호층을 형성하는 단계는,
전자선 증착법, 스퍼터 증착법 및 이온 플레이팅법 중 하나 이상의 방법을 이용하는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항에 있어서,
상기 보호층을 형성하는 단계는,
상기 보호층의 박리를 방지하기 위해 이온 빔을 조사하면서 상기 1차 기판의 표면에 상기 보호층을 형성하는 단계;
인 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항에 있어서,
상기 보호층을 형성하는 단계는,
상기 보호층의 박리를 방지하기 위해 상기 1차 기판을 100 ℃ 이상 800 ℃ 이하로 가열한 상태로 상기 1차 기판의 표면에 상기 보호층을 형성하는 단계;
인 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항에 있어서,
상기 보호층은,
Au, Pt, Ir, Pd, Os, Rh, Ru 및 그 산화물로 이루어진 군 중에서 선택된 하나 이상을 포함하는 물질로 이루어지는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항에 있어서,
상기 보호층은,
Mo, Ni, Cr, Ti, Fe, Al, B, C의 산화물 및 그 질화물로 이루어진 군 중에서 선택된 하나 이상을 포함하는 물질로 이루어지는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항에 있어서,
상기 보호층은,
상기 1차 기판의 표면상에 1 nm 이상 1,000 nm 이하의 두께로 형성되는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항에 있어서,
상기 보호층은,
상기 1차 기판 상에 10 nm 이상 100 nm 이하의 두께로 형성되는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 나노 구조체를 구비한 소자의 제조방법은,
상기 2차 기판이 형성될 상기 1차 기판의 표면에 상기 2차 기판의 용이한 분리를 위해 분리층을 형성하는 단계;
를 더 포함하는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제33항에 있어서,
상기 분리층을 형성하는 단계는,
상기 1차 기판의 표면을 산화 처리 또는 질화 처리함으로써 균일한 부동태 피막의 상기 분리층을 형성하는 단계;
인 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제33항에 있어서,
상기 분리층을 형성하는 단계는,
상기 1차 기판의 표면을 공기, 산소, 질소 중 어느 하나의 가스 분위기에서 자외선 조사 처리, 레이저 조사 처리, 전자선 조사 처리 및 플라즈마 처리 중 하나 이상의 작업을 통해 상기 분리층을 형성하는 단계;
인 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제33항에 있어서,
상기 분리층은,
상기 1차 기판 상에 1 nm 이상 100 nm 이하의 두께로 형성되는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제33항에 있어서,
상기 분리층은,
상기 1차 기판 상에 1 nm 이상 20 nm 이하의 두께로 형성되는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 1차 기판 상에 상기 2차 기판을 형성하는 단계는,
상기 1차 기판의 표면을 평탄화하기 위한 평탄화층을 상기 1차 기판의 표면에 형성하는 단계; 및
상기 평탄화층 상에 상기 2차 기판을 형성하는 단계;
를 포함하는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제38항에 있어서,
상기 평탄화층은,
고분자 화합물을 포함하는 물질로 이루어지는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제38항에 있어서,
상기 평탄화층은,
폴리에스테르(Polyester), 폴리에스테르를 포함하는 공중합체, 폴리이미드(Polyimide:PI), 폴리이미드를 포함하는 공중합체, 폴리아크릴산(polyacrylic acid), 폴리아크릴산을 포함하는 공중합체, 폴리스티렌(polystyrene), 폴리스티렌을 포함하는 공중합체, 폴리설파이트(polysulfate), 폴리설파이트를 포함하는 공중합체, 폴리아믹산(polyamic acid), 폴리아믹산을 포함하는 공중합체, 폴리아민(polyamine), 폴리아민을 포함하는 공중합체, 폴리비닐 알콜(Polyvinylalcohol; PVA), 폴리 알릴아민(Polyallyamine) 및 폴리아크릴산(polyacrylic acid)으로 이루어진 군에서 선택되는 하나 이상의 고분자 화합물을 포함하는 물질로 이루어지는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 나노 구조체는,
나노점, 나노공, 나노선, 나노튜브, 나노원뿔, 나노각뿔, 나노각기둥 및 나노시트로 이루어진 군에서 선택된 하나 이상을 포함하는 형상으로 형성되는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 나노 구조체는,
Al, Si, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In Sn, Sb, Te, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, Ti, Bi, 그 산화물, 그 질화물 및 그 탄화물 이루어진 군 중에서 선택된 하나 이상을 포함하는 물질로 이루어지는 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 나노 구조체는,
탄소 나노튜브, 탄소 나노공 및 그래핀 중 어느 하나인 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 나노 구조체는,
실리콘 나노선인 것을 특징으로 하는 나노 구조체를 구비한 소자의 제조방법.
KR1020120029070A 2012-03-21 2012-03-21 나노 구조체를 구비한 소자의 제조방법 KR101403091B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120029070A KR101403091B1 (ko) 2012-03-21 2012-03-21 나노 구조체를 구비한 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120029070A KR101403091B1 (ko) 2012-03-21 2012-03-21 나노 구조체를 구비한 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20130107174A KR20130107174A (ko) 2013-10-01
KR101403091B1 true KR101403091B1 (ko) 2014-07-01

Family

ID=49630671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029070A KR101403091B1 (ko) 2012-03-21 2012-03-21 나노 구조체를 구비한 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101403091B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150848A1 (ko) * 2016-02-29 2017-09-08 피에스아이 주식회사 나노 로드 제조방법 및 이에 의해 제조된 나노 로드
WO2019151644A1 (ko) * 2017-11-16 2019-08-08 성균관대학교산학협력단 층상형 kznsb, 층상형 znsb, kznsb 나노시트, znsb 나노시트 및 이들의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060094973A (ko) * 2003-09-25 2006-08-30 나노시스, 인크. 나노구조물을 증착 및 배향시키는 방법, 장치 및 조성물
KR101063361B1 (ko) * 2010-05-06 2011-09-07 포항공과대학교 산학협력단 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
KR20110101855A (ko) * 2010-03-10 2011-09-16 전북대학교산학협력단 정렬된 카본 나노튜브와 고분자 복합체를 사용한 열전도성 플라스틱 및 그 제조방법
KR101075185B1 (ko) * 2010-07-12 2011-10-19 국민대학교산학협력단 다양한 크기와 형상을 갖는 막 구조체를 포함하는 소자 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060094973A (ko) * 2003-09-25 2006-08-30 나노시스, 인크. 나노구조물을 증착 및 배향시키는 방법, 장치 및 조성물
KR20110101855A (ko) * 2010-03-10 2011-09-16 전북대학교산학협력단 정렬된 카본 나노튜브와 고분자 복합체를 사용한 열전도성 플라스틱 및 그 제조방법
KR101063361B1 (ko) * 2010-05-06 2011-09-07 포항공과대학교 산학협력단 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
KR101075185B1 (ko) * 2010-07-12 2011-10-19 국민대학교산학협력단 다양한 크기와 형상을 갖는 막 구조체를 포함하는 소자 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150848A1 (ko) * 2016-02-29 2017-09-08 피에스아이 주식회사 나노 로드 제조방법 및 이에 의해 제조된 나노 로드
KR101787435B1 (ko) 2016-02-29 2017-10-19 피에스아이 주식회사 나노 로드 제조방법
US10580859B2 (en) 2016-02-29 2020-03-03 Samsung Display Co., Ltd. Nanorod production method and nanorod produced thereby
US11450737B2 (en) 2016-02-29 2022-09-20 Samsung Display Co., Ltd. Nanorod production method and nanorod produced thereby
WO2019151644A1 (ko) * 2017-11-16 2019-08-08 성균관대학교산학협력단 층상형 kznsb, 층상형 znsb, kznsb 나노시트, znsb 나노시트 및 이들의 제조방법

Also Published As

Publication number Publication date
KR20130107174A (ko) 2013-10-01

Similar Documents

Publication Publication Date Title
Song et al. Graphene transfer: Paving the road for applications of chemical vapor deposition graphene
KR101262551B1 (ko) 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법
KR101271838B1 (ko) 보강기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
US10737476B2 (en) Methods for transferring graphene films and substrates comprising graphene films
KR101529012B1 (ko) 저렴한 비용으로 손상없이 그래핀을 전사하는 방법
KR101147988B1 (ko) 물리적 박리 방법을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
KR101063361B1 (ko) 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
KR101271864B1 (ko) 플렉서블 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
KR101262464B1 (ko) 레이저를 이용한 플렉서블 전자소자의 제조방법
KR101899224B1 (ko) 진공 열처리를 이용한 그래핀 전사방법 및 그래핀 전사 장치
TW201114683A (en) Large area deposition of graphene via hetero-epitaxial growth, and products including the same
KR101589924B1 (ko) 금속 산화막의 형성 방법 및 금속 산화막
KR101328275B1 (ko) 화학적 박리 방법을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
KR101682501B1 (ko) 은 나노와이어 패턴층 및 그래핀층을 포함하는 투명전극 및 그 제조방법
KR101320407B1 (ko) 그래핀 시트의 직접 전사 방법
KR101403091B1 (ko) 나노 구조체를 구비한 소자의 제조방법
KR101403254B1 (ko) 나노 구조체를 구비한 소자의 제조방법
KR101476746B1 (ko) 내부식성 모기판을 이용한 플렉서블 금속 기판과 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 금속 기판
KR101804819B1 (ko) 박리 조력층의 전사 과정을 포함하는 플렉시블 정보 표시 소자의 제조 방법
KR101915192B1 (ko) 그래핀의 수득 방법
KR20130026009A (ko) 내부 응력이 조절된 플렉서블 금속 기판과 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 금속 기판
KR20130026008A (ko) 보호층이 있는 모기판을 이용한 플렉서블 금속 기판과 플렉서블 전자소자의 제조방법 및 그 방법에 의해 제조된 플렉서블 금속 기판 및 플렉서블 전자소자
KR20170028098A (ko) 그래핀 나노-메쉬 제조방법
KR102604232B1 (ko) 금속 기반 유연 전극의 제조방법 및 이에 의해 제조된 금속 기반 유연 전극
JP2011207167A (ja) 積層フィルム及びその製造方法並びに電子デバイス及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 5