KR100978655B1 - 캐비티를 갖는 다층 세라믹 기판의 제조방법 - Google Patents

캐비티를 갖는 다층 세라믹 기판의 제조방법 Download PDF

Info

Publication number
KR100978655B1
KR100978655B1 KR1020080048710A KR20080048710A KR100978655B1 KR 100978655 B1 KR100978655 B1 KR 100978655B1 KR 1020080048710 A KR1020080048710 A KR 1020080048710A KR 20080048710 A KR20080048710 A KR 20080048710A KR 100978655 B1 KR100978655 B1 KR 100978655B1
Authority
KR
South Korea
Prior art keywords
cavity
ceramic
ceramic substrate
multilayer ceramic
manufacturing
Prior art date
Application number
KR1020080048710A
Other languages
English (en)
Other versions
KR20090122753A (ko
Inventor
조범준
이종면
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080048710A priority Critical patent/KR100978655B1/ko
Publication of KR20090122753A publication Critical patent/KR20090122753A/ko
Application granted granted Critical
Publication of KR100978655B1 publication Critical patent/KR100978655B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 캐비티를 갖는 다층 세라믹 기판의 제조방법에 관한 것으로, 다층 세라믹 기판의 하부 블록을 이루는 제1 세라믹 적층체를 마련하는 단계; 다층 세라믹 기판의 상부 블록을 이루는 제2 세라믹 적층체를 마련하는 단계; 상기 제2 세라믹 적층체의 일면에 제1 구속층을 적층하는 단계; 상기 제1 구속층이 적층된 제2 세라믹 적층체에 관통홀을 형성하는 단계; 상기 제1 세라믹 적층체 상에 상기 관통홀이 형성된 제2 세라믹 적층체를 접합하여 캐비티를 형성하는 단계; 상기 관통홀로부터 떨어져 나온 세라믹 칩의 제1 구속층이 상기 캐비티 내부의 바닥면과 접촉하도록 삽입한 후 소성하는 단계를 포함한다. 따라서 본 발명은 적층시 압력에 의한 캐비티의 변형이 방지됨과 동시에 소성시 캐비티 바닥면의 주면방향 수축을 억제하여 치수 정밀도가 확보되는 효과가 있다.
다층 세라믹 기판, 구속층, 캐비티

Description

캐비티를 갖는 다층 세라믹 기판의 제조방법{MANUFACTURING METHOD OF MULTI-LAYER CERAMIC SUBSTRATE HAVING CAVITY}
본 발명은 다층 세라믹 기판의 제조방법에 관한 것으로서, 적층시 압력에 의한 캐비티의 변형이 방지됨과 동시에 소성시 캐비티 바닥면의 주면방향 수축을 억제하여 치수 정밀도가 확보되는 캐비티를 갖는 다층 세라믹 기판의 제조방법에 관한 것이다.
일반적으로, 유리-세라믹을 이용한 다층 세라믹 기판은 3차원 구조의 층간 회로 구현 및 캐비티(cavity)의 형성이 가능하므로, 높은 설계 유연성을 가지고 다양한 기능의 소자를 내장할 수 있다.
이로 인해, 소형화, 고기능화 되는 고주파 부품 시장에서 다층 세라믹 기판의 활용도는 점차 높아지고 있다. 초기의 다층 세라믹 기판은 세라믹 그린시트에 도전성 전극으로 회로 패턴 및 비아(Via)를 형성하고, 설계에 따라 원하는 두께로 정렬 적층한 후 소성하여 제조되었다. 이 과정에서 다층 세라믹 기판은 약 35~50% 정도 부피 수축이 되며, 특히 횡방향으로 즉, 가로 및 세로 길이가 각각 약 12~17%의 수축이 일어난다.
이러한 횡방향 수축은 균일하게 제어하기 어려우므로, 제작 차수별로는 물론이고 동일 제작 차수 내에서도 0.5% 정도의 치수 오차가 발생한다. 이러한 치수 오차는 고정밀, 고기능 제품의 제작에 중요한 장애가 된다.
다층 세라믹 기판의 구조가 복합화, 정밀화되면서 내부 패턴 및 비아 구조의 설계 마진이 점차 감소하므로, 근래에는 다층 세라믹 기판의 횡방향 수축을 억제하는 무수축 소성 공정이 요구되고 있다.
이를 위해서, 다층 세라믹 기판의 일면 또는 양면에 세라믹 기판 재료의 소성 온도에서는 소성되지 않는 소재의 가요성 구속층을 접합하여 x-y방향 수축을 억제하는 방법과, 소성시 기판에 큰 하중을 주어 수축을 억제하는 방법, 또는 이 두 방법을 병행하는 방법 등이 사용되고 있다.
그러나 칩을 내부에 실장하기 위한 패키지(package)로서 다층 세라믹 기판 내부에 캐비티가 형성된 경우에는, 캐비티의 형상으로 인해 가압 소성이나 구속층 접합 소성 등의 기존 무수축 공정을 적용하기가 매우 어려우므로, 무수축 공정에 의한 치수 정밀도를 구현하는 데 어려움이 있다.
따라서, 내장되는 부품이나 칩이 소형화될수록 칩과 기판 내부 패턴의 연결을 위한 전극 패드 및 회로 패턴의 치수 정밀도가 요구되기 때문에, 캐비티 구조를 갖는 다층 세라믹 기판의 무수축 소성이 가능할 뿐만 아니라, 적층 가압시에 캐비티의 변형도 억제할 수 있는 공정이 요구된다.
도 1은 캐비티 구조를 갖는 그린 상태의 다층 세라믹 기판 제작 과정에서 발생하는 캐비티의 변형을 나타내는 수직 단면도이다.
일반적으로, 캐비티 구조를 갖는 다층 세라믹 기판은 캐비티가 위치하는 층과 그 하부층을 각각의 블록(13, 14)으로 제작한 다음, 가압 적층하여 소성전 그린(green) 상태의 기판(11)을 형성한다.
캐비티가 위치하는 상부 블록(13)은 적층시 하부 블록(14)과의 접촉 면적이 적기 때문에 충분히 높은 압력을 인가하여 강하고 균일한 접합 상태가 형성되도록 한다.
그러나 그린 상태의 세라믹 블록은 높은 적층 압력에 의해 변형되기 쉽기 때문에, 캐비티가 위치하는 상부 블록(13)의 캐비티의 모서리와 바닥면은 가압시, 도 1에 도시된 다층 세라믹 기판(12)과 같이 쉽게 변형이 발생하며, 이는 다층 세라믹 기판의 소성 후 불량의 원인이 될 수 있다.
적층 가압시 캐비티의 변형을 방지하는 방안으로 캐비티의 형성에 맞는 정밀한 치수의 가압 금형을 제작하여 눌러주는 방법이 제시되었으나, 정밀한 가공의 어려움 이외에도 제품의 형상 및 치수에 따라 금형을 매번 제작해야 하는 문제점이 있다.
도 2는 일반적인 캐비티 구조를 갖는 그린 상태의 다층 세라믹 기판 제작과정에서 구속층을 이용하여 소성하는 경우에 발생하는 캐비티의 변형을 나타내는 수직 단면도이다.
도 2에 도시된 바와 같이, 캐비티 구조를 갖는 다층 세라믹 기판(23)에 구속층(26)을 접합한 후, 무수축 소성하고자 하는 경우, 기판(23)의 양 외곽면은 구속층 접합이 가능하나 캐비티(24)의 바닥면(25)은 구속층 접합이 곤란하게 된다.
구속층 접합에 의한 무수축 소성시, 캐비티 바깥 쪽 영역은 상하면에 모두 구속층(26)이 접합되어 있어 구속력을 온전하게 받는 반면, 캐비티 바닥면(25)은 구속력이 불완전하게 미치므로, 캐비티 바깥 쪽 영역과 캐비티 바닥면(25)의 주면 방향 수축율에 차이가 발생하게 된다.
이 결과로 도 2에 도시된 바와 같이, 캐비티 바깥 쪽 영역과 캐비티 바닥면(25)의 경계인 캐비티 바닥면(25) 모서리에 크랙(27)이나 층간 분리(delamination)(28)가 발생하는 문제점이 있다.
상기한 종래 기술 문제를 해결하기 위해서, 본 발명의 목적은, 적층 가압 및 소성 수축에 의한 캐비티의 변형을 방지하고, 캐비티의 치수 정밀도를 향상시킬 수 있는 무수축 소성 방법을 적용하여 형성된 캐비티를 갖는 다층 세라믹 기판의 제조방법을 제공하고자 한다.
상술한 기술적 과제를 달성하기 위해, 본 발명의 일측면에 따른 캐비티를 갖는 다층 세라믹 기판의 제조방법은 다층 세라믹 기판의 하부 블록을 이루는 제1 세라믹 적층체를 마련하는 단계; 상기 다층 세라믹 기판의 상부 블록을 이루는 제2 세라믹 적층체를 마련하는 단계; 상기 제2 세라믹 적층체의 일면에 제1 구속층을 적층하는 단계; 상기 제1 구속층이 적층된 제2 세라믹 적층체에 관통홀을 형성하는 단계; 상기 제1 세라믹 적층체 상에 상기 관통홀이 형성된 제2 세라믹 적층체를 접합하여 캐비티를 형성하는 단계; 상기 관통홀로부터 떨어져 나온 세라믹 칩의 제1 구속층이 상기 캐비티 내부의 바닥면과 접촉하도록 삽입한 후 소성하는 단계;를 포함한다.
바람직하게는, 상기 제조방법은 상기 제1 세라믹 적층체의 일면에 제2 구속층을 적층하는 단계;를 더 포함할 수 있다.
바람직하게는, 상기 제조방법은 상기 소성된 제1 및 제2 구속층의 소성물을 제거하는 단계;를 더 포함할 수 있으며, 상기 제1 및 제2 구속층의 소성물을 제거하는 단계는 래핑, 샌드 블러스팅(sand blasting), 수세(水洗), 고압 분무 및 초음파 세척 중 하나에 의해 수행될 수 있다.
바람직하게는, 상기 소성하는 단계는, 소성 전에, 상기 세라믹 칩을 상기 캐비티 내부에 삽입한 후, 상기 제1 구속층 및 세라믹 칩 상에 제3 구속층을 추가 적층하는 단계;를 더 포함할 수 있다.
바람직하게는, 상기 제조방법은, 상기 소성된 제1 내지 제3 구속층의 소성물을 제거하는 단계;를 더 포함할 수 있으며, 상기 제1 내지 제3 구속층의 소성물을 제거하는 단계는 래핑, 샌드 블러스팅(sand blasting), 수세(水洗), 고압 분무 및 초음파 세척 중 하나에 의해 수행될 수 있다.
바람직하게는, 상기 관통홀은 펀칭(punching) 방법에 의해 형성되며, 상기 세라믹 칩은 상기 캐비티와 동일한 수평 단면적 및 높이를 가진다.
바람직하게는, 상기 제1 및 제2 세라믹 적층체의 접합은 상기 제2 세라믹 적층체의 제1 구속층이 위를 향하도록 상기 제1 세라믹 적층체 상에 배치하여 적층한 상태에서 수행된다.
상술한 바와 같이, 본 발명에 따르면, 캐비티 구조를 갖는 다층 세라믹 기판의 제조시, 캐비티와 치수가 동일하며, 캐비티 바닥면과 접합하여 캐비티 바닥면의 주면 방향의 수축을 억제하는 기능을 갖는, 캐비티 형성용 세라믹 적층체로부터 떨어져 나온 세라믹 칩을 캐비티 내에 삽입하여 소성함으로써, 적층시 압력에 의한 캐비티의 변형이 방지됨과 동시에 소성시 캐비티 바닥면의 주면방향 수축을 억제하여 치수 정밀도가 확보되는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다.
본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 3a 내지 도 3e는 본 발명의 일 실시형태에 따른 캐비티 구조를 갖는 다층 세라믹 기판의 제조방법을 설명하기 위한 공정별 수직 단면도이다.
도 3a에는 소성된 다층 세라믹 기판의 상하부 블록이 도시되어 있다. 본 발명에 따른 무수축 소성 방법을 적용하여 형성된 캐비티를 갖는 다층 세라믹 기판 제조방법에서는, 우선, 복수의 세라믹 기판용 그린시트를 적층하여 상하부 블록의 세라믹 적층체를 먼저 마련한다. 본 명세서에서 소성된 상부 블록은 캐비티 형성을 위한 제2 세라믹 적층체(32), 하부 블록은 제1 세라믹 적층체(31)이다.
제1 세라믹 적층체(31)를 제조하기 위하여, 먼저, 유리-세라믹 분말에 소정의 수지, 분산제 및 혼합용매를 첨가한다. 분산제를 소정량 첨가함으로써 유리-세라믹 분말을 분산시킬 수 있다. 그리고, 수지로는 아크릴계 수지가 사용될 수 있으며, 혼합용매로는 톨루엔과 에탄올이 사용될 수 있다.
이러한 혼합액은 볼밀을 이용한 분산, 슬러리화, 여과 및 탈포 공정 등을 거치고, 닥터 블레이드법을 이용해 원하는 두께의 세라믹 그린시트로 성형된다. 상기 세라믹 그린시트를 일정 크기로 재단하고, 원하는 인쇄회로패턴을 형성하고, 이들을 압착, 적층함으로써 제1 세라믹 적층체(31)가 제조된다.
다음으로, 제2 세라믹 적층체(32)는 제1 세라믹 적층체(31) 제조방법과 동일한 방법으로 압착, 적층하여 제조된다.
제조된 제1 및 제2 세라믹 적층체(31, 32)의 한 쪽면, 즉, 제1 세라믹 적층 체(31)의 하부면과, 제2 세라믹 적층체(32)의 상부면에 제2 구속층(33｀) 및 제1 구속층(33)을 각각 접합한다. 상기 제1 구속층(33) 및 제2 구속층(33｀)은 다층 세라믹 기판의 무수축 소성을 위해 접합된다. 여기서, 캐비티가 형성될 제2 세라믹 적층체(32)의 상부면에만 구속층을 적층할 수도 있다.
이러한 구속층은 기판용 세라믹 재료 분말의 소결 온도에서는 소결되지 않는 수축 억제용 무기 재료 분말을 사용하고 있어 소성 과정 중에 실질적인 수축이 발생하지 않는다. 따라서, 구속층은 기판용 세라믹 그린시트의 주면방향 수축을 억제하고, 그 결과 소결 후의 기판용 세라믹 적층체의 캐비티 부분의 치수 정밀도를 높일 수 있다.
상기 과정을 거쳐, 도 3a에 도시된 바와 같이 다층 세라믹 기판을 형성하기 위한, 제2 구속층(33｀) 및 제1 구속층(33)이 적층된 제1 및 제2 세라믹 적층체(31, 32)가 제조된다.
도 3b에서는 캐비티를 형성하기 위한 관통홀(34)이 형성된 제2 세라믹 적층체(32)가 도시되어 있다. 도 3b에 도시된 바와 같이, 제1 구속층(33)이 접합된 제2 세라믹 적층체(32)의 중앙 부위에 소정 크기의 캐비티(34｀)를 형성하기 위한 관통홀(34)을 형성한다.
상기 관통홀(34)은 펀칭(punching) 방법에 의해 형성될 수 있다. 그리고, 펀칭에 의해 제2 세라믹 적층체(32)로부터 떨어져 나온 제2 세라믹 적층체(32)의 일부분, 즉, 세라믹 칩(35)은 다시 수거된다. 상기 세라믹 칩(35)은 이후 캐비티(34｀) 내부에 삽입되어 소성시 캐비티(34｀) 바닥면의 주면 방향 억제를 위해 재사용된다.
상기 세라믹 칩(35)은 제2 세라믹 적층체(32)에 관통홀(34)을 형성하면서 나온 조각이므로, 이후 캐비티를 둘러싼 다층 세라믹 적층체와 동일 조성, 동일 사이즈를 가진다. 따라서, 적층 가압이나, 소성 수축의 전과정을 통틀어 캐비티와 동일한 수평 면적 및 높이를 유지한다.
도 3c에서는 접합된 제1 세라믹 적층체(31)와 제2 세라믹 적층체(32)의 접합에 의해 형성된 캐비티(34｀)에 세라믹 칩(35)을 삽입하여 일체화된 다층 세라믹 기판이 도시되어 있다. 도 3a 및 도 3b와 같이 제조된 제1 세라믹 적층체(31)와 제2 세라믹 적층체(32)를 적층한 후, 열압착을 통해 접합한다. 이 접합에 의해 캐비티(34｀)가 형성된다.
그런 다음, 제1 및 제2 세라믹 적층체(31, 32)가 일체화된 다층 세라믹 기판의 캐비티(34｀) 내부에 펀칭에 의해 상기 제2 세라믹 적층체(32)로부터 떨어져 나온 세라믹 칩(35)을 삽입한 후 열압착을 통해 도 3c에 도시된 바와 같이 일체화시 킨다.
이때, 세라믹 칩(35)의 제1 구속층(33)이 캐비티(34｀) 내부의 바닥면에 접촉하도록 삽입한다. 이와 같이 함으로써 소성시 세라믹 칩(35)의 제1 구속층(33)은 소결되지 않으므로, 캐비티 바닥면의 주면 방향 수축이 억제된다. 이에 의해 캐비티 바깥쪽과 캐비티 바닥면 간의 불균일 수축에 의해 발생하는 캐비티 모서리의 크랙 또는 층간 분리 등의 분량이 억제되며, 캐비티의 치수 정밀도가 확보된다. 그리고, 세라믹 칩(35)의 무수축 효과를 배가시키기 위해 다층 세라믹 기판의 위에 가압을 위한 로드(laod)를 인가할 수도 있다.
도 3d에서는 소성후의 제2 적층체(32)와 세라믹 칩(35)의 경계면이 확대 도시되어 있다. 세라믹 칩(35)의 제1 구속층(33)은 소성후에도 수축이 일어나지 않고, 세라믹 적층체 부분은 제1 구속층(33)에서 멀어지는 방향으로 주면 방향의 수축이 크게 발생한다.
그리고, 제1 및 제2 세라믹 적층체(31, 32)는 상하부면의 제2 구속층(33｀) 및 제1 구속층(33)에 의해 캐비티(34｀)의 측면에 해당하는 부분의 주면 방향 수축이 억제된다. 따라서, 도 3d에 도시된 바와 같이, 세라믹 칩(35)의 세라믹 적층체 부분의 주면방향 수축에 의해 세라믹 칩(35)은 캐비티의 측면으로부터 분리되어 쉽게 제거될 수 있다.
도 3e는 소성된 다층 세라믹 기판(30)으로부터 제1 구속층이 제거된 상태가 도시되어 있다. 도 3c에 도시된 바와 같이 일체화된 다층 세라믹 기판(30)을 열처리하여 소결시킨다. 소성 후, 캐비티(34｀) 내부에 삽입된 세라믹 칩(35)을 제거하고, 다층 세라믹 기판(30)의 상하부 및 캐비티(34｀) 내부에 잔류하는 제1 구속층(33)의 소성물을 제거한다.
이때, 구속층의 제거는 래핑, 샌드 블러스팅(sand blasting), 수세(水洗), 고압 분무 및 초음파 세척 중 하나의 방법을 통하여 수행될 수 있다. 따라서 도 3e에 도시된 바와 같이 소결된 다층 세라믹 기판의 캐비티 내부에 칩을 실장한 후 리드로 밀봉하여 패키지를 완성한다.
도 4는 도 3c와 같이 적층된 다층 세라믹 기판에 세라믹 칩(45)의 구속 효과를 배가시키기 위해 최상부면에 제3 구속층(46)을 추가 적층한 상태가 도시되어 있다. 도 4에 도시된 바와 같이, 제2 구속층(43｀)이 적층된 제1 세라믹 적층체(41)와 제1 구속층(43)이 적층된 제2 세라믹 적층체(42)가 접합된 다층 세라믹 기판의 상부에 제3 구속층(46)을 추가로 접합하여 삽입된 세라믹 적층체 부분의 양면이 구속층(43, 46)으로 덮이게 함으로써 다층 세라믹 기판의 캐비티(44｀) 내부에 삽입된 세라믹 칩(45)의 구속 효과를 배가시킬 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 종래에 따른 캐비티를 포함하는 그린상태의 다층 세라믹 기판 제작방법에서 발생하는 캐비티의 변형을 도시한 수직 단면도,
도 2는 종래에 따른 구속층을 이용하여 형성된 캐비티 구조를 갖는 그린상태의 다층 세라믹 기판 제작방법에서 발생하는 캐비티의 변형을 도시한 수직 단면도,
도 3a 내지 도 3e는 본 발명의 일 실시형태에 따른 캐비티 구조를 갖는 다층 세라믹 기판의 제조방법을 설명하기 위한 공정별 수직 단면도, 그리고,
도 4는 도 3a 내지 도 3e에 따른 본 발명의 일 실시예에 제2 구속층을 적청하는 추가 공정을 설명하기 위한 수직 단면도이다.

Claims (10)

  1. 다층 세라믹 기판의 하부 블록을 이루는 제1 세라믹 적층체를 마련하는 단계;
    상기 다층 세라믹 기판의 상부 블록을 이루는 제2 세라믹 적층체를 마련하는 단계;
    상기 제2 세라믹 적층체의 일면에 제1 구속층을 적층하는 단계;
    상기 제1 구속층이 적층된 제2 세라믹 적층체에 관통홀을 형성하는 단계;
    상기 제1 세라믹 적층체 상에 상기 관통홀이 형성된 제2 세라믹 적층체를 접합하여 캐비티를 형성하는 단계;
    상기 관통홀로부터 떨어져 나온 세라믹 칩의 제1 구속층이 상기 캐비티 내부의 바닥면과 접촉하도록 삽입한 후 소성하는 단계;를 포함하는 캐비티를 갖는 다층 세라믹 기판의 제조방법.
  2. 제1항에 있어서,
    상기 제1 세라믹 적층체의 일면에 제2 구속층을 적층하는 단계;를 더 포함하는 것을 특징으로 하는 캐비티를 갖는 다층 세라믹 기판의 제조방법.
  3. 제2항에 있어서,
    상기 소성된 제1 및 제2 구속층의 소성물을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 캐비티를 갖는 다층 세라믹 기판의 제조방법.
  4. 제3항에 있어서,
    상기 소성된 제1 및 제2 구속층의 소성물을 제거하는 단계는 래핑, 샌드 블러스팅(sand blasting), 수세(水洗), 고압 분무 및 초음파 세척 중 하나에 의해 수행되는 것을 특징으로 하는 캐비티를 갖는 다층 세라믹 기판의 제조방법.
  5. 제2항에 있어서, 상기 소성하는 단계는,
    소성 전에, 상기 세라믹 칩을 상기 캐비티 내부에 삽입한 후, 상기 제1 구속층 및 세라믹 칩 상에 제3 구속층을 추가 적층하는 단계;를 더 포함하는 것을 특징으로 하는 캐비티를 갖는 다층 세라믹 기판의 제조방법.
  6. 제5항에 있어서,
    소성된 제1 내지 제3 구속층의 소성물을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 캐비티를 갖는 다층 세라믹 기판의 제조방법.
  7. 제6항에 있어서,
    상기 제1 내지 제3 구속층의 소성물을 제거하는 단계는 래핑, 샌드 블러스팅(sand blasting), 수세(水洗), 고압 분무 및 초음파 세척 중 하나에 의해 수행되는 것을 특징으로 하는 캐비티를 갖는 다층 세라믹 기판의 제조방법.
  8. 제1항에 있어서,
    상기 관통홀은 펀칭(punching) 방법에 의해 형성되는 것을 특징으로 하는 캐비티를 갖는 다층 세라믹 기판의 제조방법.
  9. 제1항에 있어서,
    상기 세라믹 칩은 상기 캐비티와 동일한 수평 단면적 및 높이를 갖는 것을 특징으로 하는 캐비티를 갖는 다층 세라믹 기판의 제조방법.
  10. 제1항에 있어서,
    상기 제1 및 제2 세라믹 적층체의 접합은 상기 제2 세라믹 적층체의 제1 구속층이 위를 향하도록 상기 제1 세라믹 적층체 상에 배치하여 적층한 상태에서 수 행되는 것을 특징으로 하는 캐비티를 갖는 다층 세라믹 기판의 제조방법.
KR1020080048710A 2008-05-26 2008-05-26 캐비티를 갖는 다층 세라믹 기판의 제조방법 KR100978655B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080048710A KR100978655B1 (ko) 2008-05-26 2008-05-26 캐비티를 갖는 다층 세라믹 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080048710A KR100978655B1 (ko) 2008-05-26 2008-05-26 캐비티를 갖는 다층 세라믹 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20090122753A KR20090122753A (ko) 2009-12-01
KR100978655B1 true KR100978655B1 (ko) 2010-08-30

Family

ID=41685194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080048710A KR100978655B1 (ko) 2008-05-26 2008-05-26 캐비티를 갖는 다층 세라믹 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100978655B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230548A (ja) 2000-02-21 2001-08-24 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2004207592A (ja) * 2002-12-26 2004-07-22 Murata Mfg Co Ltd 多層セラミック基板の製造方法
KR100473773B1 (ko) 2001-03-23 2005-03-09 가부시키가이샤 무라타 세이사쿠쇼 다층 세라믹 기판 제조 방법
KR20060110219A (ko) * 2005-04-19 2006-10-24 티디케이가부시기가이샤 다층 세라믹 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230548A (ja) 2000-02-21 2001-08-24 Murata Mfg Co Ltd 多層セラミック基板の製造方法
KR100473773B1 (ko) 2001-03-23 2005-03-09 가부시키가이샤 무라타 세이사쿠쇼 다층 세라믹 기판 제조 방법
JP2004207592A (ja) * 2002-12-26 2004-07-22 Murata Mfg Co Ltd 多層セラミック基板の製造方法
KR20060110219A (ko) * 2005-04-19 2006-10-24 티디케이가부시기가이샤 다층 세라믹 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090122753A (ko) 2009-12-01

Similar Documents

Publication Publication Date Title
JP3969458B2 (ja) セラミック基板の製造方法およびセラミック基板
JP3709802B2 (ja) 多層セラミック基板の製造方法
JP4706929B2 (ja) 複合配線基板及びその製造方法
KR20020041305A (ko) 다층 세라믹 기판 및 그 제조 방법
JP2008192696A (ja) 積層型電子部品の製造方法
JP2007317711A (ja) 積層基板及びその製造方法
TW520631B (en) Method for producing multilayer ceramic substrate
JP4765468B2 (ja) セラミック基板の製造方法およびセラミック基板
JP2007059863A (ja) 多層セラミック基板及びその製造方法
JP3969438B2 (ja) セラミック基板およびセラミック基板の製造方法
JP4697600B2 (ja) 複合配線基板の製造方法
KR101823369B1 (ko) 적층 세라믹 전자부품의 제조 방법
KR100978655B1 (ko) 캐비티를 갖는 다층 세라믹 기판의 제조방법
CN110678013A (zh) 嵌入式铜块印制板的加工方法及印制板
US20060115637A1 (en) Multilayer ceramic substrate and its manufacturing method
JP2015076452A (ja) コンデンサ素子の製造方法
JP2010062566A (ja) キャビティを有する多層セラミック基板の製造方法
JP2004034448A (ja) 多層セラミック基板の製造方法
JP2007317712A (ja) 部品内蔵複合配線基板及びその製造方法
JP4089356B2 (ja) 多層セラミック基板の製造方法
WO2010095210A1 (ja) 部品内蔵モジュールの製造方法
WO2020261707A1 (ja) セラミック基板の製造方法及びセラミック基板
KR100882100B1 (ko) 변형 억제 시트를 이용한 다층 세라믹 기판의 제조 방법
JP3876720B2 (ja) キャビティ付き多層セラミック基板の製造方法
JP2004259714A (ja) 多層セラミック基板を備える電子部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180711

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 10