KR100975711B1 - 질화물 반도체 발광 장치 및 그 제조 방법 - Google Patents

질화물 반도체 발광 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100975711B1
KR100975711B1 KR1020087006543A KR20087006543A KR100975711B1 KR 100975711 B1 KR100975711 B1 KR 100975711B1 KR 1020087006543 A KR1020087006543 A KR 1020087006543A KR 20087006543 A KR20087006543 A KR 20087006543A KR 100975711 B1 KR100975711 B1 KR 100975711B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
plating
light emitting
emitting device
Prior art date
Application number
KR1020087006543A
Other languages
English (en)
Other versions
KR20080037720A (ko
Inventor
히로시 오오사와
다까시 호도따
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005312819A external-priority patent/JP4202353B2/ja
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080037720A publication Critical patent/KR20080037720A/ko
Application granted granted Critical
Publication of KR100975711B1 publication Critical patent/KR100975711B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 높은 파워를 출력할 수 있고 열을 발생시키지 않고, 높은 접착성을 갖는 양극 및 음극을 포함하는 질화물 반도체 발광 장치를 제공하며, 특히, 본 발명은 도금층에 적층되는 적어도 저항 접촉층, p-형 질화물 반도체층, 질화물 반도체 발광층 및 n-형 질화물 반도체층을 포함하는 질화물 반도체 발광 장치를 제공하고, 도금 접착층은 저항 접촉층과 도금층 사이에 형성되고, 도금 접착층은 도금층에 함유된 합금의 주요 구성 성분과 동일한 구성 성분를 질량에서 50 % 이상을 포함하는 합금으로 형성된다.
질화물 반도체 발광 장치, 저항 접촉층, 도금층, 무전해 도금, 전기분해 도금

Description

질화물 반도체 발광 장치 및 그 제조 방법{NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE AND PRODUCTION THEREOF}
본 발명은 질화물 반도체 발광 장치 및 그 제조 방법에 관한 것으로, 특히, 기판을 필링(peeling)한 후 적층물을 충분히 지지하는 도금층을 구비한 질화물 반도체 발광 장치 및 그 제조 방법에 관한 것이다.
본 출원은 2005년 9월 21일에 출원된 미국 가특허 제60/718,738호의 35 U.S.C §119(e)에 따르는 이점을 청구하고, 본 명세서에서 참조로 인용되는, 2005년 9월 13일에 출원된 일본 특허 출원 제2005-265300호, 2005년 10월 27일에 출원된 일본 특허 출원 제2005-312819호 및 2005년 9월 21일에 출원된 미국 가특허 제60/718,738호를 우선권으로 한다.
최근, GaN 합성물 반도체 재료는 단파장 발광 장치에 사용되는 반도체 재료로서 많은 관심을 받고 있다. GaN 합성물 반도체는 사파이어 단결정 기재와 같은 산화물 기재 또는, 유기금속화학증착법(metalorganic chemical vapor deposition method, MOCVD법)이나 분자빔에피택시법(moleular beam epitaxy method, MBE법)에 의해 Ⅲ-Ⅴ그룹 합성물 기재 상에 형성된다.
사파이어 단결정 기재는 GaN의 격자 상수와 10% 이상 상이한 격자 상수를 갖 는다. 그러나, 우수한 특성을 갖는 질화물 반도체가 사파이어 단결정 기재 상에 AlN 또는 AlGaN을 포함하는 버퍼층(buffer layer)을 형성함으로써 형성될 수 있기 때문에, 사파이어 단결정 기재가 널리 사용된다. 예를 들어, 도5에 도시된 바와 같이, 사파이어 단결정 기재(1)가 사용될 때, n-형 GaN 반도체층(3), GaN 발광층(4) 및 p-형 GaN 반도체층(5)은 이 순서대로 사파이어 단결정 기재(1) 상에 형성된다. 사파이어 단결정 기재(1)는 절연체이기 때문에, 일반적으로 사파이어 단결정 기재(1)를 포함하는 장치(20)에서, n-형 GaN 반도체층(3)에 형성된 음극(12) 및 p-형 GaN 반도체층(5)에 형성된 양극(13) 모두는 도4 및 도5에 도시된 바와 같이, 장치(20)의 한 측면에 위치된다. 한 측면에 양극 및 음극을 포함하는 장치(20)로부터 광을 추출하기 위한 방법의 예는 양극으로써 ITO와 같은 투명 전극을 사용하는 p-반도체측으로부터 광이 추출되는 페이스 업(face-up) 방법과, 양극으로써 Ag와 같은 고반사막을 사용하여 사파이어 기재측으로부터 광이 추출되는 플립칩(flip-chip) 방법을 포함한다.
상술한 바와 같이, 사파이어 단결정 기재는 널리 사용된다. 그러나, 사파이어는 절연체이기 때문에, 사파이어 단결정 기재는 약간의 문제를 갖는다. 우선, 음극(12)을 형성하기 위해, n-형 반도체(3)는 도5에 도시된 바와 같이, 발광층(4)을 에칭함으로써 노출되고, 따라서 발광층(4)의 면적은 음극(12)의 면적만큼 감소되어 출력 파워가 감소한다. 두 번째로, 양극(13) 및 음극(12)은 동일한 측면에 위치되기 때문에, 전류는 수평으로 도통하고, 전류 밀도는 국부적으로 증가하여, 장치(20)가 가열된다. 세 번째로, 사파이어 기재(1)의 열 도전성이 낮기 때문에, 발생된 열은 확산되지 않아, 장치(20)의 온도는 증가한다.
이러한 문제를 해결하기 위해, 도전성 기저판이 사파이어 단결정 기재 상에 이 순서대로 적층된 n-형 반도체층, 발광층 및 p-형 반도체층을 포함하는 장치에 부착되고, 사파이어 단결정 기재가 제거된 후, 양극 및 음극이 최종 적층물의 양쪽 표면에 위치되는 방법이 사용된다[예를 들어, 일본 특허(승인) 공보 제3511970호].
또한, 도전성 기저판은 부착이 아닌 도금에 의해서 형성된다(예를 들어, 일본 미심사 특허 출원, 제1 공개 제2001-274507호).
또한, 도전성 기저판이 도금에 의해 형성될 때, 중간층은 p-형 반도체와 도금층 사이 즉, p-형 반도체와 도전성 기저판 사이에 접착성을 개선하도록 형성된다(예를 들어, 일본 미심사 특허 출원, 제1 공개 제2004-47704호).
도전성 기저판을 부착하기 위한 방법의 예는 AuSn과 같은 저융점을 갖는 금속 합성물이 접착제로 사용되는 방법 및 접합되는 표면이 진공에서 아르곤 플라즈마에 의해 활성되는 활성 접합 방법을 포함한다. 이러한 방법은 부착되는 표면이 매우 평평하고 매끄러운 것이 요구된다. 따라서, 부착되는 표면에 미립자와 같은 이물질이 있는 경우, 그 영역은 밀접하게 부착되지 않는다. 이로 인해, 균일한 부착면을 얻는데 어려움이 있다.
도금에 의해 p-형 반도체 상에 도전성 기저판을 얻는 경우, 이 방법은 이질적인 물질로부터 역효과를 받는다. 그러나, 도전성 기저판으로 작동하는 도금으로 제작된 막을 형성하기 위해서는, 10㎛ 이상의 두께를 가져야 하고, 그 결과 p-형 도전층에 부착되는 문제가 일어날 수 있다.
일반적으로, 도전성 기저판과 p-형 반도체층 사이에 밀접한 접촉을 이루기 위해, 저항 접촉을 위한 저항 접촉층은 p-도전층 상에 형성되고, 도전성 기저판은 도금에 의해 저항 접촉층 상에 형성된다.
일본 미심사 특허 출원, 제1 공개 제2004-47704호에서, 접착성은 저항 접촉층과 도전성 기저판(도금층) 사이에서 도금 기저막으로써 중간층을 형성함으로써 개선된다. 일본 미심사 특허 출원, 제1 공개 제2004-47704에서, Ni 판에 대해 도금 기저막의 기능을 하는 Au 또는 AuGe로 형성된 중간층을 포함하는 장치가 예로써 개시된다. 그러나, 도금을 위한 이러한 도금 기저막은 충분한 접착성을 얻을 수 없다.
이러한 문제를 해결하는 데에 초점을 두는 근면한 연구를 수행한 결과, 본 발명자는 저항 접촉층과 도금층 사이에서 높은 접착성을 갖고 필링(peeling)을 일으키지 않는 질화물 반도체 발광 장치가 적어도 n-형 질화물 반도체층, 질화물 반도체 발광층, p-형 질화물 반도체층, 저항 접촉층 및 도금층을 포함하고 이 순서대로 적층되는 질화물 반도체 발광 장치에 의해 얻어지고, 도금 접착층이 저항 접촉층과 도금층 사이에서 형성되고, 도금 접착층은 도금층에 함유된 합금의 주요 구성 요소와 동일한 구성 요소를 질량에서 50 % 이상을 포함하는 합금으로 형성된다는 점을 발견했다. 즉, 본 발명은 다음의 질화물 반도체 발광 장치 및 이의 제조 방법을 제공한다.
(1) 질화물 반도체 발광 장치는 도금층 상에 적층되는 적어도 저항 접촉층, p-형 질화물 반도체층, 질화물 반도체 발광층 및 n-형 질화물 반도체층을 포함하고, 도금 접착층은 저항 접촉층과 도금층 사이에 형성되고, 도금 접착층은 도금층에 함유된 합금의 주요 구성 요소와 동일한 구성 요소를 질량에서 50 % 이상을 포함하는 합금으로 형성된다.
(2) (1)에 따르는 질화물 발광 장치에 있어서, 도금층의 두께는 10㎛ 내지 200㎛의 범위이다.
(3) (3)에 따르는 질화물 발광 장치에 있어서, 도금층은 NiP 합금으로 형성된다.
(4) (4)에 따르는 질화물 발광 장치에 있어서, 도금층은 Cu 또는 Cu 합금으로 형성된다.
(5) (3)에 따르는 질화물 발광 장치에 있어서, 도금 접착층은 NiP 합금으로 형성된다.
(6) (4)에 따르는 질화물 발광 장치에 있어서, 도금 접착층은 Cu 또는 Cu 합금으로 형성된다.
(7) (1) 또는 (2)에 따르는 질화물 발광 장치에 있어서, 도금 접착층의 두께는 0.1nm 내지 2㎛의 범위이다.
(8) (1) 또는 (2)에 따르는 질화물 발광 장치에 있어서, 저항 접촉층은 Pt, Ru, Os, Rh, Ir, Pd, Ag 및 이의 합금으로 구성되는 그룹으로부터 선택된 하나 이상으로 형성된다.
(9) (1) 또는 (2)에 따르는 질화물 발광 장치에 있어서, 저항 접촉층의 두께는 0.1nm 내지 30nm 의 범위이다.
(10) (1) 또는 (2)에 따르는 질화물 발광 장치에 있어서, 반사층은 Ag 또는 Ag 합금으로 형성되고, 저항 접촉층 상에 형성된다.
(11) 질화물 반도체 발광 장치의 제조 방법이며, 반도체 단결정 또는 산화물 단결정으로 형성된 기재 상에 적어도 버퍼층, n-형 질화물 반도체층, 질화물 반도체 발광층, p-형 질화물 반도체층, 저항 접촉층, 도금 접착층 및 도금층을 이 순서대로 적층하는 단계와, 이후, 기재 및 상기 버퍼층을 제거하는 단계 및 이후, 전극을 형성하는 단계를 포함한다.
(12) (11)에 따르는 질화물 반도체 발광 장치의 제조 방법에 있어서, 도금 접착층은 스퍼터링법으로 형성된다.
(13) (11) 또는 (12)에 따르는 질화물 반도체 발광 장치의 제조 방법에 있어서, 도금층은 무전해 도금법으로 형성된다.
(14) (11) 또는 (12)에 따르는 질화물 반도체 발광 장치의 제조 방법에 있어서, 도금층은 전기분해 도금법으로 형성된다.
(15) (11) 또는 (12)에 따르는 질화물 반도체 발광 장치의 제조 방법에 있어서, 도금층을 형성한 이후, 얻어진 제품은 100℃ 내지 300℃의 범위의 온도에서 가열된다.
도1은 본 발명의 질화물 반도체 발광 장치의 단면 구조를 도시하는 도면이다.
도2는 본 발명의 질화물 반도체 발광 장치를 형성하는데 사용되는 도금층 및 기재를 포함하는 적층물의 단면을 도시하는 도면이다.
도3은 도2에 도시된 도금층 및 기재를 포함하는 적층물을 처리함으로써 얻어진 도금층을 포함하는 적층물의 단면을 도시하는 도면이다.
도4는 종래의 질화물 반도체 발광 장치의 일 예를 도시하는 평면도이다.
도5는 도4의 A-A'선을 따르는 단면도이다.
본 발명의 실시예는 도면을 참조하여 설명된다. 그러나, 본 발명은 다음의 실시예에 제한되지 않고, 예를 들어 다음 실시예의 조합일 수 있다.
도1은 본 발명의 질화물 반도체 발광 장치의 단면 구조를 도시하는 도면이다.
본 발명의 질화물 반도체 발광 장치(10)는 도금층(9)을 포함한다. 도금 접착층(8), 30nm의 두께를 갖는 Ag 막인 반사층(7), 1.5nm의 두께를 갖는 pt 막인 저항 접촉층(6), 접촉층의 기능을 하며 150nm의 두께를 갖는 Mg 도핑된 p-형 GaN층인 p-형 질화물 반도체층(5), 접촉층의 기능을 하며 5㎛의 두께를 갖는 Si 도핑된 n-형 GaN 층인 n-형 질화물 반도체층(3)은 이 순서대로 도금층(9)의 표면 상에 적층된다. n-형 질화물 반도체층(3) 상에, 음극(12)이 투명 전극(11)을 거쳐서 형성된다. 도금층(9)의 다른 표면 상에, 양극(13)이 형성된다.
질화물 반도체 발광층(4)은 30nm의 두께를 갖는 n-형 In0 .1Ga0 .9N 클래드 층, 2.5nm의 두께를 갖는 In0 .2Ga0 .8N 우물층(well layer) 및 Si 도핑된 GaN 배리어층을 5번 적층하고 In0 .2Ga0 .8N 우물층 상에 Si 도핑된 GaN 배리어층을 추가로 적층함으로써 얻어진 다중-우물 구조물 및 Mg 도핑된 p-형 Al0 .07Ga0 .93N 클래드 층을 이 순서대로 포함한다.
Pt로 형성된 저항 접촉층(6) 및 Ag로 형성된 반사층(7)은 모두 스퍼터링법으로 형성된다. Pt 및 Ag에 대한 패턴은 종래의 포토리토그래피(photolithograpy) 및 리프트오프(liftoff) 기술에 의해 형성된다.
도2는 본 발명의 질화물 반도체 발광 장치(10)를 형성하기 위해 사용된 도금층 및 기재를 포함하는 적층물의 단면도를 도시하는 도면이다. 기재 및 도금층을 포함하는 적층물은 사파이어로 형성된 기재(1), n-형 질화물 반도체층(3), 질화물 반도체 발광층(4), p-형 질화물 반도체층(5), 저항 접촉층(6), 반사층(7), 도금 접착층(8) 및 도금층(9)은 버퍼층(2)을 거쳐서 기재(1) 상에 형성된다. 이러한 구조를 갖는 도금층 및 기재를 포함하는 적층물을 제조한 후, 기재(1) 및 버퍼층(2)은 도3에 도시된 도금층(102)을 포함하는 적층물을 생산하기 위해 연마함으로써 제거된다. 이후, 도1에 도시된 구조를 갖는 질화물 반도체 발광 장치(10)는 도금층(102)을 포함하는 적층물의 양쪽 표면 상에 전극을 형성함으로써 제조된다.
도금층 및 기재를 포함하는 적층물(101)을 제조하기 위해 사용되는 기재(1)용 재료의 예는 사파이어 단결정(Al2O3; A평면, C평면, M평면 및 R평면), 스피넬 단 결정(MgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정 및 MgO 단결정과 같은 산화물 단결정과, Si 단결정, SiC 단결정 및 GaAs 단결정과 같은 종래의 기재 재료를 포함한다. 이러한 재료는 임의의 제한 없이 기재(1)용으로 사용될 수 있다. SiC로 형성된 기재와 같은 도전성 기재가 기재(1)로 사용될 경우, 이의 양쪽 표면 상의 양극 및 음극을 포함하는 발광 장치를 제조할 때 기재를 제거하는 것은 필요하지 않다. 그러나, 절연인 버퍼층이 사용될 수 없고 버퍼층 상에 성장된 질화물 반도체층의 결정이 열화(degrade)되기 때문에, 우수한 특성을 갖는 발광 장치는 제조될 수 없다. 따라서, 본 발명에서, 도전성 SiC 또는 Si가 기재(1)용으로 사용될 때에도 기재를 제거하는 것이 필요하다.
버퍼층(2)은 n-형 질화물 반도체층(3)과 기재(1)의 격자 상수의 불일치로 인한 스트레스의 영향을 완화시키기 위해 형성된다. 예를 들면, GaN로 형성된 결정층이 사파이어 단결정으로 형성된 기재(1) 상에 형성될 때, 사파이어 단결정의 격자 상수와 GaN의 격자 상수는 10% 이상 상이하다. GaN의 결정도를 개선하기 위해, AlN 및 AlGaN과 같이, GaN과 사파이어 단결정의 격자 상수 사이의 격자 상수를 갖는 재료가 버퍼층(2)용으로 사용된다. 본 발명에서, AlN 및 AlGaN은 당연히 임의의 제한 없이 버퍼층(2)으로써 사용된다.
버퍼층(2) 상에, 반도체 발광 구조물이 형성된다. 도2에 도시된 도금층 및 기재를 포함하는 적층물(101)은 질화물 반도체, 특히 n-형 질화물 반도체층(3), 질화물 반도체 발광층(4) 및 p-형 질화물 반도체층(5)을 포함한다. 이중 헤테로-구 조(DH), 양자 우물 구조(quantum well structure), 또는 다중 양자 우물 구조와 같은 임의의 종래의 발광 구조물이 본 발명에서 사용될 수 있다.
질화물 반도체로써, 일반식 : AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 및 x+y<1)에 의해 정의되는 많은 반도체들은 공지되어 있다. 본 발명에서, 일반식에 의해 정의되는 질화물 반도체는 임의의 제한없이 사용될 수 있다.
이러한 질화물 반도체의 제조 방법은 제한되지 않는다. 본 발명은 유기금속화학증착법(MOCVD), 하이드라이드 증기 상 에피택시(hydride vapor phase epitaxy, HVPE), 또는 분자빔 에피택시법(molecular beam epitaxy method, MBE)과 같은 Ⅲ족 질화물 반도체를 성장시키기 위한 방법으로 공지된 모든 방법을 사용할 수 있다. 이 중, 막 두께의 제어능의 관점에서, MOCVD가 바람직하다.
MOCVD가 질화물 반도체를 제조하기 위해 사용될 때, 수소(H2) 또는 질소(N2)가 캐리어 가스로 사용되는 것이 바람지하고, 트리메틸갈륨(trimethylgallium, TMG) 또는 트리에틸갈륨(triethylgallium, TEG)이 Ⅲ족 공급원 재료인 Ga 공급원으로써 사용되는 것이 바람직하고, 트리메틸알루미늄(trimethylaluminum, TMA) 또는 트리에틸알루미늄(triethylauminum, TEA)이 Al 공급원으로써 사용되는 것이 바람직하고, 트리메틸인듐(trimethylindium, TMI) 또는 트리에틸인듐(triethylindium, TEI)이 In 공급원으로써 사용되는 것이 바람직하고, 암모니아(NH3) 또는 히드라진(N2H4)이 V족 공급원 재료인 N 공급원으로써 사용되는 것이 바람직하다. n-형 도 핑제로써, 예를 들어 모노실란(monosilane, SiH4) 또는 디실란(disilane, Si2H6)이 Si 공급원으로써 바람직하게 사용되고, 게르만(GeH4)이 Ge 공급원으로써 바람직하게 사용된다. p-형 도판드로써, 예를 들면, 비스시클로펜타디에닐 마그네슘(biscyclopentadienyl magnesium, Cp2Mg) 또는 비스에틸시클로펜타디에닐 마그네슘(bisethylcyclopentadienyl magnesium, (EtCp)2Mg)이 Mg 공급원으로써 사용된다.
저항 접촉층(6)은 p-형 질화물 반도체층(5)과 반사층(7) 사이에서 저항 접촉을 위해 사용되고, p-형 질화물 반도체층(5)에 적은 접촉 저항을 갖는 것이 요구된다. p-형 질화물 반도체층(5)에 접촉 저항에 대해, Pt, Ru, Os, Rh, Ir, 또는 Pd와 같은 백금 그룹의 요소 또는 Ag, 또는 이의 합금의 요소는 저항 접촉층(6)에 대한 재료로써 바람직하다. 이중, Pt, Ir, Rh 및 Ru는 더욱 바람직하고 Pt가 가장 바람직하다. Ag가 저항 접촉층(6)에 사용될 때, 우수한 반사성이 얻어진다. 그러나, Ag의 접촉 저항은 Pt의 접촉 저항보다 크다는 문제가 있다. 따라서, Pt가 저항 접촉층(6)에 가장 바람직한 재료이다. 그러나, Ag는 낮은 접촉 저항이 요구되지 않는 장치에 사용될 수 있다.
낮은 접촉 저항을 안정적으로 얻기 위해, 저항 접촉층(6)의 두께는 0.1nm 이상이 바람직하고, 1nm 이상이 더 바람직하다. 특히, 저항 접촉층(6)의 두께가 1nm 이상일 때, 균일한 접촉 저항이 얻어질 수 있다.
Ag, Al 또는 이의 합금으로 형성된 반사층(7)은 저항 접촉층(6) 상에 형성될 수 있다. Ag 및 Al은 가시광선 내지 자외선 파장에서 Pt, Ir, Rh, Ru, Os 및 Pd 보다 높은 반사성을 갖는다. 즉, 질화물 반도체 발광층(4)으로부터의 광이 충분하게 반사되기 때문에, 높은 파워의 장치는 Ag, Al 또는 이의 합금으로 형성된 반사층을 사용하여 제조될 수 있다. 또한, 반사층(7)이 Ag, Al 또는 이의 합금으로 형성되고,저항 접촉층(6)이 빛이 통과하기에 충분하게 얇게 제작될 때, 충분히 반사된 빛은 우수한 저항 접촉을 얻는 것에 추가로 얻어질 수 있다. 따라서, 높은 파워의 장치가 제조될 수 있다. 저항 접촉층(6)의 두께는 30nm 이하가 바람직하고, 10nm 이하가 더욱 바람직하다. 저항 접촉층(6)이 바람직한 범위 내의 두께를 가질 때, 충분한 빛이 저항 접촉층(6)을 통과한다.
저항 접촉층(6) 및 반사층(7)의 제조 방법은 제한되지 않고, 이의 제조 방법의 예는 종래의 스퍼터링 및 증착법을 포함한다.
도금층(9)은 도금 접착층(8)을 거쳐 저항 접촉층(6) 상에 형성된다.
도금 접착층(8)은 도금층(9)에 함유된 합금의 주요 금속 구성 요소와 동일한 구성요소를 질량에서 50% 이상을 포함하는 합금으로 형성된다. 예를 들어, 도금층(9)이 무전해 NiP 도금에 의해 제작될 때, 도금층(9)의 주요 구성 요소는 Ni이기 때문에, 도금 접착층(8)은 주 구성 요소로써 Ni를 질량에서 50% 이상을 포함하는 금속으로 제작된다. 또한, 도금 접착층(8)은 NiP의 보조 구성 요소인 P를 포함하는 것이 바람직하다. 즉, 도금 접착층(8)은 도금층(9)에 함유된 합금과 동일한 합금으로 형성되는 것이 더 바람직하다. 합금에 함유된 구성 요소의 비율은 그리 중요하지는 않다. 우수한 특성을 갖는 장치를 제조하기 위해, 도금층(9)을 형성하기 전에 도금층(9)을 구성하는 합금과 동일한 합금을 사용하여 도금 접착층(8)을 강고하게 형성하는 것이 효율적이다.
우수한 접착성을 얻기 위해, 도금 접착층(8)의 두께는 0.1nm 이상이 바람직하고, 1nm 이상이 더 바람직하다. 도금 접착층(8)의 두께가 0.1nm 이상으로 조정될 때, 균일한 접착성이 얻어질 수 있다. 도금 접착층(8)의 두께에 상한은 없지만, 제조성의 관점에서 2nm 이하가 바람직하다.
도금 접착층(8)의 제조 방법은 특별히 제한되지 않고, 이의 예는 종래의 스퍼터링법 및 증착법을 포함한다. 높은 에너지를 갖는 스퍼터링된 입자가 스퍼터링법에서 막을 형성하는 기부의 표면을 타격하기 때문에, 높은 접착성을 갖는 막을 형성하는 것이 가능하다. 따라서, 스퍼터링법은 도금 접착층(8)을 형성하는데 바람직하게 사용된다. 상술한 바와 같이, 높은 접착성을 갖는 도금 접착층(8)을 형성한 후, 큰 두께를 갖는 도금층(9)이 형성된다.
도금층(9)이 발광 장치(10)의 주요 부분을 지지하기 위한 지지 기부이기 때문에, 발광 장치(10)의 주요 부분을 지지하기에 충분한 두께 및 강도를 갖는 것이 필요하다. 즉, 도금층(9)은 발광 구조물을 지지하기 위한 도금 기재이다.
무전해 도금 및 전기분해 도금 모두는 도금층(9)을 제조하기 위해 사용된다. 무전해 도금이 사용될 때, NiP 함금을 사용하는 것이 바람직하다. 전기분해 도금이 사용될 때, Cu 또는 Cu 함금을 사용하는 것이 바람직하다.
기부를 지지하기 위한 충분한 강도를 유지하기 위해, 도금층(9)의 두께는 10㎛ 이상이 바람직하다. 도금층(9)이 너무 두꺼울 경우, 도금층(9)은 쉽게 벗겨지고 제조성이 감소되므로, 두께는 200㎛ 이하가 바람직하다.
도금 이전에, 범용 중성 세제를 사용하여 도금 접착층(8)의 표면을 탈지하고 닦아내는 것이 바람직하다. 또한, 도금 접착층(8) 상의 자연 산화막을 제거하기 위해 질산과 같은 산을 이용하여 도금 접착층(8)의 표면을 화학적으로 에칭하는 것도 바람직하다.
도금층(9)이 NiP 도금일 때, 도금층(9)은 니켈 황산염 및 니켈 염화물과 같은 니켈의 공급원과, 차아인산염(hypophosphite)과 같은 인의 공급원(phosphorous source)을 포함하는 도금 배쓰(bath)를 사용하여 무전해 도금에 의해 형성될 수 있다. 무전해 도금이 사용된 도금 배쓰의 적절한 상업 제품의 예는 우에무라 앤 씨오., 엘티디(Uemura & Co., Ltd)에서 판매되는 니무덴 등록 상표 에이치디엑스(NIMUDEN ®HDX)를 포함한다. 무전해 도금 중 도금 배쓰의 pH는 4 내지 10의 범위가 바람직하고, 이의 온도는 30 내지 95℃의 범위가 바람직하다.
도금층(9)이 Cu 또는 Cu 합금판일 때, 도금층(9)은 구리 황산염과 같은 Cu의 공급원을 포함한 도금 배쓰를 사용하여 전기분해 도금에 의해 형성될 수 있다. 전기분해 도금 중 도금 배쓰는 pH가 2 이하인 강산이 바람직하다. 이의 온도는 10 내지 50℃의 범위가 바람직하고, 상온(25℃)이 더 바람직하다. 전류 밀도는 0.5 내지 10A/dm2의 범위가 바람직하고, 2 내지 4A/dm2의 범위가 더 바람직하다. 또한, 표면을 매끄럽게 하기 위해, 평활제(leveling agnet)가 도금 배쓰에 첨가되는 것이 바람직하다. 사용되는 평활제의 상업 제품의 예는 우에무라 앤 씨오., 엘티디에서 판매되는 이티엔-1-에이 및 이티엔-1-비를 포함한다.
도금 접착층(8)에 도금층(9)의 접착성을 개선하기 위해, 도금층(9)을 열처리하는 것이 바람직하다. 열처리 온도는 접착성을 개선하기 위해 100 내지 300℃의 범위가 바람직하다. 열처리 온도가 300℃ 보다 높은 경우, 접착성은 더욱 개선되지만, 저항 특성은 저하될 수 있다.
도금층(9)을 형성한 이후, 사파이어 기재(1)는 도3에 도시된 도금층을 포함하는 적층물(102)을 제조하기 위해 버퍼층(2)과 함께 제거된다. 기재(1)를 제거하는 방법의 예는 연마, 에칭 또는 레이저 리프트 오프(laser-lift off)와 같은 임의의 종래 방법을 포함한다.
기재(1)를 제거한 후, 버퍼층(2)은 연마, 에칭 등에 의해 제거되고, n-형 질화물 반도체층(3)은 도3에 도시된 바와 같이 노출된다.
이후, 음극(12)은 n-형 질화물 반도체층(3) 상에 형성된다. 음극(12)으로써, 다양한 조성 및 구조를 갖는 음극이 공지되어 있다. 본 발명에서, 종래의 음극이 임의의 제한없이 사용될 수 있다. 예를 들면, n-형 질화물 반도체층(3)의 전체 표면에 전압을 인가하기 위해, ITO와 같은 투명 전극(11)이 형성되고, 이후 Cr, Ti 및 Au 층을 포함하는 음극(12)이 도1에 도시된 바와 같이 형성된다.
도금층(9) 상에 형성된 양극(13)으로써, Au, Al, Ni, Cu 등을 포함하는 다양한 양극이 공지되어 있다. 본 발명에서, 종래의 양극이 임의의 제한없이 사용될 수 있다.
이러한 방식으로, 높은 접착성을 갖는 음극 및 양극을 포함하고, 높은 파워를 출력하고, 열을 발생시키지 않는 질화물 발광 장치가 제조된다.
이후, 본 발명에 따르는 질화물 반도체 발광 장치의 양호한 실시예가 예 및 비교예를 참조하여 설명된다.
예1
사파이어 기재 상에, 10nm의 두께를 갖는 AlN로 형성된 버퍼층, 5㎛의 두께를 갖는 Si 도핑된 n-형 GaN 접촉층, 30㎛의 두께를 갖는 n-형 In0 .1Ga0 .9N 클래딩층이 이 순서대로 적층된다. 이후, 30nm의 두께를 갖는 Si 도핑된 n-형 GaN 배리어층 및 2.5nm의 두께를 갖는 In0 .2Ga0 .8N 우물층이 5회 적층되고, 이후 배리어층이 적층되는 다중-우물 구조를 갖는 발광층이 클래딩층 상에 적층된다. 이후, 50nm의 두께를 갖는 Mg 도핑된 p-형 Al0 .07Ga0 .93N 클래딩층 및 150nm의 두께를 갖는 Mg 도핑된 p-형 GaN 접촉층이 발광층 상에 연속적으로 적층된다.
이후, 1.5nm의 두께를 갖는 Pt층은 스퍼터링에 의해 최종 질화물 반도체의 p-형 접촉층 상에 형성된다. 이후, 30nm의 두께를 갖는 Ag층이 스퍼터링에 의해 Pt층 상에 형성된다. Pt 및 Ag 패턴은 종래의 포토리토그래피 및 리프트 오프 기술에 의해 형성된다.
이후, 30nm의 두께를 갖는 NiP 합금막(Ni:80%, P:20%)은 도금 접착층을 제조하기 위해 스퍼터링에 의해 형성된다.
NiP 합금막의 표면은 NiP 합금막의 표면에 형성된 산화막을 제거하기 위해 30초 동안 25℃에서 질산용액(5N)에 침지된다.
이후, 도금 배쓰(우에무라 앤 씨오., 엘티디에서 판매되는 니무덴 등록 상표 에이치디엑스-7쥐)를 사용하여, 50㎛의 두께를 갖는 NiP 합금으로 형성된 무전해 도금층은 도금층(금속 도금 기재)을 제조하기 위해 NiP 합금막 상에 형성된다. 무전해 도금은 4.6pH, 90℃ 온도, 및 3시간의 처리 시간의 조건 하에 실행된다. 기재 및 도금층을 포함하는 최종 적층물이 물로 닦여지고 건조된 후, 클린 오븐을 사용하여 1시간 동안 150℃에서 가열된다.
이후, 사파이어 기재 및 버퍼층은 n-형 반도체층을 노출하도록 연마에 의해 제거된다.
n-형 반도체층 상에, 400nm의 두께를 갖는 ITO 막(SnO2 : 10% 질량)이 증착에 의해 형성된다. 이후, 40nm의 두께를 갖는 Cr막, 100nm의 두께를 갖는 Ti막 및 1000nm의 두께를 갖는 Au막을 포함하는 음극은 증착에 의해 ITO의 표면의 중심에 형성된다. 음극의 패턴은 종래의 포토리토그래피 및 리프트 오프 기술에 의해 형성된다.
p-형 반도체층의 표면 상에, 1000nm의 두께를 갖는 Au막을 포함하는 양극이 증착에 의해 형성된다.
이후, 최종 적층물은 다이싱(dicing)에 의해 특정 크기를 갖는 도1에 도시된 질화물 반도체 발광 장치로 분할된다.
접착성을 평가하기 위해, 기재 및 도금층을 포함하는 적층물을 제조하고 가열한 후, 필링 시험이 실행된다. 필링 시험으로써, 열 충격 방법 및 JIS H8602- 1992에 특정된 방법을 결합한 가속 시험이 사용된다. 즉, 선형 스크레치는 절단 칼을 사용하여 도금층 및 저항 접촉층에 생겨서 1mm의 간격을 갖는 그리드가 제조된다. 스크레치의 깊이는 사파이어 기재의 표면까지의 거리로 조정된다. 이후, 오븐에서 200℃에서 30분 동안 가열된 후, 적층물은 물에서 20℃까지 급히 냉각되고 이후 건조된다. 이후, 접착 테이프[니치반 씨오., 엘티디(Nichiban Co., Ltd)에서 판매되는 폭 12mm의 접착성 셀로판 테이프]가 선형 스크레치가 생긴 도금층의 표면에 가깝게 접착되고, 이후, 접착 테이프는 도금층의 표면으로부터 벗겨진다. 이후, 선형 스크레치에 의해 형성된 1mm ×1mm 크기를 갖는 100 파티션에서 벗겨지지 않은 잔류 파티션의 개수가 세어진다. 즉, 100 파티션이 잔류할 때, "필링 없음"으로 평가된다. 결과는 표1에 도시된다.
예2 및 예3 과 비교예 1 내지 3
질화물 반도체 발광 장치가 준비되고, 도금층 및 도금 접착층의 두께 와 조성이 변경된 점을 제외하고는 예1과 동일한 방식으로 평가된다. 평가 결과는 표1에 도시된다.
예4
질화물 반도체 발광 장치가 준비되고, 30nm의 두께를 갖는 Cu 막이 NiP 합금막 대신 도금 접착층으로써 스퍼터링법에 의해 형성되고 50㎛의 두께를 갖는 Cu막이 NiP 합금막 대신 도금층으로써 전기분해 도금법에서 형성되는 점을 제외하고는 예1과 동일한 방식으로 평가된다. 평가 결과는 표1에 도시된다.
또한, Cu는 CuSo4의 80g/L, 황산의 200g/L 및 평활제(우에무라 앤 씨오., 엘티디에서 판매되는 이티엔-1-에이의 1.0mL/L 및 이티엔-1-비의 1.0mL/L)가 사용되는 조건 하에 도금층을 제조하기 위해 전기분해 도금되고, 전류 밀도는 2.5A/cm2이고, 도금 시간은 3 시간이고, 구리 인산염을 함유한 재료가 양극으로 사용된다.
비교예 4 내지 6
비교 질화물 반도체 발광 장치가 준비되고, 표1에 도시된 두께 및 조성을 갖는 도금 접착층이 Cu로 형성된 도금 접착층 대신 이루어지는 점을 제외하고는 예4와 동일한 방식으로 평가된다. 평가 결과는 표1에 도시된다.
표1
도금 접착층 도금층 필링 시험에서 잔류하는 파티션
조성
(% 질량)
두께
(nm)
조성
(% 질량)
두께
(nm)
예1 80Ni-20P 30 80Ni-20P 50 100
예2 80Ni-20P 5 80Ni-20P 50 100
예3 80Ni-20P 100 80Ni-20P 50 100
예4 Cu 30 Cu 50 100
비교예1 도금 접착층이 없음 80Ni-20P 50 45
비교예2 Au 30 80Ni-20P 50 58
비교예3 80Au-20Ge 30 80Ni-20P 50 57
비교예4 도금 접착층이 없음 Cu 50 37
비교예5 Au 30 Cu 50 49
비교예6 80Au-20Ge 30 Cu 50 54
도금층이 무전해 도금에 의한 NiP로 형성되고, 도금 접착층도 도금층의 재료와 동일한 NiP로 형성된 예 1 내지 3의 질화물 반도체 발광 장치가 도금 접착층과 도금층 사이에서 우수한 접착성을 갖는 점은 표1 로부터 명백하다. 반대로, 비교예 1에서 도금 접착층이 없는 질화물 반도체 발광 장치, 비교예 2에서 Nip를 함유 하지 않는 Au로 형성된 도금 접착층을 포함하는 질화물 반도체 발광 장치 및 비교예 3에서 NiP를 함유하지 않는 AuGe 합금으로 형성된 도금 접착층을 구비한 질화물 반도체 발광 장치가 접착성에 대해 열등하다는 점도 표1로부터 명백하다.
또한, 도금층이 전기분해 도금에 의해 Cu로 형성되고, 도금 접착층도 Cu로 형성된 예4의 질화물 반도체 발광 장치가 도금 접착층과 도금층 사이에서 우수한 접착성을 갖는 점은 표1로부터 명백하다. 반대로, 비교예 4에서 도금 접착층이 없는 질화물 반도체 발광 장치, 비교예 5에서 Cu를 함유하지 않는 Au로 형성된 도금 접착층을 포함하는 질화물 반도체 발광 장치 및 비교예 6에서 Cu를 함유하지 않는 AuGe로 형성된 도금 접착층을 구비한 질화물 반도체 발광 장치가 접착성이 열악하다는 점도 명백하다.
본 발명의 질화물 반도체 발광 장치는 높은 접착성을 갖고 벗겨지지 않으며, 저항 접촉층과 도금층 사이에서 도금 접착층을 형성하고, 도금층을 포함하는 합금의 주요 구성 요소와 동일한 구성 요소를 질량에서 50 % 이상이 함유된 합금의 도금 접착층을 형성함으로써 제조되는 질화물 반도체 발광 장치이다. 그 결과, 본 발명은 높은 품질과 안정성을 갖는 질화물 반도체 발광 장치의 상부 표면 및 하부 표면 상에 양극 및 음극을 포함하는 발광 장치를 제공한다.
또한, 본 발명의 질화물 반도체 발광 장치의 구성 요소 중 하나인 도금층은 장치의 주요 구성 요소를 지지하기에 충분한 두께 및 강도를 갖는다. 따라서, 도금층이 제조 공정 중에 장치를 안정하게 지지하는 것이 가능하다.

Claims (15)

  1. 도금층 상에 적어도 저항 접촉층, p-형 질화물 반도체층, 질화물 반도체 발광층 및 n-형 질화물 반도체층이 이 순서대로 적층되는 질화물 반도체 발광 장치이며,
    저항 접촉층과 도금층 사이에 스퍼터링법에 의해 형성된 도금 접착층을 구비하고,
    상기 도금 접착층은 도금층을 구성하는 합금과 동일한 성분의 합금으로 형성되는 질화물 반도체 발광 장치.
  2. 제1항에 있어서, 상기 도금층의 두께는 10㎛ 내지 200㎛의 범위인 질화물 반도체 발광 장치.
  3. 제1항 또는 제2항에 있어서, 상기 도금층은 NiP 합금으로 형성된 질화물 반도체 발광 장치.
  4. 제1항 또는 제2항에 있어서, 상기 도금층은 Cu 또는 Cu 합금으로 형성된 질화물 반도체 발광 장치.
  5. 삭제
  6. 삭제
  7. 제1항 또는 제2항에 있어서, 상기 도금 접착층의 두께는 0.1nm 내지 2㎛의 범위인 질화물 반도체 발광 장치.
  8. 제1항 또는 제2항에 있어서, 상기 저항 접촉층은 Pt, Ru, Os, Rh, Ir, Pd, Ag 및 이의 합금으로 구성되는 그룹으로부터 선택된 하나 이상으로 형성된 질화물 반도체 발광 장치.
  9. 제1항 또는 제2항에 있어서, 상기 저항 접촉층의 두께는 0.1nm 내지 30nm 의 범위인 질화물 반도체 발광 장치.
  10. 제1항 또는 제2항에 있어서, 반사층은 Ag, Al 또는 이의 합금로 형성되고, 상기 저항 접촉층 상에 형성되는 질화물 반도체 발광 장치.
  11. 질화물 반도체 발광 장치의 제조 방법이며,
    반도체 단결정 또는 산화물 단결정으로 형성된 기재 상에 적어도 버퍼층, n-형 질화물 반도체층, 질화물 반도체 발광층, p-형 질화물 반도체층, 저항 접촉층, 도금 접착층 및 도금층을 이 순서대로 적층하는 단계와,
    이후, 상기 기재 및 상기 버퍼층을 제거하는 단계 및
    이후, 전극을 형성하는 단계
    를 포함하고,
    상기 도금 접착층은 스퍼터링법에 의해 상기 도금층과 동일한 성분의 합금으로 형성되는 질화물 반도체 발광 장치의 제조 방법.
  12. 삭제
  13. 제11항에 있어서, 상기 도금층은 무전해 도금법으로 형성되는 질화물 반도체 발광 장치의 제조 방법.
  14. 제11항에 있어서, 상기 도금층은 전기분해 도금법으로 형성되는 질화물 반도체 발광 장치의 제조 방법.
  15. 제11항에 있어서, 상기 도금층을 형성한 이후, 얻어진 제품은 100℃ 내지 300℃의 범위의 온도에서 가열되는 질화물 반도체 발광 장치의 제조 방법.
KR1020087006543A 2005-09-13 2006-09-07 질화물 반도체 발광 장치 및 그 제조 방법 KR100975711B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00265300 2005-09-13
JP2005265300 2005-09-13
US71873805P 2005-09-21 2005-09-21
US60/718,738 2005-09-21
JP2005312819A JP4202353B2 (ja) 2005-09-13 2005-10-27 窒化物系半導体発光素子及びその製造方法
JPJP-P-2005-00312819 2005-10-27

Publications (2)

Publication Number Publication Date
KR20080037720A KR20080037720A (ko) 2008-04-30
KR100975711B1 true KR100975711B1 (ko) 2010-08-12

Family

ID=37865005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087006543A KR100975711B1 (ko) 2005-09-13 2006-09-07 질화물 반도체 발광 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7786489B2 (ko)
EP (1) EP1925036B1 (ko)
KR (1) KR100975711B1 (ko)
WO (1) WO2007032421A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4939014B2 (ja) * 2005-08-30 2012-05-23 国立大学法人徳島大学 Iii族窒化物半導体発光素子およびiii族窒化物半導体発光素子の製造方法
JP5278317B2 (ja) * 2007-06-29 2013-09-04 豊田合成株式会社 発光ダイオードの製造方法
KR100946523B1 (ko) * 2008-04-24 2010-03-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102008035254A1 (de) * 2008-07-29 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Bauteil
JP2011151074A (ja) * 2010-01-19 2011-08-04 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
KR101039999B1 (ko) * 2010-02-08 2011-06-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI491066B (zh) * 2010-06-07 2015-07-01 Hon Hai Prec Ind Co Ltd 發光二極體及其製造方法
TWI528583B (zh) * 2010-06-18 2016-04-01 鴻海精密工業股份有限公司 發光二極體及其製造方法
KR101289602B1 (ko) * 2011-04-21 2013-07-24 영남대학교 산학협력단 발광 다이오드

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318443A (ja) 2002-04-23 2003-11-07 Sharp Corp 窒化物系半導体発光素子およびその製造方法
KR20050012729A (ko) * 2002-04-09 2005-02-02 오리올 인코포레이티드 수직 구조의 led 제조방법
KR20050013989A (ko) * 2002-04-09 2005-02-05 오리올 인코포레이티드 금속 지지막을 사용한 수직 디바이스 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11293493A (ja) 1984-04-13 1999-10-26 Sony Corp 電解めっき装置
JP3511970B2 (ja) 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
JP4060511B2 (ja) 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
JP3896044B2 (ja) * 2002-07-11 2007-03-22 シャープ株式会社 窒化物系半導体発光素子の製造方法およびその製品
CN100483612C (zh) * 2003-06-04 2009-04-29 刘明哲 用于制造垂直结构的复合半导体器件的方法
TWI228272B (en) * 2003-09-19 2005-02-21 Tinggi Technologies Pte Ltd Fabrication of semiconductor devices
EP1521312A3 (de) * 2003-09-30 2008-01-16 Osram Opto Semiconductors GmbH Optoelektronisches Bauelement mit einem metallisierten Träger
TWI232505B (en) 2003-10-07 2005-05-11 Arima Optoelectronics Corp Manufacturing method of LED and its structure
WO2005104780A2 (en) * 2004-04-28 2005-11-10 Verticle, Inc Vertical structure semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050012729A (ko) * 2002-04-09 2005-02-02 오리올 인코포레이티드 수직 구조의 led 제조방법
KR20050013989A (ko) * 2002-04-09 2005-02-05 오리올 인코포레이티드 금속 지지막을 사용한 수직 디바이스 제조방법
JP2003318443A (ja) 2002-04-23 2003-11-07 Sharp Corp 窒化物系半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
EP1925036A4 (en) 2013-05-08
US7786489B2 (en) 2010-08-31
US20090045433A1 (en) 2009-02-19
WO2007032421A1 (en) 2007-03-22
EP1925036A1 (en) 2008-05-28
KR20080037720A (ko) 2008-04-30
EP1925036B1 (en) 2016-04-13

Similar Documents

Publication Publication Date Title
KR100975711B1 (ko) 질화물 반도체 발광 장치 및 그 제조 방법
EP2012372B1 (en) Method for manufacturing gallium nitride compound semiconductor light emitting element
KR100976311B1 (ko) 질화물 반도체 발광장치 제조 방법
EP1949462B1 (en) Gallium nitride-based compound semiconductor light-emitting device
JP4841909B2 (ja) 窒化物系半導体発光素子
JP4951443B2 (ja) 発光ダイオードの製造方法
JP2007081312A (ja) 窒化物系半導体発光素子の製造方法
JP2007165611A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4799975B2 (ja) 窒化物系半導体発光素子及びその製造方法
JP4202353B2 (ja) 窒化物系半導体発光素子及びその製造方法
JP4749809B2 (ja) 窒化物系半導体発光素子
JP4799974B2 (ja) 窒化物系半導体発光素子及びその製造方法
JP2008227544A (ja) 窒化物系半導体発光素子及びその製造方法
US7544974B2 (en) Positive electrode for compound semiconductor light-emitting device
JP4791119B2 (ja) 窒化物系半導体発光素子の製造方法
JP5047482B2 (ja) 窒化物系半導体発光素子及びその製造方法
KR100895453B1 (ko) 화합물 반도체 발광소자용 양전극
WO2006022399A1 (en) Positive electrode for compound semiconductor light-emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 9