KR100971082B1 - 적색 픽셀 상의 캐패시터를 가진 고체 이미저 - Google Patents

적색 픽셀 상의 캐패시터를 가진 고체 이미저 Download PDF

Info

Publication number
KR100971082B1
KR100971082B1 KR1020087006564A KR20087006564A KR100971082B1 KR 100971082 B1 KR100971082 B1 KR 100971082B1 KR 1020087006564 A KR1020087006564 A KR 1020087006564A KR 20087006564 A KR20087006564 A KR 20087006564A KR 100971082 B1 KR100971082 B1 KR 100971082B1
Authority
KR
South Korea
Prior art keywords
pixel
capacitor
pixels
photo
conversion
Prior art date
Application number
KR1020087006564A
Other languages
English (en)
Other versions
KR20080037095A (ko
Inventor
제프리 에이. 맥키
Original Assignee
앱티나 이미징 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앱티나 이미징 코포레이션 filed Critical 앱티나 이미징 코포레이션
Publication of KR20080037095A publication Critical patent/KR20080037095A/ko
Application granted granted Critical
Publication of KR100971082B1 publication Critical patent/KR100971082B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

컬러 화상 센서는, 복수의 픽셀에 의해 공유되는 플로팅 확산(678)에 전기적으로 연결되는 적색 픽셀(300)의 광-변환 영역(662) 위에 형성되는 캐패시터(690)를 갖는다. 상기 복수의 픽셀은 또한 판독 회로(684, 691, 686, 688)를 공유한다. 대응하는 제조 방법도 또한 기술된다.

Description

적색 픽셀 상의 캐패시터를 가진 고체 이미저 {SOLID STATE IMAGER WITH CAPACITOR OVER RED PIXEL}
본 발명은 일반적으로 반도체 촬상 장치에 관한 것으로, 특히 캐패시터를 포함하는 픽셀 셀의 어레이 및 셀에 대한 회로를 갖는 이미저(imager)에 관한 것이다.
저 비용 촬상 장치로서 사용하기 위한 CMOS 능동 픽셀 이미저에 대한 관심이 있다. 도 1은 CMOS 능동 픽셀 센서(“APS”) 픽셀 어레이(230)와, 당업자에게 공지된 방식으로 픽셀에 저장된 신호의 판독을 가능하게 하는 타이밍 및 제어 신호를 제공하는 제어기(232)를 포함하는 신호 처리 시스템(100)을 도시한다. 모범적인 어레이는 M × N 면적의 픽셀을 가지며, 상기 어레이(230)의 크기는 특정 어플레이케이션(application)에 좌우된다. 이미저 픽셀은 칼럼(column) 병렬 판독 구조를 이용하여 단번에 로우(row)를 판독한다. 제어기(232)는 로우 어드레싱(addressing) 회로(234) 및 로우 구동부(240)를 제어하는 것에 의해 어레이(230)에서 특정 로우의 픽셀들을 선택한다. 선택된 로우의 픽셀들에 저장된 전하 신호는 칼럼 라인 상에서 판독 회로(242)로 제공된다. 각각의 칼럼으로부터 읽어 들여진 픽셀 신호, 일반적으로 각 픽셀에 대한 리셋 신호(Vrst) 및 화상 신호(Vsig)는, 그 다음에 칼럼 어드레싱 회로(244)를 이용하여 순차적으로 판독되고, 픽셀에 의해 보여지는 광을 나타내는, 차분 신호(Vrst-Vsig)가 아날로그-디지털(A/D) 변환기(214)에서 디지털 정보로 변환되어, 화상 프로세서(216)로 제공된다.
도 2는 도 1의 시스템(100)의 일부를 매우 상세히 도시한다. 도 2는 픽셀 어레이(230)의 4-트랜지스터(4T) CMOS 픽셀(10)을 예시한다. CMOS 픽셀(10)은 픽셀(10)로 입사되는 광에 의해 전하를 생성하고 생성된 전하를 수집하기 위한 광-변환 소자(23), 및 광-변환 소자(23)로부터의 광전기 전하를 검출 노드, 일반적으로 플로팅 확산 영역(5)으로 전송하기 위한 전송 트랜지스터(17)를 일반적으로 포함한다. 플로팅 확산 영역(5)은 출력 소스 팔로워(follower) 트랜지스터(19)의 게이트에 전기적으로 연결된다. 픽셀(10)은, 플로팅 확산 영역(5)을 미리 설정된 전압(어레이 픽셀 공급 전압(Vaa_pix)으로 도시됨)으로 리셋하기 위한 리셋 트랜지스터(16); 및 어드레스 신호에 따라 소스 팔로워 트랜지스터(19)로부터의 신호를 출력 라인에 출력하기 위한 로우 선택 트랜지스터(18)를 또한 포함한다. 이러한 모범적인 픽셀(10)에는, 캐패시터(20)가 또한 포함된다. 캐패시터(20)의 일측 판은 Vaa_pix 셀에 연결되고 캐패시터(20)의 타측 판은 플로팅 확산 영역(5)에 연결된다. 캐패시터(20)가 존재할 필요는 없으나, 사용 시에 플로팅 확산 노드(5)의 전자 저장 용량을 증가시키는 이익을 갖는다.
도 3은 광-변환 소자(23), 전송 트랜지스터(17), 및 리셋 트랜지스터(16)를 도시하는, 도 2의 픽셀(10)의 일부의 단면도이다. 모범적인 CMOS 픽셀(10) 광-변환 소자(23)는 핀드(pinned) 광다이오드로서 형성될 수 있다. 광다이오드 광-변환 소자(23)는 p-형 기판(11) 상에 형성된 p-형 에피택셜(epitaxial) 능동 층(24) 내의 p-형 표층(22) 및 n-형 축적 영역(21)을 포함하는 p-n-p 구조를 갖는다. 광다이오드 광-변환 소자(23)는 전송 트랜지스터(17)에 인접하여 부분적으로 그 아래에 있다. 리셋 트랜지스터(16)는 광다이오드 광-변환 소자(23)에 대향하는 전송 트랜지스터(17)의 일측 상에 있다. 도 3에 도시된 바와 같이, 리셋 트랜지스터(16)은 소스/드레인 영역(2)을 포함한다. 플로팅 확산 영역(5)은 전송 및 리셋 트랜지스터(17, 16) 사이에 있으며, 소스 팔로워 트랜지스터(19)(도 2에 도시됨)의 게이트 및 (캐패시터가 사용된다면) 캐패시터(20)의 일측 판에 전기적으로 연결된다.
도 2 내지 3에 묘사된 CMOS 픽셀(10)에서, 광-변환 소자(23)로 입사되는 광에 의해 전자가 생성되어 n-형 축적 영역(21)에 저장된다. 이들 전하는, 전송 트랜지스터(17)가 능동화되었을 때, 전송 트랜지스터(17)에 의해 플로팅 확산 영역(5)으로 전송된다. 소스 팔로워 트랜지스터(19)는 전송된 전하에 기초한 출력 신호를 생성한다. 최대 출력 신호는 n-형 축적 영역(21)로부터 추출되는 전자의 개수에 비례한다.
일반적으로, 전하 축적 영역(21)에 인접한 얕은 트렌치 격리(shallow trench isolation; STI) 영역(3)이 픽셀(10)을 화상 센서의 다른 픽셀 및 소자로부터 격리하는 데 사용된다. STI 영역(3)은 일반적으로 종래의 STI 공정을 이용하여 형성된다. STI 영역(3)은 일반적으로 산화물 라이너(liner)로 선이 그어지며, 절연 재료로 채워진다. 또한, STI 영역(3)은, STI 영역(3) 코너(corner)들에 인접하여 둘러 싸는 개선된 코너, STI 영역(3) 인근의 감소된 스트레스(stress), 및 전송 트랜지 스터(17)에 대한 감소된 누설을 포함하여, 몇몇의 이익을 제공하는 질화물 라이너를 포함할 수 있다.
어레이(230)(도 1)의 곡선 인자(fill factor) 및 전하 저장 용량을 증가시키는 것이 이상적이다. 그러나, 전하 저장 용량을 증가시키는 데 사용되는 캐패시터(20)의 포함은, 어레이(230)에서 공간을 필요로 한다. 어레이에서 캐패시터에 의해 소비되는 공간이 클수록 광-변환 소자(23)를 위해 사용 가능한 것은 더 적어진다고 하는, 공간에 대한 트레이드 오프(trade off)가 있다. 상기와 같이, 어레이(230)에 캐패시터를 포함시키는 것은 어레이(230)의 곡선 인자에 영향을 준다. 따라서, 캐패시터를 포함시키되, 어레이(230)의 곡선 인자에 현저하게 영향을 주는 일 없이 전하 저장 용량을 증가시키는 것이 바람직하다.
본 발명의 모범적인 실시예에서는, 어레이의 곡선 인자를 현저하게 감소시키지 않는 방식으로, 캐패시터가 픽셀 어레이에 제공된다.
본 발명의 일 양태에서는, 캐패시터가 어레이의 미리 설정된 색상에 대응하는 픽셀, 예컨대, 적색 픽셀의 감광 영역 위에 마련된다.
다른 양태에서는, 캐패시터가 하나의 적색 픽셀 위에 마련되고, 그 픽셀의 캐패시터와 판독 회로가 여타 다른 픽셀들과 공유 된다. 적색광이 어레이의 실리콘에 더 깊게 흡수되므로, 적색 픽셀의 감광 영역 위의 캐패시터는 적색 픽셀에 의해 수신되는 포톤(photon)에 현저하게 영향을 주지 않는다. 적색 필터의 캐패시터와 판독 회로를 공유하는 인접한 비-적색 픽셀들로서는, 그 픽셀의 감광 영역의 크기가 증가될 수 있다. 따라서, 곡선 인자 및 전하 저장 용량 모두가 증가된다.
본 발명의 이들 및 다른 특징과 장점들은 첨부 도면과 관련하여 제공되는 본 발명의 후술되는 상세한 설명으로부터 보다 쉽게 이해될 것이다.
도 1은 종래의 APS 시스템의 블록도이다.
도 2는 도 1의 종래의 픽셀 어레이에 사용될 수 있는 대표적인 픽셀의 배선도이다.
도 3은 도 2의 종래의 픽셀의 일부의 단면도이다.
도 4는 본 발명의 모범적인 실시예에 따른 픽셀의 단면도이다.
도 5는 본 발명의 다른 모범적인 실시예에 따른 촬상 장치의 배선도이다.
도 6은 샘플 앤 홀드 회로의 배선도이다.
도 7은 도 6 및 7의 회로의 부분적인 동작을 묘사하는 타이밍도이다.
도 8은 도 6의 장치의 배치 평면도이다.
도 9는 본 발명의 실시예에 따라 구성된 적어도 하나의 촬상 장치를 통합한 프로세서 시스템을 도시하는 블록도이다.
하기의 상세한 설명에서는, 이 명세서의 일부를 형성하는 첨부 도면에 대해 언급하고, 본 발명의 특정 모범적인 실시예들을 예시의 방식으로 도시하였다. 이들 실시예들은 당업자가 본 발명을 제조 및 사용할 수 있을 정도로 충분히 상세하게 기술되었고, 본 발명의 사상 및 권리 범위를 벗어남 없이 기술된 특정 실시예들 에 대한 구조적, 논리적, 또는 여타 변형들도 만들 수 있다는 것이 이해되어 진다.
도 4는 본 발명의 모범적인 실시예에 따른 픽셀(300)의 일부의 단면도이다. 픽셀(300)이 광-변환 소자(323) 위에 위치되는 캐패시터(319)를 포함하는 점을 제외하고, 픽셀(300)은 도 2 내지 3에 묘사된 픽셀(10)과 유사하다. 모범적인 실시예에서는, 픽셀(300)이 적색 픽셀, 예컨대, 포톤 형태의 적색 광을 수신하고 포톤을 전기 전하로 변환하는 픽셀이다. 적색 픽셀은, 당업계에 주지된 바와 같이, 픽셀 어레이 상의 적색 컬러 필터를 통해서 광을 수신하는 것이다. 캐패시터(319)는 도 2의 캐패시터(20) 식으로, 플로팅 확산 영역(305) 및 Vaa_pix에 전기적으로 연결되며, 플로팅 확산 영역(305)의 저장 용량을 증가시킨다.
픽셀(300)은 광-변환 소자(323), 전송 트랜지스터(317), 및 리셋 트랜지스터(316)를 포함한다. 모범적인 광-변환 소자(323)는 p-형 기판(311) 위에 마련된 p-형 능동 EPI 층(324) 내의 p-형 표층(322) 및 n-형 축적 영역(321)을 포함하는 p-n-p 구조를 갖는 핀드 광다이오드로서 형성될 수 있다. 광-변환 소자(323)는 전송 트랜지스터(317)에 인접하여 부분적으로 그 아래에 있다. 리셋 트랜지스터(316)는 광-변환 소자(323)에 대향하는 전송 트랜지스터(317)의 일측 상에 있다. 도 4에 도시된 바와 같이, 리셋 트랜지스터(316)는 소스/드레인 영역(302)을 포함한다. 플로팅 확산 영역(305)은 전송 및 리셋 트랜지스터(317, 316) 사이에 있으며, p-웰(well)(335) 내에 포함된다. 픽셀(300)은 얕은 트랜치 격리(STI) 영역(333)에 의해 경계 지어진다. 픽셀(300)은 플로팅 확산 영역(305)을 통해서 소스 팔로워 트랜지스터(19)로부터의 신호를 출력하기 위한 로우 선택 트랜지스 터(18)에 연결된다.
캐패시터(319)는 주지된 바와 같이 제조되며, 바람직한 실시예에서 게이트 산화물 층(401a), 폴리실리콘(polysilicon) 층(401b, 401e), 및 절연층(401d)을 포함한다. 트랜지스터(316, 317)는 주지된 바와 같이 제조되며, 바람직한 실시예에서 게이트 산화물 층(401a), 폴리실리콘 층(401b), 질화물 층(401c), 측벽(401f)을 포함한다. 본 발명이 특정 구성 요소를 참조하여 기술되었을 지라도, 본 발명은 그와 같이 한정되지는 않는다. 예를 들어, 층(401a)은 여느 절연 재료일 수 있으며, 게이트 산화물에 한정되지 않는다. 추가적으로, 적색 포톤이 청색 또는 녹색 포톤보다 기판 내로 더 멀리 침투될 수 있으므로, 적색 픽셀의 광변환 소자(323)는 청색 또는 녹색 픽셀의 광변환 소자보다 실리콘 내로 더 깊게 있을 수 있다. 적색 포톤이 실리콘의 다른 레벨에서 흡수될 수 있으므로, 적색 픽셀과 청색/녹색 픽셀 간의 혼신(cross talk)이 감소될 수 있다.
적색 픽셀 위의 캐패시터를 가진 픽셀 어레이는 주지된 바와 같이 제조된다. 예를 들어, 미국 특허 제6,429,470호 “CMOS Imager with Storage Capacitor”는, 본 발명을 제조하기 위해 당업자에 의해 사용될 수 있는 저장 셀을 가진 CMOS 이미저(imager)를 제조하는 기술을 개시하며, 그 전체가 참조로 통합된다. 모범적인 실시예에서는, 제조된 픽셀 어레이가, 기판 위에 형성된 게이트 산화물 층, 그리고 전송 트랜지스터 아래의 게이트 산화물 층보다 두꺼운 캐패시터 아래의 게이트 산화물 층으로 귀착된다.
도 5는 본 발명의 모범적인 실시예에 따른 픽셀(300)을 포함하는 촬상 장 치(600)의 전기 배선도를 도시한다. 픽셀(300)은 4방향 공유 픽셀 회로(610a)의 일부이며, 4방향 공유 픽셀 회로(610a)는, 또한, 픽셀 어레이(601)의 일부이다. 4방향 공유 픽셀 회로(610a)는 또한, 픽셀(301a, 301b, 301c), DCG 트랜지스터(691), 공용 캐패시터(690), 플로팅 확산 영역(678), 리셋 회로(예컨대, 리셋 트랜지스터(684)), 및 판독 회로(예컨대, 소스 팔로워 트랜지스터(686) 및 로우 선택 트랜지스터(688))를 포함한다. 픽셀(301a, 301b, 301c)은 광다이오드(661a, 661b, 661c) 및 전송 트랜지스터(681a, 681b, 681c)를 각각 포함한다. 도 5에는 반영되지 않았지만, 캐패시터(690)는, 예컨대, 도 4에서 캐패시터(319)에 의해 묘사된 것과 유사하게, 광다이오드 광-변환 소자(662) 위에 배치된다. 모범적인 실시예에서는, 픽셀들(301a, 301b, 301c)이 비-적색 픽셀, 즉, 청색 또는 녹색 픽셀이며, 반면에 픽셀(300)은 적색 픽셀이다. 픽셀 회로(610a)는 픽셀 회로(610b, 610c, 610d, 610e, 610f)를 대표한다.
적색 픽셀(300)의 광-변환 영역 위에 배치된 캐패시터(690)를 공유하는 픽셀들(300, 301a, 301b, 301c)로서는, 캐패시터(690)가 픽셀(300) 또는 픽셀들(301a, 301b, 301c)에 의해 사용되는 촬상 소자(600)의 픽셀 어레이에서 공간을 차지하지 않는다. 상기와 같이, 촬상 장치(600)의 픽셀 어레이(601)는 캐패시터들을 포함하며, 픽셀 어레이(601)의 곡선 인자에 영향을 주는 일 없이 픽셀 어레이(601)의 회로 내로 캐패시터의 포함을 수반하는 이익의 장점을 취할 수 있다. 예를 들어, 앞서 주목된 바와 같이, 캐패시터는 픽셀의 저장 용량 및 감광성을 증가시키기 위해 플로팅 확산 영역에 결합될 수 있다.
도 6은 본 발명의 모범적인 실시예에 따른 샘플 앤 홀드(sample and hold) 회로(700)의 일부의 배선도이다. 하나의 샘플 앤 홀드 회로(700)만이 묘사되었지만, 샘플 앤 홀드 회로(700)는 픽셀 어레이의 픽셀의 각 칼럼에 대한 샘플 앤 홀드 회로(700)를 대표한다. 앞서 지시된 바와 같이, 모범적인 실시예에서 2개의 신호는 각 픽셀로부터 판독되며, 따라서 4개의 신호는 각 픽셀 회로로부터, 예컨대, Vrst1, Vsig1는 제1 픽셀에 대해서 그리고 Vrst2, Vsig2는 제2 픽셀에 대해서 판독된다.
모범적인 실시예에서, 신호들은, 최상부 픽셀 로우와 함께 시작하여 최하부 픽셀 로우로 증가적으로 진행하는 픽셀 로우 바이(by) 픽셀 로우로 픽셀 어레이(601)(도 5)로부터 읽어 들여진다. 예를 들어, 픽셀 회로(610a)의 픽셀들(300, 301c), 픽셀 회로(610b)의 픽셀들(300, 301c), 및 픽셀 회로(610c)의 픽셀들(300, 301c)이 실제적으로 동시에 판독될 것이다. 그 다음에, 픽셀 회로(610a)의 픽셀들(301a, 301b), 픽셀 회로(610b)의 픽셀들(301a, 301b), 및 픽셀 회로(610c)의 픽셀들(301a, 301b)이 실제적으로 동시에 판독될 것이다. 그 다음으로는, 픽셀 회로(610d)의 픽셀들(300, 301c), 픽셀 회로(610e)의 픽셀들(300, 301c), 및 픽셀 회로(610f)의 픽셀들(300, 301c)이 실제적으로 동시에 판독될 것이다. 그 다음에는, 픽셀 회로(610d)의 픽셀들(301a, 301b), 픽셀 회로(610e)의 픽셀들(301a, 301b), 및 픽셀 회로(610f)의 픽셀들(301a, 301b)이 실제적으로 동시에 판독될 것이다. 픽셀 어레이의 로우 바이 로우 판독은 어레이의 최종 로우까지 계속된다.
도 6에 도시된 같은 모범적인 실시예에서는, 관련 픽셀 회로로부터 수신되는 4개의 신호의 각각이, 샘플 앤 홀드 회로(700)에 개별적으로 저장된다. 샘플 앤 홀드 회로(700)는 픽셀 회로의 2개의 픽셀의 각각으로부터의 신호를 개별적으로 저장하기 위한 2개의 서브(sub) 회로(730, 732)를 갖는다. 각 서브 회로(730, 732)는 각각의 스위치(702, 704)를 통해서 칼럼 라인(701a)에 서로 선택적으로 연결된다. 일 양태에서는, 하나의 신호, 예컨대, 인에이블(enable)이 하나의 스위치, 예컨대, 스위치(702)로 제공되며, 상보(complement) 신호, 예컨대, 디스에이블(disable)이 다른 스위치, 예컨대, 스위치(704)에 제공된다. 따라서, 한번에 하나의 서브 회로(730, 732)만이 칼럼(701a)에 연결된다. 각 서브 회로(730, 732)는, 각각, Vrst1, Vsig1, Vrst2, Vsig2를 저장하기 위해, 2개의 캐패시터들(714, 716, 754, 756)을 갖는다. 캐패시터들(714, 716, 754, 756)은, 각기, 제어 신호들(SHR1, SHS1, SHR2, SHS2)에 의해 제어되는 스위치들(706, 708, 710, 746, 748)을 통해 칼럼 라인(701a)에 선택적으로 연결된다. 캐패시터들(714, 716, 754, 756)은, 각각, 스위치들(722, 724, 762, 764)을 통해 하류 회로에 선택적으로 연결된다. 저장된 Vrst1, Vsig1, Vrst2, Vsig2 신호들은 주지된 바와 같은 많은 다른 방식들로 판독되고, 바람직하다면 결합될 수 있다.
도 7은 본 발명의 모범적인 실시예에 따른 도 5의 픽셀 어레이(601) 및 도 6의 샘플 앤 홀드 회로(700)의 부분적인 동작을 묘사하는 타이밍도이다. 간략화를 위해서, 하나의 픽셀의 판독이 묘사되었고, 판독되는 다른 픽셀들을 대표한다. 도 7의 타이밍도에서, 신호들은 능동 “하이(high)”즉, 하이 논리 상태이다. 픽셀 회로 로우는 픽셀 회로들 예컨대, 610a, 610b, 610c(도 5)의 로우이다. 픽셀 로우 는 픽셀들 예컨대, 300, 301c(도 5)의 로우이다. 픽셀 회로들의 제1 로우는, 예컨대, 회로들(610a, 610b, 610c)(도 5)이고; 픽셀 회로들의 제2 로우는, 예컨대, 회로들(610d, 610e, 610f)(도 5)이다. 제1 픽셀 로우는 Row 0, 예컨대, 픽셀 회로(610a)의 픽셀들(300, 301c), 픽셀 회로(610b)의 픽셀들(300, 301c), 및 픽셀 회로(610c)의 픽셀들(300, 301c)이고(도 5); 제2 픽셀 로우는 Row 1, 예컨대, 픽셀 회로(610a)의 픽셀들(301a, 301b), 픽셀 회로(610b)의 픽셀들(301a, 301b), 및 픽셀 회로(610c)의 픽셀들(301a, 301b)이다(도 5). Row 5는 도 5에 묘사되지 않았지만, 도 7의 타이밍도의 일부로서 기술되었다.
도 7에서, Addr은 판독되는 로우의 로우 어드레스(address)이고, ras는 읽기 어드레스 신호이다. ROW 0, ROW 1, 및 ROW 5는, 각각, 로우 0, 로우 1, 로우 5에 대한 로우 선택 게이트 신호를 나타낸다. 실행 시에는, 로우 선택 게이트 신호를 적절한 로우로 제공하기 위해 Addr 신호와 로우 선택 신호를 논리곱하는 로우 디코드(decode) 회로에 글로벌 로우 선택 신호가 제공된다. 예를 들어, Addr이 “000”이면, 상기 로우 디코드가 로우 선택 게이트 신호를 로우 0으로 제공한다. TX0,0, TX0,1, TX1,0, TX1,1, TX5,0, 및 TX5,1은 로우 0, 제1 픽셀, 예컨대, 픽셀 회로(610a)의 픽셀(300), 로우 0, 제2 픽셀, 예컨대, 픽셀 회로(610a)의 픽셀(301c), 로우 1, 제1 픽셀, 예컨대, 픽셀 회로(610a)의 픽셀(301a), 로우 1, 제2 픽셀, 예컨대, 픽셀 회로(610a)의 픽셀(301b), 로우 5, 제1 픽셀, 예컨대, 픽셀 회로(610X)(도 5에서는 도시되지 않은, 로우 0의 5개의 로우 아래의 픽셀)의 픽셀(301a), 로우 5, 제2 픽셀, 예컨대, 픽셀 회로(610X)(도 5에서는 도시되지 않은, 로우 0의 5개의 로우 아래의 픽셀)의 픽셀(301b)에 대한 전송 게이트 신호들을 나타낸다. 실행 시에는, 글로벌 전송 게이트 신호가, 전송 게이트 신호를 적절한 칼럼으로 제공하기 위해 상기 글로벌 전송 게이트 신호 및 현재의 소망하는 칼럼을 디코드하는 칼럼 디코드 회로로 인가된다. 예를 들어, 픽셀 어레이의 홀수 칼럼 읽기(예컨대, 제1, 제3, 제5, 등) 동안에, 칼럼 디코드 회로는, 대응하는 로우 “Y"의 대응하는 전송 게이트, 예컨대, Tx 게이트들(682, 681a)을 작동시킬, 홀수 Tx 신호, 예컨대, TxY,0을 생성할 것이다. 픽셀 어레이의 짝수 칼럼 읽기(예컨대, 제2, 제4, 제6, 등) 동안에, 칼럼 디코드 회로는, 대응하는 로우 “Z"의 대응하는 전송 게이트, 예컨대, Tx 게이트들(681c, 681b)을 작동시킬, 짝수 Tx 신호, 예컨대, TxZ,1을 생성할 것이다. Reset0, Reset1, 및 Reset5는, 각각, 로우 0, 로우 1, 로우 5에 대한 리셋 게이트 신호를 나타낸다. 실행 시에는, 리셋 신호를 적절한 로우로 제공하기 위해 Addr 신호와 리셋 신호를 논리곱하는 로우 디코드 회로에 글로벌 로우 선택 신호가 제공된다.
도 7에서, In_sel 신호는 샘플 앤 홀드 회로(700)의 서브 회로(730, 732)가 능동임을 나타낸다(도 6). 예를 들어, In_sel이 하이이면, 스위치(702)가 폐쇄되어 서브 회로(730)가 칼럼 라인(701a)에 연결된다(도 6). SHR1 및 SHS1은, 각각, 캐패시터(714, 716)를 칼럼 라인(701a)에 연결하도록 스위치들(706, 708)을 작동시키는 제어 신호이다. SHR2 및 SHS2는, 각각, 캐패시터들(754, 756)을 칼럼 라인(701a)에 연결하도록 스위치(746, 748)를 작동시키는 제어 신호이다.
도 7에서, 기간(t0)은 판독될 픽셀 셀의 로우 어드레스가 제공되는 동안의 초기 설정 기간을 나타낸다. 이러한 예시의 t0 동안에, 제1 픽셀 로우, 예컨대, 픽셀 어레이(601)의 Row 0에 대응하는 000의 Addr이 제공된다. 상기 예시가 하나의 픽셀, 예컨대, 픽셀(300)(도 5)로부터의 판독을 기술했지만, 상기 예시는 주지된 바와 같이 실제적으로 동시에 판독되는 로우의 모든“홀수”픽셀들을 대표한다. 그것은, 실제적으로 동시에 판독되는 로우의 모든 “짝수”픽셀들을 대표한다.
기간(t1) 동안에, 다음과 같이 픽셀(300)이 리셋되고 리셋 전하가 저장된다. 제어 신호들 Row0, Reset0, In_sel, 및 SHR1이 작동한다(즉, 하이로 인가된다). Row0 신호는 스위치(688)를 폐쇄하여 픽셀(301a)을 칼럼 라인(701a)에 연결한다(도 5). Reset0 신호는 스위치(684)를 폐쇄하여 Vaa_pix를 픽셀(301a)에 연결한다(도 5). In_sel 신호는 스위치(702)를 폐쇄하여 (그리고 스위치(704)를 개방하여) 서브 회로(730)를 칼럼 라인(701a)에 연결한다(도 6). SHR1 신호는 스위치(706)를 폐쇄하여 캐패시터(714)를 칼럼 라인(701a)을 통해 픽셀(301a)에 연결한다. 따라서, 기간(t1)의 마지막에는, 픽셀(301a)이 리셋되고, 픽셀(301a)의 리셋 전압이 샘플 앤 홀드 회로(700)에 저장된다. 제어 신호 Reset0 및 SHR1은 기간(t1)의 마지막까지 작동하지 않는다(즉, 로(low)로 구동된다). 픽셀 어레이의 집적 기간은 액세스(access)되는 2개의 픽셀 회로 로우를 반영하기 위해 집적 기간을 계산하는 것을 필요로 한다. 제어 신호를 작동시키고 작동시키지 않는 것에 관하여 기술했지만, 이 일련의 동작들은 또한, 공지된 바와 같이 제어 신호를 펄스 인가(인가/인가하지 않음)하는 것으로서도 언급될 수 있다.
기간(t2) 동안에, 픽셀 회로(610a)의 집적 전하(즉, 광신호)는 다음과 같이 판독 및 저장된다. 제어 신호들 Tx0,0 및 SHS1이 작동한다(즉, 하이로 구동된다). Tx0,0 신호는 픽셀 회로(610a)의 스위치(682)를 폐쇄하여 광-변환 소자(662)를 플로팅 확산 영역(678)에 연결한다. SHS1 신호는 스위치(708)를 폐쇄하여 캐패시터(716)를 칼럼 라인(701a)을 통해 픽셀(300)에 연결한다. 플로팅 확산 영역(605a)에 저장되는 전하가 판독되어 캐패시터(716)에 저장된다. 따라서, 기간(t2)의 마지막에, 픽셀(301a)의 신호 전압(Vsig1)이 샘플 앤 홀드 회로(700)에 저장된다. 제어 신호들 Tx0,0 및 SHS1은 기간(t2)의 마지막까지 작동하지 않는다(즉, 로(low)로 구동된다).
광게이트가 광다이오드를 대신하여 사용된다면, 판독 동안에 광다이오드 광-변환 소자 하의 전하가 블루밍(blooming)되는 것을 방지하기 위해, 작동된 Tx0,0 신호(즉, 하이로 구동)의 지연 후에 광게이트가 작동하도록(즉, 하이로 구동) 제어된다. 바람직한 실시예에서는, 상기 지연이 100 ns이다. 광다이오드 광-변환 소자(662)가 판독 동안에 영(zero) 전압을 초래하므로, 플로팅 확산에 적합될 수 없는 다소의 전자들은 리셋 게이트(684)를 통해서 Vaa_pix로 방출될 것이다.
기간(t3) 동안에, 집적 공정은 Row 0의 5개의 로우 앞선 로우에 대해서 시작된다. 공지된 바와 같이, 기계 셔터가 사용되지 않으면, 픽셀의 로우는 판독에 앞서서 집적을 위해 초기화된다. 모범적인 실시예에서는, 판독되는 현재의 로우의 5개의 로우 앞서서 로우가 초기화된다. 상기와 같이, Row0이 판독되기 때문에, 그 다음에 Row5가 집적을 위해 준비된다. 기간(t3)은 초기화될 픽셀 셀의 로우 어드레스가 제공되는 동안의 초기 설정 기간을 나타낸다. 이러한 예시의 기간(t3) 동 안에, 005의 Addr이 제공된다. 상기 예시가 하나의 픽셀의 초기화를 기술하지만, 이는 주지된 바와 같이 실제적으로 동시에 초기화되는 픽셀 로우의 모든 픽셀을 대표한다.
기간(t4)에서는, 픽셀 회로(610y)의 픽셀(301a)에서 제어 신호들 Reset5 및 Tx5,0이 작동한다(즉, 하이로 구동한다). 픽셀 회로(610y)의 픽셀(301a)(도 5에서는 예시되지 않음)은 Row 0에 유사한 픽셀 로우 0의 5개의 픽셀 로우 아래의 픽셀 로우이다. Reset5 신호는 스위치(684)(스위치(684)에 유사한 도 5에 예시되지 않은 픽셀 회로(610y)의 스위치)를 폐쇄하여, Vaa_pix를 픽셀(610y)에 연결한다. Tx5,0 신호는 스위치(682)(스위치(682)에 유사한 도 5에 예시되지 않은 픽셀 회로(610y)의 스위치들)를 폐쇄하여, 광다이오드 광-변환 소자(662y)(광-변환 소자(662)에 유사한 도 5에 예시되지 않은 픽셀 회로(610y)의 광다이오드 광-변환 소자)를 Vaa_pix에 연결한다. 따라서, 기간(t5)의 마지막에, 픽셀 회로(610y)의 픽셀(301a)은 집적을 위해 리셋 및 준비된다. 제어 신호들 Rest5, Tx5,0은 작동하지 않는다(즉, 로(low)로 구동된다)(도 5). 그 후에, 픽셀 회로(610y)의 픽셀(301a)이 집적한다.
주지된 바와 같이, 픽셀 어레이로부터의 판독은 실제적으로 일련의 연속되는 판독을 포함한다. 픽셀 어레이로부터의 초기 판독 동안에 다른 조정 및 계산이 수행될 수 있다. 예를 들어, 초기 판독 동안에 노출 설정이 조정된다. 픽셀 어레이의 제1 판독 후에, 어레이로부터 읽어 들여진 값들이 연산되어 노출이 조정된다. 픽셀 어레이가 2번째 판독되고 어레이로부터 읽어 들여진 값들이 연산되어 노출이 다시 조정된다. 최종, 픽셀 어레이로부터의 유효한 판독은 몇몇의 초기 판독 후에 수행될 수 있다. 상기와 같이, 픽셀은 회전식으로 판독된다, 즉, 픽셀 어레이가 100개의 로우들을 가지며 픽셀 어레이가 로우 0에서 99까지 연속적으로 판독된다면, 픽셀 어레이의 차후 판독들에서는 로우 99 후에 로우 0이 판독된다. 따라서, 본 예시에서 로우 95가 판독되면, 로우 0(5개의 로우 앞선)이 판독을 위해 초기화된다. 본 발명이 5개의 로우 앞선 초기화를 기술하지만, 본 발명은 그와 같이 한정되지는 않는다.
본 발명의 다른 양태에서는, 기계 셔터가 사용될 경우, 픽셀의 집적이 5개의 로우들에 앞서서 초기화되는 것을 필요로 하지 않다. 상기와 같이, 기계 셔터가 사용되면, 픽셀 어레이의 판독을 위한 타이밍도가 도 7에 도시된 것과 유사할 것이지만, 기간들(t3, t4)은 포함하지 않을 것이다.
도 8은 도 5의 픽셀 어레이(601)의 일부의 평면 배치도를 도시한다. 도 8에 묘사된 바와 같이, 캐패시터(690)는 픽셀(300)의 적색 광다이오드 광-변환 소자의 위에 배치되어, 픽셀(300)의 적색 광다이오드 광-변환 소자, 녹색 광다이오드 광-변환 소자(301a), 픽셀의 청색 광다이오드 광-변환 소자(301b), 및 픽셀 내의 녹색 광다이오드 광-변환 소자(301c)에 의해 공유된다. 각 픽셀(300, 301a, 301b, 및 301c)은 개개의 전송 트랜지스터(682, 681a, 681b, 681c)를 갖는다. 이들 4개의 픽셀들(300, 301a, 301b, 및 301c)은 공용 리셋 트랜지스터(684) 및 판독 회로 즉, 소스 팔로워 트랜지스터(686), 로우 선택(688), 및 플로팅 확산(678)을 공유한다.
도 9는 촬상 장치(600)(도 5 내지 6에 구성된 바와 같은)를 포함하도록 변형 된 일반적인 프로세서 시스템, 시스템(1100)을 도시한다. 프로세서 시스템(1100)은 화상 센서 장치를 포함할 수 있는 디지털 회로를 갖는 시스템의 모범 예이다. 제한 없이, 상기 시스템은, 컴퓨터 시스템, 카메라 시스템, 스캐너, 머신 비젼(machine vision), 차량 네비게이션, 비디오 폰, 감시 시스템, 자동 초점 시스템, 천체 추적 시스템, 동작 감지 시스템, 화상 안정화 시스템, 및 여타 화상 획득 또는 처리 시스템을 포함할 수 있다.
시스템(1100), 예를 들어 카메라 시스템은, 버스(1170)를 통해 입출력(I/O) 장치(1150)와 통신하는, 마이크로프로세서와 같은 중앙 처리 장치(CPU)(1110)를 일반적으로 포함한다. 촬상 장치(600)도 또한 버스(1170)를 통해 CPU(1110)와 통신한다. 시스템(1100)은 랜덤 액세스 메모리(RAM)(1160)를 또한 포함하고, 버스(1170)를 통해 CPU(1110)와 또한 통신하는, 플래시 메모리와 같은 탈착 가능 메모리(removable memory)(1130)를 포함할 수 있다. 촬상 장치(600)는, 단일 집적 회로 또는 프로세서와는 다른 칩 상의 메모리 저장부와 함께하거나 함께 하지 않는, CPU, 디지털 신호 프로세서, 또는 마이크로프로세서와 같은 프로세서와 결합될 수 있다.
본 발명의 다른 실시예들은 시스템(1100)의 제조 방법을 포함하는 것을 이해해야 한다. 예를 들어, 모범적인 일실시예에서는, CMOS 판독 회로를 제조하는 방법이, 단일 집적 회로에 대응하는 기판의 부분 위에, 주지된 반도체 제조 기술을 사용하여 앞서 기술된 바와 같은 적색 픽셀(도 5) 위에 배치된 공유 캐패시터들을 가진 적어도 픽셀 어레이를 마련하는 공정들을 포함한다.
본 발명이 특정의 모범적인 실시예들을 참조하여 기술 및 예시되었지만, 본 발명의 사상 및 권리범위를 벗어남 없이 많은 변형과 대체들을 만들 수 있다는 것을 이해해야 한다. 예를 들어, 본 발명이 픽셀의 플로팅 확산 영역에 연결되는 적색 픽셀의 광-변환 영역 위에 배치된 캐패시터에 관하여 기술했지만, 본 발명은 그와 같이 한정되지는 않으며, 상기 캐패시터가 픽셀 또는 픽셀을 포함하는 어레이의 다른 부분들에 연결될 수 있다. 추가적으로, 캐패시터는 적색광만을 통과시키는 필터의 아래에 있을 수 있다. 따라서, 본 발명은 앞서의 상세한 설명에 의해 한정되는 것으로 간주되지 않으며, 청구범위의 권리범위에 의해서만 한정된다.

Claims (32)

  1. 각각 광-변환 영역을 갖는 적어도 제1 및 제2 픽셀로서, 상기 제1 픽셀이 적색 픽셀인, 제1 및 제2 픽셀; 및
    캐패시터 전체가 상기 제1 픽셀의 상기 광-변환 영역의 바로 위에 있고, 상기 제1 픽셀과 전기적으로 연결되는 상기 캐패시터를 포함하는 촬상을 위한, 픽셀 어레이.
  2. 삭제
  3. 청구항 1에 있어서, 상기 제2 픽셀은 청색 또는 녹색 픽셀인, 픽셀 어레이.
  4. 청구항 3에 있어서, 상기 제1 픽셀에 연결되는 플로팅 확산 영역을 더 포함하며, 상기 캐패시터는 상기 플로팅 확산 영역에 전기적으로 연결되는, 픽셀 어레이.
  5. 청구항 1에 있어서, 상기 광-변환 영역은 광다이오드인, 픽셀 어레이.
  6. 청구항 5에 있어서, 상기 제1 픽셀은 상기 픽셀 어레이의 제1 로우에 있고, 상기 제2 픽셀은 상기 픽셀 어레이의 제2 로우에 있으며, 상기 제1 로우는 상기 제 2 로우 위에 있는, 픽셀 어레이.
  7. 제1 및 제2 픽셀을 포함하는 촬상을 위한 픽셀 어레이로서,
    상기 제1 및 제2 픽셀은,
    트랜지스터 영역 및 광-변환 영역을 갖는 기판;
    상기 광-변환 영역에 형성되는 제1 광-변환 소자로서, 상기 제1 픽셀과 관련되고 적색광에 감응하는 제1 광-변환 소자;
    상기 광-변환 영역에 형성되는 제2 광-변환 소자로서, 상기 제2 픽셀과 관련되고 청색 또는 녹색광에 감응하는 제2 광-변환 소자; 및
    상기 제1 픽셀의 제1 광-변환 영역 바로 위에 있고 상기 제1 픽셀의 제1 광-변환 영역에 전기적으로 연결되는 저장 소자를 포함하는, 픽셀 어레이.
  8. 청구항 7에 있어서, 상기 저장 소자는 제3 및 제4 광-변환 소자에 전기적으로 연결되는, 픽셀 어레이.
  9. 청구항 8에 있어서, 상기 제3 및 제4 광-변환 소자는 청색 또는 녹색광에 감응하는, 픽셀 어레이.
  10. 청구항 8에 있어서, 상기 제1 픽셀에 전기적으로 연결되는 플로팅 확산 영역을 더 포함하며, 상기 저장 소자는 상기 플로팅 확산 영역에 연결되는, 픽셀 어레이.
  11. 기판 위에 제1 및 제2 광-변환 영역을 형성하는 단계로서, 상기 제1 광-변환 영역은 적색광에 감응하는 것인, 단계;
    캐패시터를 형성하는 단계로서, 상기 캐패시터 전체가 상기 제1 광-변환 영역의 바로 위에 있는, 단계; 및
    상기 광-변환 영역과 상기 캐패시터 간에 전기적인 연결을 형성하는 단계를 포함하는, 픽셀 어레이 형성 방법.
  12. 삭제
  13. 청구항 11에 있어서, 상기 제2 광-변환 영역은 청색 또는 녹색광에 감응하는, 픽셀 어레이 형성 방법.
  14. 청구항 13에 있어서, 상기 캐패시터를 형성하는 단계는, 상기 기판 위에 게이트 산화물 층을 형성하는 단계를 더 포함하는, 픽셀 어레이 형성 방법.
  15. 청구항 14에 있어서, 상기 기판 위에 제1 및 제2 전송 트랜지스터를 형성하는 단계를 더 포함하는, 픽셀 어레이 형성 방법.
  16. 청구항 15에 있어서, 상기 제1 및 제2 전송 트랜지스터를 형성하는 단계는, 상기 기판 위에 게이트 산화물 층을 형성하는 단계를 더 포함하는, 픽셀 어레이 형성 방법.
  17. 청구항 16에 있어서, 상기 캐패시터의 상기 게이트 산화물 층은 상기 전송 트랜지스터의 상기 게이트 산화물 보다 두꺼운, 픽셀 어레이 형성 방법.
  18. 촬상을 위한 픽셀 어레이를 포함하는 집적 회로로서,
    상기 픽셀 어레이는,
    각각 광-변환 영역을 갖는 적어도 제1 및 제2 픽셀로서, 상기 제1 픽셀이 적색 픽셀인, 제1 및 제2 픽셀; 및
    캐패시터 전체가 상기 제1 픽셀의 상기 광-변환 영역의 바로 위에 있고, 상기 제1 픽셀과 전기적으로 연결되는 상기 캐패시터를 포함하는, 집적 회로.
  19. 삭제
  20. 청구항 18에 있어서, 상기 제2 픽셀은 청색 또는 녹색 픽셀인, 집적 회로.
  21. 청구항 20에 있어서, 상기 제1 픽셀에 연결되는 플로팅 확산 영역을 더 포함하며, 상기 캐패시터는 상기 플로팅 확산 영역에 전기적으로 연결되는, 집적 회로.
  22. 청구항 18에 있어서, 상기 광-변환 영역은 광다이오드인, 집적 회로.
  23. 촬상을 위한 픽셀 어레이를 포함하는 촬상 시스템으로서,
    상기 픽셀 어레이는,
    각각 광-변환 영역을 갖는 적어도 제1 및 제2 픽셀로서, 상기 제1 픽셀이 적색 픽셀인, 제1 및 제2 픽셀; 및
    캐패시터 전체가 상기 제1 픽셀의 상기 광-변환 영역의 바로 위에 있고, 상기 제1 픽셀과 전기적으로 연결되는 상기 캐패시터를 포함하는, 촬상 시스템.
  24. 삭제
  25. 청구항 23에 있어서, 상기 제2 픽셀은 청색 또는 녹색 픽셀인, 촬상 시스템.
  26. 청구항 25에 있어서, 상기 제1 픽셀에 연결되는 플로팅 확산 영역을 더 포함하며, 상기 캐패시터는 상기 플로팅 확산 영역에 전기적으로 연결되는, 촬상 시스템.
  27. 청구항 23에 있어서, 상기 광-변환 영역은 광다이오드인, 촬상 시스템.
  28. 프로세서와 이미저를 포함하는 프로세서 시스템으로서,
    상기 이미저는 촬상을 위한 픽셀 어레이를 포함하고,
    상기 픽셀 어레이는,
    각각 광-변환 영역을 갖는 적어도 제1 및 제2 픽셀로서, 상기 제1 픽셀이 적색 픽셀인, 제1 및 제2 픽셀; 및
    캐패시터 전체가 상기 제1 픽셀의 상기 광-변환 영역의 바로 위에 있고, 상기 제1 픽셀과 전기적으로 연결되는 상기 캐패시터를 포함하는, 프로세서 시스템.
  29. 삭제
  30. 청구항 28에 있어서, 상기 제2 픽셀은 청색 또는 녹색 픽셀인, 프로세서 시스템.
  31. 청구항 30에 있어서, 상기 제1 픽셀에 연결되는 플로팅 확산 영역을 더 포함하며, 상기 캐패시터는 상기 플로팅 확산 영역에 전기적으로 연결되는, 프로세서 시스템.
  32. 청구항 31에 있어서, 상기 광-변환 영역은 광다이오드인, 프로세서 시스템.
KR1020087006564A 2005-08-24 2006-08-16 적색 픽셀 상의 캐패시터를 가진 고체 이미저 KR100971082B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/209,779 US7804117B2 (en) 2005-08-24 2005-08-24 Capacitor over red pixel
US11/209,779 2005-08-24

Publications (2)

Publication Number Publication Date
KR20080037095A KR20080037095A (ko) 2008-04-29
KR100971082B1 true KR100971082B1 (ko) 2010-07-20

Family

ID=37571837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087006564A KR100971082B1 (ko) 2005-08-24 2006-08-16 적색 픽셀 상의 캐패시터를 가진 고체 이미저

Country Status (7)

Country Link
US (1) US7804117B2 (ko)
EP (1) EP1925032A1 (ko)
JP (1) JP2009506541A (ko)
KR (1) KR100971082B1 (ko)
CN (1) CN101292358A (ko)
TW (1) TWI328284B (ko)
WO (1) WO2007024561A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348651B2 (en) * 2004-12-09 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pinned photodiode fabricated with shallow trench isolation
US7446357B2 (en) * 2005-05-11 2008-11-04 Micron Technology, Inc. Split trunk pixel layout
KR20080041912A (ko) * 2006-11-08 2008-05-14 삼성전자주식회사 감도 제어가 가능한 씨모스 이미지 센서의 픽셀 회로
EP2143141A4 (en) 2007-04-18 2011-04-13 Invisage Technologies Inc MATERIAL SYSTEMS AND METHOD FOR OPTOELECTRONIC ARRANGEMENTS
US8525287B2 (en) 2007-04-18 2013-09-03 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
US20100044676A1 (en) 2008-04-18 2010-02-25 Invisage Technologies, Inc. Photodetectors and Photovoltaics Based on Semiconductor Nanocrystals
KR100904716B1 (ko) * 2007-06-13 2009-06-29 삼성전자주식회사 수광 효율이 향상된 이미지 센서
US7924333B2 (en) 2007-08-17 2011-04-12 Aptina Imaging Corporation Method and apparatus providing shared pixel straight gate architecture
US7964929B2 (en) 2007-08-23 2011-06-21 Aptina Imaging Corporation Method and apparatus providing imager pixels with shared pixel components
US7989749B2 (en) 2007-10-05 2011-08-02 Aptina Imaging Corporation Method and apparatus providing shared pixel architecture
JP5292787B2 (ja) 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
KR100943491B1 (ko) * 2007-12-03 2010-02-22 주식회사 동부하이텍 이미지 센서 및 그의 제조 방법
US8144226B2 (en) * 2008-01-04 2012-03-27 AltaSens, Inc Two-by-two pixel structure in an imaging system-on-chip
CN101533802B (zh) * 2008-03-12 2011-02-09 联华电子股份有限公司 互补金属氧化物半导体影像感测器及其制造方法
US8203195B2 (en) * 2008-04-18 2012-06-19 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
US8138567B2 (en) * 2008-04-18 2012-03-20 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
US7781718B2 (en) * 2008-05-30 2010-08-24 Omnivision Technologies, Inc. Globally reset image sensor pixels
US8089036B2 (en) 2009-04-30 2012-01-03 Omnivision Technologies, Inc. Image sensor with global shutter and in pixel storage transistor
WO2011116345A1 (en) 2010-03-19 2011-09-22 Invisage Technologies, Inc. Dark current reduction in image sensors via dynamic electrical biasing
WO2011156507A1 (en) * 2010-06-08 2011-12-15 Edward Hartley Sargent Stable, sensitive photodetectors and image sensors including circuits, processes, and materials for enhanced imaging performance
US8994859B2 (en) 2011-09-30 2015-03-31 Semiconductor Components Industries, Llc Methods and devices for improving dynamic range in image sensors
JP2014049727A (ja) * 2012-09-04 2014-03-17 Canon Inc 固体撮像装置
CN103066097B (zh) * 2013-01-31 2015-05-06 南京邮电大学 一种高灵敏度固态彩色图像传感器件
KR102174179B1 (ko) * 2014-03-17 2020-11-04 에스케이하이닉스 주식회사 픽셀 모델링을 통한 픽셀 파워 노이즈 발생 장치
WO2016019258A1 (en) 2014-07-31 2016-02-04 Emanuele Mandelli Image sensors with noise reduction
KR102460175B1 (ko) * 2015-08-21 2022-10-28 삼성전자주식회사 쉐어드 픽셀 및 이를 포함하는 이미지 센서
CN107924931B (zh) 2015-09-11 2022-08-16 索尼半导体解决方案公司 固态成像装置和电子设备
US10473853B2 (en) * 2016-12-22 2019-11-12 Sifotonics Technologies Co., Ltd. Fully integrated avalanche photodiode receiver
US10425601B1 (en) 2017-05-05 2019-09-24 Invisage Technologies, Inc. Three-transistor active reset pixel
EP3719840A4 (en) * 2017-11-30 2021-02-24 Panasonic Intellectual Property Management Co., Ltd. IMAGE CAPTURE DEVICE
KR102294322B1 (ko) 2018-09-12 2021-08-26 돌비 레버러토리즈 라이쎈싱 코오포레이션 시간적 디더링된 샘플링을 위한 cmos 센서 아키텍처

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232626B1 (en) * 1999-02-01 2001-05-15 Micron Technology, Inc. Trench photosensor for a CMOS imager
US6429470B1 (en) * 1999-07-14 2002-08-06 Micron Technology, Inc. CMOS imager with storage capacitor
US20040149887A1 (en) 2002-11-27 2004-08-05 Agarwal Vishnu K. CMOS imager with improved color response
US20060164531A1 (en) * 2005-01-27 2006-07-27 Dun-Nian Yaung Structure for CMOS image sensor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031606B2 (ja) 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
IL119046A0 (en) 1996-08-09 1997-01-10 Yeda Res & Dev Monolithically integrated infrared detector circuits
US6160281A (en) 1997-02-28 2000-12-12 Eastman Kodak Company Active pixel sensor with inter-pixel function sharing
US5942775A (en) 1997-04-30 1999-08-24 Lucent Technologies Inc. Photosensing device with improved spectral response and low thermal leakage
US6107655A (en) 1997-08-15 2000-08-22 Eastman Kodak Company Active pixel image sensor with shared amplifier read-out
US6218656B1 (en) 1998-12-30 2001-04-17 Eastman Kodak Company Photodiode active pixel sensor with shared reset signal row select
US6657665B1 (en) 1998-12-31 2003-12-02 Eastman Kodak Company Active Pixel Sensor with wired floating diffusions and shared amplifier
KR20010061351A (ko) * 1999-12-28 2001-07-07 박종섭 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서의 단위화소
JP3658278B2 (ja) 2000-05-16 2005-06-08 キヤノン株式会社 固体撮像装置およびそれを用いた固体撮像システム
US6552323B2 (en) 2000-12-06 2003-04-22 Eastman Kodak Company Image sensor with a shared output signal line
US6475893B2 (en) 2001-03-30 2002-11-05 International Business Machines Corporation Method for improved fabrication of salicide structures
US6392263B1 (en) 2001-05-15 2002-05-21 Texas Instruments Incorporated Integrated structure for reduced leakage and improved fill-factor in CMOS pixel
US7078746B2 (en) * 2003-07-15 2006-07-18 Micron Technology, Inc. Image sensor with floating diffusion gate capacitor
US7087883B2 (en) 2004-02-04 2006-08-08 Omnivision Technologies, Inc. CMOS image sensor using shared transistors between pixels with dual pinned photodiode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232626B1 (en) * 1999-02-01 2001-05-15 Micron Technology, Inc. Trench photosensor for a CMOS imager
US6429470B1 (en) * 1999-07-14 2002-08-06 Micron Technology, Inc. CMOS imager with storage capacitor
US20040149887A1 (en) 2002-11-27 2004-08-05 Agarwal Vishnu K. CMOS imager with improved color response
US20060164531A1 (en) * 2005-01-27 2006-07-27 Dun-Nian Yaung Structure for CMOS image sensor

Also Published As

Publication number Publication date
JP2009506541A (ja) 2009-02-12
TW200717790A (en) 2007-05-01
EP1925032A1 (en) 2008-05-28
CN101292358A (zh) 2008-10-22
US20070052055A1 (en) 2007-03-08
US7804117B2 (en) 2010-09-28
KR20080037095A (ko) 2008-04-29
WO2007024561A1 (en) 2007-03-01
TWI328284B (en) 2010-08-01

Similar Documents

Publication Publication Date Title
KR100971082B1 (ko) 적색 픽셀 상의 캐패시터를 가진 고체 이미저
EP3308400B1 (en) Back-side illuminated pixels with interconnect layers
JP5166557B2 (ja) 裏面照明用の回路及びフォトセンサの重なり部分
KR100933141B1 (ko) 이중 변환 이득 게이트 및 커패시터 조합
KR100954942B1 (ko) 4-방향 공유 픽셀 상의 2-방향 공유 저장 게이트 제공 방법및 장치
JP2009506575A (ja) ４方向共有のピクセル上に２方向共有の蓄積ゲートを設ける方法及び装置
US20080117319A1 (en) Imager device with anti-fuse pixels and recessed color filter array
US8411174B2 (en) Shielding black reference pixels in image sensors
US10084007B2 (en) Image sensor having pickup region
KR20090130286A (ko) 픽셀 어레이에서 그라운드 저항을 감소시키기 위한 방법, 장치 및 시스템
US7468532B2 (en) Method and apparatus providing capacitor on an electrode of an imager photosensor
US20100134668A1 (en) Image sensors
US8106427B2 (en) Image sensor with well bounce correction
CN115314651A (zh) 图像传感器和操作图像传感器的方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 10