KR100968386B1 - 기준 프레임에 기초한 검사 시스템 및 결함 검출 방법 - Google Patents

기준 프레임에 기초한 검사 시스템 및 결함 검출 방법 Download PDF

Info

Publication number
KR100968386B1
KR100968386B1 KR1020087004401A KR20087004401A KR100968386B1 KR 100968386 B1 KR100968386 B1 KR 100968386B1 KR 1020087004401 A KR1020087004401 A KR 1020087004401A KR 20087004401 A KR20087004401 A KR 20087004401A KR 100968386 B1 KR100968386 B1 KR 100968386B1
Authority
KR
South Korea
Prior art keywords
frame
acquisition
die
image
frames
Prior art date
Application number
KR1020087004401A
Other languages
English (en)
Other versions
KR20080075491A (ko
Inventor
메나헴 레겐스부르거
유리 포스톨로브
Original Assignee
캠텍 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캠텍 리미티드 filed Critical 캠텍 리미티드
Publication of KR20080075491A publication Critical patent/KR20080075491A/ko
Application granted granted Critical
Publication of KR100968386B1 publication Critical patent/KR100968386B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Biochemistry (AREA)
  • Immunology (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Image Analysis (AREA)
  • Dicing (AREA)

Abstract

본 발명은 웨이퍼 검사 시스템 및 웨이퍼를 검사하는 방법에 관한 것이다. 웨이퍼를 검사하는 방법은 다이와 그 다이를 둘러싸는 제 1 서라운딩 영역을 포함한 제 1 영역을 커버하고, 중첩 영역을 제공하도록 부분적으로 중첩되는 다수의 프레임을 획득하는 단계; 및 서로 오정렬 프레임을 정렬할 정도로 중첩 영역의 분해된 이미지를 연속으로 처리하고 다이 기준 이미지를 생성하는 단계를 포함한다.
Figure R1020087004401
웨이퍼 검사, 이미지 프레임, 기준 프레임, 오정렬 프레임, 좌표 시스템

Description

기준 프레임에 기초한 검사 시스템 및 결함 검출 방법{AN INSPECTION SYSTEM AND A METHOD FOR DETECTING DEFECTS BASED UPON A REFERENCE FRAME}
관련 출원
본 출원은 2005 년 8 월 30 일자로 출원되고 발명의 명칭이 "Wafer Mapping and Die Alignment for Post Diced Wafer with Non Linear Distortion of Dice" 인 미국 가출원 번호 제 60/712,144 호, 동일자로 출원되고 발명의 명칭이 "Automatic die-model creation and wafer mapping for on-line wafer inspection and random retrieval of die-model data" 인 미국 가출원 번호 제 60/712,143 호, 및 동일자로 출원되고 발명의 명칭이 "Automatic Visual Inspection of Post Diced Wafer Placed on a Grid" 인 미국 가출원 번호 제 60/712,142 호를 우선권으로 주장한다.
기술분야
본 출원은 웨이퍼 검사 시스템 및 웨이퍼를 검사하는 방법에 관한 것이다.
배경기술
집적 회로는 고도로 복잡하고 비싼 제조 프로세스에 의해 제조된다. 이 프로세스의 첫 번째 스테이지 동안 웨이퍼는 형성된다. 웨이퍼는 순서를 갖는 배열로 배치되고 서로에 대해 평행인 다수의 다이 (die) 를 포함한다.
도 1 은 스크라이브 라인에 의해 분리되고 컬럼과 로우로 배열되는 장방형 다이들을 도시한다. 웨이퍼 (11) 는 다이 X-축 피치 (26) 와 다이 Y-축 피치 (28) 를 특징으로 한다. 도 1 을 참조하면, 웨이퍼 (11) 는 집합적으로 12로 표시되는 다수의 다이 (12(0,0)-12(k,j)) 를 포함한다. 도 1 은 또한 X-축 (22) 과 Y-축 (24) 을 포함한 글로벌 좌표 시스템 (20) 을 도시한다. 다이는 이들 가상 축들과 평행하게 배열되고 글로벌 좌표 시스템 (20) 과 정렬된다.
웨이퍼는 결함을 찾기 위해 검사된다. 검사는 다이와 기준 다이를 비교하는 것을 수반할 수 있다. 여기서 참조로서 병합되어 있는 다음 특허는 다양한 웨이퍼 검사 디바이스와 방법뿐만 아니라 레지스트레이션 (registration) 방법과 정렬 방법을 기술한다: Gardopee et al. 의 U.S. patent 5,610,102, Fredriksen et al. 의 U.S. patent 6,021,380, O'Dell et al. 의 U.S. patent 6,937,753 과 U.S. patent 6,324,298, 및 Tsujita 의 U.S. patent 4,981,529.
다양한 웨이퍼 검사 시스템에 있어서, 이미지 처리가 "오프-라인" 상에서 적용된다. 통상적으로, 다이를 커버하는 다수의 프레임들이 획득되며, 다이의 위치가 획득 프레임들을 다이들에 정렬시키도록 스캐닝 패턴을 차례로 조절하는 스캐너에 제공되고, 스캐닝 프로세스가 완료된 후 다이 대 다이 비교가 수행된다.
웨이퍼를 검사할 수 있는 효율적인 검사 시스템 및 웨이퍼 검사 방법을 제공하는 것이 필요하다.
본 발명의 요약
웨이퍼를 검사하는 방법은 다이와 그 다이를 둘러싸는 제 1 서라운딩 영역을 포함한 제 1 영역을 커버하는 다수의 프레임들을 획득하는 단계로서, 그 프레임들은 부분적으로 중첩하여 중첩 영역을 제공하는 상기 획득 단계; 및 서로 오정렬된 프레임을 정렬하도록 중첩 영역의 분해된 이미지의 시퀀스를 처리하고 다이 기준 이미지를 생성하는 단계를 포함한다.
결함을 검출하는 방법은 다수의 다이 이미지들의 부분들을 포함하는 획득 프레임을 획득하는 단계; 획득 프레임 공간 정보와 기준 다이 이미지에 응답하여 다이 이미지와 상이한 기준 프레임을 생성하는 단계; 및 획득 프레임의 다수의 픽셀들과 기준 프레임의 다수의 대응 픽셀들 간을 비교하여 결함 위치를 발견하는 단계를 포함한다.
검사 시스템은 소정의 프레임 획득 방식에 따라, 다이와 그 다이를 둘러싸는 제 1 서라운딩 영역을 포함하는 제 1 영역의 다수의 프레임들을 획득하도록 적응된 이미지 획득 유닛으로서, 상기 프레임들은 부분적으로 중첩하여 중첩 영역을 제공하는, 상기 이미지 획득 유닛; 및 서로 오정렬된 프레임을 정렬하도록 중첩 영역의 분해된 이미지의 시퀀스를 처리하여 다이 기준 이미지를 생성하도록 적응된 프로세서를 포함한다.
검사 시스템은 다수의 다이 이미지들의 부분들을 포함하는 획득 프레임을 획득하도록 적응된 프레임 획득 유닛; 및 획득 프레임 공간 정보와 기준 다이 이미지에 응답하여 다이 이미지와 상이한 기준 프레임을 생성하고 획득 프레임의 다수의 픽셀들과 기준 프레임의 다수의 대응 픽셀들 간을 비교하여 결함 위치를 발견하도록 적응된 프로세서를 포함한다.
도면의 간단한 설명
본 발명은 도면을 참조하여 다음의 상세한 설명으로부터 이해되고 더욱 바람 직하게 식별된다.
도 1 은 종래 기술의 웨이퍼를 도시한다.
도 2 는 다수의 고유 피쳐를 포함하는 다수의 다이를 도시한다.
도 3 은 본 발명의 실시형태에 따라 다수의 다이와 제 1 영역을 도시한다.
도 4 는 본 발명의 실시형태에 따라 제 1 영역을 커버하는 다수의 프레임을 도시한다.
도 5 는 본 발명의 실시형태에 따라, 다이의 이미지, 다수의 프레임 및 3 개의 좌표 시스템을 도시한다.
도 6 은 본 발명의 실시형태에 따라, 다수의 프레임, 다이 이미지 및 다양한 다이 이미지 부분을 도시한다.
도 7 은 본 발명의 실시형태에 따라, 획득 프레임, 기준 다이 이미지 및 기준 프레임을 도시한다.
도 8 은 본 발명의 실시형태에 따른 방법을 도시한다.
도 9 는 본 발명의 다른 실시형태에 따른 방법을 도시한다.
도 10 은 본 발명의 실시형태에 따라 웨이퍼 검사 시스템을 도시한다.
도면의 상세한 설명
여기서는 본 발명의 다양한 실시형태들이 첨부한 도면을 참조하여 실시예로서만 기술된다. 특히 도면을 상세히 참조하여, 도시된 상세 사항이 오직 실시예로서 그리고 본 발명의 바람직한 실시형태의 예시적 검토 목적으로서 가장 유용한 것을 판단하는 것과 발명의 원리 설명과 개념적 양태를 쉽게 이해하는 것을 제공하는 근거로 제공됨을 강조한다. 이것에 관하여, 상세한 설명은 발명의 기본적 이해를 위해 필요한 것보다 더욱 상세하게 발명의 구조적 상세함을 도시하도록 시도되지 않으며, 도면을 참조하여 행해진 상세한 설명은 당업자에게 어떻게 발명의 몇몇 형태가 실제로 구체화될 수도 있는 지를 분명하게 해준다.
다수의 프레임은 하나 이상의 스캐닝 패턴을 정의하는 소정의 프레임 획득 방법에 따라 획득된다. 그 방법은 스캐닝 패턴을 다이의 위치에 조정하기 위해 스캐닝 처리를 정지하는 것을 요구하지 않고, 최선의 다이 위치를 찾기 위해 웨이퍼의 모든 다이를 스캐닝하도록 요구하지 않는다. 편리하게, 기준 다이 이미지를 생성하고 저장한다. 결함을 검출하기 위해 기준 프레임과 비교되는 획득 프레임의 위치에 응답하여 재구성되는 기준 프레임을 제공하기 위하여 기준 다이 이미지의 부분들이 검색된다.
또한, 스캐닝 패턴은 웨이퍼의 어떤 위치에서도 시작할 수 있고, 웨이퍼 또는 다이의 상부 좌단과 같은 소정의 위치로부터 시작할 필요는 없다. 다이 대 다이 비교가 아니고 프레임 비교를 적용함으로써, 다이의 가장자리에 정렬되지 않을 수도 있는 획득 프레임을 비교하여 결함을 검출할 수 있다.
본 발명의 실시형태에 따르면, 소정의 프레임 획득 방식은 프레임 기반 비교 동안에 변경되지 않는 소정의 스캐닝 패턴을 정의하는 것을 포함한다. 스캐닝 패턴은 레이터 (rater) 스캔 패턴을 포함할 수 있으나, 이것은 반드시 그렇지는 않다.
도 2 는 다수의 고유 피쳐를 포함하는 다수의 다이 (14(2,2) - 14(4,4)) 를 도시한다.
다이 (14(2,2) - 14(4,4)) 중 각 다이는 4 개의 고유 피쳐를 포함하는 것으로서 도시된다. 예를 들어, 다이 (14(3,3)) 는 다이 (14(3,3)) 의 코너 근처에 위치한 3 개의 장방형 고유 피쳐 (34(3,3,1) - 34(3,3,4)) 를 갖는다.
다이들은 서로에 대해 평행하나, 글로벌 좌표 시스템 (20) 에 대해 오정렬될 수 있다 (도 2 에 도시된 바와 같음). 오정렬은 글로벌 좌표 시스템 (20) 의 2 개의 가상 축을 따라서 웨이퍼를 이동시킬 수 있는 스테이지에 관한 웨이퍼의 바람직하지 않는 회전으로부터 초래될 수 있다.
도 3 은 본 발명의 실시형태에 따라 다수의 다이 (14(2,2) - 14(4,4)) 와 제 1 영역 (21) 을 도시한다.
제 1 영역 (21) 은 제 1 서라운딩 영역 (19) 과 사용자에 의해 정의된 장방형 영역 (17) 을 포함한다. 장방형 영역 (17) 은 다이 (14(3,3)) 의 상부 좌측 코너와 다이 (14(3,3)) 의 하부 우측 코너로 정의될 수 있다. 제 1 서라운딩 영역 (19) 은 다이 이미지 (14(3,3)) 를 둘러싸는 영역으로서 정의될 수 있다.
도 4 는 본 발명의 실시형태에 따라 제 1 영역 (21) 을 커버하는 다수의 프레임을 도시한다. 상이한 장방형 프레임들이 부분적으로 중첩하며 점선에 의해 도시된다. 각 프레임은 다이 (14(3,3)) 보다 작다.
프레임 비교 방법은 단일 프레임이 단일 다이 이미지보다 더 많은 다이 이미지를 포함하는 경우에 적용될 수 있다.
도 5 는 본 발명의 실시형태에 따라 다수의 프레임 (30(n-l,m-1) - 30(n+l, m+1)), 다이 (14(3,3)), 제 1 영역 (21), 중첩 영역 (81- 92), 및 3 개의 좌표 시스템을 도시한다.
다이 (14(3,3)) 가 언-쏘잉된 웨이퍼에 속하는 것으로 가정한다. 따라서, 이 웨이퍼의 다이들은 서로에 대해 평행하다. 검사된 웨이퍼가 쏘잉되었다면, 다이는 서로 오정렬되고, 1 개의 다이의 좌표 시스템은 다른 (평행하지 않은) 다이를 효율적으로 기술하도록 사용될 수 없을 것이다. 이 경우, 웨이퍼 검사 프로세스는 상이한 다이 좌표 시스템들 사이의 각도 관계를 결정하는 것을 포함해야 한다.
다이 (14(3,3)) 의 이미지는 다수의 픽셀을 포함한다. 상이한 픽셀들의 위치는 다이 좌표 시스템 (60) 에 관련하여 정의된다.
도 5 는 또한 프레임 획득 유닛에 의해 획득되는 다수의 프레임 (획득된 이미지) 을 도시한다. 이들 프레임은 서로에 대해 정렬되어야 하나, 실제 그들은 약간 오정렬된다.
프레임은 또한 글로벌 좌표 시스템 (20) 과 정렬되지 않는다. 이 오정렬은 검사 시스템의 기계적 부정확함뿐만 아니라 웨이퍼를 병진시켰던 기계적 스테이지의 웨이퍼 오정렬, 광 경로 이상, 센서 오리엔테이션 등과 같은 다른 이유에 기인할 수 있다.
도 5 는 다이 (14(3,3)) 와 그 인접한 주변을 커버하는 3×3 프레임 세트 (30 (n-l,m-l) - 30(n+l, m+1)) 를 도시한다.
다이는 일반적으로 다수의 고유 피쳐를 포함하며, 대부분의 중첩 영역이 다수의 고유 피쳐를 포함할 것으로 기대된다. 설명을 단순화하기 위하여, 다이가 일반적으로 많은 고유 피쳐를 포함하더라도, 다이 당 4 개의 고유 피쳐만이 도시되며, 그들 대부분은 고유 피쳐 (34(3,3,1)- 34(3,3,4)) 보다 훨씬 더 작다. 상이한 사이즈의 고유 피쳐는 상이한 분해 레벨을 특징으로 하는 중첩 영역의 이미지로 검출될 수 있다.
프레임들은 중첩하여 중첩 영역을 정의한다. 중첩 영역은 2 개의 인접 프레임 내에 포함되는 영역이다. 프레임 (30(n-l,m-l)) 및 프레임 (30(n,m-l)) 은 중첩 영역 OA1 (81) 을 정의한다. 프레임 (30(n,m-l)) 및 프레임 (30(n+,m-l)) 은 중첩 영역 OA2 (82) 를 정의한다. 프레임 (30 (n-l,m-l)) 및 프레임 (30(n-l,m)) 은 중첩 영역 OA3 (83) 을 정의한다. 프레임 (30(n,m-l)) 및 프레임 (30(n,m)) 은 중첩 영역 OA4 (84) 를 정의한다. 프레임 (30(n+l,m-l)) 및 프레임 (30 (n+l,m)) 은 중첩 영역 0A5 (85) 를 정의한다. 프레임 (30(n-l,m)) 및 프레임 (30(n,m)) 은 중첩 영역 0A6 (86) 을 정의한다. 프레임 (30 (n, m)) 및 프레임 (30(n+l,m)) 은 중첩 영역 OA7 (87) 을 정의한다. 프레임 (30(n-l,m)) 및 프레임 (30 (n, m+1)) 중첩 영역 0A8 (88) 을 정의한다. 프레임 (30 (n, m)) 및 프레임 (30 (n, m+1)) 은 중첩 영역 OA9 (89) 를 정의한다. 프레임 (30(n+l,m)) 및 프레임 (30(n+l,m+l)) 은 중첩 영역 OA10 (90) 을 정의한다. 프레임 (30(n-l,m+l)) 및 프레임 (30 (n, m+1)) 은 중첩 영역 OA11 (91) 을 정의한다. 프레임 (30 (n, m+1)) 및 프레임 (30(n+l,m+l)) 은 중첩 영역 OA12 (92) 를 정의한다.
고유 피쳐 (34(3,3,1)) 는 중첩 영역들 (OA1 81 및 OA3 83) 에 부분적으로 포함되고, 프레임들 (30(n-1, m-1), 30(n,m-1), 30(n-1,m) 및 30(n,m) 에 부분적으로 포함된다. 고유 피쳐 (34(3,3,2)) 는 중첩 영역 (OA2 82 및 OA5 85) 에 부분적으로 포함되고, 프레임들 (30(n, m-1), 30(n,m), 및 30(n+1,m)) 에 부분적으로 포함되며, 프레임 (30(n+1,m-1)) 에 완전하게 포함된다. 고유 피쳐 (34(3,3,3)) 는 중첩 영역 (OA8 88 및 OA11 91) 에 부분적으로 포함되고, 프레임들 (30(n, m+1), 30(n,m), 및 30(n-1,m)) 에 부분적으로 포함되며, 프레임 (30(n-1,m+1)) 에 완전하게 포함된다. 고유 피쳐 (34(3,3,4)) 는 중첩 영역 (OA7 87, OA9 89 및 OA10 90) 에 부분적으로 포함되고, 프레임들 (30(n, m), 30(n,m+1), 및 30(n+1,m)) 에 부분적으로 포함되며, 프레임 (30(n+1,m+1)) 에 완전하게 포함된다.
중첩 영역이 더 많은 또는 다수의 고유 피쳐들을 포함하면, 중첩 영역을 정의하는 중첩 프레임들 각각에서의 이러한 고유 피쳐들의 위치는 그 중첩 프레임들 사이의 상대적인 병진을 정의하는데 유용할 수 있으며, 따라서, 단일 다이 기준 이미지를 생성하기 위해 이러한 중첩 프레임들을 정렬시키는데 유용할 수 있다.
프레임 정렬 처리를 가속화시키기 위해, 특히, (프레임 획득 동안) 계속적인 (on-the-fly) 프레임 정렬을 허용하기 위해, 프레임 정렬 처리는 중첩 영역의 분해된 이미지들을 처리하는 것을 포함한다. 도 5에서 설명된 예를 참조하면, 중첩 영역들 (OA1 81 내지 OA12 92) 의 압축해제된 이미지가 생성된다.
분해는, 중첩 영역의 분해된 이미지들의 세트를 생성하기 위해, 가우시안 피라미드, 라플라스 피라미드 또는 또 다른 신속 분해 방식을 적용하는 것을 포함할 수 있지만, 상이한 이미지들은 상이한 분해 레벨이 특징이다. 다양한 분해 기술은, Garakani의 미국 특허 제 6005978, Lee 등의 미국 특허 6678404, 및 Lee 등의 PCT 출원 공개 번호 WO 99/01985 에 예시되어 있으며, 이들 모두는 여기에 참조로서 포함된다.
편리하게, 고유 피쳐들은 중첩 영역의 가장 잘 구성된 이미지에서 탐색된다. 하나 이상의 고유 피쳐들의 위치가 정해지면, 그들의 정확한 위치는, 중첩 영역의 (중첩 영역의 비-구성된 이미지까지의) 덜 분해된 이미지들을 분석함으로써, 특히, 이전에 위치된 고유 피쳐들의 근처에 집중함으로써 정의된다. 중첩 영역이 고유 피쳐를 포함하지 않으면, 2개의 인접 프레임들 사이의 정렬은 다른 인접 프레임들의 오정렬에 응답하여 추정될 수 있다. 그 추정은 보간을 포함할 수 있다.
도 6은 본 발명의 일 실시형태에 따라, 다수의 프레임들, 다이 이미지 및 다양한 다이 이미지 위치들을 도시한다.
도 6은, 다이 (14(2,2)) 의 이미지의 위치 (14'(2,2)), 다이 (14(3,2)) 의 이미지의 위치 (14'(3,2)), 및 다이 (14(2,3)) 의 이미지의 위치 (14'(2,3)) 를 포함하는 프레임 (30(n-1,m-1)) 뿐만 아니라 다이 (14(3,3)) 의 이미지를 도시한다. 또한, 프레임 (30(n-1,m-1)) 은 다이 (14(3,3)) 의 이미지의 위치 (14'(3,3)) 를 포함한다.
도 7은, 본 발명의 일 실시형태에 따라, 획득 프레임 (30(n-1,m-1)), 기준 다이 이미지 (72) 및 기준 프레임 (74) 을 도시한다.
기준 다이 이미지 (72) 는, 그의 서라운딩 영역이 없는 다이의 이미지를 포함한다. 그 기준 다이 이미지는 글로벌 좌표 시스템 (20) 에 편리하게 정렬된다. 기준 다이 이미지 (72) 는, 정렬된 이후, 단일 이미지로 병합되었던 다수의 프레임들로부터 재구성되었다. 다이에 속하지 않는 병합된 이미지의 픽셀들은 다이 이미지로부터 생략되었으며, 따라서, 단일 다이를 나타내는 픽셀들만이 남겨진다. 예를 들어, 다이 (14(3,3)) 의 이미지가 프레임들 (30(n-1,m-1) - 30(n+1,m+1)) 로부터 재구성될 수 있다면, 다이 (14(3,3)) 의 이미지에 속하지 않는 이러한 프레임들에 속하는 픽셀들은 기준 다이 이미지 (72) 를 제공하기 위해 생략된다. 또한, 기준 다이 이미지 (72) 는 글로벌 좌표 시스템 (20) 으로 정렬되지만, 반드시 그럴 필요는 없다. 기준 다이 이미지는 예를 들어, 온 라인 상에서, 재구성될 수 있고, 오프 라인으로, 다수의 이전에 이미징된 다이들을 나타낼 수 있고, 이전에 이미징된 다이들의 통계 분석을 적용함으로써 생성될 수 있다. 기준 다이 이미지는 또 다른 검사 시스템에 의해 생성될 수 있고, 데이터베이스로부터 검색될 수 있다. 편리하게, 그 기준 다이 이미지는 계속 생성되고, 검사 시스템의 단일 스캐닝 패턴 동안 획득되는 프레임들에 대한 비교를 위해 사용된다.
획득 프레임 (30(n-1,m-1)) 은 부분들 (14'(2,2) 내지 14'(3,3)) 을 포함한다. 프레임 획득 처리가 획득 프레임들의 위치를 추적하는 것을 포함하므로, 획득 프레임 (30(n-1,m-1)) 의 근사 위치는 공지되어 있다. 획득 프레임의 위치를 처리 (특히, 고유 피쳐들을 위치시키고 그들의 위치를 결정) 함으로써, 프레임 (30(n-1,m-1)) 의 정확한 위치가 결정될 수 있고, 기준 프레임이 정의될 수 있 다.
기준 프레임 (74) 은 기준 다이 이미지 (72) 의 부분들 (72(1) 내지 72(4)) 을 포함한다. 각각의 부분의 사이즈뿐만 아니라 기준 프레임에서의 그들의 위치는, 획득 프레임 (30(n-1,m-1)) 에 포함된 다이 이미지들의 추정된 부분들 (예를 들어, 부분들 (14'(2,2) 내지 14'(4,4))) 의 관점에서 결정된다. 이러한 다이 이미지들의 추정된 부분들은 다이 피치, 다이 사이즈, 및 획득 프레임 (30(n-1,m-1)) 의 경계와 그 획득 프레임에 적어도 부분적으로 포함된 다이 이미지들 (예를 들어, 이미지들 (14(2,2) 내지 14(3,3))) 의 경계 사이의 공간 관계의 관점에서 추정될 수 있다.
편리하게, 획득 프레임을 기준 프레임과 정렬시키기 위해, (와프, 보간과 같은) 수학적 연산들 등이 획득 프레임에 관해 적용된다.
이러한 정렬 이후, 결함을 검출하기 위해 기준 프레임의 픽셀들은 획득 프레임의 픽셀들과 비교될 수 있다. 결함은, 픽셀들 사이, 픽셀 그룹들 사이 등의 차이에 의해 검출될 수 있다.
본 발명의 또 다른 실시형태에 따라, 비교는, 프레임 획득 처리 표현 변환을 획득 프레임에 적용하는 것에 후속한다. 이러한 변환은 검사 시스템의 프레임 획득 경로들 및 조명을 나타낸다. 이러한 변환은, (예를 들어, 테스트 타겟을 조명하는) 웨이퍼 검사 시스템 교정 스테이지 동안 결정될 수 있다. 변환은 수차 (aberration), 센서 비균일도, 센서 포화 레벨뿐만 아니라, 획득된 픽셀의 강도 레벨에 영향을 줄 수 있는 다른 선형 또는 비-선형 현상을 보상한다. 이러한 변환은 결함 검출의 정확도를 개선시킬 수 있다.
도 8은 본 발명의 일 실시형태에 따라 결함을 검출하는 방법 (200) 을 도시한다.
그 방법 (200) 은, 다이 및 그 다이를 둘러싼 제 1 서라운딩 영역을 포함하는 제 1 영역의 이미지를 제공하는 다수의 프레임들을 획득하는 스테이지 (220) 에 의해 시작하며, 여기서, 그 프레임들은 중첩 영역을 제공하기 위해 부분적으로 중첩한다.
제 1 영역의 사이즈는 사용자에 의해 정의되거나, 다이의 사이즈 및 프레임 획득 불확실도 인자에 응답하여 계산된다. 서라운딩 영역의 사이즈는, 가능한 프레임 획득 부정확도, 웨이퍼 및/또는 다이 회전 또는 오정렬 등에 관계없이, 다이가 커버될 것이라는 것을 보장하도록 설계된다.
서로 오정렬된 프레임을 정렬시키기 위해 중첩 영역의 분해된 이미지들의 시퀀스를 처리하고 다이 기준 이미지를 생성하는 스테이지 (230) 가 스테이지 (220) 에 후속한다.
편리하게, 고유 피쳐는, 정규화된 상관 또는 기하학적 해싱 (hashing) 을 적용함으로써 위치될 수 있다. 기하학적 해싱은, 다음과 같은 논문 및 특허, 즉, 패턴 인식에 관한 제 17차 국제 회의 (ICPR' 04) "Geometric Hashing" 의 회보에서의 M. Lifshits, I. Blayvas, R. Goldenberg 및 E. Rivlin의 "Rehashing for bayesian Geometric Hashing", IEEE Computational Science & Engineering, 1997 IEEE에서의 H.J. Wolfson 및 I. Rigoutsos의 Overview, Wagman 등의 미국 특허 제 6,941,016, Simon 등의 미국 특허 제 7,027,651, 및 Silver의 미국 특허 제 6,993,192에 설명되어 있으며, 이들 모두는 여기에 참조로서 포함된다.
편리하게, 스테이지 (230) 는, 중첩 영역들의 비-분해된 이미지들을 처리하는 단계, 및 그 중첩 영역들의 비-분해된 이미지들 및 분해된 이미지들의 콘텐츠에 응답하여, 서로 오정렬된 이미지들을 정렬시키는 단계를 더 포함한다.
편리하게, 스테이지 (230) 는, 제 1 프레임의 제 1 중첩 영역 및 제 2 프레임의 대응 중첩 영역내에서 적어도 하나의 고유 피쳐를 위치선정하는 스테이지 (232) 를 포함한다. 제 1 중첩 영역 및 대응 중첩 영역내의 적어도 하나의 고유 피쳐의 위치들 사이의 공간 관계에 응답하여 제 1 프레임과 제 2 프레임 사이의 오정렬을 결정하는 스테이지 (234) 는 스테이지 (232) 에 후속한다. 스테이지들 (232 및 234) 은 이러한 영역의 분해된 이미지들에 대해 실행될 수 있다는 것을 알 수 있다. 편리하게, 스테이지 (232 및 234) 의 첫 번째 반복은 중첩 영역의 가장 잘 분해된 이미지들을 처리하는 단계를 포함하지만, 부가적인 반복들은 덜 분해된 이미지들을 처리하는 단계를 포함한다. 일단 고유 피쳐가 발견되면, 덜 분해된 이미지들의 처리는 이전에 위치선정된 고유 피쳐들의 주변에 집중할 수 있다.
(일단, 스테이지들 (232 및 234) 의 반복이 종료하면) 제 3 프레임에 관한 오정렬에 응답하여 제 1 프레임 및 제 2 프레임을 정렬시키는 스테이지 (236) 가 스테이지 (234) 에 후속한다. 이것은, 중첩 영역이 임의의 (또는 충분한) 고유 피쳐들을 포함하지 않으면 발생할 수 있다.
다이 (및 선택적으로 서라운딩 영역) 를 커버하는 배열된 프레임들로부터 기준 다이 이미지를 생성하는 스테이지 (238) 가 스테이지 (236) 에 후속한다.
편리하게, 기준 프레임을 생성하는 스테이지 (240) 가 스테이지 (238) 에 후속한다. 예를 들어, 프레임이 다수의 다이 이미지들의 부분들을 포함하면, 스테이지 (240) 는, 획득된 이미지 공간 정보 및 기준 다이 이미지에 응답하여, 다이 이미지와는 상이한 기준 프레임을 생성하는 단계를 포함한다. 도 7에 설명된 예를 참조하면, 기준 프레임 (74) 은, 획득 프레임 (30(n-1,m-1)) 내의 이미지 부분들 (14'(2,2) 내지 14'(3,3)) 에 응답하는 부분들 (72(1) 내지 72(4)) 을 선택함으로써 생성된다. 기준 프레임이, 다이의 부분, 단일 다이 및 하나 이상의 다이 부분들, 다수의 다이 부분들 등을 포함할 수 있다는 것을 알 수 있다. 기준 프레임은 다이의 이미지와는 상이하다. 프레임 기반 비교는, 웨이퍼의 임의의 위치에서 획득되었던 프레임들을 비교하는 것을 허용한다는 것을 알 수 있으며, 그 프레임들은 다이의 정확한 위치에 스캐닝 패턴을 정렬시키는 것을 요구하지 않는다. 따라서, 때때로, 기준 프레임은 다이 이미지와 동일할 수 있지만, 일반적으로 이러한 경우가 존재하지 않는다.
획득 프레임과 기준 프레임 사이의 오정렬을 결정하고, 획득 프레임의 정렬된 표현을 제공하기 위해 그 획득 프레임의 픽셀 상에 정렬 정정 처리를 적용하는 스테이지 (242) 가 스테이지 (240) 에 후속한다.
기준 다이 이미지의 다수의 재배열된 부분들을 포함하는 기준 프레임과 획득 프레임을 비교함으로써 결함을 검출하는 스테이지 (244) 가 스테이지 (242) 에 후속한다.
편리하게, 스테이지 (230) 는 획득된 이미지들의 이미지 획득 처리 표현 변환을 수행하는 단계를 포함한다.
도 9는, 본 발명의 일 실시형태에 따른 방법 (300) 을 도시한다.
방법 (300) 은, 다수의 다이 이미지들의 일부를 포함하는 획득 프레임을 획득하는 스테이지 (310) 에 의해 시작한다.
획득된 이미지 공간 정보 및 기준 다이 이미지에 응답하여, 다이 이미지와는 상이한 기준 프레임을 생성하는 스테이지 (320) 가 스테이지 (310) 에 후속한다.
획득된 이미지들의 이미지 획득 처리 표현 변환을 수행하는 스테이지 (330) 가 스테이지 (320) 에 후속한다.
획득 프레임과 기준 프레임 사이의 오정렬을 결정하고, 그 획득 프레임의 정렬된 표현을 제공하기 위해 획득 프레임의 픽셀들 상에 정렬 정정 처리를 적용하는 스테이지 (340) 가 스테이지 (330) 에 후속한다.
결함의 위치를 발견하기 위해, 획득 프레임의 다수의 픽셀들과 기준 프레임의 다수의 대응하는 픽셀들 사이를 비교하는 스테이지 (350) 가 스테이지 (340) 에 후속한다.
도 10은, 본 발명의 일 실시형태에 따른 시스템 (100) 을 도시한다. 시스템 (100) 은, 이미지 획득 유닛 (111), 프로세서 (115), 조명기 (112), 광학계 (113), X-Y 테이블 (114) 과 같은 기계 스테이지 및 저장 유닛 (116) 을 포함한다.
시스템 (100) 은 미리 정의된 이미지 획득 방식을 정의 또는 수신할 수 있으 며, 그에 따라, 이미지들을 획득하는 동안 다이싱된 웨이퍼를 스캐닝할 수 있다.
X-Y 테이블 (114) 은, 다이싱된 웨이퍼와 이미지 획득 유닛 사이에 연속적인 기계적 병진을 도입하도록 구성된다.
이미지 획득 유닛 (111) 은 조명기 (112) 에 의해 조명된 영역의 이미지를 획득할 수 있는 하나 이상의 검출기를 포함할 수 있다. 광학계 (13) 는 집광하여 광을 이미지 획득 유닛 (111) 을 향하게 하도록 작용할 뿐아니라 (X-Y 테이블 (114) 상에 배치된) 다이싱된 웨이퍼의 조명으로서 작용할 수도 있다. 저장 유닛 (116) 은 획득 이미지를 저장하고 프로세서 (115) 에 의해 액세스 가능하다. 이미지 획득 유닛 (111) 으로부터의 검출 신호는 프로세서 (115) 에 의해 처리되어 프레임을 제공할 수 있다.
웨이퍼는 광의 스트로브를 중첩시킴으로써 조명될 수 있고 프레임의 중첩 이미지를 형성한다.
X-Y 테이블 (114) 의 모션은 고정밀 제어시스템에 의해 전자적으로 관리되고, 이로 인해, 글로벌 좌표 시스템 (20) 과 관련하여 스캐닝된 대상 (이미지) 의 각각의 픽셀의 정확한 위치를 상관시키는 것이 가능하다.
편리하게, 이미지 획득 유닛 (112) 은, 소정의 이미지 획득 방식에 따라, 다이 및 다이를 둘러싸는 제 1 서라운딩 영역을 포함하는 제 1 영역의 다수의 프레임을 획득하도록 적응된다. 프레임은 부분적으로 중첩하여 중첩 영역을 제공한다.
프로세서 (115) 는 서로 오정렬된 프레임을 정렬하도록 중첩 영역의 분해된 이미지의 시퀀스를 처리하고 다이 기준 이미지를 생성하도록 적응된다.
편리하게, 프로세서 (115) 는 다음의 동작 중 적어도 하나, 또는 그들의 조합을 수행하도록 적응된다: (i) 중첩 영역의 비분해 이미지를 처리하고 중첩 영역의 비분해 이미지 및 분해 이미지의 콘텐츠에 응답하여 서로 오정렬된 이미지를 정렬, (ii) 제1 프레임의 제 1 중첩 영역 및 제 2 프레임의 대응 중첩 영역 내에 적어도 하나의 고유 피쳐를 위치 선정하고 제 1 중첩 영역 및 대응 중첩 영역 내의 적어도 하나의 고유 피쳐의 위치들 간의 공간 관계에 응답하여 제 1 및 제 2 이미지 간의 오정렬을 결정, (iii) 제 3 프레임 이미지에 관한 오정렬에 응답하여 제 1 및 제 2 프레임 이미지를 정렬, (iv) 획득 프레임이 다수의 다이 이미지 부분을 나타내는 경우, 획득 프레임을 기준 다이 이미지의 다수의 부분을 포함하는 기준 프레임과 비교하여 결함을 검출, (v) 획득 프레임과 기준 프레임 간의 오정렬을 결정하고 획득 프레임의 픽셀 상에 정렬 보정 처리를 적용하여 획득 프레임의 정렬된 표현을 제공, (vi) 획득 이미지의 이미지 획득 처리 표현 변환을 수행, (vii) 기준 다이 이미지의 적어도 하나의 부분으로부터 기준 프레임을 생성, 여기서 프로세서는 획득 프레임의 위치에 응답하는 부분을 선택, (viii) 이미지 획득 처리에서의 불확실성에 응답하여 제1 서라운딩 영역의 공간 특성을 결정.
부가적으로 또는 대안적으로, 이미지 획득 유닛 (112) 은 다수의 다이 이미지의 부분을 포함하는 획득 프레임을 획득하도록 적응되고 프로세서 (115) 는 다음의 동작 중 적어도 하나 또는 그들의 조합을 수행하도록 적응된다: (i) 획득된 이미지 공간 정보 및 기준 다이 이미지에 응답하여 다이 이미지와 상이한 기준 프레임을 생성, (ii) 획득 프레임의 다수의 픽셀과 기준 프레임의 다수의 대응 픽셀 간을 비교하여 결함의 위치 발견, (iii) 획득 프레임과 기준 프레임간의 오정렬을 결정하고 획득 프레임의 픽셀상에 정렬 정정 처리를 적용하여 획득 프레임의 정렬된 표현을 제공, (iv) 획득 이미지의 이미지 획득 처리 표현 변환을 수행, (v) 기준 다이 이미지의 다수의 부분으로부터 기준 프레임을 생성, 여기서 부분은 획득 프레임의 위치에 응답하여 선택.
메모리 유닛 (116) 은 획득 프레임에 관련된 정보 뿐아니라 기준 다이의 이미지 또한 저장할 수 있다.
이미지 획득 유닛 (111) 은 하나 이상의 라인 센서, 포인트 센서, 2차원 센서 배열 등을 포함할 수 있다. 조명기 (112) 는 레이저 소스인 램프를 포함할 수 있고, 광 펄스 또는 연속 조명을 제공할 수 있고, 스폿 또는 영역을 조명할 수 있다. 조명기 (112) 는 명시야 조명기로서 도시되어 있지만, 시스템 (100) 은 부가적으로 또는 대안적으로 암시야 조명을 적용할 수 있다.
프로세서 (115) 는 또한 시스템 (100) 의 다양한 컴포넌트의 동작을 제어할 수 있지만, 이것은 반드시 그렇지는 않고 시스템 (100) 은 시스템 (100) 의 동작을 제어하는 하나 또는 다른 제어기를 포함할 수 있다.
편리하게, 프로세서 (115) 는 시스템 (100) 의 처리 속도를 증가시키기 위해 동시에 동작할 수 있는 다수의 컴포넌트를 포함할 수 있다. 이들 컴포넌트는 동일한 기능 또는 상이한 기능을 수행할 수 있다.
편리하게, 저장 유닛 (116) 은 시스템 (100) 의 처리 속도를 증가시키기 위 하여, 직렬로 또는 병렬 방식으로 액세스되는 하나 또는 다수의 저장 컴포넌트를 포함할 수도 있다. 상이한 저장 유닛 컴포넌트는 상이한 형태의 정보 또는 동일한 형태의 정보를 저장할 수 있다.
본 발명의 다양한 실시형태에 따르면, 상술된 방법 및 검사 시스템은 다이싱된 웨이퍼의 결함 검출을 수행할 수 있다. 다이싱된 웨이퍼는 질서정연한 방식으로 배열되지 않은 다이를 특징으로 한다. 각각의 다이는 그 자신의 다이 좌표 시스템에 의해 정의될 수 있다. 이러한 경우에, 기준 프레임의 생성은 다이싱된 웨이퍼 맵을 생성하거나 적어도 획득 프레임 내에 부분적으로 포함될 수 있는 다이 이미지들 간의 공간 관계를 결정하는 것에 후속된다.
상술된 방법 및 시스템은 다수의 다이 이미지를 포함하는 프레임과 함께 동작하도록 적응될 수 있다. 이러한 경우, 다이 기준 이미지는 프레임을 정렬하지 않고 생성될 수 있다.
본 발명의 실시형태에 따르면, 인접한 다이들의 이미지들은 서로 정렬되어 제공되고, 다이 피치 등의 사이즈 특성이 측정된다.
비록 본 발명이 그것의 특정 실시형태과 함께 기술되었지만, 많은 대안, 변경 및 변형이 본 기술분야의 당업자에게는 명백할 것이고, 따라서 그것은 첨부된 청구범위의 사상 및 넓은 범위 내에 있는 모든 그러한 대안, 변경 및 변형을 포함하도록 의도된다.

Claims (30)

  1. 다이 및 상기 다이를 둘러싸는 제 1 서라운딩 영역을 포함한 제 1 영역을 커버하는 다수의 프레임들을 획득하는 단계로서, 상기 프레임들은 부분적으로 중첩하여 중첩 영역을 제공하는, 상기 획득 단계; 및
    서로 오정렬된 프레임들을 정렬하도록 중첩 영역의 분해된 이미지의 시퀀스를 처리하고, 다이 기준 이미지를 생성하는 단계를 포함하는, 웨이퍼 검사 방법.
  2. 제 1 항에 있어서,
    중첩 영역의 이미지를 처리하고, 상기 중첩 영역의 상기 이미지 및 분해된 이미지의 콘텐츠에 응답하여 서로 오정렬된 프레임들을 정렬하는 단계를 더 포함하는, 웨이퍼 검사 방법.
  3. 제 2 항에 있어서,
    상기 처리하는 단계는, 제 1 프레임의 제 1 중첩 영역 내 및 제 2 프레임의 대응 중첩 영역 내에 적어도 하나의 고유 피쳐 (feature) 를 위치 선정하고, 상기 제 1 중첩 영역 및 상기 대응 중첩 영역 내의 상기 적어도 하나의 고유 피쳐의 위치들 간의 공간 관계에 응답하여 상기 제 1 및 제 2 프레임 간의 오정렬을 결정하는 단계를 포함하는, 웨이퍼 검사 방법.
  4. 제 1 항에 있어서,
    상기 처리하는 단계는, 제 3 획득 프레임에 관련된 오정렬에 응답하여 제 1 및 제 2 획득 프레임을 정렬하는 단계를 포함하는, 웨이퍼 검사 방법.
  5. 제 1 항에 있어서,
    다수의 다이 이미지의 부분을 포함하는 획득 프레임을 획득하는 단계; 및
    상기 획득 프레임을 기준 다이 이미지의 다수의 재배열된 부분을 포함하는 기준 프레임과 비교하여 결함을 검출하는 단계를 더 포함하는, 웨이퍼 검사 방법.
  6. 제 5 항에 있어서,
    상기 획득 프레임과 상기 기준 프레임 간의 오정렬을 결정하고, 상기 획득 프레임의 픽셀에 대해 정렬 정정 처리를 적용하여 상기 획득 프레임의 정렬된 표현을 제공하는 단계를 더 포함하는, 웨이퍼 검사 방법.
  7. 제 5 항에 있어서,
    획득 프레임의 이미지 획득 처리 표현 변환 (image acquisition process representative conversion) 을 수행하는 단계를 더 포함하는, 웨이퍼 검사 방법.
  8. 제 5 항에 있어서,
    기준 다이 이미지의 다수의 부분들로부터 상기 기준 프레임을 생성하는 단계 를 더 포함하고,
    상기 부분들은 상기 획득 프레임의 위치에 응답하여 선택되는, 웨이퍼 검사 방법.
  9. 제 1 항에 있어서,
    프레임 획득 처리에서의 불확실성에 응답하여 상기 제 1 서라운딩 영역의 공간 특성을 결정하는 단계를 포함하는, 웨이퍼 검사 방법.
  10. 다수의 다이 이미지들의 부분들을 포함한 획득 프레임을 획득하는 단계;
    획득 프레임 공간 정보에 응답하고 또한 기준 다이 이미지에 응답하여, 다이 이미지와 상이한 기준 프레임을 생성하는 단계; 및
    상기 획득 프레임의 다수의 픽셀과 상기 기준 프레임의 다수의 대응 픽셀들을 비교하여 결함의 위치를 발견하는, 결함 검출 방법.
  11. 제 10 항에 있어서,
    상기 획득 프레임과 상기 기준 프레임 간의 오정렬을 결정하고, 상기 획득 프레임의 픽셀에 대해 정렬 정정 처리를 적용하여 상기 획득 프레임의 정렬된 표현을 제공하는 단계를 더 포함하는, 결함 검출 방법.
  12. 제 10 항에 있어서,
    획득 프레임의 프레임 획득 처리 표현 변환을 수행하는 단계를 더 포함하는, 결함 검출 방법.
  13. 제 10 항에 있어서,
    기준 다이 이미지의 다수의 부분들로부터 상기 기준 프레임을 생성하는 단계를 더 포함하고,
    상기 부분들은 상기 획득 프레임의 위치에 응답하여 선택되는, 결함 검출 방법.
  14. 소정의 프레임 획득 방식에 따라, 다이 및 상기 다이를 둘러싸는 제 1 서라운딩 영역을 포함한 제 1 영역의 다수의 프레임들을 획득하도록 적응된 이미지 획득 유닛으로서, 상기 프레임들은 부분적으로 중첩하여 중첩 영역을 제공하는, 상기 이미지 획득 유닛; 및
    서로 오정렬된 프레임들을 정렬하도록 중첩 영역의 분해된 이미지들의 시퀀스를 처리하고, 다이 기준 이미지를 생성하도록 적응되는 프로세서를 포함하는, 검사 시스템.
  15. 제 14 항에 있어서,
    상기 프로세서는 중첩 영역의 이미지들을 처리하고, 상기 중첩 영역의 상기 이미지들 및 분해된 이미지들의 콘텐츠에 응답하여 서로 오정렬된 프레임들을 정렬 하도록 적응되는, 검사 시스템.
  16. 제 14 항에 있어서,
    상기 프로세서는 제 1 프레임의 제 1 중첩 영역 내 및 제 2 프레임의 대응 중첩 영역 내에 적어도 하나의 고유 피쳐를 위치 선정하고 상기 제 1 중첩 영역 및 상기 대응 중첩 영역 내의 상기 적어도 하나의 고유 피쳐의 위치들 간의 공간 관계에 응답하여 상기 제 1 및 제 2 프레임 간의 오정렬을 결정하도록 적응되는, 검사 시스템.
  17. 제 14 항에 있어서,
    상기 프로세서는 제 3 획득 프레임과 관련된 오정렬에 응답하여 제 1 및 제 2 획득 프레임을 정렬하도록 적응되는, 검사 시스템.
  18. 제 14 항에 있어서,
    상기 프레임 획득 유닛은 다수의 다이 이미지 부분들을 나타내는 획득 프레임을 획득하도록 적응되고,
    상기 프로세서는 상기 획득 프레임을 기준 다이 이미지의 다수의 부분들을 포함한 기준 프레임과 비교함으로써 결함을 검출하도록 적응되는, 검사 시스템.
  19. 제 14 항에 있어서,
    상기 프로세서는 상기 획득 프레임과 상기 기준 프레임 간의 오정렬을 결정하고, 상기 획득 프레임의 픽셀들에 대해 정렬 정정 처리를 적용하여 상기 획득 프레임의 정렬된 표현을 제공하도록 적응되는, 검사 시스템.
  20. 제 19 항에 있어서,
    상기 프로세서는 획득 프레임의 프레임 획득 처리 표현 변환을 수행하도록 적응되는, 검사 시스템.
  21. 제 19 항에 있어서,
    상기 프로세서는 기준 다이 이미지의 적어도 하나의 부분들로부터 상기 기준 프레임을 생성하도록 적응되고,
    상기 프로세서는 상기 획득 프레임의 위치에 응답하여 상기 부분들을 선택하는, 검사 시스템.
  22. 제 14 항에 있어서,
    상기 프로세서는 프레임 획득 처리에서의 불확실성에 응답하여 상기 제 1 서라운딩 영역의 공간 특성을 결정하도록 적응되는, 검사 시스템.
  23. 다수의 다이 이미지들의 부분들을 포함한 획득 프레임을 획득하도록 적응된 프레임 획득 유닛; 및
    획득 프레임 공간 정보에 응답하고 또한 기준 다이 이미지에 응답하여, 다이 이미지와 상이한 기준 프레임을 생성하고, 상기 획득 프레임의 다수의 픽셀들과 상기 기준 프레임의 다수의 대응 픽셀들을 비교하여 결함의 위치를 발견하도록 적응된, 프로세서를 포함하는, 검사 시스템.
  24. 제 23 항에 있어서,
    상기 프로세서는 상기 획득 프레임과 상기 기준 프레임 간의 오정렬을 결정하고, 상기 획득 프레임의 픽셀에 대해 정렬 정정 처리를 적용하여 상기 획득 프레임의 정렬된 표현을 제공하도록 적응되는, 검사 시스템.
  25. 제 23 항에 있어서,
    상기 프로세서는 획득 프레임의 프레임 획득 처리 표현 변환을 수행하도록 적응되는, 검사 시스템.
  26. 제 23 항에 있어서,
    상기 프로세서는 기준 다이 이미지의 다수의 부분들로부터 상기 기준 프레임을 생성하도록 적응되고,
    상기 부분들은 상기 획득 프레임의 위치에 응답하여 선택되는, 검사 시스템.
  27. 제 1 항에 있어서,
    상기 처리하는 단계는 정규화된 상관을 적용하는 단계를 포함하는, 웨이퍼 검사 방법.
  28. 제 1 항에 있어서,
    상기 처리하는 단계는 기하학적 해싱 (geometric hashing) 을 적용하는 단계를 포함하는, 웨이퍼 검사 방법.
  29. 제 14 항에 있어서,
    상기 프로세서는 정규화된 상관을 적용하도록 적응되는, 검사 시스템.
  30. 제 14 항에 있어서,
    상기 프로세서는 기하학적 해싱을 적용하도록 적응되는, 검사 시스템.
KR1020087004401A 2005-08-30 2006-08-29 기준 프레임에 기초한 검사 시스템 및 결함 검출 방법 KR100968386B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US71214205P 2005-08-30 2005-08-30
US71214405P 2005-08-30 2005-08-30
US71214305P 2005-08-30 2005-08-30
US60/712,142 2005-08-30
US60/712,144 2005-08-30
US60/712,143 2005-08-30

Publications (2)

Publication Number Publication Date
KR20080075491A KR20080075491A (ko) 2008-08-18
KR100968386B1 true KR100968386B1 (ko) 2010-07-07

Family

ID=37809276

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087004402A KR100966777B1 (ko) 2005-08-30 2006-08-29 파이프라이닝된 검사 시스템 및 다이싱된 웨이퍼를검사하는 방법
KR1020087004401A KR100968386B1 (ko) 2005-08-30 2006-08-29 기준 프레임에 기초한 검사 시스템 및 결함 검출 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020087004402A KR100966777B1 (ko) 2005-08-30 2006-08-29 파이프라이닝된 검사 시스템 및 다이싱된 웨이퍼를검사하는 방법

Country Status (6)

Country Link
US (3) US8233699B2 (ko)
EP (3) EP1928578A2 (ko)
JP (1) JP2009506339A (ko)
KR (2) KR100966777B1 (ko)
TW (3) TWI342043B (ko)
WO (3) WO2007026351A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544344B2 (ja) * 2011-09-26 2014-07-09 株式会社日立ハイテクノロジーズ 欠陥観察方法及び欠陥観察装置
JP5874398B2 (ja) 2012-01-05 2016-03-02 オムロン株式会社 画像検査装置の検査領域設定方法
US9916653B2 (en) * 2012-06-27 2018-03-13 Kla-Tenor Corporation Detection of defects embedded in noise for inspection in semiconductor manufacturing
US8948495B2 (en) * 2012-08-01 2015-02-03 Kla-Tencor Corp. Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer
US10127652B2 (en) * 2014-02-06 2018-11-13 Kla-Tencor Corp. Defect detection and classification based on attributes determined from a standard reference image
US9885671B2 (en) 2014-06-09 2018-02-06 Kla-Tencor Corporation Miniaturized imaging apparatus for wafer edge
US9645097B2 (en) 2014-06-20 2017-05-09 Kla-Tencor Corporation In-line wafer edge inspection, wafer pre-alignment, and wafer cleaning
US10127653B2 (en) * 2014-07-22 2018-11-13 Kla-Tencor Corp. Determining coordinates for an area of interest on a specimen
KR102189285B1 (ko) * 2014-11-04 2020-12-09 세메스 주식회사 다이들의 위치 정보를 획득하는 방법
TWI583941B (zh) * 2015-10-01 2017-05-21 All Ring Tech Co Ltd Grain defect detection method and device
KR20170046998A (ko) 2015-10-22 2017-05-04 삼성전자주식회사 웨이퍼 검사 장치
DE102016101452B4 (de) * 2016-01-27 2018-10-11 Infineon Technologies Ag Inspektion elektronischer Chips durch Rückseitenbeleuchtung
JP6752593B2 (ja) * 2016-03-07 2020-09-09 東レエンジニアリング株式会社 欠陥検査装置
KR20190103085A (ko) * 2019-08-15 2019-09-04 엘지전자 주식회사 지능형 진단 디바이스
US11201074B2 (en) * 2020-01-31 2021-12-14 Kla Corporation System and method for semiconductor device print check alignment
US20230013051A1 (en) * 2021-07-12 2023-01-19 Kla Corporation Fast and fuzzy pattern grouping
CN117038554B (zh) * 2023-10-10 2024-01-05 迈为技术(珠海)有限公司 芯片定位方法和芯片转移方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040001703A1 (en) 2002-06-26 2004-01-01 Eun-Jung Kang Video reproduction device having graphic on-screen display (OSD) capabilities and a method for using the same
US20050105792A1 (en) 2000-12-30 2005-05-19 Gary Cao Enhanced uniqueness for pattern recognition

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL99823A0 (en) * 1990-11-16 1992-08-18 Orbot Instr Ltd Optical inspection method and apparatus
US5495535A (en) * 1992-01-31 1996-02-27 Orbotech Ltd Method of inspecting articles
US5870187A (en) * 1997-08-08 1999-02-09 Applied Materials, Inc. Method for aligning semiconductor wafer surface scans and identifying added and removed particles resulting from wafer handling or processing
JP3435043B2 (ja) * 1997-12-26 2003-08-11 シャープ株式会社 画像形成装置
US6366690B1 (en) * 1998-07-07 2002-04-02 Applied Materials, Inc. Pixel based machine for patterned wafers
US6324298B1 (en) * 1998-07-15 2001-11-27 August Technology Corp. Automated wafer defect inspection system and a process of performing such inspection
IL131282A (en) * 1999-08-05 2009-02-11 Orbotech Ltd Apparatus and methods for inspection of objects
US6701004B1 (en) * 1999-12-22 2004-03-02 Intel Corporation Detecting defects on photomasks
TW501215B (en) * 2000-10-18 2002-09-01 Scs Hightech Inc Method and apparatus for multiple known good die processing
US6678404B1 (en) * 2000-10-31 2004-01-13 Shih-Jong J. Lee Automatic referencing for computer vision applications
TW494516B (en) * 2001-03-14 2002-07-11 Winbond Electronics Corp Semiconductor multi-die testing system with automatic identification functions
JP4038442B2 (ja) * 2003-02-28 2008-01-23 株式会社日立ハイテクノロジーズ 外観検査用画像処理装置
TWI225675B (en) * 2003-10-17 2004-12-21 Taiwan E & M Systems Inc Apparatus and method of inspecting and sorting dies

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050105792A1 (en) 2000-12-30 2005-05-19 Gary Cao Enhanced uniqueness for pattern recognition
US20040001703A1 (en) 2002-06-26 2004-01-01 Eun-Jung Kang Video reproduction device having graphic on-screen display (OSD) capabilities and a method for using the same

Also Published As

Publication number Publication date
US20110310241A1 (en) 2011-12-22
WO2007026350A3 (en) 2009-09-03
TW200725719A (en) 2007-07-01
JP2009506339A (ja) 2009-02-12
TWI342043B (en) 2011-05-11
EP1929061A2 (en) 2008-06-11
WO2007026350A2 (en) 2007-03-08
US10203289B2 (en) 2019-02-12
KR100966777B1 (ko) 2010-06-29
EP1928578A2 (en) 2008-06-11
KR20080056150A (ko) 2008-06-20
US8238645B2 (en) 2012-08-07
EP1929061A4 (en) 2011-01-05
TW200725778A (en) 2007-07-01
KR20080075491A (ko) 2008-08-18
WO2007026349A2 (en) 2007-03-08
WO2007026351A2 (en) 2007-03-08
EP1929474A2 (en) 2008-06-11
US20090304260A1 (en) 2009-12-10
WO2007026351A3 (en) 2009-04-09
TWI406345B (zh) 2013-08-21
US8233699B2 (en) 2012-07-31
TWI421960B (zh) 2014-01-01
US20090110260A1 (en) 2009-04-30
TW200733283A (en) 2007-09-01
WO2007026349A3 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
KR100968386B1 (ko) 기준 프레임에 기초한 검사 시스템 및 결함 검출 방법
US6487307B1 (en) System and method of optically inspecting structures on an object
KR20160007630A (ko) 레티클들을 검사하기 위한 머신 학습 방법 및 장치
KR20120014886A (ko) 검사 레시피 생성 및 검사 레시피를 기반으로 한 검사
JPH08189898A (ja) 欠陥検査装置
JP2019526870A (ja) テンプレートベースの画像分析のためのシステムおよび方法
JP4233556B2 (ja) 画像補正装置、パターン検査装置、画像補正方法、及び、パターン検査方法
WO2002012870A2 (en) System and method for inspecting bumped wafers
JPH0588779B2 (ko)
JPH08110807A (ja) 自動キャリブレーション方法およびその装置
JP2006284617A (ja) パターン検査方法
JP2000180377A (ja) 欠陥・異物検査装置
JP2004212218A (ja) 試料検査方法及び検査装置
JPS6315380A (ja) 繰返しパタ−ンをもつ物品の検査方法及びその装置
JP4302028B2 (ja) 透明電極膜基板の検査装置及びその方法並びにプログラム
JP2002198406A (ja) 外観検査方法
JP3274132B2 (ja) 外観検査用基準パターンの作成方法
JPH04279041A (ja) パターン欠陥検出方法
JP2000003444A (ja) パターンマッチング方法
JPH0621179A (ja) Ｉｃチップの除去エリアの消去方法
JP4886981B2 (ja) チップ検査装置及びチップ検査方法
JP2004340648A (ja) 外観検査装置
JPH0755440A (ja) 形状認識装置
EP1617373A1 (en) Optical surface inspection
JPH08304023A (ja) 測定点マッピング装置およびこれを利用した半導体ウエハの測定装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190620

Year of fee payment: 10